KR101095137B1 - Performance testing apparatus for the wireless communication chip and method thereof - Google Patents

Performance testing apparatus for the wireless communication chip and method thereof Download PDF

Info

Publication number
KR101095137B1
KR101095137B1 KR1020090107106A KR20090107106A KR101095137B1 KR 101095137 B1 KR101095137 B1 KR 101095137B1 KR 1020090107106 A KR1020090107106 A KR 1020090107106A KR 20090107106 A KR20090107106 A KR 20090107106A KR 101095137 B1 KR101095137 B1 KR 101095137B1
Authority
KR
South Korea
Prior art keywords
test
packet
tester
error rate
modem
Prior art date
Application number
KR1020090107106A
Other languages
Korean (ko)
Other versions
KR20110050222A (en
Inventor
이상호
조군식
이광묵
민상현
이재형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090107106A priority Critical patent/KR101095137B1/en
Publication of KR20110050222A publication Critical patent/KR20110050222A/en
Application granted granted Critical
Publication of KR101095137B1 publication Critical patent/KR101095137B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results

Abstract

무선통신칩 성능 테스트 장치와 그 방법이 개시되며, 시험용 패킷을 전송하는 시험기; 및 상기 시험기에서 전송되는 패킷을 모뎀을 사용하여 복조하고, 테스트용 전용로직이 구비된 테스트 모드 제어부를 사용하여 오류율을 계산하여 상기 시험기로 출력하는 시험 대상 장치와 그 방법을 포함하며, 신속하게 무선통신칩을 테스트 할 수 있다.A wireless communication chip performance test apparatus and a method thereof are disclosed, and a tester for transmitting a test packet; And a test target device and a method for demodulating a packet transmitted from the tester using a modem, calculating an error rate using a test mode control unit equipped with a test logic, and outputting the error rate to the tester. You can test the communication chip.

무선통신칩, 수신 감도, PER, 에러율, 시험 대상 장치 Wireless communication chip, reception sensitivity, PER, error rate, device under test

Description

무선통신칩 성능 테스트 장치 및 그 방법{Performance testing apparatus for the wireless communication chip and method thereof}Performance testing apparatus for the wireless communication chip and method

본 발명은 무선통신칩 성능 테스트 장치 및 그 방법에 관한 것이다.The present invention relates to a wireless communication chip performance test apparatus and method thereof.

일반적으로, 무선통신칩의 성능(performance)을 평가하기 위하여 수신 감도가 필요하게 되는데, 이를 위하여 통상적으로 패킷 에러율(PER:packet error rate)를 측정하게 된다.In general, reception sensitivity is required to evaluate the performance of a wireless communication chip. To this end, a packet error rate (PER) is typically measured.

수신감도는 스펙에서 정의하는 특정한 PER을 만족하는 수준의 입력신호의 전력 레벨로 정의되며, 따라서 원하는 수신 감도를 얻기 위해서는 임의의 전력 레벨 입력에 대하여 특정 PER을 만족해야 한다.Receive sensitivity is defined as the power level of an input signal at a level that satisfies a specific PER as defined in the specification. Therefore, a specific PER must be met for any power level input to achieve the desired reception sensitivity.

일반적으로, SoC시스템에서 PER을 테스트하기 위해서는 PER을 계산하는 펌웨어 코드를 다운로드하여 테스트한다. In general, to test PER on SoC systems, download and test the firmware code that calculates PER.

이러한 방식의 SoC 시스템의 PER 테스트 장치는 패킷을 송신하고 결과를 판정할 시험기(tester)와 시험 대상 장치(DUT)로 크게 구성된다.The PER test apparatus of the SoC system of this type is largely composed of a tester (DUT) and a tester (DUT) for transmitting a packet and determining a result.

이와 같은 구성에서 시험 대상 장치는 시험기로부터 PER 테스트에 사용되는 펌웨어 코드를 다운로드 받아 플래쉬 메모리에 저장하여 사용한다.In such a configuration, the device under test downloads the firmware code used for the PER test from the tester and stores it in flash memory for use.

그리고, 시험기는 펌웨어 코드의 다운로드가 완료되면, 시험대상 장치에 대한 테스트를 수행하며, 시험 대상 장치는 시험기로부터 전송되는 패킷을 수신하여 복조한 후에 PER을 측정하여 그 결과를 시험기로 전송한다. 그러면, 시험기는 시험대상 장치로부터 측정된 PER을 전송받아 결과를 판정한다.When the downloading of the firmware code is completed, the tester performs a test on the device under test, and the device under test receives and demodulates a packet transmitted from the tester, measures the PER, and transmits the result to the tester. The tester then receives the PER measured from the device under test and determines the result.

그러나, 이와 같은 방식은 펌웨어 코드를 메모리에 다운로드 하기 위한 추가적인 시간이 필요하여, 고속의 처리를 요하는 칩 테스트 과정에 적합하지 않다.However, this approach requires additional time to download firmware code into memory, making it unsuitable for high speed chip test procedures.

이와 달리 펌웨어 코드를 활용하지 않고 시험기에서 PER를 계산하여 수신감도를 테스트하는 것도 가능하나 이 또한 시험기의 추가적인 성능을 요구하게 되어 비용 증가가 예상된다.Alternatively, it is possible to test the receiver sensitivity by calculating the PER in the tester without using the firmware code, but this also requires additional performance of the tester, which is expected to increase the cost.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 펌웨어의 다운로드 없이 테스트를 실시할 수 있도록 하여 시험시간을 단축시킨 무선통신칩 성능 테스트 장치 및 그 방법을 제공하는데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a wireless communication chip performance test apparatus and method for shortening the test time by performing a test without downloading firmware.

상기와 같은 목적을 달성하기 위한 본 발명의 무선칩 성능 테스트 장치는, 시험용 패킷을 전송하는 시험기; 및 상기 시험기에서 전송되는 패킷을 모뎀을 사용하여 복조하고, 테스트용 전용로직이 구비된 테스트 모드 제어부를 사용하여 오류율을 계산하여 상기 시험기로 출력하는 시험 대상 장치를 포함하는 것을 특징으로 한다.Wireless chip performance test apparatus of the present invention for achieving the above object, the tester for transmitting a test packet; And a test target device that demodulates the packet transmitted from the tester using a modem, calculates an error rate by using a test mode control unit provided with a test logic, and outputs the error rate to the tester.

또한, 본 발명의 상기 모뎀은 시험용 패킷을 수신하여 중간 대역 주파수 신호로 변환하여 출력하는 튜너; 및 상기 튜너에서 출력되는 시험용 패킷을 복조하여 출력하는 복조집적회로를 포함하는 것을 특징으로 한다.In addition, the modem of the present invention comprises: a tuner for receiving a test packet and converting the signal into an intermediate band frequency signal; And a demodulation integrated circuit for demodulating and outputting a test packet output from the tuner.

또한, 본 발명의 상기 테스트 모드 제어부는 카운터; 상기 모뎀에 접속하여 복조된 시험용 패킷을 수신하고, 수신된 복조된 시험용 패킷의 개수를 상기 카운터를 사용하여 카운팅하며, 카운팅된 결과를 출력하는 복조신호 수신기; 상기 복조신호수신기에서 수신한 복조된 시험용 패킷의 오류여부를 판정하여 오류가 검출된 시험용 패킷의 개수를 카운터를 사용하여 카운팅하여 카운팅된 결과를 출력하는 오류 검출기; 및 상기 복조 신호 수신기에서 제공되는 수신된 시험용 패킷의 개수와 오류 검출기에서 제공되는 오류가 검출된 시험용 패킷의 개수를 이용하여 오류율을 계산하고 계산된 오류율값을 상기 시험기로 제공하는 오류율 계산기를 포함하는 것을 특징으로 한다.In addition, the test mode control unit of the present invention includes a counter; A demodulated signal receiver connected to the modem to receive a demodulated test packet, counting the number of received demodulated test packets using the counter, and outputting a counted result; An error detector for determining whether an error of a demodulated test packet received by the demodulation signal receiver is counted and counting the number of test packets for which an error is detected using a counter to output a counted result; And an error rate calculator that calculates an error rate using the number of received test packets provided by the demodulation signal receiver and the number of test packets detected by an error detector and provides the calculated error rate value to the tester. It is characterized by.

또한, 본 발명의 무선통신칩 성능 테스트 방법은, (A) 시험기가 시험용 패킷을 전송하는 단계; (B) 시험 대상 장치의 모뎀이 시험용 패킷을 수신한후에, 수신된 시험용 패킷을 복조하여 출력하는 단계; 및 (C) 시험 대상 장치의 시험용 전용 로직이 구비된 테스트 모드 제어부가 오류율을 계산하여 출력하는 단계를 포함하는 것을 특징으로 한다.In addition, the wireless communication chip performance test method of the present invention, (A) the tester transmitting a test packet; (B) after the modem of the device under test receives the test packet, demodulating and outputting the received test packet; And (C) calculating and outputting an error rate by a test mode controller provided with test-only logic of the test target device.

또한, 본 발명의 상기 (B) 단계는, (B-1) 상기 시험 대상 장치의 모뎀을 구성하는 튜너가 시험용 패킷을 수신하여 중간 주파수 신호로 변환하여 출력하는 단계; (B-2) 상기 시험 대상 장치의 모뎀을 구성하는 복조집적회로가 시험용 패킷을 복조하여 출력하는 단계를 포함하는 것을 특징으로 한다.In addition, the step (B) of the present invention, (B-1) the tuner constituting the modem of the test target device receives a test packet, converts to an intermediate frequency signal and outputs; (B-2) demodulating and outputting a test packet by a demodulation integrated circuit constituting a modem of the device under test.

또한, 본 발명의 상기 (C) 단계는 (C-1) 상기 테스트 모드 제어부를 구성하는 복조 신호 수신기가 상기 모뎀에 접속하여 복조된 시험용 패킷을 수신하고, 수신된 복조된 시험용 패킷의 개수를 카운팅하며, 카운팅된 결과를 출력하는 단계; (C-2) 상기 테스트 모드 제어부를 구성하는 오류 검출기가 상기 복조신호수신기에서 수신한 복조된 시험용 패킷의 오류여부를 판정하여 오류가 검출된 시험용 패킷의 카운팅하여 카운팅된 결과를 출력하는 단계; 및 (C-3) 상기 테스트 모드 제어부를 구성하는 오류율 계산기가 상기 복조 신호 수신기에서 제공되는 수신된 시험용 패킷의 개수와 오류 검출기에서 제공되는 오류가 검출된 시험용 패킷의 개수를 이용하여 오류율을 계산하여 출력하는 단계를 포함하는 것을 특징으로 한다.Also, in the step (C) of the present invention, (C-1) a demodulation signal receiver constituting the test mode control unit connects to the modem to receive a demodulated test packet and counts the number of received demodulated test packets. Outputting a counted result; (C-2) an error detector constituting the test mode control unit determines whether or not an error of a demodulated test packet received by the demodulation signal receiver is counted and outputs a counted count of the test packet in which an error is detected; And (C-3) the error rate calculator constituting the test mode control unit calculates an error rate using the number of test packets received from the demodulation signal receiver and the number of test packets detected from the error detector. It characterized in that it comprises a step of outputting.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따르면, 테스트모드 제어부에서 PER 테스트를 진행하게 함으로, PER 테스트를 위한 펌웨어 프로그램 코드를 다운로드하는데 시간이 소요되지 않아 테스트 시간을 단축할 수 있도록 한다.According to the present invention, the test mode control unit performs the PER test, so that it does not take time to download the firmware program code for the PER test to reduce the test time.

즉, 본 발명에 따르면, 마이크로 프로세서를 통해 펌웨어 프로그램을 패치하고 실행하던 방식을 테스트모드 제어부에서 직접 하드웨어적으로 처리하도록 하여 처리 시간을 단축하였다.That is, according to the present invention, the method of patching and executing the firmware program through the microprocessor is directly processed by the test mode controller to reduce the processing time.

또한, 본 발명은 신속한 테스트 진행이 가능하기 때문에 비용 절감 효과를 얻을 수 있으며, 제품 경쟁력을 강화할 수 있다.In addition, the present invention can achieve a cost-saving effect and can enhance the product competitiveness because the test can proceed quickly.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 일실시예에 따른 무선통신칩 성능 테스트 장치의 구성도이다.1 is a block diagram of a wireless communication chip performance test apparatus according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 바람직한 일실시예에 따른 무선통신칩 테스트 장치는 시험기(100), 시험대상 장치(200)로 구분되며, 시험대상 장치(200)는 모뎀(210), 테스트 모드 제어부(220), 마이크로 프로세서(230), 플래쉬 메모리(240)로 구성된다.Referring to the drawings, the wireless communication chip test apparatus according to an embodiment of the present invention is divided into a tester 100, a test target device 200, the test target device 200 is a modem 210, a test mode control unit 220, a microprocessor 230, and a flash memory 240.

여기에서, 시험 대상 장치(200)는 무선통신칩이 대상이 되며, 블루투스, 지그비, RFID칩, 무선랜 등일 수 있다.Here, the test target device 200 may be a wireless communication chip, Bluetooth, Zigbee, RFID chip, wireless LAN, and the like.

시험기(100)는 테스트 모드 제어부(220)의 협력하에 시험 대상 장치(210)에 대한 테스트를 진행하며, 시험대상 장치(210)가 테스트 준비 상태가 되면 시험 패킷을 연속적으로 전송한다.The tester 100 performs a test on the device under test 210 in cooperation with the test mode controller 220, and continuously transmits a test packet when the device under test 210 is ready for testing.

시험대상 장치(200)의 모뎀(210)은 시험기(100)에서 수신한 패킷을 복조하며, 복조가 완료되면 인터럽트(interrupt) 신호를 발생시켜 복조된 패킷을 테스트 모드 제어부(220)가 수신하도록 한다.The modem 210 of the test target device 200 demodulates the packet received by the tester 100, and generates an interrupt signal when the demodulation is completed, so that the test mode control unit 220 receives the demodulated packet. .

이와 같은 기능을 수행하는 모뎀(210)은 도 2에 도시된 바와 같이 수신된 무선 주파수 신호를 중간 대역 주파수 신호로 변환하여 출력하는 튜너(310)와 튜너에서 출력되는 신호를 복조하여 출력하는 복조집적회로(320)를 포함한다. Modem 210 that performs such a function is a demodulation integrated demodulation and output the tuner 310 and the signal output from the tuner and the tuner 310 converts the received radio frequency signal to an intermediate band frequency signal as shown in FIG. Circuit 320.

상기 튜너(310)는 제1 증폭기(311), 혼합기(312), 발진기(313), 대역통과필터(314), 제2 증폭기(315)를 포함하며, 상기 복조집적회로(320)는 아날로그 디지털 변환부(321)와, 복조부(322)를 포함한다. 튜너(310)와 복조부(320)를 구성하는 각 구성요소에 대하여는 이미 그 동작이 잘 알려져 있기 때문에 구체적인 설명은 생략한다.The tuner 310 includes a first amplifier 311, a mixer 312, an oscillator 313, a bandpass filter 314, and a second amplifier 315, and the demodulation integrated circuit 320 may be analog or digital. The converter 321 and the demodulator 322 are included. Since the operation of each component constituting the tuner 310 and the demodulator 320 is well known, a detailed description thereof will be omitted.

여기에서 튜너(310)와 복조집적회로(320)는 하나의 칩으로 제작되어 네트워크 인터페이스 모듈(NIM:Network interface module)을 구성할 수 있다.Here, the tuner 310 and the demodulation integrated circuit 320 may be manufactured as one chip to configure a network interface module (NIM).

다음으로, 테스트 모드 제어부(220)는 모뎀(210)에서 복조된 패킷을 전송받아 PER을 측정하여 측정된 PER을 시험기(100)로 전송한다.Next, the test mode controller 220 receives the demodulated packet from the modem 210 and measures the PER to transmit the measured PER to the tester 100.

이를 위하여 테스트모드 제어부(220)는 시험 대상 장치(200)를 테스트 할 수 있는 펌웨어 기능을 하는 전용 로직이 구비되어 있다. To this end, the test mode control unit 220 has a dedicated logic functioning as a firmware function to test the device under test 200.

이와 같은 테스트 모드 제어부(220)는 도 3에 도시된 바와 같이 복조신호수신기(411), 카운터(412), 오류검출기(413), 오류율 계산기(414)를 구비하고 있다.As shown in FIG. 3, the test mode control unit 220 includes a demodulation signal receiver 411, a counter 412, an error detector 413, and an error rate calculator 414.

상기 복조신호수신기(411)는 모뎀(210)에서 인터럽트 신호가 발생되면 모뎀(210)에 접속하여 복조된 무선 주파수 신호 패킷을 수신한다,The demodulation signal receiver 411 receives a demodulated radio frequency signal packet by accessing the modem 210 when an interrupt signal is generated in the modem 210.

그리고, 복조신호 수신기(411)는 모뎀(210)으로부터 수신된 복조된 무선 주 파수 신호 패킷의 개수를 카운터(412)를 사용하여 카운팅하며, 카운팅된 결과를 오류율 계산기(414)로 제공한다.The demodulated signal receiver 411 counts the number of demodulated radio frequency signal packets received from the modem 210 using the counter 412, and provides the counted result to the error rate calculator 414.

다음으로, 오류 검출기(413)는 복조신호수신기(411)에서 수신한 복조된 무선 주파수 신호 패킷의 오류여부를 판정하여 오류가 검출된 무선 주파수 신호 패킷의 개수를 카운터(412)를 사용하여 카운팅하여 카운팅된 결과를 오류율 계산기(414)로 전송한다.Next, the error detector 413 determines whether the demodulated radio frequency signal packet received by the demodulation signal receiver 411 is error, and counts the number of radio frequency signal packets where an error is detected using the counter 412. The counted result is sent to the error rate calculator 414.

그러면, 오류율 계산기(414)는 복조 신호 수신기(411)에서 제공되는 수신된 무선 주파수 신호 패킷의 개수와 오류 검출기(413)에서 제공되는 오류가 검출된 무선 주파수 신호 패킷의 개수를 이용하여 아래 수학식 1을 사용하여 오류율을 계산하고 계산된 오류율값을 시험기(100)로 제공한다.Then, the error rate calculator 414 uses the number of received radio frequency signal packets provided by the demodulation signal receiver 411 and the number of radio frequency signal packets where an error is detected provided by the error detector 413. The error rate is calculated using 1 and the calculated error rate value is provided to the tester 100.

(수학식 1)(Equation 1)

PER=오류가 검출된 시험용 패킷의 개수/수신된 총 패킷의 개수PER = Number of test packets with errors detected / Total number of packets received

한편, 마이크로 프로세서(230)는 시험대상 장치(200)의 전반적인 동작을 제어하는 제어 장치인데, 테스트 과정이 수행되는 동안에는 휴지상태를 유지한다.On the other hand, the microprocessor 230 is a control device for controlling the overall operation of the device under test 200, and maintains the idle state while the test process is performed.

그리고, 플래쉬 메모리(240)는 시험 대상 장치(200)의 전반적인 동작을 제어할 수 있는 프로그램을 저장하고 있다. The flash memory 240 stores a program for controlling the overall operation of the test target device 200.

도 4는 본 발명의 일실시예에 따른 무선통신칩 성능 테스트 방법의 흐름도이다.Figure 4 is a flow chart of a wireless communication chip performance test method according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일실시예에 따른 무선통신칩 성능 테스트 방법은 종래 기술과 달리 PER 테스트 시작 과정(S100)부터 개시된다. 이처럼 본 발명에서 PER 테스트 시작 과정부터 개시되는 이유는 이미 테스트 모드 제어부가 시험대상 장치의 테스트에 필요한 전용 로직을 구비하고 있기 때문이다.Referring to the drawings, the wireless communication chip performance test method according to an embodiment of the present invention is started from the PER test start process (S100), unlike the prior art. As described above, the reason for starting from the PER test start process is that the test mode controller already has dedicated logic necessary for the test of the device under test.

이처럼, PER 테스트를 시작하게 되면, 시험기는 시험 대상 장치로 PER 테스트를 위하여 정해진 수만큼 패킷을 순차적으로 전송한다(S102).As such, when the PER test is started, the tester sequentially transmits a predetermined number of packets to the test target device for the PER test (S102).

시험기가 전송하는 데이터 패킷의 지연시간은 시험 대상 장치가 1개의 패킷을 처리할 수 있는 최소시간에 해당한다.The delay time of the data packet transmitted by the tester corresponds to the minimum time that the device under test can process one packet.

시험대상 장치는 시험기에서 전송한 패킷을 순차적으로 수신하게 되며(S104), 수신된 패킷은 모뎀에서 복조된다(S106).The device under test receives the packets transmitted from the tester sequentially (S104), and the received packets are demodulated by the modem (S106).

이러한 모뎀에서의 복조 과정은 시험 대상 장치의 모뎀을 구성하는 튜너가 시험용 패킷을 수신하여 중간 주파수 신호로 변환하여 출력하고, 상기 시험 대상 장치의 모뎀을 구성하는 복조집적회로가 시험용 패킷을 복조하여 출력하는 단계로 이루어진다.In the demodulation process of the modem, the tuner constituting the modem of the device under test receives the test packet, converts it into an intermediate frequency signal, and outputs the demodulated integrated circuit constituting the modem of the device under test. It consists of steps.

이와 같이 모뎀에서 복조가 완료되면 모뎀은 인터럽트 신호를 발생하여 테스트 모드 제어부에 수신된 패킷에 대한 복조가 완료되었음을 알려준다.As such, when the demodulation is completed in the modem, the modem generates an interrupt signal to inform the test mode controller that demodulation of the received packet is completed.

그러면, 테스트 모드 제어부는 모뎀의 인터럽트 신호에 따라 모뎀에서 복조가 완료된 시험용 패킷을 읽은 후에 수신된 패킷의 수가 사전에 PER 테스트를 위하여 정의된 총 패킷 수와 같은지를 비교한다(S110).Then, the test mode controller compares whether the number of received packets is equal to the total number of packets previously defined for the PER test after reading the test packet demodulated in the modem according to the interrupt signal of the modem (S110).

비교결과, 모뎀에서 수신하여 복조한 패킷의 개수가 사전에 PER 테스트를 위 하여 정의된 총패킷 수와 같지 않으면 단계 S104~S110를 반복하고, 같으면 오류율을 계산하여 계산된 오류율을 시험기로 전송한다(S112).As a result of the comparison, if the number of packets received and demodulated by the modem is not equal to the total number of packets previously defined for the PER test, steps S104 to S110 are repeated, and if it is the same, the error rate is calculated and the calculated error rate is transmitted to the tester. S112).

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다. Although the above has been illustrated and described with respect to the preferred embodiments of the present invention, the present invention is not limited to the above-described specific embodiments, it is common in the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1은 본 발명의 바람직한 일실시예에 따른 무선통신칩 성능 테스트 장치의 구성도이다.1 is a block diagram of a wireless communication chip performance test apparatus according to an embodiment of the present invention.

도 2는 도 1의 모뎀의 상세 블럭 구성도이다.FIG. 2 is a detailed block diagram of the modem of FIG. 1.

도 3은 도 1의 테스트 모드 제어부의 상세 블럭 구성도이다.3 is a detailed block diagram of the test mode controller of FIG. 1.

도 4는 본 발명의 바람직한 일실시예에 따른 무선통신칩 성능 테스트 방법의 흐름도이다.Figure 4 is a flow chart of a wireless communication chip performance test method according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 시험기 200 : 시험 대상 장치100: tester 200: device to be tested

210 : 모뎀 220 : 테스트 모드 제어부210: modem 220: test mode control unit

230 : 마이크로 프로세서 240 : 플래쉬 메모리230: microprocessor 240: flash memory

310 : 튜너 311 : 제1 증폭기310: tuner 311: first amplifier

312 : 혼합기 313 : 발진기312 mixer 313 oscillator

314 : 대역통과필터 315 : 제2 증폭기314: band pass filter 315: second amplifier

321 : 아날로그 디지털 변환부 322 : 복조부321: analog to digital conversion unit 322: demodulation unit

411 : 복조신호 수신기 412 : 카운터411: demodulation signal receiver 412: counter

413 : 오류 검출기 414 : 오류율 계산기413: Error Detector 414: Error Rate Calculator

Claims (6)

삭제delete 시험용 패킷을 전송하는 시험기; 및 A tester for transmitting a test packet; And 상기 시험기에서 전송되는 패킷을 모뎀을 사용하여 복조하고, 테스트용 전용로직이 구비된 테스트 모드 제어부를 사용하여 오류율을 계산하여 상기 시험기로 출력하는 시험 대상 장치를 포함하며, And a test target device that demodulates the packet transmitted from the tester using a modem, calculates an error rate using a test mode control unit equipped with a test logic, and outputs the error rate to the tester. 상기 모뎀은 The modem 시험용 패킷을 수신하여 중간 대역 주파수 신호로 변환하여 출력하는 튜너; 및 A tuner which receives a test packet and converts the test packet into an intermediate band frequency signal; And 상기 튜너에서 출력되는 시험용 패킷을 복조하여 출력하는 복조집적회로를 포함하는 무선통신칩 성능 테스트 장치.And a demodulation integrated circuit for demodulating and outputting a test packet output from the tuner. 시험용 패킷을 전송하는 시험기; 및 A tester for transmitting a test packet; And 상기 시험기에서 전송되는 패킷을 모뎀을 사용하여 복조하고, 테스트용 전용로직이 구비된 테스트 모드 제어부를 사용하여 오류율을 계산하여 상기 시험기로 출력하는 시험 대상 장치를 포함하며, And a test target device that demodulates the packet transmitted from the tester using a modem, calculates an error rate using a test mode control unit equipped with a test logic, and outputs the error rate to the tester. 상기 테스트 모드 제어부는The test mode control unit 카운터;counter; 상기 모뎀에 접속하여 복조된 시험용 패킷을 수신하고, 수신된 복조된 시험용 패킷의 개수를 상기 카운터를 사용하여 카운팅하며, 카운팅된 결과를 출력하는 복조신호 수신기;A demodulated signal receiver connected to the modem to receive a demodulated test packet, counting the number of received demodulated test packets using the counter, and outputting a counted result; 상기 복조신호수신기에서 수신한 복조된 시험용 패킷의 오류여부를 판정하여 오류가 검출된 시험용 패킷의 개수를 카운터를 사용하여 카운팅하여 카운팅된 결과를 출력하는 오류 검출기; 및An error detector for determining whether an error of a demodulated test packet received by the demodulation signal receiver is counted and counting the number of test packets for which an error is detected using a counter to output a counted result; And 상기 복조 신호 수신기에서 제공되는 수신된 시험용 패킷의 개수와 오류 검출기에서 제공되는 오류가 검출된 시험용 패킷의 개수를 이용하여 오류율을 계산하고 계산된 오류율값을 상기 시험기로 제공하는 오류율 계산기를 포함하는 무선통신칩 성능 테스트 장치.And an error rate calculator for calculating an error rate by using the number of received test packets provided by the demodulation signal receiver and the number of test packets detected by an error detector and providing the calculated error rate value to the tester. Communication chip performance test device. 삭제delete (A) 시험기가 시험용 패킷을 전송하는 단계;(A) the tester sending a test packet; (B) 시험 대상 장치의 모뎀이 시험용 패킷을 수신한 후에, 수신된 시험용 패킷을 복조하여 출력하는 단계; 및 (B) after the modem of the device under test receives the test packet, demodulating and outputting the received test packet; And (C) 시험 대상 장치의 시험용 전용 로직이 구비된 테스트 모드 제어부가 오류율을 계산하여 출력하는 단계를 포함하며, (C) calculating and outputting an error rate by a test mode controller equipped with test-only logic of the device under test; 상기 (B) 단계는,Step (B) is, (B-1) 상기 시험 대상 장치의 모뎀을 구성하는 튜너가 시험용 패킷을 수신하여 중간 주파수 신호로 변환하여 출력하는 단계; 및(B-1) receiving, by the tuner constituting the modem of the test target device, a test packet, converting the intermediate packet into an intermediate frequency signal, and outputting the same; And (B-2) 상기 시험 대상 장치의 모뎀을 구성하는 복조집적회로가 시험용 패킷을 복조하여 출력하는 단계를 포함하는 무선통신칩 성능 테스트 방법.(B-2) a demodulation integrated circuit constituting a modem of the device under test, demodulating and outputting a test packet. (A) 시험기가 시험용 패킷을 전송하는 단계;(A) the tester sending a test packet; (B) 시험 대상 장치의 모뎀이 시험용 패킷을 수신한 후에, 수신된 시험용 패킷을 복조하여 출력하는 단계; 및 (B) after the modem of the device under test receives the test packet, demodulating and outputting the received test packet; And (C) 시험 대상 장치의 시험용 전용 로직이 구비된 테스트 모드 제어부가 오류율을 계산하여 출력하는 단계를 포함하며, (C) calculating and outputting an error rate by a test mode controller equipped with test-only logic of the device under test; 상기 (C) 단계는Step (C) is (C-1) 상기 테스트 모드 제어부를 구성하는 복조 신호 수신기가 상기 모뎀에 접속하여 복조된 시험용 패킷을 수신하고, 수신된 복조된 시험용 패킷의 개수를 카운팅하며, 카운팅된 결과를 출력하는 단계;(C-1) a demodulation signal receiver constituting the test mode control unit connected to the modem to receive a demodulated test packet, counting the number of received demodulated test packets, and outputting a counted result; (C-2) 상기 테스트 모드 제어부를 구성하는 오류 검출기가 상기 복조신호수신기에서 수신한 복조된 시험용 패킷의 오류여부를 판정하여 오류가 검출된 시험용 패킷의 카운팅하여 카운팅된 결과를 출력하는 단계; 및(C-2) an error detector constituting the test mode control unit determines whether or not an error of a demodulated test packet received by the demodulation signal receiver is counted and outputs a counted count of the test packet in which an error is detected; And (C-3) 상기 테스트 모드 제어부를 구성하는 오류율 계산기가 상기 복조 신호 수신기에서 제공되는 수신된 시험용 패킷의 개수와 오류 검출기에서 제공되는 오류가 검출된 시험용 패킷의 개수를 이용하여 오류율을 계산하여 출력하는 단계를 포함하는 무선통신칩 성능 테스트 방법.(C-3) The error rate calculator constituting the test mode control unit calculates and outputs an error rate using the number of test packets received from the demodulation signal receiver and the number of test packets detected from the error detector. Wireless communication chip performance test method comprising the step of.
KR1020090107106A 2009-11-06 2009-11-06 Performance testing apparatus for the wireless communication chip and method thereof KR101095137B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090107106A KR101095137B1 (en) 2009-11-06 2009-11-06 Performance testing apparatus for the wireless communication chip and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090107106A KR101095137B1 (en) 2009-11-06 2009-11-06 Performance testing apparatus for the wireless communication chip and method thereof

Publications (2)

Publication Number Publication Date
KR20110050222A KR20110050222A (en) 2011-05-13
KR101095137B1 true KR101095137B1 (en) 2011-12-16

Family

ID=44361073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090107106A KR101095137B1 (en) 2009-11-06 2009-11-06 Performance testing apparatus for the wireless communication chip and method thereof

Country Status (1)

Country Link
KR (1) KR101095137B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234831B (en) * 2023-11-14 2024-01-26 鹏钛存储技术(南京)有限公司 Chip function test method and system based on multi-core CPU

Also Published As

Publication number Publication date
KR20110050222A (en) 2011-05-13

Similar Documents

Publication Publication Date Title
US8849213B2 (en) Integrated circuit for signal analysis
US9020496B2 (en) System for testing mobile communication apparatus and test method therefor
EP2965458B1 (en) Dithering circuit for sampling serial data transmission
US20150035701A1 (en) Gnss receiver dynamic spur mitigation techniques
JP5588524B2 (en) Measuring apparatus and measuring method
US20100131214A1 (en) Method and Apparatus for Measuring Transmission and Reception in Electronic Devices
TWI704452B (en) Method for testing a radio frequency (rf) data packet signal transceiver using implicit synchronization
KR101095137B1 (en) Performance testing apparatus for the wireless communication chip and method thereof
CN103209039B (en) Method, the Apparatus and system of a kind of many bandwidth cell radio frequency testing
US10812311B2 (en) Method and network node for FFT based power detection for LBT in LTE LAA
US8615210B2 (en) Methods and apparatus for power measurement in a communication system
CN114338266A (en) Baud rate calibration method and calibration circuit of CAN controller
KR101438529B1 (en) Apparatus and method for seeking preferred channel of mobile radio
JP5798383B2 (en) Wireless communication method and apparatus
CN109117020B (en) Positioning method and device of touch position, storage medium and electronic device
JP2021005780A (en) Signal processing device and synchronization signal detection method thereof
KR101540141B1 (en) Test system using near field communication and test method thereof
US9497101B2 (en) System and method for capturing and enabling analysis of test data packets from a radio frequency data packet signal transceiver
US10298340B2 (en) Method for improved accuracy of low power radio frequency (RF) signal measurements when using received signal strength indicator (RSSI) functions
WO2011160399A1 (en) Method and device for detecting spatial thermal noise at the position of base station antenna
CN110113117B (en) Method and device for counting LTE TDD signal power
US9602384B2 (en) Semiconductor integrated circuit and test method thereof
CN117579189A (en) Measurement and control communication ground comprehensive tester
US8576897B2 (en) Receiver
JP2015139156A (en) Radio apparatus and troubleshooting method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee