KR101095052B1 - Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same - Google Patents

Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same Download PDF

Info

Publication number
KR101095052B1
KR101095052B1 KR1020070137992A KR20070137992A KR101095052B1 KR 101095052 B1 KR101095052 B1 KR 101095052B1 KR 1020070137992 A KR1020070137992 A KR 1020070137992A KR 20070137992 A KR20070137992 A KR 20070137992A KR 101095052 B1 KR101095052 B1 KR 101095052B1
Authority
KR
South Korea
Prior art keywords
template
imprint
nanoimprint
nano
pattern
Prior art date
Application number
KR1020070137992A
Other languages
Korean (ko)
Other versions
KR20090070106A (en
Inventor
박사로한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070137992A priority Critical patent/KR101095052B1/en
Publication of KR20090070106A publication Critical patent/KR20090070106A/en
Application granted granted Critical
Publication of KR101095052B1 publication Critical patent/KR101095052B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp

Abstract

본 발명은 나노 임프린트 장치 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로서, 나노 임프린트 리소그래피용 형판을 이용한 패턴 형성 공정 시 패턴의 배율 조절이 어렵고 오버레이 특성이 열화되는 문제를 해결하기 위하여, 나노 임프린트용 형판에 온도 조절 플레이트를 형성한 후 나노 임프린트용 형판을 팽창시키거나 축소시킴으로써, 패턴의 배율 조절을 용이하게 하고 오버레이 특성을 개선하여 나노 임프린트 리소그래피 공정의 효율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.The present invention relates to a nano-imprint apparatus and a method of forming a semiconductor device using the same, in order to solve the problem that it is difficult to control the magnification of the pattern during the pattern forming process using the nanoimprint lithography template and deterioration of the overlay characteristics, the nano-imprint template After forming a temperature control plate in the nano-imprint template to expand or reduce, it is easy to control the magnification of the pattern and improve the overlay properties to improve the efficiency and reliability of the nano-imprint lithography process .

Description

나노 임프린트용 장치 및 이를 이용한 반도체 소자의 형성 방법{Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same}Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same}

도 1은 종래 기술에 따른 나노 임프린트 리소그래피 방법을 도시한 개략도.1 is a schematic diagram illustrating a nanoimprint lithography method according to the prior art.

도 2 및 도 3은 본 발명에 따른 나노 임프린트 장치를 도시한 개략도들.2 and 3 are schematic views showing a nano imprint apparatus according to the present invention.

도 4a 내지 도 4d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.4A to 4D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

본 발명은 나노 임프린트 장치 및 이를 이용한 반도체 소자의 형성 방법에 관한 것으로서, 나노 임프린트 리소그래피용 형판을 이용한 패턴 형성 공정 시 패턴의 배율 조절이 어렵고 오버레이 특성이 열화되는 문제를 해결하기 위하여, 나노 임프린트용 형판에 온도 조절 플레이트를 형성한 후 나노 임프린트용 형판을 팽창시키거나 축소시킴으로써, 패턴의 배율 조절을 용이하게 하고 오버레이 특성을 개선하여 나노 임프린트 리소그래피 공정의 효율 및 신뢰성을 향상시킬 수 있도록 하는 발명에 관한 것이다.The present invention relates to a nano-imprint apparatus and a method of forming a semiconductor device using the same, in order to solve the problem that it is difficult to control the magnification of the pattern during the pattern forming process using the nanoimprint lithography template and deterioration of the overlay characteristics, the nano-imprint template After forming a temperature control plate in the nano-imprint template to expand or reduce, it is easy to control the magnification of the pattern and improve the overlay properties to improve the efficiency and reliability of the nano-imprint lithography process .

현재 널리 사용되고 있는 미세 패턴 제작 기술 중의 하나인 광학 포토리소그 래피 공정은 감광막이 도포된 반도체 기판에 노광 및 현상공정을 수행하여 감광막 패턴을 형성하는 과정을 포함하고 있으며, 이때 형성되는 패턴의 크기는 광학적 회절 현상에 의한 제한을 받게 되고, 분해능은 하기의 식을 따른다.The optical photolithography process, which is one of the fine pattern fabrication techniques currently widely used, includes a process of forming a photoresist pattern by performing an exposure and development process on a semiconductor substrate coated with a photoresist film. Limited by the optical diffraction phenomenon, the resolution follows the formula below.

분해능(R) = Kλ/NA. 이때, NA는 개구수(numerical aperture)이고, λ는 광원의 파장을 나타낸다.Resolution (R) = Kλ / NA. In this case, NA is a numerical aperture, and λ represents the wavelength of the light source.

따라서, 반도체 소자의 집적도가 높아질수록 미세 패턴을 형성하기 위해 더욱 파장이 짧은 광원을 이용하는 노광 기술이 요구된다. 그러나, 포토리소그래피 공정에 의한 패턴 형성 방법은 반도체 소자의 집적도가 커짐에 따라 빛에 의한 간섭 효과의 영향으로 감광막 패턴 자체 또는 패턴 사이에서 물리적인 형태가 달라지게 되어 몇 가지 문제점이 발생하게 된다.Therefore, as the degree of integration of semiconductor devices increases, an exposure technique using a light source having a shorter wavelength is required to form a fine pattern. However, in the pattern formation method using the photolithography process, as the degree of integration of semiconductor devices increases, the physical shape of the photoresist pattern itself or the patterns are changed due to the influence of interference by light, which causes some problems.

첫번째 주요 문제점은 감광막 패턴의 CD (critical dimension)가 불균일하게 변화된다는 것이다. 렌즈를 통한 에너지와 초점이 왜곡되면 CD의 불균일도가 증가하게 되는데, 이에 따라 감광막 패턴을 마스크로 형성되는 물질층 패턴도 원하던 것과는 다른 형태로 형성되게 된다.The first major problem is that the CD (critical dimension) of the photoresist pattern changes unevenly. If the energy and focus through the lens are distorted, the nonuniformity of the CD increases, so that the material layer pattern formed of the photoresist pattern as a mask is formed in a different shape than desired.

두번째 문제점은 공정 중에 발생하는 불순물과 감광막이 반응하여 감광막이 침식됨으로써 감광막 패턴이 변하게 되는 것이다. 이에 따라, 감광막 패턴을 마스크로 하여 형성되는 물질층 패턴도 처음 원하던 형태와는 다른 형태를 갖게 된다.The second problem is that the photoresist pattern is changed by the erosion of the photoresist due to the reaction of the impurities and the photoresist. Accordingly, the material layer pattern formed by using the photoresist pattern as a mask also has a form different from that originally desired.

이러한 포토리소그래피 공정의 문제점을 해결하기 위한 차세대 리소그래피 방법으로 도장을 찍듯이 패턴을 형성시키는 나노 임프린트 리소그래피 공정이 개발되었다. 나노 임프린트 리소그래피 공정의 핵심은 전자빔(E-Beam)을 이용하여 나노 스케일의 구조를 갖는 패턴의 형판(Template)을 제작하고, 제작된 형판을 마스크로 감광막과 같은 기능을 하는 하드마스크층에 찍어 패턴을 전사하고 이를 반복적으로 사용함으로써 반도체 소자의 생산성을 극복하고자 하는데 있다. In order to solve the problem of the photolithography process, a nano imprint lithography process has been developed that forms a pattern as if it is painting. The core of the nanoimprint lithography process is to make a template of a pattern having a nanoscale structure by using an electron beam (E-Beam), and pattern the pattern by dipping the manufactured template on a hard mask layer that functions as a photosensitive film with a mask. The purpose of the present invention is to overcome the productivity of semiconductor devices by transferring and repeatedly using them.

그러나, 나노 임프린트 리소그래피 공정의 경우 미세 패턴 형성을 위한 마스크 패턴이되는 형판이 고정되어 있기 때문에, 광학 포토리소그래피 공정에서 사용할 수 있었던 패턴의 배율 조절이 어렵게 되었다. However, in the case of the nanoimprint lithography process, since the template serving as the mask pattern for forming the fine pattern is fixed, it is difficult to control the magnification of the pattern that can be used in the optical photolithography process.

도 1은 종래 기술에 따른 나노 임프린트 리소그래피 방법을 도시한 개략도이다.1 is a schematic diagram illustrating a nanoimprint lithography method according to the prior art.

도 1을 참조하면, 나노 임프린트용 형판(10)의 측면에서 강제적으로 압력을 가함으로써, 나노 임프린트용 형판(10)을 축소시켜 적용하는 것을 알 수 있다. 그러나, 압력을 가할 경우 팽창에 대한 배율 조절은 불가능하고 압력에 의해서 오버레이가 틀어지는 문제가 발생할 수 있다.Referring to FIG. 1, it can be seen that the nanoimprint template 10 is reduced and applied by forcibly applying pressure on the side surface of the nanoimprint template 10. However, if pressure is applied, the magnification of the expansion cannot be adjusted and the overlay may be distorted due to the pressure.

이와 같이, 패턴의 배율 조절도 어려워지고, 패턴에 정확하게 정렬시켜야 하는 오버레이 특성도 열화되므로, 반도체 소자에 불량이 발생할 수 있고, 제조 공정의 수율이 감소되는 문제가 있다.As described above, since the magnification of the pattern is difficult to be adjusted, and the overlay characteristics that must be accurately aligned with the pattern are also deteriorated, defects may occur in the semiconductor device and the yield of the manufacturing process may be reduced.

본 발명은 상기와 같은 종래 나노 임프린트 리소그래피 형판이 갖는 문제점을 해결하기 위해 안출된 것으로서, 임프린트용 패턴을 필요에 따라 팽창시키거나 축소시킬 수 있는 온도 조절 플레이트를 나노 임프린트용 형판의 상부에 형성함으로써, 나노 임프린트 리소그래피 공정의 효율 및 신뢰성을 향상시킬 수 있도록 하 는 나노 임프린트용 장치 및 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다. The present invention has been made to solve the problems of the conventional nano-imprint lithography template as described above, by forming a temperature control plate on the top of the nano-imprint template that can expand or reduce the imprint pattern as needed, It is an object of the present invention to provide a device for forming a nanoimprint and a method for forming a semiconductor device, which can improve the efficiency and reliability of a nanoimprint lithography process.

상기 목적을 달성하기 위한 것으로 본 발명에 따른 나노 임프린트(Nano Imprint) 장치는Nanoimprint apparatus according to the present invention to achieve the above object is

나노 임프린트(Nano Imprint)용 형판 및Template for Nano Imprint and

상기 나노 임프린트용 형판에 형성되는 온도 조절 플레이트(Thermal Control Plate)를 포함하는 것을 특징으로 한다.It characterized in that it comprises a temperature control plate (Thermal Control Plate) formed on the nano imprint template.

여기서, 상기 온도 조절 플레이트는 상기 나노 임프린트용 형판 상부에 형성되는 것을 특징으로 하고, 상기 온도 조절 플레이트는 상기 나노 임프린트용 형판에 필드 단위로 형성되는 것을 특징으로 하고, 상기 온도 조절 플레이트의 두께는 100㎛ ~ 10㎝ 인 것을 특징으로 한다.Here, the temperature control plate is characterized in that formed on the nanoimprint template, the temperature control plate is characterized in that formed on the nano-imprint template in the field unit, the thickness of the temperature control plate is 100 It is characterized by a micrometer ~ 10cm.

아울러 본 발명에 따른 반도체 소자의 형성 방법은In addition, the method of forming a semiconductor device according to the present invention

반도체 기판에 형성된 피식각층 상부에 하드마스크층을 형성하는 단계와,Forming a hard mask layer on the etched layer formed on the semiconductor substrate,

상기 하드마스크층 상부에 청구항 제 1 항 기재의 나노 임프린트 장치를 로딩시키는 단계와,Loading the nanoimprint apparatus according to claim 1 on the hard mask layer;

상기 나노 임프린트 장치의 상기 나노 임프린트용 형판을 가열하거나 냉각시켜서 상기 나노 임프린트용 형판을 팽창시키거나 축소시키는 단계와,Expanding or contracting the nanoimprint template by heating or cooling the nanoimprint template of the nanoimprint apparatus;

상기 나노 임프린트용 형판을 상기 하드마스크층에 압착시키는 단계와,Pressing the nanoimprint template onto the hard mask layer;

상기 나노 임프린트용 형판을 압착 해제시킨 후 상기 임프린트용 형판에 의 해 압착된 상기 하드마스크층을 제거하여 하드마스크 패턴을 형성하는 단계 및Decompressing the nanoimprint template and removing the hardmask layer pressed by the imprint template to form a hardmask pattern; and

상기 하드마스크 패턴을 이용하여 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 한다. And etching the layer to be etched using the hard mask pattern.

여기서, 상기 하드마스크층과 상기 임프린트용 형판을 압착시킨 후 상기 나노 임프린트용 형판에 의해 압착되지 않은 상기 하드마스크층을 경화시키는 단계를 더 포함하는 것을 특징으로 하고, 상기 임프린트용 형판은 모두 동일한 팽창 방향 및 팽창 정도를 갖도록 하는 것을 특징으로 한다.The method may further include hardening the hard mask layer that is not compressed by the nano imprint template after pressing the hard mask layer and the imprint template, wherein the imprint templates are all the same expanded. It is characterized by having a direction and degree of expansion.

이하, 첨부된 도면을 참고하여 본 발명에 따른 나노 임프린트(Nano Imprint) 장치 및 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a nano imprint apparatus and a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2 및 도 3은 본 발명에 따른 나노 임프린트 장치를 도시한 개략도들이다.2 and 3 are schematic diagrams showing a nano imprint apparatus according to the present invention.

도 2를 참조하면, 나노 임프린트(Nano Imprint)용 형판(100) 상부에 온도 조절 플레이트(Thermal Control Plate)(150)를 형성하고, 나노 임프린트용 형판(100)을 가열하여 팽창된 나노 임프린트용 형판(120)을 형성한다.Referring to FIG. 2, a thermal control plate 150 is formed on an upper surface of the nano imprint template 100 and the expanded nano imprint template is heated by heating the template 100 for nano imprint. Form 120.

이와 같이 팽창된 나노 임프린트용 형판(120)을 형성함으로써, 나노 임프린트 리소그래피 공정 중 특히 오버레이 제어를 더 효율적으로 수행할 수 있게 된다.By forming the expanded nanoimprint template 120 as described above, in particular, the overlay control during the nanoimprint lithography process can be performed more efficiently.

도 3을 참조하면, 나노 임프린트(Nano Imprint)용 형판(100) 상부에 온도 조절 플레이트(Thermal Control Plate)(150)를 형성하고, 나노 임프린트용 형판(100)을 냉각시켜 축소된 나노 임프린트용 형판(130)을 형성한다.Referring to FIG. 3, a temperature control plate 150 is formed on an upper surface of the nano imprint template 100, and the nano imprint template 100 is cooled to reduce the nano imprint template. 130 is formed.

여기서, 상술한 온도 조절 플레이트(150)는 나노 임프린트용 형판(100) 전면 에 형성하거나 나노 임프린트용 형판(100)에 필드 단위로 형성하고, 온도 조절 플레이트(150)의 두께는 100㎛ ~ 10㎝ 로 형성하는 것이 바람직하다.Here, the above-described temperature control plate 150 is formed on the entire surface of the nano-imprint template 100 or formed in the field unit on the nano-imprint template 100, the thickness of the temperature control plate 150 is 100㎛ ~ 10cm It is preferable to form.

도 4a 내지 도 4d는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.4A to 4D are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 4a를 참조하면, 반도체 기판(200) 상부에 피식각층(미도시)을 형성하고, 그 상부에 하드마스크층(210)을 형성한다. Referring to FIG. 4A, an etching target layer (not shown) is formed on the semiconductor substrate 200, and a hard mask layer 210 is formed on the etching substrate.

도 4b를 참조하면, 반도체 기판(200) 상부에 나노 임프린트 장치를 로딩시킨다. Referring to FIG. 4B, the nanoimprint apparatus is loaded on the semiconductor substrate 200.

다음에는, 나노 임프린트(Nano Imprint)용 형판(300) 상부에 온도 조절 플레이트(Thermal Control Plate)(350)를 형성하고, 나노 임프린트용 형판(300)을 가열하여 팽창된 나노 임프린트용 형판(320)을 형성한다. 이때, 나노 임프린트용 형판은 모두 동일한 팽창 방향 및 팽창 정도를 갖도록 하거나, 필드 단위로 각각 상이한 팽창 방향 및 팽창 정도를 갖도록 할 수 있다.Next, a temperature control plate 350 is formed on the nanoimprint template 300, and the nanoimprint template 300 is heated to expand the nanoimprint template 320. To form. In this case, all of the nano imprint templates may have the same expansion direction and degree of expansion, or may have different expansion directions and degree of expansion for each field.

도 4c를 참조하면, 팽창된 나노 임프린트용 형판(320)을 하드마스크층(210)에 압착시킨다. 이때, 나노 임프린트용 형판(320)에 의해서 압착되는 하드마스크층(230)과 나노 임프린트용 형판(320) 사이의 영역에 충진되는 하드마스크층(220)으로 분류된다.Referring to FIG. 4C, the expanded nano imprint template 320 is pressed onto the hard mask layer 210. At this time, the hard mask layer 230 which is pressed by the nano imprint template 320 and the hard mask layer 220 filled in a region between the nano imprint template 320 are classified.

다음에는, 나노 임프린트용 형판(320) 사이의 영역에 충진되는 하드마스크층(220)을 경화시킨다. 이때, 일반적으로 10㎛/㎠의 주입량(Dose)를 갖는 E-빔을 5 ~ 15KeV의 전압으로 가속시켜 나노 임프린트용 형판(320)을 통과시키거나, 열을 가하여 경화 공정을 수행한다.Next, the hard mask layer 220 filled in the area between the nanoimprint template 320 is cured. In this case, an E-beam having an injection amount (Dose) of 10 μm / cm 2 is generally accelerated to a voltage of 5 to 15 KeV to pass through the nanoimprint template 320 or a heat is applied to perform a curing process.

도 4d를 참조하면, 나노 임프린트용 형판(320)을 압착 해제시키고 나노 임프린트용 형판(320)에 의해서 압착되어 경화되지 않은 하드마스크층(230)은 현상액으로 제거함으로써, 미세 패턴을 정의하는 하드마스크 패턴(240)을 형성한다.Referring to FIG. 4D, the hard mask layer 230 that is not squeezed and hardened by the nano imprint template 320 and removed by hardening is removed with a developer, thereby defining a hard mask. The pattern 240 is formed.

그 다음에는, 하드마스크 패턴(240)을 이용하여 반도체 기판 상부에 형성된 피식각층을 패터닝 한다.Next, the etching target layer formed on the semiconductor substrate is patterned using the hard mask pattern 240.

상술한 바와 같이, 본 발명에 따른 나노 임프린트 장치 및 이를 이용한 반도체 소자의 형성 방법은 나노 임프린트용 형판 상부에 온도 조절 플레이트(Thermal Control Plate)를 형성하여 나노 임프린트용 형판을 필요에 따라 팽창시키거나 축소시킴으로써, 나노 임프린트 리소그래피 공정을 수행하면서 미세하게 변화하는 오버레이 특성에 맞게 대응할 수 있게 된다. 따라서, 정렬 공정을 더 정확하게 수행할 수 있도록 하고, 나노 임프린트 리소그래피 공정의 효율 및 신뢰성을 향상시킬 수 있다.As described above, the nanoimprint apparatus and the method of forming a semiconductor device using the same according to the present invention by forming a temperature control plate on the nanoimprint template to expand or reduce the nanoimprint template as necessary By doing so, the nanoimprint lithography process can be made to respond to the changing overlay characteristics. Thus, it is possible to perform the alignment process more accurately, and improve the efficiency and reliability of the nanoimprint lithography process.

상기에서 살펴본 바와 같이, 나노 임프린트 리소그래피 공정 시 패턴들의 미세한 변화에 능동적으로 대처할 수 있도록 나노 임프린트 리소그래피용 형판 상부에 온도 조절 플레이트를 형성함으로써, 오버레이가 틀어져서 하드마스크 패턴에 불량이 발생하는 문제를 해결하고, 형성하고자 하는 패턴들의 CD 향상 및 오버레이의 정확도를 향상시킬 수 있다. 따라서, 본 발명은 나노 임프린트 리소그래피 공정의 효율 및 신뢰성을 향상시키는 효과를 제공한다.As described above, by forming a temperature control plate on the upper surface of the nanoimprint lithography template so as to actively cope with minute changes in the patterns during the nanoimprint lithography process, the overlay is twisted to solve a problem in which a defect occurs in the hard mask pattern. In addition, CD accuracy and overlay accuracy of patterns to be formed may be improved. Thus, the present invention provides the effect of improving the efficiency and reliability of nanoimprint lithography processes.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

Claims (8)

나노 임프린트(Nano Imprint)용 형판; 및Template for Nano Imprint; And 상기 나노 임프린트용 형판의 상부에 형성되는 온도 조절 플레이트(Thermal Control Plate)를 포함하는 것을 특징으로 하는 나노 임프린트(Nano Imprint) 장치.Nano Imprint (Nano Imprint) device characterized in that it comprises a temperature control plate (Thermal Control Plate) formed on top of the nano imprint template. 삭제delete 삭제delete 삭제delete 반도체 기판에 형성된 피식각층 상부에 하드마스크층을 형성하는 단계;Forming a hard mask layer on the etched layer formed on the semiconductor substrate; 상기 하드마스크층 상부에 청구항 제 1 항 기재의 나노 임프린트 장치를 로 딩시키는 단계;Loading the nanoimprint apparatus of claim 1 on the hardmask layer; 상기 나노 임프린트 장치의 상기 나노 임프린트용 형판을 가열하거나 냉각시켜서 상기 나노 임프린트용 형판을 팽창시키거나 축소시키는 단계;Expanding or reducing the nanoimprint template by heating or cooling the nanoimprint template of the nanoimprint apparatus; 상기 나노 임프린트용 형판을 상기 하드마스크층에 압착시키는 단계;Pressing the nano imprint template onto the hard mask layer; 상기 나노 임프린트용 형판을 압착 해제시킨 후 상기 임프린트용 형판에 의해 압착된 상기 하드마스크층을 제거하여 하드마스크 패턴을 형성하는 단계; 및Decompressing the nanoimprint template and removing the hardmask layer compressed by the imprint template to form a hardmask pattern; And 상기 하드마스크 패턴을 이용하여 상기 피식각층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법. And etching the etched layer using the hard mask pattern. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 5 항에 있어서,The method of claim 5, 상기 하드마스크층과 상기 임프린트용 형판을 압착시킨 후 상기 나노 임프린트용 형판에 의해 압착되지 않은 상기 하드마스크층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And hardening the hard mask layer that is not pressed by the nanoimprint template after pressing the hard mask layer and the imprint template. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 5 항에 있어서,The method of claim 5, 상기 임프린트용 형판은 상기 임프린트용 형판의 사면에서 외부로 모두 동일한 팽창 방향 및 팽창 정도를 갖도록 하는 것을 특징으로 하는 반도체 소자의 형성 방법.The imprint template is a method of forming a semiconductor device, characterized in that to have the same expansion direction and degree of expansion all from the slope of the imprint template to the outside. 삭제delete
KR1020070137992A 2007-12-26 2007-12-26 Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same KR101095052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137992A KR101095052B1 (en) 2007-12-26 2007-12-26 Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137992A KR101095052B1 (en) 2007-12-26 2007-12-26 Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same

Publications (2)

Publication Number Publication Date
KR20090070106A KR20090070106A (en) 2009-07-01
KR101095052B1 true KR101095052B1 (en) 2011-12-20

Family

ID=41321686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137992A KR101095052B1 (en) 2007-12-26 2007-12-26 Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same

Country Status (1)

Country Link
KR (1) KR101095052B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113893A (en) 1997-06-13 1999-01-06 Orion Mach Co Ltd Temperature regulator of semiconductor substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113893A (en) 1997-06-13 1999-01-06 Orion Mach Co Ltd Temperature regulator of semiconductor substrate

Also Published As

Publication number Publication date
KR20090070106A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP5395757B2 (en) Pattern formation method
US7922960B2 (en) Fine resist pattern forming method and nanoimprint mold structure
JP5288453B2 (en) Roller mold manufacturing method
JP6650980B2 (en) Imprint apparatus and article manufacturing method
JP2007103914A (en) Mold, imprint device, and method of manufacturing device
JPH04364021A (en) Manufacture of semiconductor device
JP6281592B2 (en) Manufacturing method of replica template
KR101095052B1 (en) Apparatus for Nano Imprint And Method for Forming Semiconductor Device using the same
KR100670835B1 (en) Method for fabrication of nanoimprint mold
US9017903B2 (en) Mask overlay control
JP6277588B2 (en) Pattern forming method and nanoimprint template manufacturing method
JP5295870B2 (en) Imprint pattern forming method
US20210296121A1 (en) Planarization of Spin-On Films
JP7178277B2 (en) Imprint mold manufacturing method
JP5144848B2 (en) Mold fabrication method
KR20090108268A (en) Method for correcting pattern CD of binary mask
JP2009212471A (en) Method for manufacturing semiconductor device
US20210362399A1 (en) Imprint method and method for manufacturing article
US20220404704A1 (en) Method for manufacturing resin asymmetrical structures
Schermer et al. 2.5 D-Patterning via i-line grayscale exposure for photonic structures and micro lens arrays
JP2022032500A (en) Pattern formation method and template manufacturing method
Hilleringmann Lithography
KR101051163B1 (en) Pattern formation method of semiconductor device
KR20080008893A (en) Method for manufacturing mold for nano imprint lithography
KR100223755B1 (en) Forming method of precise pattern for semiconductor equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee