KR101093946B1 - Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system - Google Patents

Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system Download PDF

Info

Publication number
KR101093946B1
KR101093946B1 KR1020050037302A KR20050037302A KR101093946B1 KR 101093946 B1 KR101093946 B1 KR 101093946B1 KR 1020050037302 A KR1020050037302 A KR 1020050037302A KR 20050037302 A KR20050037302 A KR 20050037302A KR 101093946 B1 KR101093946 B1 KR 101093946B1
Authority
KR
South Korea
Prior art keywords
value
selector
output
calculator
signal
Prior art date
Application number
KR1020050037302A
Other languages
Korean (ko)
Other versions
KR20060115033A (en
Inventor
박성진
김민구
오현석
임은정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050037302A priority Critical patent/KR101093946B1/en
Publication of KR20060115033A publication Critical patent/KR20060115033A/en
Application granted granted Critical
Publication of KR101093946B1 publication Critical patent/KR101093946B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3411Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power reducing the peak to average power ratio or the mean power of the constellation; Arrangements for increasing the shape gain of a signal set
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 다중레벨변조 방식을 이용하는 데이터 통신 시스템의 복조에 관한 것으로, 특히 데이터 통신 시스템의 복조기에서 채널복호기의 입력 연성값을 계산하는 장치 및 방법에 관한 것이다. 본 발명의 장치는, 직교위상성분과 동위상성분으로 구성되는 수신신호를 입력받으며, 상기 수신신호의 복호를 위한 연성값들을 결정한다. 특히 16QAM 및 64QAM에서 신호점들 간의 거리가 균일하지 않은 불균일 성상도를 사용하는 경우, 신호점들 사이의 최소거리(2a)와 상기 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리의 상기 a에 대한 배수(S)를 이용하여, 복조심볼들에 관련된 연성값들을 결정한다. 이러한 본 발명은, 효율적이고 복잡도가 낮은 연성값 역사상기를 설계할 수 있다. 또한 여러 가지 조건에 대해서 별도로 개별적인 회로를 필요로 하지 않고, 몇 가지 연산만을 추가함으로써 세 가지 변조방식과 각 변조방식에서서의 계층모드를 모두 구현할 수 있는 효과가 있다.

Figure R1020050037302

Channel Decoder, Soft metric value, Hierarchical Modulation, 16QAM, 64QAM

The present invention relates to demodulation of a data communication system using a multilevel modulation scheme, and more particularly, to an apparatus and a method for calculating an input softness value of a channel decoder in a demodulator of a data communication system. The apparatus of the present invention receives a received signal consisting of a quadrature component and an in-phase component, and determines soft values for decoding the received signal. In particular, in case of using a nonuniform constellation in which the distance between signal points is not uniform in 16QAM and 64QAM, the minimum distance 2a between the signal points and the distance between each axis and the signal point closest to the origin in the constellation Using the multiple S for a, the soft values associated with the demodulation symbols are determined. This invention can design an efficient and low complexity soft-phase inversion machine. In addition, it is possible to implement all three modulation schemes and the hierarchical mode in each modulation scheme by adding only a few operations without requiring separate circuits separately for various conditions.

Figure R1020050037302

Channel Decoder, Soft metric value, Hierarchical Modulation, 16QAM, 64QAM

Description

계층변조 방식을 사용하는 통신 시스템에서 채널 복호기로 입력되는 연성값 계산 장치 및 방법{APPARATUS AND METHOD OF SOFT METRIC MAPPING INPUTTED TO CHANNEL DECODER IN HIERARCHICAL MODULATION SYSTEM}Apparatus and method for calculating a soft value input to a channel decoder in a communication system using a hierarchical modulation scheme {APPARATUS AND METHOD OF SOFT METRIC MAPPING INPUTTED TO CHANNEL DECODER IN HIERARCHICAL MODULATION SYSTEM}

도 1은 16QAM 변조방식의 신호 성상도를 도시하는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a diagram showing a signal constellation of 16QAM modulation.

도 2는 본 발명의 일 실시예에 따라 균일 성상도를 사용하는 16QAM의 연성값들을 구하는 흐름도.FIG. 2 is a flow chart of calculating the ductility values of 16QAM using uniform constellations in accordance with one embodiment of the present invention. FIG.

도 3은 본 발명의 바람직한 실시예에 따라 계층변조 방식의 연성값을 구하는 블록 구성도.Figure 3 is a block diagram for obtaining a soft value of the hierarchical modulation method according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따라 균일 성상도를 사용하는 16QAM의 연성값들을 구하는 블록 구성도.FIG. 4 is a block diagram of obtaining softness values of 16QAM using a uniform constellation according to an embodiment of the present invention. FIG.

도 5는 16QAM의 균일 성상도의 일 예.5 is an example of the uniform constellation of 16QAM.

도 6 및 도 7은 16QAM의 불균일 성상도의 일 예.6 and 7 are examples of non-uniform constellations of 16QAM.

도 8은 64QAM의 균일 성상도의 일 예.8 is an example of the uniform constellation of 64QAM.

도 9 및 도 10은 64QAM의 불균일 성상도의 일 예.9 and 10 are examples of non-uniform constellations of 64QAM.

도 11은 본 발명의 바람직한 실시예에 따라 16QAM의 연성값들을 구하는 흐름도.11 is a flow chart for finding soft values of 16QAM in accordance with a preferred embodiment of the present invention.

도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따라 64QAM의 연성값들을 구하는 흐름도.12A and 12B are flow charts for finding soft values of 64QAM in accordance with a preferred embodiment of the present invention.

도 13은 본 발명의 바람직한 실시예에 따라 16QAM의 연성값들을 구하는 블록 구성도.FIG. 13 is a block diagram showing soft values of 16QAM according to a preferred embodiment of the present invention. FIG.

도 14는 본 발명의 바람직한 실시예에 따라 64QAM의 연성값들을 구하는 블록 구성도.FIG. 14 is a block diagram showing soft values of 64QAM according to a preferred embodiment of the present invention. FIG.

도 15는 본 발명의 바람직한 실시예에 따라 QPSK, 16QAM, 64QAM의 연성값들을 구하는 통합된 블록 구성도.FIG. 15 is an integrated block diagram of calculating soft values of QPSK, 16QAM, and 64QAM in accordance with a preferred embodiment of the present invention. FIG.

본 발명은 다중레벨변조(multi-level modulation) 방식을 채택한 데이터 통신 시스템의 복조(demodulation)에 관한 것으로, 특히 데이터 통신 시스템의 복조기(demodulator)에서 채널복호기(channel decoder)의 입력값을 계산하는 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to demodulation of a data communication system employing a multi-level modulation scheme, and more particularly, to an apparatus for calculating an input value of a channel decoder in a demodulator of a data communication system. And to a method.

본격적인 디지털 방송이 시작됨에 따라서 각 매체별로 다양한 방송서비스들이 출현하고 있다. 그 중에서도 이동 TV 수신 기술의 구현은 시청자들에게 언제 어디서나 방송을 시청할 수 있게 해줄 것이다. 지금까지는 방송사가 한 채널에 하나 의 방송 서비스를 제공할 수 있었지만, 멀티캐리어 방식을 사용하는 디지털방송 방식의 계층(階層)변조(Hierarchical Modulation, HM) 방식을 사용할 경우 1개의 채널로 2개의 서로 다른 방송 서비스를 동시에 제공할 수 있다. 방송사가 MPEG(Moving Picture Experts Group) 전송 스트림(Transport Stream, TS)을 한 채널 안에 서로 다른 변조 방식으로 방송하면, 시청자는 원하는 채널에서 방송을 시청할 수 있다. 이와 같은 계층 변조 기술은 아날로그 시대에는 생각하지도 못했던 부가 방송 서비스 중의 하나이다. As full-scale digital broadcasting begins, various broadcasting services have appeared for each medium. Among other things, the implementation of mobile TV reception technology will enable viewers to watch broadcasts anytime and anywhere. Up to now, broadcasters have been able to provide one broadcast service on one channel, but when using digital broadcasting's hierarchical modulation (HM) method, which uses a multicarrier method, two different channels are used in one channel. A broadcast service can be provided at the same time. If a broadcaster broadcasts a Moving Picture Experts Group (MPEG) transport stream (TS) in a different modulation scheme in one channel, the viewer can watch the broadcast on a desired channel. Such a hierarchical modulation technique is one of additional broadcast services not considered in the analog era.

계층 변조 서비스란 원래 위성방송에 사용되었다. 위성전파는 초고주파(Microwave)의 주파수 대역을 사용하기 때문에 전파 신호의 특성상 강우량이 많을 때는 영상 신호가 영향을 받아 일시적으로 정지될 뿐만 아니라, 음성 신호의 경우는 묵음(默音)되는 현상이 발생한다.Hierarchical modulation service was originally used for satellite broadcasting. Since satellite radio waves use the microwave frequency band, when there is a lot of rainfall due to the nature of the radio wave signal, the video signal is not only temporarily stopped due to the rainfall, but also in the case of an audio signal, it is silent. .

따라서 폭우에 따라 발생되는 다중 경로(Multipath)로 인한 간섭을 줄이기 위해, 높은 계층(High Hierarchical, HH)으로 사용된 변조 방식을 낮은 계층(Low Hierarchical, LH)으로 변조시켜 전송시키므로 정보 전송을 최대한 가능하게 해준다. 그렇지만 LH 계층으로 변조된 데이터는 강우에는 강하지만 전송할 수 있는 정보의 양은 감소되는 단점이 있다.Therefore, in order to reduce the interference due to the multipath caused by heavy rain, the modulation method used in the high hierarchical (HH) is modulated and transmitted to the low hierarchical (LH) to maximize information transmission. Let's do it. However, data modulated to the LH layer is strong in rainfall but has a disadvantage in that the amount of information that can be transmitted is reduced.

영상은 수신기가 수신 품질을 평가하여 자동적으로 이들 계층 사이를 스위칭하며, 음성은 원래 데이터 양이 적기 때문에 낮은 계층으로 보내질 수 있다. 하지만 이런 낮은 계층 전송이 수많은 데이터로 제작된 중요한 방송 프로그램을 모두 전송할 수는 없다. The video automatically switches between these layers as the receiver evaluates the reception quality, and the voice can be sent to the lower layers because of the small amount of original data. However, this low layer transmission cannot deliver all of the important broadcast programs made up of a lot of data.

이와 같이 위성 수신의 품질을 높이기 위한 계층 변조 서비스와는 달리, 유럽의 지상파 디지털방송 방식으로 채택한 DVB-T(Digital Video Broadcasting-Terrestrial)는 부호화된(Coded) OFDM(Orthogonal Frequency Division Multiplex: 이하 COFDM이라 칭함) 기술을 사용하기 때문에, 실외 안테나를 사용한 고정 수신뿐만 아니라 휴대 및 이동 수신 서비스가 가능하도록 설계되었다. 또한 COFDM에 사용되는 계층 변조(HM)는 2개의 분리된 데이터 스트림인 HP(High Priority) 스트림을 LP(Low Priority) 스트림 안에 구현하여 하나의 DVB-T 전송 스트림으로 변조되는 것을 말한다. 수신기에 따라서 두 스트림을 모두 수신할 수도 있고, HP 스트림만을 수신할 수도 있다. HP 스트림과 LP 스트림이 같은 콘텐츠일 수도 있으며 전혀 다른 콘텐츠일 수도 있다. 다시 말하면, 방송사는 1개의 채널에 2개의 다른 형태를 가진 전혀 다른 2가지의 서비스를 제공할 수 있다. 일반적으로 LP 스트림은 높은 비트 전송률을 가진다. DVB-T에서는 QPSK(Quadrature Phase Shift Keying), 16QAM(16-ary Quadrature Amplitude Modulation), 64QAM(64QAM)의 세 가지 변조 방식을 사용하며 계층변조 구조를 적용할 수 있다. 그러므로 DVB-T와 같이 계층변조 구조를 사용하는 통신 시스템에서 계층변조 방식을 사용하기 위한 연성결정 사상 규칙(soft metric mapping rule)을 필요로 하게 되었다.Unlike the hierarchical modulation service to improve the quality of satellite reception, DVB-T (Digital Video Broadcasting-Terrestrial), which is adopted as the European terrestrial digital broadcasting method, is coded orthogonal frequency division multiplex (OFDM). Due to the use of the technology, it is designed to enable mobile and mobile reception services as well as fixed reception using outdoor antennas. In addition, hierarchical modulation (HM) used for COFDM means that two separate data streams, a high priority (HP) stream, are implemented in a low priority (LP) stream to be modulated into one DVB-T transport stream. Depending on the receiver, both streams may be received or only HP streams may be received. The HP stream and the LP stream may be the same content or may be completely different content. In other words, a broadcaster can provide two completely different services with two different types in one channel. In general, LP streams have a high bit rate. DVB-T uses three modulation schemes: Quadrature Phase Shift Keying (QPSK), 16-ary Quadrature Amplitude Modulation (16QAM), and 64QAM (64QAM). A hierarchical modulation structure can be applied. Therefore, in a communication system using a hierarchical modulation structure such as DVB-T, a soft metric mapping rule for using the hierarchical modulation method is required.

따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 계층변조 방식을 사용하는 통신시스템의 복조기에서 이중최소매 트릭법에 의해 계산되는 채널복호기의 입력 연성값(soft decision value)을 수신신호와의 최단거리값(minimum distance value)을 얻기 위해 요구되는 사상표(mapping table)나 복잡한 처리(processing)없이 간단하게 계산하기 위한 장치 및 방법을 제공한다.Therefore, the present invention devised to solve the problems of the prior art operating as described above, the input soft value (soft decision) of the channel decoder calculated by the double minimum trick method in the demodulator of the communication system using the hierarchical modulation method An apparatus and method are provided for a simple calculation of a value without a mapping table or complicated processing required to obtain a minimum distance value from a received signal.

상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예는, 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM 복조 장치에 있어서,An embodiment of the present invention, which is designed to achieve the above object, receives a k-th received signal R k composed of quadrature component Y k and in-phase component X k , and receives the received signal R k (X k In the 16QAM demodulation device for determining the coupling values for the decoding of, Y k ),

16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 결정하는 제1연성값 결정부와,Of the four demodulation symbols, using the minimum distance (2a) between the signal points in the 16QAM constellation, the signal point closest to the origin in the 16QAM constellation, the distance (α) between each axis, and the quadrature component Y k . A first ductility value determination unit for determining ductility values Λ (S k , 2 ) and Λ (S k , 0 ) of two demodulation symbols related to the quadrature component Y k ;

상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 결정하는 제2연성값 결정부를 포함하는 것을 특징으로 한다.By using the minimum distance 2a, the distance α, and the in-phase component X k , the coupling values Λ (S k) of two demodulation symbols related to the in-phase component X k among the four demodulation symbols , 3 ), and a second ductility value determining unit for determining Λ (S k , 1 )).

본 발명의 다른 실시예는, 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM 복조 장치에 있어서,Another embodiment of the invention, k-th receive consisting of quadrature phase component Y k and a in-phase component X k signal R k (X k, Y k) of the received signal R receives input k (X k, Y k A 64QAM demodulation device for determining soft values for decoding of

64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 결정하는 제1 연성값 결정부와,Of the six demodulation symbols, using the minimum distance (2a) between the signal points in the 64QAM constellation, the signal point closest to the origin in the 64QAM constellation, the distance (α) between each axis, and the quadrature component Y k . A first ductility value determination unit for determining ductility values Λ (S k , 4 ), Λ (S k , 2 ), Λ (S k , 0 ) of the three demodulation symbols related to the quadrature component Y k ; ,

상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 한다.By using the minimum distance 2a and the distance α and the in-phase component X k , the coupling values Λ (S k of three demodulation symbols related to the in-phase component X k among the six demodulation symbols , 5 ), Λ (S k , 3 ), and Λ (S k , 1 )).

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The operation principle of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

후술되는 본 발명의 주요한 요지는 16QAM, 64QAM 등의 다중레벨 변조 방식을 채택한 데이터 통신 시스템의 복조기(demodulator)에서 채널복호기(channel decoder)의 입력이 되는 연성값(soft metric value)을 연성값 역사상에 의해 결정하는 것이다.The main subject of the present invention to be described later is a soft metric value that is input to a channel decoder in a demodulator of a data communication system adopting a multilevel modulation scheme such as 16QAM and 64QAM. It is decided by.

데이터 통신 시스템의 송신기는, 채널부호기(channel encoder)에 의해 부호화된 심볼들을, 스펙트럼 효율(spectral efficiency)을 높이기 위해 사용되는 다중레벨 변조 방식의 하나인 6QAM이나 64QAM을 사용하여 변조한 후 송신한다. 수신기의 채널복호기(channel decoder)에서 연성결정복호(soft decision decoding)를 수행하기 위해서, 복조기는 동위상(in-phase: I) 신호성분과 직교위상(quadrature phase: Q) 신호성분으로 구성되는 2차원 수신신호로부터 상기 채널부호기의 출력 비트(bit) 각각에 상응하는 연성값(soft decision value)들을 생성해 내는 사상 알고리듬(mapping algorithm)을 실행한다.A transmitter of a data communication system modulates and transmits symbols encoded by a channel encoder using 6QAM or 64QAM, which is one of a multilevel modulation scheme used to increase spectral efficiency. In order to perform soft decision decoding in the channel decoder of the receiver, the demodulator is composed of two in-phase (I) signal components and a quadrature phase (Q) signal component. A mapping algorithm for generating soft decision values corresponding to each of the output bits of the channel encoder is performed.

이러한 사상 알고리듬에는 크게 두 가지 방식이 존재한다. 노키아(Nokia)사가 제안한 심플매트릭법(simple metric procedure)과 모토롤라(Motorola)사가 제안한 이중최소매트릭법(dual minimum metric procedure)이 바로 그것인데 두 방식 모두 각 출력 비트에 대한 LLR(log likelihood ratio)을 계산하여 이를 채널복호기의 입력 연성값으로 사용한다. There are two main ways in this thought algorithm. Nokia's proposed simple metric procedure and Motorola's proposed dual minimum metric procedure, both of which provide log likelihood ratios for each output bit. Calculate and use it as the input coupling value of the channel decoder.

심플매트릭법은 복잡한 LLR 계산식을 간단한 형태의 근사식으로 변형한 사상 알고리듬으로 LLR 계산은 간단하지만 근사식을 이용함으로써 초래되는 LLR 왜곡에 의한 성능열화가 단점으로 지적된다. 반면, 이중최소매트릭법은 보다 정확한 근사 식을 사용하여 계산된 LLR을 채널복호기의 입력으로 사용하는 사상 알고리듬으로 심플매트릭법을 사용할 경우 발생되는 성능열화를 상당히 개선하는 장점을 가지고 있지만, 심플매트릭법에 비해 더 많은 계산량을 필요로 하며 하드웨어 구현시에도 그 복잡도에 있어서 상당한 증가가 예상되는 문제점을 안고 있다. 이에 대하여 삼성에서 제안한 알고리즘은 이중최소매트릭법에 의해 계산되는 채널복호기 입력 연성값을 수신신호와의 최단거리값(minimum distance value)을 얻기 위해 요구되는 사상표(mapping table)나 복잡한 계산 없이 얻을 수 있는 방법이다.The simple matrix method is a mapping algorithm that transforms a complex LLR equation into a simple approximation equation. The LLR calculation is simple, but the degradation of performance due to LLR distortion caused by using the approximation equation is pointed out as a disadvantage. On the other hand, the double minimum metric method is a mapping algorithm that uses the LLR calculated using a more accurate approximation as the input of the channel decoder, and has the advantage of significantly improving the performance deterioration caused by using the simple matrix method. It requires more computational complexity and has a problem that a significant increase in complexity is expected in hardware implementation. In this regard, the algorithm proposed by Samsung can obtain the channel decoder input coupling value calculated by the double minimum metric method without a mapping table or complicated calculation required to obtain the minimum distance value from the received signal. That's how it is.

<<균일한 성상도(uniform signal constellation)>><< uniform signal constellation >>

2차원 수신신호로부터 다차원 연성값들을 결정하는 구체적인 알고리듬은 다음과 같다. 이진채널부호기(binary channel encoder)의 출력 시퀀스(sequence)는 m개의 심볼들로 나눠진 후, M(=2m)개의 신호점(signal point)들 가운데 해당되는 특정 신호점으로 사상되는데, 이 때의 사상은 그레이 코딩 규칙(Gray coding rule)을 따른다. 상기 사상을 수식화하면 다음 <수학식 1>과 같다.A detailed algorithm for determining multidimensional coupling values from a 2D received signal is as follows. The output sequence of the binary channel encoder is divided into m symbols and then mapped to a specific signal point among M (= 2 m ) signal points. The mapping follows the Gray coding rule. When the above formula is formulated, Equation 1 is obtained.

Figure 112005023434106-pat00001
Figure 112005023434106-pat00001

상기 <수학식 1>에서 sk,i (i=0, 1, …, m-1)는 k번째 신호점으로 사상되는 이진채널부호기의 출력 시퀀스 가운데 i번째 심볼을 의미하며, Ik 및 Qk는 각각 k번 째 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 16QAM의 경우 m=4이며, 도 1은 16QAM에 해당하는 성상도(signal constellation)를 보인 것이다. 도시된 바와 같이, 상기 성좌도는 16개의 신호점들로 구성되며, 각각의 사분면은 4개의 신호점들로 구성된다. 각각의 신호점은 4개의 심볼들로 표현된다. 도시된 신호점들에 대응하는 4개의 복조심볼들은 순서대로 Q,Q,I,I 신호성분을 나타낸다. 상기 도 1은 예를 들어, 제1사분면을 4개의 영역으로 구분할 때, 상기 4개의 영역으로 구분된 1사분면 내에 우측상위 영역에는 심볼열 "0000"이 매핑하고, 우측하위 영역에는 "0100"이 매핑하며, 좌측상위 영역에는 "0001"이 매핑하고, 좌측 하위 영역에는 "0101"이 매핑한다. 여기서 인접한 신호점들 간의 거리는 모두 2a로 동일하다.In Equation 1, s k, i (i = 0, 1, ..., m-1) denotes an i th symbol of an output sequence of a binary channel encoder mapped to a k th signal point, and I k and Q k denotes an in-phase signal component and a quadrature signal component of the k-th signal point, respectively. In the case of 16QAM, m = 4, and FIG. 1 shows a signal constellation corresponding to 16QAM. As shown, the constellation diagram consists of 16 signal points, each quadrant of 4 signal points. Each signal point is represented by four symbols. Four demodulation symbols corresponding to the illustrated signal points represent Q, Q, I, I signal components in order. For example, when FIG. 1 divides the first quadrant into four regions, the symbol string "0000" is mapped to the upper right region in the first quadrant divided into the four regions, and "0100" is represented in the lower right region. "0001" maps to the upper left region, and "0101" maps to the lower left region. Here, the distances between adjacent signal points are all equal to 2a.

Ik 및 Qk에 상응되는 수신기의 심볼복조기(symbol demodulator) 출력을 복소수(complex number) 형태로 나타내면 다음 <수학식 2>와 같다.A symbol demodulator output of a receiver corresponding to I k and Q k is represented in the form of a complex number as shown in Equation 2 below.

Figure 112005023434106-pat00002
Figure 112005023434106-pat00002

상기 <수학식 2>에서 Xk 및 Yk는 각각 심볼복조기 출력의 동위상 신호성분 및 직교위상 신호성분을 의미하며, gk는 송신단과 전송매체(transmission media) 및 수신단의 이득(gain)을 포괄적으로 나타내는 복소계수(complex coefficient)이고,

Figure 112005023434106-pat00003
,
Figure 112005023434106-pat00004
는 평균이 0이고 분산이
Figure 112005023434106-pat00005
인 I 채널과 Q 채널에 대한 가우시안 잡 음(Gaussian noise)으로 통계적으로 서로 독립인 관계이다. sk,i = (i=0, 1, …, m-1)와 관련된 LLR(log likelihood ratio)은 다음 <수학식 3>에 의해 구할 수 있으며, 이를 채널복호기(channel decoder)에 입력되는 연성값으로 사용할 수 있다.In Equation 2, X k and Y k denote in-phase signal components and quadrature signal components of the symbol demodulator output, respectively, and g k denotes gains of a transmitter, a transmission medium, and a receiver. Is a complex coefficient,
Figure 112005023434106-pat00003
,
Figure 112005023434106-pat00004
Is 0 and the variance is
Figure 112005023434106-pat00005
Gaussian noise for the I and Q channels is statistically independent of each other. The log likelihood ratio (LLR) related to s k, i = (i = 0, 1, ..., m-1) can be obtained by the following Equation 3, which is input to the channel decoder. Can be used as a value.

Figure 112005023434106-pat00006
Figure 112005023434106-pat00006

상기 <수학식 3>에서 K는 임의의 상수이며, Pr{A|B}는 사건 B가 발생했을 때 사건 A의 발생 확률로 정의되는 조건부확률(conditional probability)이다. 그러나 <수학식 3>은 비선형(non-linear)이며 비교적 많은 계산량을 수반하므로, 실제 구현을 위해서는 상기 <수학식 3>을 근사화(approximation)할 수 있는 알고리듬이 요구된다. <수학식 2>에서의 gk=1인 가우시안잡음채널의 경우, 상기 <수학식 3>을 이중최소매트릭법에 의해 근사화하면 다음 <수학식 4>와 같다.In Equation 3, K is an arbitrary constant, and Pr {A | B} is a conditional probability defined as an occurrence probability of event A when event B occurs. However, since Equation 3 is non-linear and involves a relatively large amount of computation, an algorithm capable of approximating Equation 3 is required for actual implementation. In the case of a Gaussian noise channel with g k = 1 in Equation 2, Equation 3 is approximated by the double minimum matrix method as shown in Equation 4 below.

Figure 112005023434106-pat00007
Figure 112005023434106-pat00007

상기 <수학식 4>에서

Figure 112005023434106-pat00008
이며, zk(sk,i =0)와 zk(sk,i =1)은 각각 sk,i=0일 때와 sk,i=1일 때 Ik+jQk의 실제값을 의미한다. 상기 <수학식 4>를 계산하기 위해서는 2차원 수신신호 Rk에 대해 zk(sk,i =0) 및 zk(sk,i =1)를 찾아야 한다.In Equation 4 above
Figure 112005023434106-pat00008
And z k (s k, i = 0) and z k (s k, i = 1) are the actual values of I k + jQ k when s k, i = 0 and s k, i = 1, respectively. Means. In order to calculate Equation 4, z k (s k, i = 0) and z k (s k, i = 1) must be found for the two-dimensional received signal R k .

상기한 이중최소매트릭법에 의해 상기 <수학식 4>는 다음 <수학식 5>와 같이 근사화될 수 있다.Equation 4 may be approximated by Equation 5 by the above double minimum matrix method.

Figure 112005023434106-pat00009
Figure 112005023434106-pat00009

상기 <수학식 5>에서 nk,i는 Rk와 가장 가까운 거리에 있는 신호점에 대한 역 사상 시퀀스의 i 번째 비트값을 의미하며

Figure 112005023434106-pat00010
는 nk,i에 대한 부정(negation)을 의미한다. 최단거리 신호점은 Rk의 동위상 신호성분과 직교위상 신호성분의 값의 범위에 의해 결정된다. 상기 <수학식 5>에서 괄호 [ ]속의 첫 번째 항은 다음의 <수학식 6>과 같이 쓸 수 있다.In Equation 5, n k, i means the i-th bit value of the inverse mapping sequence for the signal point at the closest distance to R k .
Figure 112005023434106-pat00010
Means negation for n k, i . The shortest distance signal point is determined by the range of values of the in-phase signal component and the quadrature signal component of R k . In Equation 5, the first term in parentheses [] may be written as Equation 6 below.

Figure 112005023434106-pat00011
Figure 112005023434106-pat00011

상기 <수학식 6>에서 Uk와 Vk는 각각 {nk,m-1, …, nk,i, …, nk,1, nk,0} 에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 또한, 상기 <수학식 5>에서 괄호 [ ]속의 두 번째 항은 아래의 <수학식 7>과 같이 쓸 수 있다.In Equation 6, U k and V k are each represented by {n k, m-1 ,... , n k, i ,... , n k, 1 , n k, 0 } means the in-phase signal component and quadrature signal component of the signal point mapped by. In addition, in Equation 5, the second term in parentheses [] may be written as Equation 7 below.

Figure 112005023434106-pat00012
Figure 112005023434106-pat00012

상기 <수학식 7>에서 Uk,i와 Vk,i는 각각

Figure 112005023434106-pat00013
를 최소화하는 zk의 역사상 시퀀스 {mk,m-1, …, mk,i(=k,i), …, mk,1, mk,0}에 의해 사상되는 신호점의 동위상 신호성분과 직교위상 신호성분을 의미한다. 상기 <수학식 6>과 <수학식 7>에 의해 상기 <수학식 5>는 아래의 <수학식 8>과 같이 정리된다.In Equation 7, U k, i and V k, i are respectively
Figure 112005023434106-pat00013
Z k minimizes the sequence {m k, m-1 ,... , m k, i (= k, i) ,.. , m k, 1 , m k, 0 } means the in-phase signal component and the quadrature signal component of the signal point mapped by. In Equation 6 and Equation 7, Equation 5 is arranged as Equation 8 below.

Figure 112005023434106-pat00014
Figure 112005023434106-pat00014

상기 <수학식 8>에 의해 16QAM을 변조 방식으로 채택한 데이터 통신 시스템의 복조기를 위한 채널복호기 입력 연성값을 구하는 과정은 다음과 같다. The process of obtaining the channel decoder input coupling value for the demodulator of the data communication system adopting the modulation scheme of 16QAM according to Equation (8) is as follows.

먼저 16QAM 수신신호 Rk의 두 신호성분 Xk, Yk로부터 {nk,3, nk,2, nk,1, nk,0} 및 Uk, Vk를 구하기 위해 <표 1>과 <표 2>를 이용한다. <표 1>에는 도 1에 나타난 가로축에 평행한 4개의 영역에 대해 수신신호 Rk의 직교위상 신호성분 Yk가 각 영역에 나타날 경우에 대한 (nk,3, nk,2) 및 Vk가 나타나 있으며, 편의상 3개의 경계값 즉, Yk=-2a, Yk=0, Yk=2a에서의 결과값들은 생략되어 있다. <표 2>에는 도 1에 나타난 세로축에 평행한 4개의 영역에 대해 수신신호 Rk의 동위상 신호성분 Xk가 각 영역에 나타날 경우에 대한 (nk,1, nk,0) 및 Uk가 나타나 있으며, 편의상 3개의 경계값 즉, Xk=-2a, Xk=0, Xk=2a에서의 결과값들은 생략되어 있다.First, to obtain the two signal components of 16QAM received signal R k X k, from the Y k {n k, 3, n k, 2, n k, 1, n k, 0} , and U k, V k <Table 1> And <Table 2>. Table 1 shows (n k, 3 , n k, 2 ) and V for the case where the quadrature signal component Y k of the received signal R k appears in each region for four regions parallel to the horizontal axis shown in FIG. 1. k is shown, and for convenience, the result values at three boundary values, that is, Y k = -2a, Y k = 0, and Y k = 2a are omitted. Table 2 shows (n k, 1 , n k, 0 ) and U for the case where the in-phase signal component X k of the received signal R k appears in each region for four regions parallel to the vertical axis shown in FIG. 1. k is shown, and for convenience, the result values at three boundary values, X k = -2a, X k = 0, and X k = 2a are omitted.

Yk의 조건Condition of Y k (nk,3, nk,2)(n k, 3 , n k, 2 ) Vk V k Yk > 2aY k > 2a (0, 0)(0, 0) 3a3a 0 < Yk < 2a0 <Y k <2a (0, 1)(0, 1) aa -2a < Yk < 0-2a <Y k <0 (1, 1)(1, 1) -a-a Yk < -2aY k <-2a (1, 0)(1, 0) -3a-3a

Xk의 조건X k condition (nk,1, nk,0)(n k, 1 , n k, 0 ) Uk U k Xk > 2aX k > 2a (0, 0)(0, 0) 3a3a 0 < Xk < 2a0 <X k <2a (0, 1)(0, 1) aa -2a < Xk < 0-2a <X k <0 (1, 1)(1, 1) -a-a Xk < -2aX k <-2a (1, 0)(1, 0) -3a-3a

하기 <표 3>에는 각 i(여기서 i는 0, 1, 2, 3 중 하나)에 대해

Figure 112005023434106-pat00015
를 최소화하는 시퀀스 mk,3, mk,2, mk,1, mk,0을 nk,3, nk,2, nk,1, nk,0의 함수로 나타낸 결과와, 이에 해당하는 zk의 동위상 및 직교위상 신호성분인 Uk,i, Vk,i를 보인다.Table 3 below shows each i (where i is one of 0, 1, 2, 3):
Figure 112005023434106-pat00015
A sequence of m k, 3 , m k, 2 , m k, 1 , m k, 0 as a function of n k, 3 , n k, 2 , n k, 1 , n k, 0 , Corresponding to the in-phase and quadrature signal components of z k , U k, i and V k, i are shown.

ii mk,3, mk,2, mk,1, mk,0 m k, 3 , m k, 2 , m k, 1 , m k, 0 Vk,i V k, i Uk,i U k, i 33 nk,3, 1, nk,1, nk,0 n k, 3 , 1, n k, 1 , n k, 0 Vk,3 V k, 3 Uk U k 22 nk,3, nk,2, nk,1, nk,0 n k, 3 , n k, 2 , n k, 1 , n k, 0 Vk,2 V k, 2 Uk U k 1One nk,3, nk,2, nk,1, 1n k, 3 , n k, 2 , n k, 1 , 1 Vk V k Uk,1 U k, 1 00 nk,3, nk,2, nk,1, nk,0 n k, 3 , n k, 2 , n k, 1 , n k, 0 Vk V k Uk,0 U k, 0

<표 4>와 <표 5>에는 (nk,3, nk,2)과 (nk,1, nk,0)의 모든 조합에 대해 각각 <표 3>에서 찾은 (mk,3, mk,2)과 (mk,1, mk,0)에 해당하는 Vk,i와 Uk,i의 값을 보이고 있다.<Table 4><Table5> is (n k, 3, n k , 2) and each for every combination of (n k, 1, n k , 0) < Table 3> found (m k, 3 in , m k, 2 ) and (m k, 1 , m k, 0 ) show the values of V k, i and U k, i .

(nk,3,nk,2)(n k, 3 , n k, 2 ) Vk,3 V k, 3 Vk,2 V k, 2 (0, 0)(0, 0) -a-a aa (0, 1)(0, 1) -a-a 3a3a (1, 1)(1, 1) aa -3a-3a (1, 0)(1, 0) aa -a-a

(nk,1,nk,0)(n k, 1 , n k, 0 ) Uk,1 U k, 1 Uk,0 U k, 0 (0, 0)(0, 0) -a-a aa (0, 1)(0, 1) -a-a 3a3a (1, 1)(1, 1) aa -3a-3a (1, 0)(1, 0) aa -a-a

<표 6>과 <표 7>에는 각각 <표 4>와 <표 5>에서 얻어진 Vk,i와 Uk,i를 식 (8)에 대입하여 얻어진 채널복호기 입력 연성값이 K'*4a의 비율만큼 비례축소(scaling)된 결과를 보이고 있다. 결국, 수신신호 Rk를 받으면, <표 6>과 <표 7>에 의해 해당 조건에 부합하는 LLR을 입력 연성값으로 출력할 수 있다. 만약, 시스템에서 사용하는 채널복호기가 Max LogMAP 복호기가 아닌 경우에는, <표 6>과 <표 7>의 LLR을 비례축소비율의 역으로 다시 비례확대하는 과정이 추가되어야 한다.<Table 6><Table7> Each <Table 4><Table5> V k, i and U k, is substituted for i in the equation (8) the channel decoder input soft value obtained by K '* 4a obtained in It shows the result of being scaled by the ratio of. As a result, when the received signal R k is received, LLRs satisfying the corresponding conditions can be output as the input coupling values according to Tables 6 and 7. If the channel decoder used in the system is not the Max LogMAP decoder, the process of proportionally expanding the LLRs in Tables 6 and 7 to the inverse of the proportional reduction ratio should be added.

Yk의 조건Condition of Y k Λ(sk,3)Λ (s k, 3 ) Λ(sk,2)Λ (s k, 2 ) Yk > 2aY k > 2a 2Yk-2a2Y k -2a Yk-2aY k -2a 0< Yk < 2a0 <Y k <2a Yk Y k Yk-2aY k -2a -2a < Yk < 0-2a <Y k <0 Yk Y k -Yk-2a-Y k -2a Yk < -2aY k <-2a 2Yk+2a2Y k + 2a -Yk-2a-Y k -2a

Xk의 조건X k condition Λ(sk,1)Λ (s k, 1 ) Λ(sk,0)Λ (s k, 0 ) Xk > 2aX k > 2a 2Xk-2a2X k -2a Xk-2aX k -2a 0< Xk < 2a0 <X k <2a Xk X k Xk-2aX k -2a -2a < Xk < 0-2a <X k <0 Xk X k -Xk-2a-X k -2a Xk < -2aX k <-2a 2Xk+2a2X k + 2a -Xk-2a-X k -2a

그러나, <표 6>이나 <표 7>과 같은 사상표를 이용하여 채널복호기 입력 연성값을 출력하는 경우에는 복조기에서 수신신호의 조건을 판단하는 연산을 수행하여야 하며, 해당 조건에 따른 출력 내용을 저장해 놓을 기억장치가 요구되는 단점이 있다. 이러한 단점은 채널복호기 입력 연성값을 사상표가 아닌 보다 간단한 조건 판단 연산을 가지는 수학식으로 대체함으로써 극복될 수 있다. However, when the channel decoder input coupling value is output using the mapping table as shown in <Table 6> or <Table 7>, the demodulator must perform the operation to determine the condition of the received signal. There is a disadvantage that a storage device to be stored is required. This shortcoming can be overcome by replacing the channel decoder input coupling value with an equation having a simpler condition determination operation rather than a mapping table.

이를 위해 <표 6>과 <표 7>에 나타난 조건 판단식을 다른 방법으로 표현하면 각각 아래의 <표 8>, <표 9>와 같다. 상기 <표 8>과 <표 9>에는 상기 <표 6>과 <표 7>에서 편의상 생략된 각 3개씩의 경계값에서의 연성값들도 고려되어 있다.For this, the condition judgment expressions shown in Tables 6 and 7 are expressed in different ways, as shown in Tables 8 and 9, respectively. In Tables 8 and 9, ductility values at each of the three boundary values omitted for convenience in Tables 6 and 7 are also considered.

Yk의 조건Condition of Y k Zk의 조건Z k condition Λ(sk,3)Λ (s k, 3 ) Λ(sk,2)Λ (s k, 2 ) Yk>=0Y k > = 0 Zk>=0Z k > = 0 Yk+(Yk-2a)Y k + (Y k -2a) Yk-2aY k -2a Zk<0Z k <0 Yk Y k Yk-2aY k -2a Yk<0Y k <0 Zk>=0Z k > = 0 Yk-(-Yk-2a)Y k -(-Y k -2a) -Yk-2a-Y k -2a Zk<0Z k <0 Yk Y k -Yk-2a-Y k -2a

Xk의 조건X k condition Z'k의 조건Z 'k conditions Λ(sk,1)Λ (s k, 1 ) Λ(sk,0)Λ (s k, 0 ) Xk>=0X k > = 0 Z'k>=0Z ' k > = 0 Xk+(Xk-2a)X k + (X k -2a) Xk-2aX k -2a Z'k<0Z ' k <0 Xk X k Xk-2aX k -2a Xk<0X k <0 Z'k>=0Z ' k > = 0 Xk-(-Xk-2a)X k -(-X k -2a) -Xk-2a-X k -2a Z'k<0Z ' k <0 Xk X k -Xk-2a-X k -2a

상기 <표 8>에서 Zk는 하기 <수학식 9>와 같고, 상기 <표 9>에서 Z'k는 하기 <수학식 10>과 같다. In Table 8, Z k is represented by Equation 9 below, and in Table 9, Z ' k is represented by Equation 10 below.

Figure 112005023434106-pat00016
Figure 112005023434106-pat00016

Figure 112005023434106-pat00017
Figure 112005023434106-pat00017

하드웨어 구현시 Xk, Yk, Zk, Z'k의 부호를 각각 그 부호비트(sign bit)에 의해 얻을 수 있다는 전제 하에 상기 <표 8>과 <표 9>를 좀더 단순화하면 각각 하기 <표 10>과 <표 11>을 얻을 수 있다. 하기 <표 10>과 <표 11>에서 MSB(A)는 A의 부 호를 의미하는 최상위비트(most significant bit: MSB)이다.In the hardware implementation, when the symbols of X k , Y k , Z k , and Z ' k can be obtained by the sign bits, respectively, the tables <Table 8> and <Table 9> may be simplified. Table 10 and Table 11 can be obtained. In Tables 10 and 11, MSB (A) is the most significant bit (MSB) indicating the sign of A.

MSB(Yk)MSB (Y k ) MSB(Zk)MSB (Z k ) Λ(sk,3)Λ (s k, 3 ) Λ(sk,2)Λ (s k, 2 ) 00 00 Yk+Zk Y k + Z k Zk Z k 1One Yk Y k Zk Z k 1One 00 Yk-Zk Y k -Z k Zk Z k 1One Yk Y k Zk Z k

MSB(Xk)MSB (X k ) MSB(Z'k)MSB (Z 'k) Λ(sk,1)Λ (s k, 1 ) Λ(sk,0)Λ (s k, 0 ) 00 00 Xk+Z'k X k + Z ' k Z'k Z ' k 1One Xk X k Z'k Z ' k 1One 00 Xk-Z'k X k -Z ' k Z'k Z ' k 1One Xk X k Z'k Z ' k

상기 <표 10>로부터 i=3과 i=2에서의 연성값 즉, Λ(sk,3), Λ(sk,2)을 각각 수학식으로 표현해 보면 다음 <수학식 11>과 같다.From Table 10, the ductility values at i = 3 and i = 2, that is, Λ (s k, 3 ) and Λ (s k, 2 ), are expressed as Equations 11 below.

Figure 112005023434106-pat00018
Figure 112005023434106-pat00018

또한 상기 <표 11>로부터 i=1과 i=0에서의 연성값 즉, Λ(sk,1), Λ(sk,0)을 각각 수학식으로 표현해 보면 다음 <수학식 12>과 같다.In addition, from Table 11, the ductility values at i = 1 and i = 0, that is, Λ (s k, 1 ) and Λ (s k, 0 ) can be expressed as Equations 12 below. .

Figure 112005023434106-pat00019
Figure 112005023434106-pat00019

결국 16QAM을 변조방식으로 채택한 데이터 통신 시스템에서, 수신신호 한 개에 대한 복조기의 출력이자, 채널 복호기의 입력인 네 개의 연성값을 상기한 <수학식 4>의 이중최소매트릭법을 사용하여 실제로 계산해 내는 것은 상기 <수학식 9> 내지 <수학식 12>의 간단한 조건부 수학식을 통해 가능하다. 이 과정을 도 2에 순서도로 나타내었다. In the data communication system adopting 16QAM as a modulation method, four coupling values, which are the output of a demodulator for one received signal and the input of a channel decoder, are actually calculated by using the double minimum matrix method of Equation 4 above. It is possible to produce through the simple conditional equations of Equations 9 to 12 above. This process is shown in a flow chart in FIG.

도 2는 본 발명의 일 실시예에 따른 16QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 동작을 도시하고 있다. 상기 도 2에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(201 내지 209, 211 내지 219)은 직교위상 신호와 a 값을 해석하여 변수(parameter) A를 결정하고, 동위상 신호와 a 값을 해석하여 변수 B를 결정하며, 두 번째 과정(210, 220)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 A, B 값을 가지고 정해진 식에 의해 연성값을 출력한다. 후술되는 동작은 예를 들어 수신기의 심볼복조기(symbol demodulator)에서 수행될 수 있다.2 illustrates an operation for determining softness values for four demodulation symbols input to a channel decoder in a communication system using a 16QAM modulation scheme according to an embodiment of the present invention. The operation of calculating the ductility value by the double minimum matrix method shown in FIG. 2 can be thought of as two steps. The first process (201 to 209, 211 to 219) determines the parameter A by analyzing the quadrature signal and the value of a, and determines the variable B by analyzing the in-phase signal and the value of a. 210 and 220 output a coupling value by a predetermined equation with the received signal and the variables A and B values obtained in the first process. The operation described below may be performed, for example, in a symbol demodulator of the receiver.

상기 도 2를 참조하면, 상기 심볼복조기는 201단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk) 및 성상도에서 신호점들 간의 최소거리(2a)를 이용하여,

Figure 112005023434106-pat00020
를 계산한다. 여기서, 상기 Zk, Yk, Xk 및 a는 실수이다. 그리고, 203단계에서 상기 계산된 결과값 Zk가 양의 값을 가지는지를 검사한다. 예를 들어, 상기 Zk, Yk, Xk 및 a 는 부호비트(sign bit)를 포함하는 디지털 값으로 표현된다. 따라서, 상기 203단계에서는 상기 결과값 Zk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Zk가 양의 값을 가지는 경우 205단계로 진행하고, 그렇지 않은 경우 209단계로 진행하여 변수 A를 "0"으로 설정한다. Referring to FIG. 2, the symbol demodulator has a minimum distance between signal points in a constellation and a two-dimensional received signal R k composed of an in-phase component X k and a quadrature component Y k in step 201. Using (2a),
Figure 112005023434106-pat00020
Calculate Here, Z k , Y k , X k and a are real numbers. In operation 203, it is checked whether the calculated result value Z k has a positive value. For example, Z k , Y k , X k, and a are represented by digital values including sign bits. Therefore, in step 203, it is checked whether the most significant bit (that is, the sign bit) of the result value Z k is “0”. If, the result when the value Z k has a positive value, and then proceeds to step 205, otherwise the process proceeds to step 209 if it is sets the variable A to "0".

상기 205단계에서 심볼복조기는 상기 직교위상성분(Yk)이 양의 값을 가지는지 즉, 상기 Yk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Yk가 양의 값을 가지는 경우 208단계로 진행하여 상기 변수 A를 "1"로 설정하고, 그렇지 않은 경우 207단계로 진행하여 상기 변수 A를 "-1"로 설정한다. 이후, 상기 심볼복조기는 210단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 네 번째 복조심볼(Sk,3)의 연성값을

Figure 112005023434106-pat00021
로 판정하고, 세 번째 복조심볼(Sk,2)의 연성값을 Zk로 판정한다. In step 205, the symbol demodulator checks whether the quadrature component Y k has a positive value, that is, whether the most significant bit of Y k is "0". If Y k has a positive value, the controller proceeds to step 208 to set the variable A to " 1 &quot;; otherwise, proceeds to step 207 to set the variable A to " -1 &quot;. In operation 210, the symbol demodulator determines a softness value of a fourth demodulation symbol S k, 3 among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00021
Is determined, and the soft value of the third demodulation symbol S k, 2 is determined as Z k .

이상은, 직교위상성분을 나타내는 네 번째 및 세 번째 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 동위상성분을 나타내는 두 번째 및 첫 번째 복조심볼의 연성값을 판정하는 절차를 살펴본다. The foregoing describes the procedure for determining the ductility values for the fourth and third demodulation symbols representing quadrature phase components. Next, the procedure for determining the ductility values of the second and first demodulation symbols representing the in-phase components will be described.

먼저, 심볼복조기는 211단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구 성되는 2차원 수신신호(Rk) 및 성상도에서 두 신호점들 간의 최소거리(2a)를 가지고

Figure 112005023434106-pat00022
를 계산한다. 그리고, 213단계에서 상기 계산된 결과값 Z'k가 양의 값을 가지는지 즉, 상기 결과값 Z'k의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Z'k가 양의 값을 가지는 경우 215단계로 진행하고, 그렇지 않은 경우 219단계로 진행하여 변수 B를 "0"으로 설정한다. First, the symbol demodulator is an in-phase component (X k) and the quadrature component (Y k) to obtain received 2-D that are generated signal (R k) and the constellation minimum distance (2a) between two signal points in step 211 have
Figure 112005023434106-pat00022
Calculate In operation 213, it is checked whether the calculated result value Z ′ k has a positive value, that is, whether the most significant bit (ie, the sign bit) of the result value Z ′ k is “0”. If, the result when the value Z 'k has a positive value, and then proceeds to step 215, otherwise the process proceeds to step 219 if it is sets the variable B to "0".

상기 215단계에서 상기 동위상성분(Xk)이 양의 값을 가지는지를 검사한다. 즉, 상기 Xk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Xk가 양의 값을 가지는 경우 218단계로 진행하여 상기 변수 B를 "1"로 설정하고, 그렇지 않은 경우 217단계로 진행하여 상기 변수 B를 "-1"로 설정한다. 이후, 상기 심볼복조기는 220단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 두 번째 복조심볼(Sk,3)의 연성값을

Figure 112005023434106-pat00023
로 판정하고, 첫 번째 복조심볼의 연성값을 Z'k로 판정한다.In step 215, it is checked whether the in-phase component X k has a positive value. That is, it is checked whether the most significant bit of X k is "0". If X k has a positive value, the process proceeds to step 218 and the variable B is set to "1". Otherwise, the variable B is set to "-1". In operation 220, the symbol demodulator calculates a soft value of a second demodulation symbol S k, 3 among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00023
Determined by and determines the soft value of the first demodulated symbol to the Z 'k.

상기 네 번째와 세 번째 복조심볼들의 연성값을 결정하는 과정(201 내지 210)과 상기 두 번째와 첫 번째 복조심볼들의 연성값을 결정하는 과정(211 내지 210)은 순차로 수행될 수도 있고, 동시에 수행될 수도 있다. 이렇게 결정되어진 복조심볼들의 연성값들은 채널복호기로 제공된다.Determining the softness values of the fourth and third demodulation symbols (201 to 210) and the process of determining the softness values of the second and first demodulation symbols (211 to 210) may be performed sequentially, at the same time It may also be performed. The combined values of the demodulated symbols thus determined are provided to the channel decoder.

도 3은 본 발명의 일 실시예에 따라 복조심볼들의 연성값 결정 동작을 수행하는 블록도이다. 3 is a block diagram of an operation of determining a soft value of demodulation symbols according to an embodiment of the present invention.

상기 도 3을 참조하면, 직교위상신호 해석기(301)는 수신신호(Rk)의 직교위상성분(Yk) 및 성상도에서 신호점들 간의 최소거리(2a)에 관련된 값 a를 가지고 앞서 나타낸 규칙에 의해 변수 A를 계산한다. 즉 직교위상신호 해석기(301)는 상술한 <수학식 9>에 나타낸 바와 같이, Zk(= |Yk|-2a)의 부호와 상기 직교위상성분(Yk)의 부호에 근거하여 상기 변수 A를 결정하여 출력한다. 그러면 제1연성값 결정기(302)는 상기 직교위상신호 해석기(301)로부터 출력되는 변수 A의 값과, 상기 직교위상성분(Yk) 및 상기 최소거리(2a) 값을 가지고 앞서 언급한 <수학식 11>을 수행하여 네 번째 및 세 번째 복조심볼의 연성값을 결정하여 출력한다.Referring to FIG. 3, the quadrature phase signal analyzer 301 has a value a related to the quadrature phase component Y k of the received signal R k and the minimum distance 2a between signal points in the constellation. Calculate variable A by the rule. That is, the quadrature-phase signal analyzer 301 determines the variable based on the sign of Z k (= | Y k | -2a) and the sign of the quadrature component (Y k ) as shown in Equation (9). Determine and print A. Then, the first coupling value determiner 302 has the value of the variable A output from the quadrature signal analyzer 301, the quadrature component Y k , and the minimum distance 2a. Equation 11 is performed to determine and output the coupling values of the fourth and third demodulation symbols.

동위상신호 해석기(303)는 수신신호(Rk)의 동위상성분(Xk) 및 성상도에서 신호점들 간의 최소거리(2a)에 관련된 값 a를 가지고 앞서 나타낸 규칙에 의해 변수 B를 계산한다. 즉 동위상신호 해석기(303)는 상술한 <수학식 10>에 나타낸 바와 같이, Z'k(= |Xk|-2a)의 부호와 상기 동위상성분(Yk)의 부호에 근거하여 상기 변수 B를 결정하여 출력한다. 그러면 제2연성값 결정기(304)는 상기 동위상신호 해석기(303)로부터 출력되는 변수 B의 값과, 상기 동위상성분(Xk) 및 상기 최소거리(2a) 값을 가지고 상기 <수학식 12>을 수행하여 두 번째 및 첫 번째 복조심볼의 연성값을 결정하여 출력한다.The in-phase signal analyzer 303 calculates the variable B according to the rules described above with the value a related to the in-phase component X k of the received signal R k and the minimum distance 2a between the signal points in the constellation diagram. do. I.e., in-phase signal analyzer 303 as described in the above <Equation 10>, Z 'k on the basis of the sign of the (= | -2a | X k) code as the in-phase component (Y k) of Determine and output variable B. Then, the second coupling value determiner 304 has the value of the variable B output from the in-phase signal analyzer 303, the in-phase component (X k ) and the minimum distance (2a). > To determine and output the ductility value of the second and first demodulation symbols.

도 4는 본 발명의 일 실시예에 따른 16QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 < 수학식 11>과 <수학식 12>에 근거하여 하드웨어로 구현한 장치를 보여준다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), Zk, Z'k는 부호비트를 포함하는 디지털 값이다.4 is a symbol demodulator for determining and outputting a soft value for inputting a channel decoder in a data communication system using 16QAM according to Equation 11 and Equation 12 according to an embodiment of the present invention. Show the device implemented in hardware. The reception signal R k , in-phase component X k , quadrature phase component Y k , Z k , and Z ′ k described below are digital values including sign bits.

상기 도 4를 참조하면, 제1계산기(401)는 입력되는 수신신호(Rk)의 직교위상성분(Yk)과 성상도에서 신호점들 간의 최소거리(2a)를 가지고 <수학식 9>에 따라 Zk를 계산하여 출력한다. 곱셈기(402)는 상기 제1계산기(401)로부터의 상기 Zk 값에 "-1"을 곱해 상기 Zk의 부호를 반전시켜 출력한다. 제1 최상위비트(MSB) 추출기(403)는 상기 제1계산기(401)로부터의 상기 Zk의 최상위비트를 추출하여 제1선택기(405)의 선택신호로서 출력한다. 제2최상위비트 추출기(404)는 상기 직교위상성분(Yk)의 최상위비트를 추출하여 제2선택기(406)의 선택신호로 출력한다. Referring to FIG. 4, the first calculator 401 has a quadrature phase component Y k of the received signal R k and a minimum distance 2a between signal points in the constellation diagram. Calculate Z k according to. The multiplier 402 multiplies &quot; -1 &quot; by the Z k value from the first calculator 401 to invert and output the sign of the Z k . The first most significant bit (MSB) extractor 403 extracts the most significant bit of Z k from the first calculator 401 and outputs it as a selection signal of the first selector 405. The second most significant bit extractor 404 extracts the most significant bit of the quadrature component Y k and outputs it as a selection signal of the second selector 406.

상기 제1선택기(405)는 상기 제1계산기(401)로부터의 상기 Zk와 상기 제1곱셈기(402)로부터의 상기 "-Zk"를 입력받으며, 상기 제1최상위비트 추출기(403)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제2선택기(406)는 상기 제1선택기(405)의 출력과 "0"을 입력받으며, 상기 제2최상위비트 추출기(404)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제1가산기(407)는 상기 제2선택기(406)의 출력에 상기 직교위상성분(Yk)을 가산하여 네 번째 복조심볼의 연성값을 출력한다. 한편, 상기 제1계산기(401)에서 계산된 상기 Zk 값은 세 번째 복조심볼의 연성값으로서 출력된다.The first selector 405 receives the Z k from the first calculator 401 and the "-Z k " from the first multiplier 402, and receives the first least significant bit extractor 403 from the first most significant bit extractor 403. One of the inputs is selected and output according to the selection signal of. The second selector 406 receives the output of the first selector 405 and “0”, and selects one of the inputs by a selection signal from the second most significant bit extractor 404. The first adder 407 adds the quadrature component Y k to the output of the second selector 406 to output the ductile value of the fourth demodulation symbol. On the other hand, the Z k value calculated by the first calculator 401 is output as the soft value of the third demodulation symbol.

제2계산기(411)는 입력되는 수신신호(Rk)의 동위상성분(Xk)과 성상도에서 신호점들 간의 최소거리(2a)를 가지고 <수학식 10>에 의해 Z'k를 계산하여 출력한다. 곱셈기(402)는 상기 제2계산기(411)로부터의 상기 Z'k 값에 "-1"을 곱해 상기 Z'k의 부호를 반전시켜 출력한다. 제3최상위비트 추출기(413)는 상기 제2계산기(411)로부터의 상기 Z'k의 최상위비트를 추출하여 제3선택기(415)의 선택신호로서 출력한다. 제4최상위비트 추출기(414)는 상기 동위상성분(Xk)의 최상위비트를 추출하여 제4선택기(416)의 선택신호로서 출력한다. The second calculator 411 calculates Z 'k by having the receive input signal (R k) in-phase component (X k) to the minimum distance between the signal points in the constellation (2a) of the <Equation 10> To print. Multiplier 402, and outputs by inverting the sign of the second converter 411, the Z 'is multiplied by "-1" to the value k Z' k from the. The third MSB extractor 413 and outputs a selection signal of the third selector 415 extracts MSB of the Z 'k from the second calculator 411. The fourth most significant bit extractor 414 extracts the most significant bit of the in-phase component X k and outputs it as the selection signal of the fourth selector 416.

상기 제3선택기(415)는 상기 제2계산기(401)로부터의 상기 Z'k와 상기 제2곱셈기(412)로부터의 상기 "-Z'k"를 입력받으며, 상기 제3최상위비트 추출기(413)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제4선택기(416)는 상기 제3선택기(415)의 출력과 "0"을 입력하며, 상기 제4최상위비트 추출기(414)로부터의 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 제2가산기(417)는 상기 제4선택기(416)의 출력에 상기 동위상성분(Xk)을 가산하여 두 번째 복조심볼의 연성값을 출력한다. 한편, 상기 제2계산기(411)에서 계산된 상기 Z'k 값은 첫 번째 복조심볼의 연성값으로서 출력된다.The third selector 415 receives the Z ′ k from the second calculator 401 and the “−Z ′ k ” from the second multiplier 412, and the third most significant bit extractor 413. One of the inputs is selected and output according to the selection signal from &quot; The fourth selector 416 inputs the output of the third selector 415 and "0", and selects and outputs one of the inputs by the selection signal from the fourth least significant bit extractor 414. The second adder 417 adds the in-phase component X k to the output of the fourth selector 416 to output the ductility value of the second demodulation symbol. Meanwhile, the Z'k value calculated by the second calculator 411 is output as a soft value of the first demodulation symbol.

종래의 연성값 결정과 본 발명의 연성값 결정의 성능을 비교해보면 다음과 같다.Comparing the performance of the conventional ductility value determination and ductility value determination of the present invention is as follows.

이중최소매트릭법을 사용한 연성값 계산기를 <수학식 4>에 의해 그대로 구현할 경우 수십 회의 제곱연산과 비교연산이 필요한 반면, 본 발명의 일 실시예에 따른 도 4의 장치는 4개의 연산기(401,407,411,417), 2개의 곱셈기(402,412), 그리고 4개의 멀티플렉서(405,406,415,416)만으로 구성되어 있어, 복조기의 동작 시간을 줄이고 그 복잡도를 현저히 감소시키는 장점을 가진다. 아래 <표 12>에 i={0, 1, 2, 3}인 경우, 상기 <수학식 4>와 상기 <수학식 11> 및 상기 <수학식 12>에 각각 사용되는 연산의 종류와 그 사용 회수를 비교하였다.If the ductility calculator using the double minimum metric method is implemented as in Equation 4, dozens of square operations and comparison operations are required, whereas the apparatus of FIG. 4 according to an embodiment of the present invention has four calculators (401, 407, 411, 417). It consists of only two multipliers 402, 412, and four multiplexers 405, 406, 415, 416, which has the advantage of reducing the operation time of the demodulator and significantly reducing its complexity. In the following Table 12, when i = {0, 1, 2, 3}, the types of operations used in <Equation 4>, <Equation 11> and <Equation 12>, and their use The recovery was compared.

<수학식 4><Equation 4> <수학식 11>, <수학식 12><Equation 11>, <Equation 12> 가산기 3*16+4 = 52 개
제곱기 2*16 = 32 개
비교기 7*2*4 = 56 개
Adder 3 * 16 + 4 = 52 pcs
Squarer 2 * 16 = 32 pcs
Comparators 7 * 2 * 4 = 56 pcs
가산기 4 개
곱셈기 2 개
멀티플렉서 4 개
4 adders
2 multipliers
4 multiplexers

<<불균일한 성상도(non-uniform signal constellation)>><< non-uniform signal constellation >>

한편, 이상에서 설명한 방식은 성상도에서 신호점들, 즉 복조심볼들 간의 거리가 균일한(uniform) 경우를 도시하였다. 그러나 DVB-T와 같이, 채널의 상태가 매우 불안정한 통신 시스템의 경우, 원점에 가장 가까운 신호점들과 각 축 간 거리가 신호점들 간 최소거리의 배수가 되는 불균일 성상도를 사용한다. 이는 각 축에 인접한 신호점들이 다른 신호점들에 비해 채널의 에러에 상대적으로 매우 취약한 문제점에 대응하기 위함이다. 하기에서는 변수 α(alpha)를 원점에 가장 가까운 신호점들과 각 축 간 거리로 간주하고, 상기 거리 α가 1a, 2a, 4a인 경우를 설명하기로 한다.Meanwhile, the method described above illustrates a case where the distance between signal points, that is, demodulation symbols, is uniform in the constellation diagram. However, in the case of a communication system in which the channel state is very unstable, such as DVB-T, a nonuniform constellation is used in which the distance between each axis and the signal points closest to the origin is a multiple of the minimum distance between the signal points. This is to cope with the problem that the signal points adjacent to each axis are relatively vulnerable to the error of the channel compared to the other signal points. In the following, the variable α (alpha) is regarded as the distance between the signal points closest to the origin and each axis, and the case where the distance α is 1a, 2a, 4a will be described.

도 5는 원점에 가장 가까운 신호점들(S3, S7, S11, S15)과 각 축 간 거리 α가 1a인 16QAM의 성상도를 나타낸 것이다. 이 경우 인접한 신호점들 간의 거리가 모두 2a인 균일 성상도가 된다. 도시된 신호점들에 대응하는 4개의 복조심볼들은 순서대로 I, Q, I, Q 신호성분들을 각각 나타낸다. 상기 도 5와 같은 균일 성상도에 대해 사용되는 사상표를 하기 <표 13>와 <표 14>에 도시하였다. 5 shows constellations of 16QAM having the signal points S 3 , S 7 , S 11 , and S 15 closest to the origin and the distance α between the axes 1a. In this case, the distance between adjacent signal points is a uniform constellation of 2a. Four demodulation symbols corresponding to the illustrated signal points represent I, Q, I, and Q signal components, respectively. Tables used for the uniform constellation as shown in FIG. 5 are shown in Tables 13 and 14 below.

Yk의 조건Condition of Y k Λ(sk,2)Λ (s k, 2 ) Λ(sk,0)Λ (s k, 0 ) Yk > 2aY k > 2a 2Yk-2a2Y k -2a Yk-2aY k -2a 0< Yk < 2a0 <Y k <2a Yk Y k Yk-2aY k -2a -2a < Yk < 0-2a <Y k <0 Yk Y k -Yk-2a-Y k -2a Yk < -2aY k <-2a 2Yk+2a2Y k + 2a -Yk-2a-Y k -2a

Xk의 조건X k condition Λ(sk,3)Λ (s k, 3 ) Λ(sk,1)Λ (s k, 1 ) Xk > 2aX k > 2a 2Xk-2a2X k -2a Xk-2aX k -2a 0< Xk < 2a0 <X k <2a Xk X k Xk-2aX k -2a -2a < Xk < 0-2a <X k <0 Xk X k -Xk-2a-X k -2a Xk < -2aX k <-2a 2Xk+2a2X k + 2a -Xk-2a-X k -2a

도 6은 원점에 가장 가까운 신호점들(S3, S7, S11, S17)과 각 축 간 거리 α가 2a인 16QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S3과 인접한 신호점 S7 간 거리는 4a이나, 상기 S3과 인접한 다른 신호점 S1 간 거리는 2a로 서로 다르다. 따라서 도 6은 인접한 신호점들 간의 거리가 2a 혹은 4a인, 불균일 성상도가 되며, 도 6의 성상도는 예를 들어 채널의 상태가 열악한 경우에 사용될 수 있다.6 shows constellations of 16QAM having the signal points S 3 , S 7 , S 11 , and S 17 closest to the origin and the distance α between each axis. In this case, for example, the distance between the signal point S 3 closest to the origin and the adjacent signal point S 7 is 4a, but the distance between the other signal point S 1 adjacent to S 3 is 2a. Thus, FIG. 6 is a non-uniform constellation, where the distance between adjacent signal points is 2a or 4a, and the constellation of FIG. 6 may be used, for example, in a poor state of a channel.

도 7은 원점에 가장 가까운 신호점들(S3, S7, S11, S17)과 각 축 간 거리 α가 4a인 16QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S3과 인접한 신호점 S7 간 거리는 8a이나, 상기 S3과 인접한 다른 신호점 S1 간 거리는 2a로 서로 다르다. 따라서 도 7은 인접한 신호점들 간의 거리가 2a 혹은 8a인, 불균일 성상도가 되며, 도 7의 성상도는 예를 들어 채널의 상태가 매우 열악한 경우에 사용될 수 있다. FIG. 7 illustrates constellations of 16QAM having the signal points S 3 , S 7 , S 11 , and S 17 closest to the origin and the distance α between the axes of 4a. In this case, for example, the distance between the signal point S 3 closest to the origin and the adjacent signal point S 7 is 8a, but the distance between the other signal point S 1 adjacent to the S 3 is 2a. Thus, FIG. 7 becomes a non-uniform constellation, in which the distance between adjacent signal points is 2a or 8a, and the constellation of FIG. 7 can be used, for example, when the state of the channel is very poor.

상기 도 6 및 도 7과 같은 불균일 성상도에 대해 사용되는 사상표는 다음의 <표 15> 및 <표 16>와 같다. 즉 계층변조의 α값에 따라서 계층모드를 나타내는 S를 이용하면, 계층변조에 대한 역사상이 계층변조 모드와 관계없이 용이하게 이루어진다. 계층모드 S란 α를 나타내는 a의 배수를 의미하는 것으로, α가 1a, 2a, 4a인 경우에 대해 S는 각각 1, 2, 4이다. 또한 S를 곱해주는 연산은 단순하게 1비트 혹은 2비트의 천이(shift)를 통해서 해결할 수 있으므로 하드웨어 복잡도는 균일 성상도를 사용하는 경우에 비해 거의 증가하지 않는다.The mapping tables used for the nonuniform constellations as shown in FIGS. 6 and 7 are as shown in Tables 15 and 16 below. In other words, when S representing the hierarchical mode is used in accordance with the α value of hierarchical modulation, the history of hierarchical modulation is easily achieved regardless of the hierarchical modulation mode. The hierarchical mode S means a multiple of a representing α, and S is 1, 2, and 4, respectively, when α is 1a, 2a, 4a. In addition, since the operation of multiplying S can be solved by a simple shift of 1 bit or 2 bits, hardware complexity is hardly increased compared to using a uniform constellation.

Yk의 조건Condition of Y k Zk의 조건Z k condition Λ(sk,2)Λ (s k, 2 ) Λ(sk,0)Λ (s k, 0 ) Yk>=0Y k > = 0 Zk>=0Z k > = 0 SYk+Zk SY k + Z k Zk Z k Zk<0Z k <0 SYk SY k Zk Z k Yk<0Y k <0 Zk>=0Z k > = 0 SYk-Zk SY k -Z k Zk Z k Zk<0Z k <0 SYk SY k Zk Z k

Xk의 조건X k condition Z'k의 조건Z 'k conditions Λ(sk,3)Λ (s k, 3 ) Λ(sk,1)Λ (s k, 1 ) Xk>=0X k > = 0 Z'k>=0Z ' k > = 0 SXk+Z'k SX k + Z ' k Z'k Z ' k Z'k<0Z ' k <0 SXk SX k Z'k Z ' k Xk<0X k <0 Z'k>=0Z ' k > = 0 SXk-Z'k SX k -Z ' k Z'k Z ' k Z'k<0Z ' k <0 SXk SX k Z'k Z ' k

상기 <표 15>에서 Zk는 하기 <수학식 13>와 같고, 상기 <표 16>에서 Z'k는 하기 <수학식 14>와 같다.In Table 15, Z k is represented by Equation 13 below, and in Table 16, Z ' k is represented by Equation 14 below.

Figure 112005023434106-pat00024
Figure 112005023434106-pat00024

Figure 112005023434106-pat00025
Figure 112005023434106-pat00025

일 예로서, <표 15>에서

Figure 112005023434106-pat00026
인데, α=1a(비-계층모드)일 때 S=1이므로
Figure 112005023434106-pat00027
가 된다. 또한 α=2a(계층모드)일 때 S=2이므로
Figure 112005023434106-pat00028
가 된다.As an example, in Table 15,
Figure 112005023434106-pat00026
Since S = 1 when α = 1a (non-hierarchical mode)
Figure 112005023434106-pat00027
Becomes In addition, when α = 2a (hierarchical mode), S = 2
Figure 112005023434106-pat00028
Becomes

도 8은 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 1a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 4a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 동일하다. 따라서 도 8은 인접한 신호점들 간의 거리가 2a로 동 일한, 균일 성상도가 된다. 도시된 신호점들에 대응하는 6개의 복조심볼들은 순서대로 I, Q, I, Q, I, Q 신호성분들을 각각 나타낸다. 8 shows constellations of 64QAM having the signal points S 12 , S 28 , S 44 , and S 60 closest to the origin and the distance α between the axes 1a. In this case, for example, the distance between the signal point S 12 closest to the origin and the adjacent signal point S 28 is 4a, but the distance between the other signal point S 14 adjacent to the S 12 is equal to 2a. Thus, Figure 8 is a uniform constellation, the distance between adjacent signal points is equal to 2a. Six demodulation symbols corresponding to the illustrated signal points represent I, Q, I, Q, I, and Q signal components, respectively.

상기 도 8의 성상도를 이용하는 64QAM 방식에서도 마찬가지로, 아래의 <표 17> 및 <표 18>과 같은 연성 사상표를 얻는다. Similarly, in the 64QAM system using the constellation of FIG. 8, a soft mapping table as shown in Tables 17 and 18 below is obtained.

Yk의 조건Condition of Y k Λ(sk,4)Λ (s k, 4 ) Λ(sk,2)Λ (s k, 2 ) Λ(sk,0)Λ (s k, 0 ) Yk > 6aY k > 6a 4Yk - 12a4Y k -12a 2Yk - 10a2Y k -10a Yk - 6aY k -6a 4a < Yk < 6a4a <Y k <6a 3Yk - 6a3Y k -6a Yk - 4aY k -4 a Yk - 6aY k -6a 2a < Yk < 4a2a <Y k <4a 2Yk - 2a2Y k -2a Yk - 4aY k -4 a -Yk + 2a-Y k + 2a 0 < Yk < 2a0 <Y k <2a Yk Y k 2Yk - 6a2Y k -6a -Yk + 2a-Y k + 2a -2a < Yk <0-2a <Y k <0 Yk Y k -2Yk - 6a-2Y k -6a Yk + 2aY k + 2a -4a < Yk < -2a-4a <Y k <-2a 2Yk + 2a2Y k + 2a -Yk - 4a-Y k -4a Yk + 2aY k + 2a -6a < Yk < -4a-6a <Y k <-4a 3Yk + 6a3Y k + 6a -Yk - 4a-Y k -4a -Yk - 6a-Y k -6a Yk < -6aY k <-6 a 4Yk + 12a4Y k + 12a -2Yk - 10a-2Y k -10a -Yk - 6a-Y k -6a

Xk의 조건X k condition Λ(sk,5)Λ (s k, 5 ) Λ(sk,3)Λ (s k, 3 ) Λ(sk,1)Λ (s k, 1 ) Xk > 6aX k > 6a 4Xk - 12a4X k -12a 2Xk - 10a2X k -10a Xk - 6aX k -6a 4a < Xk < 6a4a <X k <6a 3Xk - 6a3X k -6a Xk - 4aX k -4a Xk - 6aX k -6a 2a < Xk <4a2a <X k <4a 2Xk - 2a2X k -2a Xk - 4aX k -4a -Xk + 2a-X k + 2a 0 < Xk < 2a0 <X k <2a Xk X k 2Xk - 6a2X k -6a -Xk + 2a-X k + 2a -2a < Xk < 0-2a <X k <0 Xk X k -2Xk - 6a-2X k -6a Xk + 2aX k + 2a -4a < Xk < -2a-4a <X k <-2a 2Xk + 2a2X k + 2a -Xk - 4a-X k -4a Xk + 2aX k + 2a -6a < Xk < -4a-6a <X k <-4a 3Xk + 6a3X k + 6a -Xk - 4a-X k -4a -Xk - 6a-X k -6a Xk < -6aX k <-6a 4Xk + 12a4X k + 12a -2Xk - 10a-2X k -10a -Xk - 6a-X k -6a

도 9는 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 2a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 4a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 서로 다르다. 따라서 도 9는 인접한 신호점들 간의 거리가 2a 혹은 4a인, 불균일 성상도가 되며, 도 9의 성상도는 예를 들어 채널의 상태가 열악한 경우에 사용될 수 있다. 9 shows constellations of 64QAM having the signal points S 12 , S 28 , S 44 , and S 60 closest to the origin and the distance α between each axis. In this case, for example, the distance between the signal point S 12 closest to the origin and the adjacent signal point S 28 is 4a, but the distance between S 12 and another signal point S 14 adjacent to the origin is 2a. Thus, FIG. 9 is a non-uniform constellation, in which the distance between adjacent signal points is 2a or 4a, and the constellation of FIG. 9 may be used, for example, in a poor state of a channel.

도 10은 원점에 가장 가까운 신호점들(S12, S28, S44, S60)과 각 축 간 거리 α가 1a인 64QAM의 성상도를 나타낸 것이다. 이 경우 예를 들어 원점에 가장 가까운 신호점 S12와 인접한 신호점 S28 간 거리는 8a이나, 상기 S12와 인접한 다른 신호점 S14 간 거리는 2a로 서로 다르다. 따라서 도 10은 인접한 신호점들 간의 거리가 2a 혹은 8a인, 불균일 성상도가 되며, 도 6의 성상도는 예를 들어 채널의 상태가 매우 열악한 경우에 사용될 수 있다. FIG. 10 shows constellations of 64QAM having the signal points S 12 , S 28 , S 44 , and S 60 closest to the origin and the distance α between the axes 1a. In this case, for example, the distance between the signal point S 12 closest to the origin and the adjacent signal point S 28 is 8a, but the distance between S 12 and the other signal point S 14 adjacent to the origin is 2a. Thus, FIG. 10 is a non-uniform constellation, in which the distance between adjacent signal points is 2a or 8a, and the constellation of FIG. 6 may be used, for example, in a case where the channel state is very poor.

그러면 모든 형태의 사상도에 대해, 상기 <표 17> 및 <표 18>의 연성 사상표는 하기 <표 19> 및 <표 20>와 같이 일반화된다. 이렇게 일반화된 연성 사상표는 하나의 하드웨어로 세 가지 계층변조 방식에 대한 역사상을 수행할 수 있도록 해준다. 여기서 S를 곱해주는 연산은 단순하게 1비트 혹은 2비트의 천이(shift)를 통해서 해결할 수 있으므로 하드웨어 복잡도는 균일 사상도인 경우에 비해 거의 증가하지 않는다.Then, for all types of maps, the soft maps of Tables 17 and 18 are generalized as shown in Tables 19 and 20 below. This generalized soft time chart allows one piece of hardware to carry out the history of three hierarchical modulation schemes. In this case, the operation of multiplying S can be solved by a simple shift of 1 bit or 2 bits, so the hardware complexity is hardly increased compared to the case of uniform mapping.

MSB(Y k )MSB ( Y k ) MSB(Z 1 k )MSB ( Z 1 k ) MSB(Z 2 k )MSB ( Z 2 k ) Λ(sk,4)Λ (s k, 4 ) Λ(sk,2)Λ (s k, 2 ) Λ(sk,0)Λ (s k, 0 ) 00 00 00 SYk+3Z1k SY k + 3Z 1k Z1k+Z2k Z 1k + Z 2k Z2k Z 2k 1One SYk+3Z1k-Z2k SY k + 3Z 1k -Z 2k Z1k Z 1k Z2k Z 2k 1One 00 SYk SY k Z1k-Z2k Z 1k -Z 2k Z2k Z 2k 1One SYk-Z2k SY k -Z 2k Z1k Z 1k Z2k Z 2k 1One 00 00 SYk-3Z1k SY k -3Z 1k Z1k+Z2k Z 1k + Z 2k Z2k Z 2k 1One SYk-3Z1k+Z2k SY k -3Z 1k + Z 2k Z1k Z 1k Z2k Z 2k 1One 00 SYk SY k Z1k-Z2k Z 1k -Z 2k Z2k Z 2k 1One SYk+Z2k SY k + Z 2k Z1k Z 1k Z2k Z 2k

MSB(X k )MSB (X k ) MSB(Z' 1 k )MSB ( Z ' 1 k ) MSB(Z' 2 k )MSB ( Z ' 2 k ) Λ(sk,5)Λ (s k, 5 ) Λ(sk,3)Λ (s k, 3 ) Λ(sk,1)Λ (s k, 1 ) 00 00 00 SXk+3Z'1k SX k + 3Z ' 1k Z'1k+Z'2k Z ' 1k + Z' 2k Z'2k Z ' 2k 1One SXk+3Z'1k-Z'2k SX k + 3Z ' 1k -Z' 2k Z'1k Z ' 1k Z'2k Z ' 2k 1One 00 SXk SX k Z'1k-Z'2k Z ' 1k -Z' 2k Z'2k Z ' 2k 1One SXk-Z'2k SX k -Z ' 2k Z'1k Z ' 1k Z'2k Z ' 2k 00 00 00 SXk-3Z'1k SX k -3Z ' 1k Z'1k+Z'2k Z ' 1k + Z' 2k Z'2k Z ' 2k 1One SXk-3Z'1k+Z'2k SX k -3Z ' 1k + Z' 2k Z'1k Z ' 1k Z'2k Z ' 2k 1One 00 SXk SX k Z'1k-Z'2k Z ' 1k -Z' 2k Z'2k Z ' 2k 1One SXk+Z'2k SX k + Z ' 2k Z'1k Z ' 1k Z'2k Z ' 2k

상기 <표 19>에서 Z1k와 Z2k는 하기 <수학식 15>와 같고, 상기 <표 20>에서 Z'1k와 Z'2k는 하기 <수학식 16>와 같다.In Table 19, Z 1k and Z 2k are shown in Equation 15, and in Table 20, Z ' 1k and Z' 2k are shown in Equation 16 below.

Figure 112005023434106-pat00029
Figure 112005023434106-pat00029

Figure 112005023434106-pat00030
Figure 112005023434106-pat00030

Figure 112005023434106-pat00031
Figure 112005023434106-pat00031

Figure 112005023434106-pat00032
Figure 112005023434106-pat00032

결과적으로 본 발명의 바람직한 실시예에 따라 계층변조 사상을 적용하기 위한 연성 사상표는, 상기에서 언급한 <표 15>, <표 16>, <표 19>, <표 20>와 같다. 상기한 표들은 균일 성상도를 사용하는 비-계층 변조방식의 연성값 결정 방식에 S 인자(factor)를 적용함으로써, 계층변조 방식의 계층모드에 따른 원하는 연성값을 얻는다. 수신측의 심볼 복조기에서는 연성 결정을 수행하기 위해서 계층모드에 대한 정보를 입력받게 되고, 상기 계층 모드 정보를 이용해서 S 인자의 값을 결정하게 된다.As a result, the flexible mapping table for applying the hierarchical modulation mapping according to the preferred embodiment of the present invention is as described in Tables 15, 16, 19, and 20. The above tables obtain the desired ductility values according to the hierarchical mode of the hierarchical modulation method by applying the S factor to the ductility value determination method of the non-layer modulation method using uniform constellation. The symbol demodulator on the receiving side receives information on the hierarchical mode in order to perform the soft decision, and determines the value of the S factor using the hierarchical mode information.

즉 α가 1a인 비-계층 모드일 때 S는 1로 설정되고, <표 15> 및 <표 16>에서와 같이 연성값이 계산된다. α가 2a인 계층모드일 때 S는 2로 설정되고 <표 19> 및 <표 20>와 같이 연성값이 계산된다.In other words, S is set to 1 when the non-hierarchical mode in which α is 1a, and the ductility values are calculated as shown in Tables 15 and 16. In the hierarchical mode where α is 2a, S is set to 2 and soft values are calculated as shown in Tables 19 and 20.

도 11은 본 발명의 바람직한 실시예에 따른 16QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 역사상 동작을 도시하고 있는 흐름도이다. 상기 도 11에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(1101 내지 1109, 1111 내지 1119)은 직교위상 신호에 따라 변수 A를 결정하고, 동위상 신호에 따라 변수 B를 결정하며, 두 번째 과정(1110, 1120)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 A, B 값을 가지고 각 복조심볼들에 대한 연성값을 출력한다.FIG. 11 is a flowchart illustrating a history operation for determining soft values for four demodulation symbols input to a channel decoder in a communication system using a 16QAM modulation scheme according to a preferred embodiment of the present invention. The operation of calculating the ductility value by the double minimum matrix method shown in FIG. 11 can be classified into two processes. The first processes 1101 to 1109 and 1111 to 1119 determine the variable A according to the quadrature signal, determine the variable B according to the in-phase signal, and the second processes 1110 and 1120 include the received signal and the first With the values of variables A and B obtained in the process, the soft values for each demodulation symbol are output.

상기 도 11을 참조하면, 심볼복조기는 1101단계에서 동위상성분(Xk)과 직교 위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)와 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드를 나타내는 S 인자를 이용하여, 앞서 언급한 <수학식 13>에 따라

Figure 112005023434106-pat00033
를 계산한다. 여기서, 상기 Zk, Yk, Xk 및 a 는 부호비트(sign bit)를 포함하는 디지털 값으로 표현된다. 그리고, 1103단계에서 상기 계산된 결과값 Zk가 양의 값을 가지는지를 검사한다. 구체적으로, 상기 1103단계에서는 상기 결과값 Zk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 결과값 Zk가 양의 값을 가지는 경우 1105단계로 진행하고, 그렇지 않은 경우 1109단계로 진행하여 변수 A를 "0"으로 설정한다. Referring to FIG. 11, in step 1101, the symbol demodulator includes a two-dimensional received signal R k composed of an in-phase component X k and a quadrature phase component Y k and a minimum distance between signal points in a constellation diagram. 2a) and using the S factor representing the hierarchical mode,
Figure 112005023434106-pat00033
Calculate Here, Z k , Y k , X k and a are represented by a digital value including a sign bit. In operation 1103, it is checked whether the calculated result value Z k has a positive value. Specifically, in step 1103, it is checked whether the most significant bit (ie, the sign bit) of the result value Z k is "0". In this case, 0 means the most significant bit, and 1 means the negative value. The results when the value Z k has a positive value, proceeds to step 1105, otherwise proceeds to step 1109 if it is sets the variable A to "0".

상기 1105단계에서 심볼복조기는 상기 직교위상성분(Yk)이 양의 값을 가지는지 즉, 상기 Yk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Yk가 양의 값을 가지는 경우 1108단계로 진행하여 상기 변수 A를 "1"로 설정하고, 그렇지 않은 경우 1107단계로 진행하여 상기 변수 A를 "-1"로 설정한다. 이후, 상기 심볼복조기는 1110단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 직교위상성분을 나타내는 세 번째 복조심볼(Sk,2)의 연성값을

Figure 112005023434106-pat00034
로 판정하고, 첫 번째 복조심볼(Sk,0)의 연성값을 Zk로 판정한다. In step 1105, a symbol demodulator checks whether the quadrature component Y k has a positive value, that is, whether the most significant bit of Y k is “0”. If Y k has a positive value, the process proceeds to step 1108 and the variable A is set to "1". Otherwise, the variable A is set to "-1". In operation 1110, the symbol demodulator determines a ductility value of the third demodulation symbol S k, 2 representing a quadrature component among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00034
Is determined, and the soft value of the first demodulation symbol S k, 0 is determined as Z k .

이상은, 직교위상성분을 나타내는 세 번째 및 두 번째 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 동위상성분을 나타내는 두 번째 및 첫 번째 복조심볼들의 연성값을 판정하는 절차를 살펴본다. The foregoing describes the procedure for determining the ductility values for the third and second demodulation symbols representing quadrature phase components. Next, the procedure for determining the ductility value of the second and first demodulation symbols representing the in-phase component will be described.

심볼복조기는 1111단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)와 성상도에서 두 신호점들 간의 최소거리(2a) 및 계층모드를 나타내는 A 인자를 가지고

Figure 112005023434106-pat00035
를 계산한다. 그리고, 1113단계에서 상기 계산된 결과값 Z'k가 양의 값을 가지는지 즉, 상기 결과값 Z'k의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 만일, 상기 결과값 Z'k가 양의 값을 가지는 경우 1115단계로 진행하고, 그렇지 않은 경우 1119단계로 진행하여 변수 B를 "0"으로 설정한다. In step 1111, the symbol demodulator displays the two-dimensional received signal R k composed of an in-phase component (X k ) and a quadrature component (Y k ), and the minimum distance (2a) and hierarchical mode between two signal points in constellation. With an A argument that represents
Figure 112005023434106-pat00035
Calculate Then, a check to see if "0", that of the k is a positive value that is, the result value Z, the computed result value Z in step 1113. The most significant bit (i.e. the sign bit) of the k. If, the result when the value Z 'k has a positive value, and then proceeds to step 1115, otherwise it proceeds to step 1119 if it is sets the variable B to "0".

상기 1115단계에서 상기 동위상성분(Xk)이 양의 값을 가지는지를 검사한다. 즉, 상기 Xk의 최상위비트가 "0"인지를 검사한다. 만일, 상기 Xk가 양의 값을 가지는 경우 1118단계로 진행하여 상기 변수 B를 "1"로 설정하고, 그렇지 않은 경우 1117단계로 진행하여 상기 변수 B를 "-1"로 설정한다. 이후, 상기 심볼복조기는 1120단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 동위상성분을 나타내는 네 번째 복조심볼(Sk,3)의 연성값을

Figure 112005023434106-pat00036
로 판정하고, 두 번째 복조심 볼의 연성값을 Z'k로 판정한다.In step 1115, it is checked whether the in-phase component X k has a positive value. That is, it is checked whether the most significant bit of X k is "0". If X k has a positive value, the controller 1 proceeds to step 1118 to set the variable B to "1". Otherwise, the controller proceeds to step 1117 to set the variable B to "-1". In operation 1120, the symbol demodulator determines a ductility value of a fourth demodulation symbol S k, 3 representing an in-phase component among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00036
Determined by and determines the soft value of the second clothing careful on Z 'k.

상기 도 11에 나타낸 16QAM 복조심볼들의 연성값을 결정하는 절차를 수식으로 나타내면, 하기 <수학식 17> 및 <수학식 18>과 같다.When the procedure for determining the ductility value of the 16QAM demodulation symbols shown in FIG. 11 is represented by a formula, Equations 17 and 18 may be represented.

Figure 112005023434106-pat00037
Figure 112005023434106-pat00037

Figure 112005023434106-pat00038
Figure 112005023434106-pat00038

Figure 112005023434106-pat00039
Figure 112005023434106-pat00039

Figure 112005023434106-pat00040
Figure 112005023434106-pat00040

Figure 112005023434106-pat00041
Figure 112005023434106-pat00041

Figure 112005023434106-pat00042
Figure 112005023434106-pat00042

상기 직교위상성분을 나타내는 복조심볼들의 연성값을 결정하는 절차(1101 내지 1110)와 상기 동위상성분을 나타내는 복조심볼들의 연성값을 결정하는 과정(1111 내지 1110)은 순차로 수행될 수도 있고, 동시에 수행될 수도 있다. 이렇게 결정되어진 복조심볼들의 연성값들은 채널복호기로 제공된다. 채널 복호기는 상기 연성값들에 의해 상기 복조심볼들을 복원한다.Determining the softness value of the demodulation symbols representing the quadrature component (1101 to 1110) and determining the softness value of the demodulation symbols representing the in-phase component (1111 to 1110) may be performed sequentially or at the same time It may also be performed. The combined values of the demodulated symbols thus determined are provided to the channel decoder. A channel decoder restores the demodulation symbols by the soft values.

도 12a 및 도 12b는 본 발명의 바람직한 실시예에 따른 64QAM 변조방식을 사용하는 통신시스템에서 채널복호기로 입력되는 네 개의 복조심볼들에 대한 연성값들을 결정하기 위한 역사상 동작을 도시하고 있는 흐름도이다. 상기 도 12a 및 12b에 나타낸 이중최소매트릭법에 의한 연성값 계산 동작은 크게 두 개의 과정으로 구분하여 생각할 수 있다. 첫 번째 과정(1201 내지 1229, 1241 내지 1269)은 직교위상 신호와 동위상 신호에 따라 필요한 변수들을 결정하며, 두 번째 과정(1231 내지 1271)은 수신신호와 상기 첫 번째 과정에서 얻어진 변수 값들을 가지고 각 복조심볼들에 대한 연성값을 출력한다.12A and 12B are flowcharts illustrating a history operation for determining soft values for four demodulation symbols input to a channel decoder in a communication system using a 64QAM modulation scheme according to a preferred embodiment of the present invention. The operation of calculating the ductility value by the double minimum matrix method shown in Figs. 12A and 12B can be considered largely divided into two processes. The first processes (1201 to 1229, 1241 to 1269) determine the necessary parameters according to the quadrature signal and the in-phase signal, and the second process (1231 to 1271) has the received signal and the variable values obtained in the first process. Outputs the coupling value for each demodulation symbol.

상기 도 12a를 참조하면, 심볼복조기는 1201단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)의 상기 직교위상성분(Yk)이 양의 값을 가지는지 검사한다. 구체적으로 상기 1201단계에서는 상기 Yk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 Yk가 양의 값을 가지는 경우 1215단계로 진행하여 변수 c를 "1"로 설정하고, 그렇지 않은 경우 1213단계로 진행하여 상기 변수 c를 "-1"로 설정한다. Referring to FIG. 12A, the symbol demodulator positively affects the quadrature phase component Y k of the two-dimensional received signal R k including the in-phase component X k and the quadrature component Y k in step 1201. Check if it has the value of. Specifically, in step 1201, it is checked whether the most significant bit (that is, the sign bit) of Yk is "0". In this case, 0 means the most significant bit, and 1 means the negative value. If Y k has a positive value, the process proceeds to step 1215 to set the variable c to "1", otherwise proceeds to step 1213 to set the variable c to "-1".

또한 1203단계에서 심볼복조기는 상기 수신신호(Rk)의 상기 직교위상성분 (Yk)과 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드 인자 S를 이용하여,

Figure 112005023434106-pat00043
을 계산한다. 여기서 S*a=α(alpha)는 상기 성상도에서 원점에 가장 가까운 신호점들과 각 축 간 거리를 의미한다. 상기 계산된 제1 결과값 Z1k는 1205단계와 1207단계로 넘겨진다. 상기 1205단계에서 상기 Z1k의 최상위비트에 따라 상기 Z1k가 양의 값을 가지는지를 검사한다. 상기 Z1k가 양의 값을 가지는 경우 1217단계로 진행하여 변수 A를 "3"으로 설정하고, 그렇지 않은 경우 1219단계로 진행하여 상기 변수 A를 "0"으로 설정한다.Further, in step 1203, the symbol demodulator uses the quadrature component Y k of the received signal R k and the minimum distance 2a between the signal points in the constellation and the hierarchical mode factor S.
Figure 112005023434106-pat00043
. S * a = α (alpha) means the distance between each axis and the signal points closest to the origin in the constellation. The calculated first result value Z 1k is passed to steps 1205 and 1207. In the step 1205 determines whether the above Z 1k has a positive value according to the MSB of the Z 1k. If Z 1k has a positive value, the process proceeds to step 1217 and the variable A is set to “3”. Otherwise, the variable A is set to “0”.

상기 1207단계에서 심볼복조기는 상기 Z1k와 상기 2a를 이용하여

Figure 112005023434106-pat00044
을 계산한다. 그리고, 1209단계에서 상기 계산된 제2 결과값 Z2k의 최상위비트에 따라 상기 Z2k가 양의 값을 가지는지를 검사한다. 상기 Z2k가 양의 값을 가지는 경우 1221단계로 진행하여 변수 B를 "0"으로 설정하고, 그렇지 않은 경우 1223단계와 1225단계로 진행하여 상기 변수 B를 "-1"로 설정하고 변수 γ(gamma)를 "0"으로 설정한다. 상기 1209단계에서 상기 Z2k가 양의 값을 가지는 경우, 심볼복조기는 1211단계에서 상기 Z1k의 최상위비트를 다시 검사한다. 상기 1211단계에서 상기 Z1k가 양의 값을 가지는 경우 1227단계에서 상기 변수 γ를 "1"로 설정하고, 그렇지 않은 경우 1229단계에서 상기 변수 γ를 "-1"로 설정한다.In step 1207, a symbol demodulator uses Z 1k and 2a.
Figure 112005023434106-pat00044
. In operation 1209, it is checked whether Z 2k has a positive value according to the most significant bit of the calculated second result value Z 2k . If Z 2k has a positive value, the process proceeds to step 1221 to set the variable B to "0". Otherwise, the process proceeds to step 1223 and 1225 to set the variable B to "-1" and the variable γ ( gamma) is set to "0". If Z 2k has a positive value in step 1209, the symbol demodulator rechecks the most significant bit of Z 1k in step 1211. If Z 1k has a positive value in step 1211, the variable γ is set to “1” in step 1227, and otherwise, the variable γ is set to “−1” in step 1229.

이후, 상기 심볼복조기는 1231단계에서 상기 수신신호(Rk)에 대응하는 복조심볼들 중 다섯 번째 복조심볼(Sk,4)의 연성값을

Figure 112005023434106-pat00045
로 판정하고, 세 번째 복조심볼(Sk,2)의 연성값을
Figure 112005023434106-pat00046
로 판정하며, 첫 번째 복조심볼(Sk,0)의 연성값을 Z2k로 판정한다. In operation 1231, the symbol demodulator determines a softness value of a fifth demodulation symbol S k, 4 among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00045
And the ductility value of the third demodulation symbol (S k, 2 )
Figure 112005023434106-pat00046
The soft value of the first demodulation symbol S k, 0 is determined as Z 2k .

이상은, 직교위상성분을 나타내는 복조심볼들에 대한 연성값을 판정하는 절차를 설명하고 있다. 다음으로 도 12b를 참조하여 동위상성분을 나타내는 복조심볼들의 연성값을 판정하는 절차를 살펴본다. The above has described the procedure for determining the ductility value for demodulation symbols representing quadrature phase components. Next, a procedure of determining the ductility value of demodulation symbols representing in-phase components will be described with reference to FIG. 12B.

상기 도 12b를 참조하면, 심볼복조기는 1241단계에서 동위상성분(Xk)과 직교위상성분(Yk)으로 구성되는 2차원 수신신호(Rk)의 상기 동위상성분(Xk)이 양의 값을 가지는지 검사한다. 구체적으로 상기 1241단계에서는 상기 Xk의 최상위비트(즉 부호비트)가 "0"인지를 검사한다. 여기서 최상위비트가 0이라 함은 양의 값을 의미하고, 1이라 함은 음의 값을 의미한다. 상기 Xk가 양의 값을 가지는 경우 1255단계로 진행하여 변수 c'를 "1"로 설정하고, 그렇지 않은 경우 1253단계로 진행하여 상기 변수 c'를 "-1"로 설정한다. Referring to FIG. 12b, the symbol demodulator in-phase component in the 1241 phase (X k) and the quadrature component (Y k) the behavior of the 2-dimensional received signal (R k) consisting of a phase component (X k), the amount Check if it has the value of. Specifically, in step 1241, it is checked whether the most significant bit (ie, the sign bit) of X k is "0". In this case, 0 means the most significant bit, and 1 means the negative value. If X k has a positive value, the process proceeds to step 1255 and the variable c 'is set to "1". Otherwise, the variable c' is set to "-1".

또한 1243단계에서 심볼복조기는 상기 수신신호(Rk)의 상기 동위상성분(Xk)과 성상도에서 신호점들 간의 최소거리(2a) 및 계층모드 인자 S를 이용하여,

Figure 112005023434106-pat00047
을 계산한다. 여기서 S*a=α(alpha)는 상기 성상도에서 원점에 가장 가까운 신호점들과 각 축 간 거리를 의미한다. 상기 계산된 제1 결과값 Z'1k는 1245단계와 1247단계로 넘겨진다. 상기 1245단계에서 상기 Z'1k의 최상위비트에 따라 상기 Z'1k가 양의 값을 가지는지를 검사한다. 상기 Z'1k가 양의 값을 가지는 경우 1257단계로 진행하여 변수 A'를 "3"으로 설정하고, 그렇지 않은 경우 1259단계로 진행하여 상기 변수 A'를 "0"으로 설정한다.Further, in step 1243, the symbol demodulator uses the hierarchical mode factor S and the minimum distance 2a between the signal points in the constellation and the in-phase component X k of the received signal R k .
Figure 112005023434106-pat00047
. S * a = α (alpha) means the distance between each axis and the signal points closest to the origin in the constellation. The calculated first result Z ′ 1k is passed to steps 1245 and 1247. Checks whether, according to the most significant bit of the Z 1k, 1k have the Z having a positive value in the step 1245. If Z ' 1k has a positive value, the process proceeds to step 1257 and the variable A' is set to "3". Otherwise, the variable A 'is set to "0".

상기 1247단계에서 심볼복조기는 상기 Z'1k와 상기 2a를 이용하여

Figure 112005023434106-pat00048
을 계산한다. 그리고, 1249단계에서 상기 계산된 제2 결과값 Z'2k의 최상위비트에 따라 상기 Z'2k가 양의 값을 가지는지를 검사한다. 상기 Z'2k가 양의 값을 가지는 경우 1261단계로 진행하여 변수 B'를 "0"으로 설정하고, 그렇지 않은 경우 1263단계와 1265단계로 진행하여 상기 변수 B'를 "-1"로 설정하고 변수 γ'(gamma)를 "0"으로 설정한다. 상기 1249단계에서 상기 Z'2k가 양의 값을 가지는 경우, 심볼복조기는 1251단계에서 상기 Z'1k의 최상위비트를 다시 검사한다. 상기 1251단계에서 상기 Z'1k가 양의 값을 가지는 경우 1267단계에서 상기 변수 γ'를 "1"로 설정하고, 그렇지 않은 경우 1269단계에서 상기 변수 γ'를 "-1"로 설정한다.In step 1247, the symbol demodulator uses Z ' 1k and 2a.
Figure 112005023434106-pat00048
. In operation 1249, it is checked whether the Z ′ 2k has a positive value according to the most significant bit of the calculated second result value Z ′ 2k . If Z ' 2k has a positive value, go to step 1261 to set variable B' to "0". Otherwise, go to step 1263 and 1265 to set variable B 'to "-1". Set the variable γ '(gamma) to "0". If the Z ' 2k has a positive value in step 1249, the symbol demodulator rechecks the most significant bit of the Z' 1k in step 1251. In step 1251, when the Z ' 1k has a positive value, in step 1267, the variable γ' is set to "1". Otherwise, in step 1269, the variable γ 'is set to "-1".

이후, 상기 심볼복조기는 1271단계에서 상기 수신신호(Rk)에 대응하는 복조 심볼들 중 여섯 번째 복조심볼(Sk,5)의 연성값을

Figure 112005023434106-pat00049
로 판정하고, 네 번째 복조심볼(Sk,3)의 연성값을
Figure 112005023434106-pat00050
로 판정하며, 두 번째 복조심볼(Sk,1)의 연성값을 Z'2k로 판정한다. In operation 1271, the symbol demodulator determines a softness value of a sixth demodulation symbol S k, 5 among demodulation symbols corresponding to the received signal R k .
Figure 112005023434106-pat00049
And the ductility value of the fourth demodulation symbol (S k, 3 )
Figure 112005023434106-pat00050
The soft value of the second demodulation symbol S k, 1 is determined as Z ' 2k .

상기 도 11에 나타낸 16QAM 복조심볼들의 연성값을 결정하는 절차를 수식으로 나타내면, 하기 <수학식 19> 및 <수학식 20>과 같다.The procedure for determining the ductility value of the 16QAM demodulation symbols shown in FIG. 11 is represented by Equations 19 and 20.

Figure 112005023434106-pat00051
Figure 112005023434106-pat00051

Figure 112005023434106-pat00052
Figure 112005023434106-pat00052

Figure 112005023434106-pat00053
Figure 112005023434106-pat00053

Figure 112005023434106-pat00054
Figure 112005023434106-pat00054

Figure 112005023434106-pat00055
Figure 112005023434106-pat00055

Figure 112005023434106-pat00056
Figure 112005023434106-pat00056

Figure 112005023434106-pat00057
Figure 112005023434106-pat00057

Figure 112005023434106-pat00058
Figure 112005023434106-pat00058

도 13은 본 발명의 바람직한 실시예에 따른 16QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 <수학식 13> 혹은 <수학식 14>에 근거하여 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성 분(Yk), 변수 Zk, 변수 Z'k는 부호비트를 포함하는 디지털 값이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다.13 is a symbol demodulator for determining and outputting a coupling value for inputting a channel decoder in a data communication system using 16QAM according to Equation (13) or (14) according to an embodiment of the present invention. Show the device implemented in hardware. In the following, only portions for determining the ductility values for the demodulation symbols corresponding to the in-phase component (X k ) or the quadrature component (Y k ) are shown. Hereinafter, the structure and operation of the quadrature component (Y k ) will be described, but the same structure and description also apply to the in-phase component (X k ). The reception signal R k , the in-phase component X k , the quadrature component Y k , the variable Z k , and the variable Z ' k described below are digital values including a sign bit. In the following description, the symbol index k is omitted.

상기 도 13을 참조하면, 절대값(Absolute value: ABS) 계산기(1319)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1303)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1321)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1301)를 감산하여 Z(=|Y|-(S+1)a)를 출력한다. 곱셈기(1323)는 상기 제1 계산기(1321)로부터의 상기 Z 값에 "-1"을 곱하여 상기 Z의 부호를 반전시켜 출력한다. 제1 최상위비트(MSB) 추출기(1311)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1317)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1313)는 상기 Z의 최상위비트를 추출하여 제2 선택기(1315)를 위한 제2 선택신호로서 출력한다.Referring to FIG. 13, an absolute value (ABS) calculator 1319 is an absolute value of one phase component (Y or X, Y will be described below) of an input signal R. Compute and print the value | Y |. The first calculator 1321 subtracts the minimum distance 2a between signal points in the constellation and (S + 1) a 1301 according to the hierarchical mode factor S from the absolute value | Y | of the quadrature component. Outputs Z (= | Y |-(S + 1) a). The multiplier 1323 multiplies the Z value from the first calculator 1321 by " -1 " to invert and output the sign of Z. The first most significant bit (MSB) extractor 1311 extracts the most significant bit of the quadrature component Y and outputs it as a first selection signal for the first selector 1317. The second most significant bit extractor 1313 extracts the most significant bit of Z and outputs it as a second selection signal for the second selector 1315.

상기 제1 선택기(1317)는 상기 제1 계산기(1321)로부터의 상기 Z와 상기 곱셈기(1323)로부터의 상기 -Z를 입력받으며, 상기 제1 최상위비트 추출기(1311)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 Z를 선택하고 상기 제1 선택신호가 1이면 상기 -Z를 선택한다. 상기 제2 선택기(1315)는 상기 제1 선택기(1317)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1312)로부터의 상기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신 호가 0이면 상기 제1 선택기(1317)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다. The first selector 1317 receives the Z from the first calculator 1321 and the -Z from the multiplier 1323, and the first select signal from the first most significant bit extractor 1311. Selects and outputs one of the inputs. Specifically, Z is selected when the first selection signal is 0, and -Z is selected when the first selection signal is 1. The second selector 1315 receives the output from the first selector 1317 and "0", and receives one of the inputs by the second select signal from the second most significant bit extractor 1312. Select and print. Specifically, when the second selection signal is 0, the output of the first selector 1317 is selected, and when the second selection signal is 1, "0" is selected.

비트 천이기(1305)는 상기 직교위상성분(Y)(1303)을 입력받으며, 계층모드를 나타내는 S에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제2 계산기(1307)는 상기 비트 천이기(1305)로부터의 3Y에 상기 제2 선택기(1315)의 출력을 가산하여 세 번째 복조심볼의 연성값(1309)을 출력한다. 한편, 상기 제1 계산기(1321)에서 계산된 상기 Z 값은 첫 번째 복조심볼의 연성값(1325)으로서 출력된다. 마찬가지로 동위상성분(X)에 대해 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.The bit shifter 1305 receives the quadrature component (Y) 1303, and outputs SY by bypassing the Y or by shifting 1 bit or 2 bits according to S representing the hierarchical mode. Specifically, if S is 1, the Y is bypassed, if 2, 1 bit is shifted, and if 4, 2 bit is shifted. The second calculator 1307 adds the output of the second selector 1315 to 3Y from the bit shifter 1305 and outputs the soft value 1309 of the third demodulation symbol. On the other hand, the Z value calculated by the first calculator 1321 is output as the soft value 1325 of the first demodulation symbol. Similarly, the ductility values of the fourth and second demodulation symbols for the in-phase component X are obtained.

도 14는 본 발명의 바람직한 실시예에 따른 64QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 심볼복조기를 상기 <수학식 15> 혹은 <수학식 16>에 근거하여 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), 변수 Z1k, 변수 Z'k, 변수 Z2k, 변수 Z'2k는 부호비트를 포함하는 디지털 값 이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다.14 is a symbol demodulator for determining and outputting a coupling value for inputting to a channel decoder in a data communication system using 64QAM according to Equation 15 or Equation 16 according to a preferred embodiment of the present invention. Show the device implemented in hardware. In the following, only portions for determining the ductility values for the demodulation symbols corresponding to the in-phase component (X k ) or the quadrature component (Y k ) are shown. Hereinafter, the structure and operation of the quadrature component (Y k ) will be described, but the same structure and description also apply to the in-phase component (X k ). The reception signal (R k ), in-phase component (X k ), quadrature component (Y k ), variable Z 1k , variable Z ' k , variable Z 2k and variable Z' 2k described below are digital including a sign bit. Is the value. In the following description, the symbol index k is omitted.

상기 도 14를 참조하면, 제1 절대값(ABS) 계산기(1423)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1403)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1425)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1401)를 감산하여 Z1(=|Y|-(S+1)a)을 출력한다. 제1 곱셈기(1433)는 상기 제1 계산기(1425)로부터의 상기 Z1의 값에 "3"을 곱하여 3Z1을 출력한다. 제2 곱셈기(1437)는 상기 제1 곱셈기(1433)로부터의 상기 3Z1에 "-1"을 곱하여 -3Z1을 출력한다. 제1 최상위비트(MSB) 추출기(1413)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1415) 및 제5 선택기(1419)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1439)는 상기 제1 계산기(1425)로부터의 상기 Z1의 최상위비트를 추출하여 제2 선택기(1417) 및 제3 선택기(1443)를 위한 제2 선택신호로서 출력한다.Referring to FIG. 14, the first absolute value ABS calculator 1423 includes an absolute value of one phase component (Y or X, Y will be described below) of the received signal R. Calculate and print | Y |. The first calculator 1425 subtracts the minimum distance 2a between signal points in the constellation and (S + 1) a 1401 according to the hierarchical mode factor S from the absolute value | Y | of the quadrature component. Outputs Z 1 (= | Y |-(S + 1) a). The first multiplier 1433 multiplies the value of Z 1 from the first calculator 1425 by "3" and outputs 3Z 1 . The second multiplier 1437 multiplies the 3Z 1 from the first multiplier 1433 by "-1" and outputs -3Z 1 . The first most significant bit (MSB) extractor 1413 extracts the most significant bit of the quadrature component Y and outputs the first most significant bit for the first selector 1415 and the fifth selector 1418. The second most significant bit extractor 1439 extracts the most significant bit of Z 1 from the first calculator 1425 and outputs it as a second selection signal for the second selector 1417 and the third selector 1443.

상기 제1 선택기(1415)는 상기 제1 곱셈기(1433)로부터의 상기 3Z1과 상기 제2 곱셈기(1437)로부터의 상기 -3Z1을 입력받으며, 상기 제1 최상위비트 추출기(1413)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 3Z1을 선택하고, 상기 제1 선택신호가 1이면 상기 -3Z1을 선택한다. 상기 제2 선택기(1417)는 상기 제1 선택기(1415)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1439)로부터의 상 기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제1 선택기(1415)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다.The first selector 1415 receives the 3Z 1 from the first multiplier 1433 and the −3Z 1 from the second multiplier 1437 and receives the 3Z 1 from the first most significant bit extractor 1413. One of the inputs is selected and output by the first selection signal. In detail, when the first selection signal is 0, the 3Z 1 is selected. When the first selection signal is 1, the -3Z 1 is selected. The second selector 1417 receives an output from the first selector 1415 and a "0", and one of the inputs is generated by the second select signal from the second most significant bit extractor 1439. Select to print. Specifically, when the second selection signal is 0, the output of the first selector 1415 is selected, and when the second selection signal is 1, the “0” is selected.

비트 천이기(1405)는 상기 직교위상성분(Y)(1403)을 입력받으며, 계층모드를 나타내는 S 인자의 값에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제3 계산기(1407)는 상기 비트 천이기(1405)로부터의 3Y에 상기 제2 선택기(1417)의 출력을 가산하여 출력한다.The bit shifter 1405 receives the quadrature component (Y) 1403, and outputs SY by bypassing the Y or by shifting 1 bit or 2 bits according to the value of the S factor indicating the hierarchical mode. Specifically, if S is 1, the Y is bypassed, if 2, 1 bit is shifted, and if 4, 2 bit is shifted. The third calculator 1407 adds and outputs the output of the second selector 1417 to 3Y from the bit shifter 1405.

상기 제1 계산기(1425)로부터의 상기 Z1은 제2 절대값 계산기(1427)로 입력된다. 상기 제2 절대값 계산기(1427)는 상기 Z1의 절대값 |Z1|을 계산하여 출력한다. 제2 계산기(1431)는 상기 |Z1|에, 성상도에서 신호점들간의 최소거리(2a)(1429)를 감산하여 Z2(=|(|Y|-(S+1)a)|-2a)를 출력한다. 제3 곱셈기(1441)는 상기 제2 계산기(1431)로부터의 상기 Z2의 값에 "-1"을 곱하여 -Z2를 출력한다. 제3 최상위비트 추출기(1449)는 상기 Z2의 최상위비트를 추출하여 제4 선택기(1445) 및 제6 선택기(1421)를 위한 제3 선택신호로서 출력한다.The Z 1 from the first calculator 1425 is input to a second absolute value calculator 1743. The second absolute value calculator (1427) is an absolute value of the Z 1 |, and outputs the calculation of | Z 1. The second calculator 1431 subtracts the minimum distances 2a and 1429 between signal points from the constellation to Z 1 | to Z 2 (= | (| Y |-(S + 1) a) | Output -2a) The third multiplier 1441 multiplies the value of Z 2 from the second calculator 1431 by "-1" and outputs -Z 2 . The third most significant bit extractor 1449 extracts the most significant bit of Z 2 and outputs it as a third selection signal for the fourth selector 1445 and the sixth selector 1421.

상기 제3 선택기(1443)는 상기 제2 계산기(1431)로부터의 상기 Z2와 상기 제3 곱셈기(1441)로부터의 상기 -Z2를 입력받으며, 상기 제2 최상위비트 추출기(1439)로부터의 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적 으로 상기 제2 선택신호가 0이면 상기 Z2를 선택하고, 상기 제2 선택신호가 1이면 상기 -Z2를 선택한다. 상기 제4 선택기(1445)는 상기 제3 선택기(1443)로부터의 출력과 "0"을 입력받으며, 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 제3 선택기(1443)의 출력을 선택하고, 상기 제3 선택신호가 1이면 상기 "0"을 선택한다. The third selector 1443 receives the Z 2 from the second calculator 1431 and the -Z 2 from the third multiplier 1441, and receives the first from the second most significant bit extractor 1439. 2, one of the inputs is selected and output by the selection signal. In more detail, when the second selection signal is 0, Z 2 is selected. When the second selection signal is 1, -Z 2 is selected. The fourth selector 1445 receives an output from the third selector 1443 and "0", selects one of the inputs by the third selection signal, and outputs the selected one. In detail, when the third selection signal is 0, the output of the third selector 1443 is selected, and when the third selection signal is 1, the “0” is selected.

상기 제2 계산기(1431)로부터의 상기 Z2는 제4 곱셈기(1418)로 입력된다. 상기 제4 곱셈기(1418)는 상기 Z2에 "-1"을 곱하여 -Z2를 출력한다. 상기 제5 선택기(1419)는 상기 제2 계산기(1431)로부터의 상기 Z2와 상기 제4 곱셈기(1418)로부터의 상기 -Z2를 입력받으며, 상기 제1 최상위비트 추출기(1413)로부터의 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 -Z2를 선택하고, 상기 제2 선택신호가 1이면 상기 Z2를 선택한다. 상기 제6 선택기(1421)는 상기 제5 선택기(1419)로부터의 출력과 "0"을 입력받으며, 상기 제3 최상위비트 추출기(1449)로부터의 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 "0"을 선택하고, 상기 제3 선택신호가 1이면 상기 제5 선택기(1419)의 출력을 선택한다. The Z 2 from the second calculator 1431 is input to a fourth multiplier 1418. The fourth multiplier 1418 multiplies Z 2 by "-1" to output -Z 2 . The fifth selector 1418 receives the Z 2 from the second calculator 1431 and the -Z 2 from the fourth multiplier 1418 and receives the first from the first most significant bit extractor 1413. 1 One of the inputs is selected and output by the selection signal. In more detail, if the first selection signal is 0, -Z 2 is selected, and if the second selection signal is 1, Z 2 is selected. The sixth selector 1421 receives an output from the fifth selector 1418 and a "0", and receives one of the inputs by the third selection signal from the third most significant bit extractor 1449. Select and print. In detail, when the third selection signal is 0, "0" is selected. When the third selection signal is 1, the output of the fifth selector 1418 is selected.

제5 계산기(1409)는 상기 제3 계산기(1407)로부터의 출력에 상기 제6 선택기(1421)로부터의 출력을 가산하여 다섯 번째 복조심볼의 연성값(1411)을 출력한다. 제4 계산기(1447)는 상기 제1 계산기(1425)로부터의 상기 Z1에 상기 제4 선택기 (1445)로부터의 출력을 가산하여 세 번째 복조심볼의 연성값(1451)을 출력한다. 한편, 상기 제2 계산기(1431)에서 계산된 상기 Z2 값은 첫 번째 복조심볼의 연성값(1453)으로서 출력된다. 마찬가지로 동위상성분(X)에 대해 여섯 번째, 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.The fifth calculator 1409 adds the output from the sixth selector 1421 to the output from the third calculator 1407 and outputs the soft value 1411 of the fifth demodulation symbol. The fourth calculator 1447 adds the output from the fourth selector 1445 to the Z 1 from the first calculator 1425 and outputs the coupling value 1451 of the third demodulation symbol. On the other hand, the Z 2 value calculated by the second calculator 1431 is output as the soft value 1453 of the first demodulation symbol. Similarly, the ductility values of the sixth, fourth and second demodulation symbols for the in-phase component X are obtained.

발전된 형태의 데이터 통신 시스템은 채널 상황, 전송하고자 하는 데이터 양 및 서비스 우선순위 등의 다양한 요구조건에 따라, 복수의 변조방식(Modulation Scheme, MS) 중 하나를 적응적으로 선택할 수 있다. 이러한 시스템의 통합된 심볼복조기에서는, 변조방식을 나타내는 MS 신호에 따라 예를 들어 QPSK, 16QAM, 64QAM에 따른 2개 내지 6개의 연성값들을 결정하게 된다.The advanced data communication system can adaptively select one of a plurality of modulation schemes (MS) according to various requirements such as channel conditions, amount of data to be transmitted and service priority. In the integrated symbol demodulator of such a system, two to six soft values according to, for example, QPSK, 16QAM, 64QAM, are determined according to the MS signal indicating the modulation scheme.

도 15는 본 발명의 바람직한 실시예에 따라 QPSK, 16QAM, 64QAM을 사용하는 데이터 통신 시스템에서 채널복호기로 입력하기 위한 연성값을 결정하여 출력하는 통합된 심볼복조기를 하드웨어로 구현한 장치를 보여준다. 하기에서는 동위상성분(Xk) 혹은 직교위상성분(Yk)에 대해 해당하는 복조심볼들을 위한 연성값을 결정하는 부분만을 도시하였다. 이하에서는 직교위상성분(Yk)에 대한 구조와 동작을 설명할 것이나, 동일한 구조 및 설명이 동위상성분(Xk)에 대해서도 적용됨은 물론이다. 이하 설명되는 수신신호(Rk), 동위상성분(Xk), 직교위상성분(Yk), 변수 Z1k, 변수 Z'k, 변수 Z2k, 변수 Z'2k는 부호비트를 포함하는 디지털 값이다. 또한 하기에서는 심볼 인덱스 k를 생략하기로 한다. 도 15를 도 14와 비교하여 보면, 주요한 차이점으로 MS 모드신호를 사용하는 3개의 선택기들(1511, 1535, 1539)이 추가되었다. 상기 MS 모드신호는 QPSK("0"), 16QAM("1"), 64QAM("2)를 나타낸다.FIG. 15 shows a hardware-implemented integrated symbol demodulator for determining and outputting a soft value for input to a channel decoder in a data communication system using QPSK, 16QAM, and 64QAM according to a preferred embodiment of the present invention. In the following, only portions for determining the ductility values for the demodulation symbols corresponding to the in-phase component (X k ) or the quadrature component (Y k ) are shown. Hereinafter, the structure and operation of the quadrature component (Y k ) will be described, but the same structure and description also apply to the in-phase component (X k ). The reception signal (R k ), in-phase component (X k ), quadrature component (Y k ), variable Z 1k , variable Z ' k , variable Z 2k and variable Z' 2k described below are digital including a sign bit. Value. In the following description, the symbol index k is omitted. When comparing FIG. 15 with FIG. 14, three selectors 1511, 1535, and 1539 using the MS mode signal are added as main differences. The MS mode signal represents QPSK ("0"), 16QAM ("1"), and 64QAM ("2).

상기 도 15를 참조하면, 제1 절대값(ABS) 계산기(1525)는 입력되는 수신신호(R)의 한 위상성분(Y 혹은 X, 하기에서는 Y에 대하여 설명한다.)(1503)의 절대값 |Y|을 계산하여 출력한다. 제1 계산기(1527)는 상기 직교위상성분의 절대값 |Y|에, 성상도에서 신호점들 간의 최소거리(2a)와 계층모드 인자 S에 따른 (S+1)a(1501)를 감산하여 Z1(=|Y|-(S+1)a)을 출력한다. 제1 곱셈기(1537)는 상기 제1 계산기(1527)로부터의 상기 Z1의 값에 "3"을 곱하여 3Z1을 출력한다. 제7 선택기(1539)는 상기 제1 계산기(1527)로부터의 상기 Z1과 상기 제1 곱셈기(1537)로부터의 상기 3Z1을 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 16QAM을 나타내는 "1"이면 상기 Z1을 선택하고, 상기 MS 모드신호가 64QAM을 나타내는 "2"이면 상기 3Z1을 선택한다. 상기 MS 모드신호가 "0"인 경우는 돈 케어(don't care)이다. 그러면 상기 제7 선택기(1539)의 출력은 Z1 혹은 3Z1이 된다.Referring to FIG. 15, the first absolute value ABS calculator 1525 is an absolute value of one phase component (Y or X, Y will be described below) of the received signal R. Calculate and print | Y |. The first calculator 1527 subtracts the minimum distance 2a between signal points in the constellation and (S + 1) a 1501 according to the hierarchical mode factor S from the absolute value | Y | of the quadrature component. Outputs Z 1 (= | Y |-(S + 1) a). The first multiplier 1537 multiplies the value of Z 1 from the first calculator 1527 by "3" and outputs 3Z 1 . A seventh selector 1539 receives the Z 1 from the first calculator 1527 and the 3Z 1 from the first multiplier 1537 and selects one of the inputs by the MS mode signal. Output Specifically, when the MS mode signal is "1" representing 16QAM, the Z 1 is selected. If the MS mode signal is "2" representing 64QAM, the 3Z 1 is selected. If the MS mode signal is "0", it is don't care. Then, the output of the seventh selector 1539 becomes Z 1 or 3Z 1 .

제2 곱셈기(1541)는 상기 제7 선택기(1539)로부터의 출력에 "-1"을 곱하여 -Z1 혹은 -3Z1을 출력한다. 제1 최상위비트(MSB) 추출기(1515)는 상기 직교위상성분(Y)의 최상위비트를 추출하여 제1 선택기(1517) 및 제5 선택기(1521)를 위한 제1 선택신호로서 출력한다. 제2 최상위비트 추출기(1543)는 상기 제1 계산기(1527)로 부터의 상기 Z1의 최상위비트를 추출하여 제2 선택기(1519) 및 제3 선택기(1545)를 위한 제2 선택신호로서 출력한다.The second multiplier 1541 multiplies the output from the seventh selector 1539 by "-1" to output -Z 1 or -3Z 1 . The first most significant bit (MSB) extractor 1515 extracts the most significant bit of the quadrature component Y and outputs the first most significant bit for the first selector 1517 and the fifth selector 1521. The second most significant bit extractor 1543 extracts the most significant bit of Z 1 from the first calculator 1527 and outputs it as a second selection signal for the second selector 1519 and the third selector 1545. .

상기 제1 선택기(1517)는 상기 제7 선택기(1539)의 출력과 상기 제2 곱셈기(1541)의 출력을 입력받으며, 상기 제1 최상위비트 추출기(1515)로부터의 상기 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 제7 선택기(1539)의 출력을 선택하고, 상기 제1 선택신호가 1이면 상기 제2 곱셈기(1541)의 출력을 선택한다. 상기 제2 선택기(1519)는 상기 제1 선택기(1517)로부터의 출력과 "0"을 입력받으며, 상기 제2 최상위비트 추출기(1543)로부터의 상기 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제1 선택기(1517)의 출력을 선택하고 상기 제2 선택신호가 1이면 상기 "0"을 선택한다.The first selector 1517 receives the output of the seventh selector 1539 and the output of the second multiplier 1541, and the first selector 1517 receives the first select signal from the first most significant bit extractor 1515. Select one of the inputs and output it. Specifically, when the first selection signal is 0, the output of the seventh selector 1539 is selected. When the first selection signal is 1, the output of the second multiplier 1541 is selected. The second selector 1519 receives an output from the first selector 1517 and a "0", and receives one of the inputs by the second select signal from the second most significant bit extractor 1543. Select and print. Specifically, when the second selection signal is 0, the output of the first selector 1517 is selected, and when the second selection signal is 1, the “0” is selected.

비트 천이기(1505)는 상기 직교위상성분(Y)(1503)을 입력받으며, 계층모드를 나타내는 S 인자의 값에 따라 상기 Y를 바이패스하거나 1비트 혹은 2비트만큼 천이시켜 SY를 출력한다. 구체적으로 상기 S가 1이면 상기 Y를 바이패스하며, 2이면 1비트만큼 천이시키고, 4이면 2비트만큼 천이시킨다. 제3 계산기(1507)는 상기 비트 천이기(1505)로부터의 3Y에 상기 제2 선택기(1519)의 출력을 가산하여 출력한다.The bit shifter 1505 receives the quadrature component (Y) 1503 and outputs SY by bypassing the Y or by shifting 1 bit or 2 bits according to the value of the S factor indicating the hierarchical mode. Specifically, if S is 1, the Y is bypassed, if 2, 1 bit is shifted, and if 4, 2 bit is shifted. The third calculator 1507 adds and outputs the output of the second selector 1519 to 3Y from the bit shifter 1505.

상기 제1 계산기(1527)로부터의 상기 Z1은 제2 절대값 계산기(1529)로 입력된다. 상기 제2 절대값 계산기(1529)는 상기 Z1의 절대값 |Z1|을 계산하여 출력한다. 제2 계산기(1533)는 상기 |Z1|에, 성상도에서 신호점들간의 최소거리(2a)(1531) 를 감산하여 Z2(=|(|Y|-(S+1)a)|-2a)를 출력한다. 제8 선택기(1535)는 상기 제1 계산기(1527)로부터의 상기 Z1과 상기 제2 계산기(1533)로부터의 상기 Z2를 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 16QAM을 나타내는 "1"이면 상기 Z1을 선택하고, 상기 MS 모드신호가 64QAM을 나타내는 "2"이면 상기 Z2를 선택한다. 상기 MS 모드신호가 "0"인 경우는 돈 케어(don't care)이다. 그러면 상기 제8 선택기(1539)의 출력은 Z1 혹은 Z2가 된다.The Z 1 from the first calculator 1527 is input to a second absolute value calculator 1529. The second absolute value calculator (1529) is an absolute value of the Z 1 |, and outputs the calculation of | Z 1. The second calculator 1533 subtracts the minimum distances 2a and 1531 between the signal points in the constellation from the Z 1 | to Z 2 (= | (| Y |-(S + 1) a) | Output -2a) The eighth selector 1535 receives the Z 1 from the first calculator 1527 and the Z 2 from the second calculator 1533 and selects one of the inputs by the MS mode signal. Output Specifically, when the MS mode signal is "1" representing 16QAM, the Z 1 is selected. If the MS mode signal is "2" representing 64QAM, the Z 2 is selected. If the MS mode signal is "0", it is don't care. The output of the eighth selector 1539 is then Z 1 or Z 2 .

제3 곱셈기(1553)는 상기 제8 선택기(1535)로부터의 출력에 "-1"을 곱하여 -Z1 혹은 -Z2를 출력한다. 제3 최상위비트 추출기(1551)는 상기 Z2의 최상위비트를 추출하여 제4 선택기(1547) 및 제6 선택기(1523)를 위한 제3 선택신호로서 출력한다.The third multiplier 1553 multiplies the output from the eighth selector 1535 by "-1" to output -Z 1 or -Z 2 . The third most significant bit extractor 1551 extracts the most significant bit of Z 2 and outputs it as a third selection signal for the fourth selector 1547 and the sixth selector 1523.

상기 제3 선택기(1545)는 상기 제8 선택기(1535)의 출력과 상기 제3 곱셈기(1553)의 출력을 입력받으며, 상기 제2 최상위비트 추출기(1543)로부터의 제2 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제2 선택신호가 0이면 상기 제8 선택기(1535)의 출력을 선택하고, 상기 제2 선택신호가 1이면 상기 제3 곱셈기(1553)의 출력을 선택한다. 상기 제4 선택기(1547)는 상기 제3 선택기(1545)로부터의 출력과 "0"을 입력받으며, 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 제3 선택기(1545)의 출력을 선택하고, 상기 제3 선택신호가 1이면 상기 "0"을 선택한다. The third selector 1545 receives an output of the eighth selector 1535 and an output of the third multiplier 1553, and receives the input by a second selection signal from the second most significant bit extractor 1543. Select and print one of these. In detail, when the second selection signal is 0, the output of the eighth selector 1535 is selected. When the second selection signal is 1, the output of the third multiplier 1553 is selected. The fourth selector 1547 receives an output from the third selector 1545 and "0", selects one of the inputs by the third selection signal, and outputs the selected one. Specifically, when the third selection signal is 0, the output of the third selector 1545 is selected, and when the third selection signal is 1, the “0” is selected.

상기 제8 선택기(1535)로부터의 상기 Z1 혹은 상기 Z2는 제4 곱셈기(1555)로 입력된다. 상기 제4 곱셈기(1555)는 상기 제8 선택기(1535)의 출력에 "-1"을 곱하여 -Z1 혹은 -Z2를 출력한다. 상기 제5 선택기(1521)는 상기 제8 선택기(1535)로부터의 출력과 상기 제4 곱셈기(1555)로부터의 출력을 입력받으며, 상기 제1 최상위비트 추출기(1515)로부터의 제1 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제1 선택신호가 0이면 상기 제4 곱셈기(1555)의 출력을 선택하고, 상기 제2 선택신호가 1이면 상기 제8 선택기(1535)의 출력을 선택한다. 상기 제6 선택기(1523)는 상기 제5 선택기(1521)로부터의 출력과 "0"을 입력받으며, 상기 제3 최상위비트 추출기(1551)로부터의 상기 제3 선택신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로 상기 제3 선택신호가 0이면 상기 "0"을 선택하고, 상기 제3 선택신호가 1이면 상기 제5 선택기(1521)의 출력을 선택한다. The Z 1 or Z 2 from the eighth selector 1535 is input to a fourth multiplier 1555. The fourth multiplier 1555 multiplies the output of the eighth selector 1535 by "-1" to output -Z 1 or -Z 2 . The fifth selector 1521 receives an output from the eighth selector 1535 and an output from the fourth multiplier 1555, and receives a first select signal from the first most significant bit extractor 1515. One of the inputs is selected and output. In detail, when the first selection signal is 0, the output of the fourth multiplier 1555 is selected. When the second selection signal is 1, the output of the eighth selector 1535 is selected. The sixth selector 1523 receives an output from the fifth selector 1521 and "0", and receives one of the inputs by the third select signal from the third most significant bit extractor 1551. Select and print. In detail, when the third selection signal is 0, “0” is selected. When the third selection signal is 1, the output of the fifth selector 1521 is selected.

제5 계산기(1509)는 상기 제3 계산기(1507)로부터의 출력에 상기 제6 선택기(1523)로부터의 출력을 가산하여 출력한다. 제9 선택기(1511)는 상기 직교위상성분(Y)(1503)과 상기 제5 계산기(1509)의 출력을 입력받으며, 상기 MS 모드신호에 의해 상기 입력들 중 하나를 선택하여 출력한다. 구체적으로, 상기 MS 모드신호가 QPSK를 나타내는 "0"이면 상기 직교위상성분(Y)(1503)을 선택하고, 상기 MS 모드신 호가 16QAM을 나타내는 "1"이거나 64QAM을 나타내는 "2"이면 상기 제5 계산기(1509)의 출력을 선택한다. 한편, 제4 계산기(1549)는 상기 제1 계산기(1549)로부터의 상기 Z1에 상기 제4 선택기(1547)로부터의 출력을 가산하여 출력한다.The fifth calculator 1509 adds and outputs the output from the sixth selector 1523 to the output from the third calculator 1507. The ninth selector 1511 receives an output of the quadrature component (Y) 1503 and the fifth calculator 1509, selects one of the inputs by the MS mode signal, and outputs the selected one. Specifically, the quadrature phase component (Y) 1503 is selected if the MS mode signal is "0" representing QPSK, and if the MS mode signal is "1" representing 16QAM or "2" representing 64QAM, 5 Select the output of the calculator (1509). On the other hand, the fourth calculator 1549 adds and outputs the output from the fourth selector 1547 to the Z 1 from the first calculator 1549.

QPSK가 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 관련되는 두 번째 복조심볼의 연성값이 획득된다. When QPSK is used, the output 1513 of the ninth selector 1511 becomes the soft value of the first demodulation symbol related to the quadrature component. Similarly, the ductility value of the second demodulation symbol related to the in-phase component is obtained.

16QAM이 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 세 번째 복조 심볼의 연성값이 되고, 상기 제8 선택기(1535)의 출력(1559)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 대한 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.When 16QAM is used, the output 1513 of the ninth selector 1511 is a soft value of a third demodulation symbol related to the quadrature component, and the output 1559 of the eighth selector 1535 is quadrature It is the ductility value of the first demodulation symbol associated with the component. Similarly, the ductility values of the fourth and second demodulation symbols for in-phase components are obtained.

64QAM이 사용되는 경우, 상기 제9 선택기(1511)의 출력(1513)은 직교위상성분에 관련되는 다섯 번째 복조 심볼의 연성값이 되고, 상기 제4 계산기(1549)의 출력(1557)은 직교위상성분에 관련되는 세 번째 복조심볼의 연성값이 되며, 상기 제8 선택기(1535)의 출력(1559)은 직교위상성분에 관련되는 첫 번째 복조심볼의 연성값이 된다. 마찬가지로 동위상성분에 대한 여섯 번째, 네 번째 및 두 번째 복조심볼의 연성값들이 획득된다.When 64QAM is used, the output 1513 of the ninth selector 1511 becomes the soft value of the fifth demodulation symbol related to the quadrature component, and the output 1557 of the fourth calculator 1549 is quadrature. It is a soft value of the third demodulation symbol related to the component, and the output 1559 of the eighth selector 1535 is a soft value of the first demodulation symbol related to the quadrature component. Similarly, the ductility values of the sixth, fourth and second demodulation symbols for in-phase components are obtained.

상기한 도 13과 도 14는 앞서 나타낸 <표 15>, <표 16>과 <표 19>, <표 20>에 대한 연산을 블럭도 형태로 보여주고 있다. 도 13 및 도 14에서 보면 계층모드 인자 S는, α가 1a, 2a, 4a 인 경우에 대해 천이 연산과 덧셈 연산을 수행하도록 비트 천이기(1305, 1405)와 계산기(1321, 1425)를 제어한다. 수신신호는 동위상성분과 직교위상성분으로 이루어지므로, 도 13 및 도 14와 같은 2 개의 회로가 상기 수신신호의 동위상성분과 직교위상성분에 대해 연성값들을 결정함을 알 수 있다.13 and 14 illustrate the operations of Tables 15, 16, 19, and 20 described above in block diagram form. Referring to FIGS. 13 and 14, the hierarchical mode factor S controls the bit shifters 1305 and 1405 and the calculators 1321 and 1425 to perform the transition operation and the addition operation for the case where α is 1a, 2a, or 4a. . Since the received signal is composed of an in-phase component and a quadrature component, it can be seen that two circuits as shown in FIGS. 13 and 14 determine soft values for the in-phase component and the quadrature component of the received signal.

마찬가지로 도 15는 QPSK, 16QAM, 64QAM에서 모두 사용 가능한 심볼 복조기의 어느 한 위상성분에 대한 회로를 보여주고 있다. 변조방식 정보와 계층모드 정보가 입력되면, 그에 맞는 연성값들이 생성되어 출력된다. 도 15에서 가장 상위의 출력(1513)은 높은 우선도의 스트림(High priority stream)이고, 중간 이하의 출력들(1557, 1559)은 낮은 우선도의 스트림(Low priority stream)이다. 도 15의 세 출력들(1513, 1557, 1559)은 각각 정규화(normalization)를 거쳐서 사용되며, 여기에서는 정규화를 별도로 도시하지 않았다. Similarly, FIG. 15 shows a circuit for any one phase component of a symbol demodulator that can be used in QPSK, 16QAM, and 64QAM. When the modulation method information and the hierarchical mode information are input, soft values corresponding thereto are generated and output. In FIG. 15, the uppermost output 1513 is a high priority stream, and the lower and lower outputs 1557 and 1559 are a low priority stream. The three outputs 1513, 1557, 1559 of FIG. 15 are used via normalization, respectively, and are not shown separately here.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but is capable of various modifications within the scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by those equivalent to the scope of the claims.

이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.In the present invention operating as described in detail above, the effects obtained by the representative ones of the disclosed inventions will be briefly described as follows.

본 발명은, 효율적이고 복잡도가 낮은 연성값 역사상기를 설계할 수 있다. 또한 여러 가지 조건에 대해서 별도로 개별적인 회로를 필요로 하지 않고, 몇 가지 연산만을 추가함으로써 세 가지 변조방식과 각 변조방식에서서의 계층모드를 모두 구현할 수 있는 효과가 있다.Industrial Applicability The present invention can design an efficient, low complexity flexible phase inversion machine. In addition, it is possible to implement all three modulation schemes and the hierarchical mode in each modulation scheme by adding only a few operations without requiring separate circuits separately for various conditions.

Claims (13)

직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM(16-ary Quadrature Amplitude Modulation) 복조 장치에 있어서,16QAM (16-ary) for receiving k-th received signal R k composed of quadrature phase component Y k and in-phase component X k and determining coupling values for decoding of received signal R k (X k , Y k ) In Quadrature Amplitude Modulation demodulation device, 16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 제1연성값 결정부와,Of the four demodulation symbols, using the minimum distance (2a) between the signal points in the 16QAM constellation, the signal point closest to the origin in the 16QAM constellation, the distance (α) between each axis, and the quadrature component Y k . A first ductility value determining unit for determining ductility values Λ (S k , 2 ) and Λ (S k , 0 ) of two demodulation symbols related to the quadrature component Y k using the following equation; 상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 제2연성값 결정부를 포함하는 것을 특징으로 하는 복조 장치.By using the minimum distance 2a, the distance α, and the in-phase component X k , the coupling values Λ (S k) of two demodulation symbols related to the in-phase component X k among the four demodulation symbols 3 ) and a second softness value determining unit for determining Λ (S k , 1 )) by using the following equation.
Figure 112011052113413-pat00059
Figure 112011052113413-pat00059
Figure 112011052113413-pat00060
Figure 112011052113413-pat00060
Figure 112011052113413-pat00061
Figure 112011052113413-pat00061
Figure 112011052113413-pat00062
Figure 112011052113413-pat00062
Figure 112011052113413-pat00063
Figure 112011052113413-pat00063
Figure 112011052113413-pat00064
Figure 112011052113413-pat00064
여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).Here, "2a" is the minimum distance between signal points in the 16QAM constellation, and "S" represents a multiple of the a for the distance to each axis of the signal point closest to the origin in the 16QAM constellation ( α = Sa).
제 1 항에 있어서, 상기 제1 연성값 결정부는,The method of claim 1, wherein the first ductility value determination unit, 상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트, 혹은 2비트만큼 천이시키는 비트 천이기와,A bit shifter for shifting the quadrature component Y k by 0, 1, or 2 bits according to the value of S; 상기 직교위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Zk를 계산하고, 상기 Zk를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로서 출력하는 제1계산기와,The Z k is calculated with the minimum distances 2a and S between the quadrature component Y k and the signal points, and the Z k is output as the coupling value Λ (s k, 0 ) of the first demodulation symbol. A first calculator, 상기 제1 계산기로부터의 상기 Zk 및 상기 Zk의 반전 값을 입력받으며, 상기 직교위상성분 Yk의 최상위비트(MSB)에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,And a first selector for selecting and outputting one of said input in accordance with the Z k and an inverted value of the input receives the Z k, the most significant bit (MSB) of the quadrature-phase component Y k from the first calculator, 상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Zk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,A second selector which receives an output of the first selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z k ; 상기 제2 선택기의 출력과 상기 비트 천이기의 출력을 가산하여 세 번째 복조심볼의 연성값(Λ(sk,2))을 출력하는 제2 계산기를 포함하는 것을 특징으로 하는 복조 장치.And a second calculator for adding the output of the second selector and the output of the bit shifter to output a coupling value Λ (s k, 2 ) of a third demodulation symbol. 제 1 항에 있어서, 상기 제2 연성값 결정부는,The method of claim 1, wherein the second ductility value determination unit, 상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트, 혹은 2비트만큼 천이시키는 비트 천이기와,A bit shifter for shifting the in-phase component X k by 0, 1, or 2 bits according to the value of S; 상기 동위상성분 Xk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Z'k를 계산하고, 상기 Z'k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제1 계산기와,The in-phase component X k and the signal point of minimum distance 2a and the soft values (Λ (s k, 1) ) of the Z 'calculate k, and the Z' k to the second demodulated symbol has the S between the A first calculator to output, 상기 제1 계산기로부터의 상기 Zk 및 상기 Zk의 반전 값을 입력받으며, 상기 동위상성분 Xk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,And a first selector which receives the inverse of the input and the Z k Z k from the first calculator, and outputs the selected one of said input according to the MSB of the in-phase component X k, 상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'k 의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,And a second selector which receives the input and the output "0" value of the first selector, selecting and outputting one of said input according to the MSB of the Z 'k, 상기 제2 선택기의 출력과 상기 비트 천이기의 출력을 가산하여 네 번째 복조심볼의 연성값(Λ(sk,3))을 출력하는 제2 계산기를 포함하는 것을 특징으로 하는 복조 장치.And a second calculator for adding the output of the second selector and the output of the bit shifter to output a coupling value (Λ (s k, 3 )) of a fourth demodulation symbol. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력하고, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 16QAM(16-ary Quadrature Amplitude Modulation) 복조 방법에 있어서,The k-th received signal R k (X k , Y k ) consisting of quadrature component Y k and in-phase component X k is input, and the coupling values for decoding of the received signal R k (X k , Y k ) are input. In the 16-ary Quadrature Amplitude Modulation (16QAM) demodulation method to determine, 16QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 4개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,2), Λ(Sk,0))을 결정하는 과정과,Of the four demodulation symbols, using the minimum distance (2a) between the signal points in the 16QAM constellation, the signal point closest to the origin in the 16QAM constellation, the distance (α) between each axis, and the quadrature component Y k . Determining the coupling values (Λ (S k , 2 ), Λ (S k , 0 )) of two demodulation symbols related to the quadrature component Y k ; 상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 4개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 두 복조심볼들의 연성값들(Λ(Sk,3), Λ(Sk,1))을 결정하는 과정을 포함하는 것을 특징으로 하는 복조 방법.By using the minimum distance 2a, the distance α, and the in-phase component X k , the coupling values Λ (S k) of two demodulation symbols related to the in-phase component X k among the four demodulation symbols , 3 ), Λ (S k , 1 )).
Figure 112011052113413-pat00065
Figure 112011052113413-pat00065
Figure 112011052113413-pat00066
Figure 112011052113413-pat00066
Figure 112011052113413-pat00067
Figure 112011052113413-pat00067
Figure 112011052113413-pat00068
Figure 112011052113413-pat00068
Figure 112011052113413-pat00069
Figure 112011052113413-pat00069
Figure 112011052113413-pat00070
Figure 112011052113413-pat00070
여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).Here, "2a" is the minimum distance between signal points in the 16QAM constellation, and "S" represents a multiple of the a for the distance to each axis of the signal point closest to the origin in the 16QAM constellation ( α = Sa).
제 4 항에 있어서, 상기 직교위상성분 Yk에 관련된 연성값들을 결정하는 과정은,The method of claim 4, wherein the determining of the ductility values associated with the quadrature component Y k comprises: 상기 직교위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Zk를 계산하고, 상기 Zk를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로서 출력하는 과정과,The Z k is calculated with the minimum distances 2a and S between the quadrature component Y k and the signal points, and the Z k is output as the coupling value Λ (s k, 0 ) of the first demodulation symbol. Process, 상기 Zk의 최상위비트가 1인 경우 상기 변수 A를 0으로 결정하는 과정과,Determining the variable A to 0 when the most significant bit of Z k is 1; 상기 Zk의 최상위비트가 0이고 상기 Yk의 최상위비트가 1인 경우 상기 변수 A를 -1로 결정하는 과정과,Determining the variable A as -1 when the most significant bit of Z k is 0 and the most significant bit of Y k is 1; 상기 Zk의 최상위비트가 0이고 상기 Yk의 최상위비트가 0인 경우 상기 변수 A를 1로 결정하는 과정과,Determining the variable A as 1 when the most significant bit of Z k is 0 and the most significant bit of Y k is 0; 상기 Zk에 상기 변수 A를 곱하여 AZk를 계산하는 과정과,Calculating AZ k by multiplying Z k by the variable A; 상기 Yk에 상기 S의 값을 곱하여 SYk를 계산하는 과정과,Calculating SY k by multiplying the value of S by Y k ; 상기 SYk에 상기 AZk를 가산하여 세 번째 복조심볼의 연성값(Λ(sk,2))으로 결정하는 과정을 포함하는 것을 특징으로 하는 복조 방법.And adding the AZ k to the SY k to determine a ductility value Λ (s k, 2 ) of a third demodulation symbol. 제 4 항에 있어서, 상기 동위상성분 Xk에 관련된 연성값들을 결정하는 과정은,The method of claim 4, wherein the determining of ductility values related to the in-phase component X k comprises: 상기 동위상성분 Yk와 상기 신호점들 간의 최소거리 2a 및 상기 S를 가지고 상기 Z'k를 계산하고, 상기 Z'k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로서 출력하는 과정과,As the in-phase component Y k and the signal point of minimum distance 2a and have the S 'and calculates k, the Z' wherein Z soft value (Λ (s k, 1) ) of a second demodulated symbol a k between Printing process, 상기 Z'k의 최상위비트가 1인 경우 상기 변수 B를 0으로 결정하는 과정과,If the MSB of the Z 'k is 1, the determining of the variable B to zero and, 상기 Z'k의 최상위비트가 0이고 상기 Xk의 최상위비트가 1인 경우 상기 변수 B를 -1로 결정하는 과정과,If the Z 'k of the most significant bit is zero and the MSB of the X k is 1, the determining of the variable B to -1, and, 상기 Z'k의 최상위비트가 0이고 상기 Xk의 최상위비트가 0인 경우 상기 변수 B를 1로 결정하는 과정과,If the most significant bit of the Z 'k is zero and the MSB of the X k is zero, the determining of the variables B 1 and, 상기 Z'k에 상기 변수 B를 곱하여 BZk를 계산하는 과정과,Calculating the BZ k is multiplied by the variable B in the Z 'k and, 상기 Xk에 상기 S의 값을 곱하여 SXk를 계산하는 과정과,Calculating SX k by multiplying X k by the value of S; 상기 SXk에 상기 BZ'k를 가산하여 네 번째 복조심볼의 연성값(Λ(sk,3))으로 결정하는 과정을 포함하는 것을 특징으로 하는 복조 방법.Demodulating method of the SX k characterized in that it comprises the step of determining a soft value (Λ (s k, 3) ) of a fourth demodulated symbol by adding the BZ 'k. 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력받으며, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM(64-ary Quadrature Amplitude Modulation) 복조 장치에 있어서,A k-th received signal R k (X k , Y k ) consisting of quadrature component Y k and in-phase component X k is input, and the coupling values for decoding of the received signal R k (X k , Y k ) are received. In the 64-ary quadrature amplitude modulation (64QAM) demodulation device to determine, 64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 제1 연성값 결정부와,Of the six demodulation symbols, using the minimum distance (2a) between the signal points in the 64QAM constellation, the signal point closest to the origin in the 64QAM constellation, the distance (α) between each axis, and the quadrature component Y k . A first value for determining the coupling values (Λ (S k , 4 ), Λ (S k , 2 ), Λ (S k , 0 )) of the three demodulation symbols related to the quadrature component Y k using the following equation: Ductility determination unit, 상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 하는 복조 장치.By using the minimum distance 2a and the distance α and the in-phase component X k , the coupling values Λ (S k of three demodulation symbols related to the in-phase component X k among the six demodulation symbols , 5 ), Λ (S k , 3 ), Λ (S k , 1 )) and a second softness value determination unit for determining using the following equation.
Figure 112011052113413-pat00071
Figure 112011052113413-pat00071
Figure 112011052113413-pat00072
Figure 112011052113413-pat00072
Figure 112011052113413-pat00073
Figure 112011052113413-pat00073
Figure 112011052113413-pat00074
Figure 112011052113413-pat00074
Figure 112011052113413-pat00075
Figure 112011052113413-pat00075
Figure 112011052113413-pat00076
Figure 112011052113413-pat00076
Figure 112011052113413-pat00077
Figure 112011052113413-pat00077
Figure 112011052113413-pat00078
Figure 112011052113413-pat00078
여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).Here, "2a" is the minimum distance between signal points in the 16QAM constellation, and "S" represents a multiple of the a for the distance to each axis of the signal point closest to the origin in the 16QAM constellation ( α = Sa).
제 7 항에 있어서, 상기 제1 연성값 결정부는,The method of claim 7, wherein the first ductility value determination unit, 상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트 혹은 2비트만큼 천이시키는 비트 천이기와,A bit shifter for shifting the quadrature component Y k by 0 bits, 1 bit, or 2 bits according to the value of S; 상기 직교위상성분(Yk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z1k를 계산하는 제1 계산기와,A first calculator for calculating the Z 1k with the quadrature phase component Y k and the minimum distances 2a and S; 상기 제1 계산기로부터의 상기 Z1k와 상기 최소거리 2a를 가지고 상기 Z2k를 계산하고 상기 Z2k를 첫 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제2 계산기와,A second calculator for calculating Z 2k with the Z 1k and the minimum distance 2a from the first calculator and outputting the Z 2k as a coupling value Λ (s k, 1 ) of the first demodulation symbol; 상기 제1 계산기로부터의 상기 Z1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,A multiplier for multiplying Z 1k from the first calculator by 3 to output 3Z 1k ; 상기 곱셈기로부터의 상기 3Z1k와 상기 3Z1k의 반전 값을 입력받으며, 상기 직교위상성분(Yk)의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,A first selector receiving an inversion value of the 3Z 1k and the 3Z 1k from the multiplier and selecting and outputting one of the inputs according to the most significant bit of the quadrature component Y k ; 상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,A second selector which receives an output of the first selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 1k ; 상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,A third calculator for adding the output of the second selector to the output of the bit shifter; 상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,And the third selector to the second input receives the inverse of the Z and the Z 2k 2k from the second converter, and outputs the selected one of said input according to the MSB of the Z 1k, 상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,A fourth selector which receives an output of the third selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 2k ; 상기 제1 계산기로부터의 상기 Z1k에 상기 제4 선택기의 출력을 가산하여 세 번째 심볼의 연성값(Λ(sk,2))으로서 출력하는 제4 계산기와,A fourth calculator for adding the output of the fourth selector to Z 1k from the first calculator and outputting the output of the fourth selector as a coupling value Λ (s k, 2 ) of a third symbol; 상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 Yk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,And a fifth selector for selecting and outputting one of said input according to the second input receives the inverse of the Z and the Z 2k 2k from the second calculator, MSB of the Y k, 상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,A sixth selector which receives an output of the fifth selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 2k ; 상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 다섯 번째 심볼의 연성값(Λ(sk,4))으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 복조 장치.And a fifth calculator for adding the output of the sixth selector to the output of the third calculator and outputting the fifth calculator as a coupling value Λ (s k, 4 ) of the fifth symbol. 제 7 항에 있어서, 상기 제2 연성값 결정부는,The method of claim 7, wherein the second ductility value determination unit, 상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트 혹은 2비트만큼 천이시키는 비트 천이기와,A bit shifter for shifting the in-phase component X k by 0 bits, 1 bit, or 2 bits according to the value of S; 상기 동위상성분(Xk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z'1k를 계산하는 제1 계산기와,A first calculator for calculating the Z ' 1k with the in-phase component (X k ), the minimum distances 2a, and S; 상기 제1 계산기로부터의 상기 Z'1k와 상기 최소거리 2a를 가지고 상기 Z'2k를 계산하고 상기 Z'2k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 제2 계산기와,2 for calculating a wherein Z has the 1k and the minimum distance 2a, 2k wherein Z from the first converter, and outputting the Z '2k in two soft value (Λ (s k, 1) ) of a second demodulated symbol With calculator, 상기 제1 계산기로부터의 상기 Z'1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,A multiplier for outputting 3Z 1k by multiplying Z ' 1k from the first calculator by 3; 상기 곱셈기로부터의 상기 3Z1k와 상기 3Z1k의 반전 값을 입력받으며, 상기 동위상성분(Xk)의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,A first selector receiving an inverted value of the 3Z 1k and the 3Z 1k from the multiplier and selecting and outputting one of the inputs according to the most significant bit of the in-phase component (X k ); 상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,A second selector which receives an output of the first selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z '1k; 상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,A third calculator for adding the output of the second selector to the output of the bit shifter; 상기 제2 계산기로부터의 상기 Z'2k와 상기 Z'2k의 반전 값을 입력받으며, 상기 Z'1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,And the third selector to the second input receives the inverse of Z '2k and the Z' 2k from the second converter, and outputs the selected one of said input according to the MSB of the Z '1k, 상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,A fourth selector which receives an output of the third selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z '2k; 상기 제1 계산기로부터의 상기 Z'1k에 상기 제4 선택기의 출력을 가산하여 네 번째 심볼의 연성값(Λ(sk,3))으로서 출력하는 제4 계산기와,A fourth calculator for adding the output of the fourth selector to the Z ' 1k from the first calculator and outputting the output of the fourth selector as a coupling value Λ (s k, 3 ) of a fourth symbol; 상기 제2 계산기로부터의 상기 Z'2k와 상기 Z'2k의 반전 값을 입력받으며, 상기 Xk의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,And the fifth selector to the second input receives the inverse of Z '2k and the Z' 2k from the second converter, and outputs the selected one of said input according to the MSB of the X k, 상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z'2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,A sixth selector which receives an output of the fifth selector and a value of "0", selects one of the inputs according to the most significant bit of Z ' 2k , and outputs the selected one; 상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 여섯 번째 심볼의 연성값(Λ(sk,5))으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 복조 장치.And a fifth calculator for adding the output of the sixth selector to the output of the third calculator and outputting the result of the sixth symbol as a coupling value (Λ (s k, 5 )). 직교위상성분 Yk와 동위상성분 Xk로 구성되는 k번째 수신신호 Rk(Xk, Yk)를 입력하고, 상기 수신신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 결정하는 64QAM(64-ary Quadrature Amplitude Modulation) 복조 방법에 있어서,The k-th received signal R k (X k , Y k ) consisting of quadrature component Y k and in-phase component X k is input, and the coupling values for decoding of the received signal R k (X k , Y k ) are input. In the 64-ary quadrature amplitude modulation (64QAM) demodulation method to determine, 64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α) 및 상기 직교위상성분 Yk를 이용하여, 6개의 복조심볼들 중 상기 직교위상성분 Yk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,4), Λ(Sk,2), Λ(Sk,0))을 하기 수학식을 이용해 결정하는 과정과,Of the six demodulation symbols, using the minimum distance (2a) between the signal points in the 64QAM constellation, the signal point closest to the origin in the 64QAM constellation, the distance (α) between each axis, and the quadrature component Y k . Determining the coupling values (Λ (S k , 4 ), Λ (S k , 2 ), Λ (S k , 0 )) of the three demodulation symbols related to the quadrature component Y k using the following equation; , 상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 이용하여, 상기 6개의 복조심볼들 중 상기 동위상성분 Xk에 관련된 세 복조심볼들의 연성값들(Λ(Sk,5), Λ(Sk,3), Λ(Sk,1))을 하기 수학식을 이용해 결정하는 과정을 포함하는 것을 특징으로 하는 복조 방법.By using the minimum distance 2a and the distance α and the in-phase component X k , the coupling values Λ (S k of three demodulation symbols related to the in-phase component X k among the six demodulation symbols , 5 ), Λ (S k , 3 ), Λ (S k , 1 )) using the following equation.
Figure 112011052113413-pat00079
Figure 112011052113413-pat00079
Figure 112011052113413-pat00080
Figure 112011052113413-pat00080
Figure 112011052113413-pat00081
Figure 112011052113413-pat00081
Figure 112011052113413-pat00082
Figure 112011052113413-pat00082
Figure 112011052113413-pat00083
Figure 112011052113413-pat00083
Figure 112011052113413-pat00084
Figure 112011052113413-pat00084
Figure 112011052113413-pat00085
Figure 112011052113413-pat00085
Figure 112011052113413-pat00086
Figure 112011052113413-pat00086
여기서, 상기 "2a"는 16QAM 성상도에서 신호점들 간의 최소거리이며, 상기 "S"는 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수를 나타냄(α=Sa).Here, "2a" is the minimum distance between signal points in the 16QAM constellation, and "S" represents a multiple of the a for the distance to each axis of the signal point closest to the origin in the 16QAM constellation ( α = Sa).
제 10 항에 있어서, 상기 직교위상성분 Yk에 관련된 연성값들을 결정하는 과정은,The method of claim 10, wherein the determining of the ductility values associated with the quadrature component Y k comprises: 상기 S의 값에 따라 상기 직교위상성분 Yk를 0비트, 1비트 혹은 2비트만큼 천이시키는 과정과,Translating the quadrature component Y k by 0 bits, 1 bit, or 2 bits according to the value of S; 상기 직교위상신호(Yk)와 상기 최소거리 2a 및 상기 S를 가지고 상기 Z1k를 계산하는 과정과,Calculating Z 1k with the quadrature signal Y k and the minimum distances 2a and S; 상기 Z1k와 상기 최소거리 2a를 가지고 상기 Z2k를 계산하고 상기 Z2k를 첫 번째 복조심볼의 연성값(Λ(sk,0))으로 출력하는 과정과,Calculating the Z 2k with the Z 1k and the minimum distance 2a and outputting the Z 2k as a coupling value Λ (s k, 0 ) of the first demodulation symbol; 상기 Z1k에 3을 곱하여 3Z1k를 출력하는 과정과,Outputting 3Z 1k by multiplying Z 1k by 3; 상기 직교위상성분(Yk)의 최상위비트에 따라 상기 3Z1k와 상기 3Z1k의 반전 값 중 하나를 선택하여 제1 디지털 값으로서 출력하는 과정과,Selecting one of the inversion values of the 3Z 1k and the 3Z 1k according to the most significant bit of the quadrature component Y k and outputting the first digital value as a first digital value; 상기 Z1k의 최상위비트에 따라, 상기 직교위상성분(Yk)의 최상위비트에 따라 선택된 신호와 "0" 값 중 하나를 선택하여 제2 디지털 값으로서 출력하는 과정과,Selecting one of a signal selected according to the most significant bit of the quadrature component Y k and a value of "0" according to the most significant bit of Z 1k and outputting it as a second digital value; 상기 비트 천이된 직교위상성분에, 상기 Z1k의 최상위비트에 따라 선택된 상기 제2 디지털 값을 가산하여 중간 값을 출력하는 과정과,Outputting an intermediate value by adding the second digital value selected according to the most significant bit of Z 1k to the bit shifted quadrature component; 상기 Z1k의 최상위비트에 따라 상기 Z2k와 상기 Z2k의 반전 값 중 하나를 선택하여 제3 디지털 값으로서 출력하는 과정과,The process of the output as a third digital value by selecting one of the inverse of the Z and the Z 2k 2k according to the MSB of the Z 1k and, 상기 Z2k의 최상위비트에 따라 상기 제3 디지털 값과 "0" 값 중 하나를 선택하여 제4 디지털 값으로서 출력하는 과정과,Selecting one of the third digital value and the “0” value according to the most significant bit of Z 2k and outputting the fourth digital value as a fourth digital value; 상기 Z1k에 상기 제4 디지털 값을 가산하여 세 번째 심볼의 연성값(Λ(sk,2))으로서 출력하는 과정과,Adding the fourth digital value to the Z 1k and outputting the combined value Λ (s k, 2 ) of a third symbol; 상기 Yk의 최상위비트에 따라 상기 Z2k와 상기 Z2k의 반전 값 중 하나를 선택하여 제5 디지털 값으로서 출력하는 과정과,The process of the output as a fifth digital value by selecting one of the inverse of the Z and the Z 2k 2k according to the MSB of the Y k and, 상기 Z2k의 최상위비트에 따라 상기 제5 디지털 값과 "0" 값 중 하나를 선택하여 제6 디지털 값으로서 출력하는 과정과,Selecting one of the fifth digital value and the zero value according to the most significant bit of Z 2k and outputting the sixth digital value as a sixth digital value; 상기 중간 값에 상기 제6 디지털 값을 가산하여 다섯 번째 심볼의 연성값(Λ(sk,4))으로서 출력하는 과정을 포함함을 특징으로 하는 복조 방법.And adding the sixth digital value to the intermediate value and outputting the result as a soft value (Λ (s k, 4 )) of a fifth symbol. 제 10 항에 있어서, 상기 동위상성분 Xk에 관련된 연성값들을 결정하는 과정은,The method of claim 10, wherein the determining of ductility values related to the in-phase component X k comprises: 상기 S의 값에 따라 상기 동위상성분 Xk를 0비트, 1비트 혹은 2비트만큼 천이시키는 과정과,Translating the in-phase component X k by 0 bits, 1 bit, or 2 bits according to the value of S; 상기 동위상성분(Xk)과 상기 최소거리 2a 및 상기 S를 가지고 상기 Z'1k를 계산하는 과정과,Calculating Z ′ 1k using the in-phase component (X k ), the minimum distance 2a, and S; 상기 Z'1k와 상기 최소거리 2a를 가지고 상기 Z'2k를 계산하고 상기 Z'2k를 두 번째 복조심볼의 연성값(Λ(sk,1))으로 출력하는 과정과,Calculating the Z ' 2k using the Z' 1k and the minimum distance 2a and outputting the Z ' 2k as a coupling value Λ (s k, 1 ) of a second demodulation symbol; 상기 Z'1k에 3을 곱하여 3Z'1k를 출력하는 과정과,Outputting 3Z ' 1k by multiplying Z' 1k by 3; 상기 동위상성분(Xk)의 최상위비트에 따라 상기 3Z'1k와 상기 3Z'1k의 반전 값 중 하나를 선택하여 제1 디지털 값으로서 출력하는 과정과,Selecting one of the inverted values of the 3Z ' 1k and the 3Z' 1k according to the most significant bit of the in-phase component (X k ) and outputting the first digital value as the first digital value; 상기 Z'1k의 최상위비트에 따라, 상기 동위상성분(Xk)의 최상위비트에 따라 선택된 신호와 "0" 값 중 하나를 선택하여 제2 디지털 값으로서 출력하는 과정과,Selecting one of a signal selected according to the most significant bit of the in-phase component (X k ) and a value of "0" according to the most significant bit of Z ' 1k and outputting it as a second digital value; 상기 비트 천이된 직교위상성분에, 상기 Z'1k의 최상위비트에 따라 선택된 상기 제2 디지털 값을 가산하여 중간 값을 출력하는 과정과,Adding the second digital value selected according to the most significant bit of Z ' 1k to the bit shifted quadrature component and outputting an intermediate value; 상기 Z'1k의 최상위비트에 따라 상기 Z'2k와 상기 Z'2k의 반전 값 중 하나를 선택하여 제3 디지털 값으로서 출력하는 과정과,The process of the output as a third digital value by selecting one of the 2k and the Z 'inverse of 2k' wherein Z in accordance with the most significant bit of 1k 'wherein Z and, 상기 Z'2k의 최상위비트에 따라 상기 제3 디지털 값과 "0" 값 중 하나를 선택하여 제4 디지털 값으로서 출력하는 과정과,Selecting one of the third digital value and the “0” value according to the most significant bit of Z ′ 2k and outputting the fourth digital value as a fourth digital value; 상기 Z'1k에 상기 제4 디지털 값을 가산하여 네 번째 심볼의 연성값(Λ(sk,3))으로서 출력하는 과정과,Adding the fourth digital value to the Z ′ 1k and outputting the fourth digital value as a coupling value Λ (s k, 3 ) of a fourth symbol; 상기 Xk의 최상위비트에 따라 상기 Z'2k와 상기 Z'2k의 반전 값 중 하나를 선택하여 제5 디지털 값으로서 출력하는 과정과,The process of the output as a fifth digital value by selecting one of the Z '2k and the Z' inverse of 2k according to the MSB of the X k and, 상기 Z'2k의 최상위비트에 따라 상기 제5 디지털 값과 "0" 값 중 하나를 선택하여 제6 디지털 값으로서 출력하는 과정과,Selecting one of the fifth digital value and the “0” value according to the most significant bit of Z ′ 2k and outputting the sixth digital value as a sixth digital value; 상기 중간 값에 상기 제6 디지털 값을 가산하여 여섯 번째 심볼의 연성값(Λ(sk,5))으로서 출력하는 과정을 포함함을 특징으로 하는 복조 방법.And adding the sixth digital value to the intermediate value and outputting the sixth symbol as a coupling value (Λ (s k, 5 )) of the sixth symbol. k번째 직교위상성분 Yk와 동위상성분 Xk로 구성되는 입력신호 Rk(Xk, Yk)를 입력하고, 상기 입력신호 Rk(Xk, Yk)의 복호를 위한 연성값들을 발생하는 QPSK(Quadrature Phase Shift Keying), 16QAM(16-ary Quadrature Amplitude Modulation)과 64QAM의 통합된 복조 장치에 있어서,An input signal R k (X k , Y k ) consisting of a kth quadrature component Y k and an in-phase component X k is input, and soft values for decoding of the input signal R k (X k , Y k ) are obtained. In an integrated demodulator of quadrature phase shift keying (QPSK), 16-ary quadrature amplitude modulation (16QAM) and 64QAM, 16QAM 및 64QAM 성상도에서 신호점들 간 최소거리(2a)와 상기 16QAM 및 64QAM 성상도에서 원점에 가장 가까운 신호점과 각 축 간 거리(α=Sa) 및 상기 직교위상성분 Yk를 입력받으며, 복조심볼들 중 상기 직교위상성분 Yk에 관련된 복조심볼들의 연성값들을 결정하는 제1 연성값 결정부와,Receiving the minimum distance (2a) between signal points in 16QAM and 64QAM constellations, the signal point closest to the origin in the 16QAM and 64QAM constellations, the distance between each axis (α = Sa), and the quadrature component Y k , A first softness value determination unit for determining softness values of demodulation symbols related to the quadrature component Y k among demodulation symbols; 상기 최소거리(2a)와 상기 거리(α) 및 상기 동위상성분 Xk를 입력받으며, 상기 복조심볼들 중 상기 동위상성분 Xk에 관련된 복조심볼들의 연성값들을 결정하는 제2 연성값 결정부를 포함하는 것을 특징으로 하며,A second softness value determination unit configured to receive the minimum distance 2a, the distance α, and the in-phase component X k and determine the soft values of demodulation symbols related to the in-phase component X k among the demodulation symbols; Characterized by including 여기서 상기 제1 연성값 결정부 혹은 상기 제2 연성값 결정부는,Here, the first soft value determining unit or the second soft value determining unit, 상기 16QAM 성상도에서 원점에 가장 가까운 신호점의 각 축에 대한 거리의 상기 a에 대한 배수인 S의 값에 따라, 상기 직교위상성분 Yk 혹은 상기 동위상성분 Xk인 입력 신호성분을 0비트, 1비트 혹은 2비트만큼 천이시키는 비트 천이기와,0 bits of the input signal component that is the quadrature component Y k or the in-phase component X k according to the value of S that is a multiple of the distance of each axis of the signal point closest to the origin in the 16QAM constellation. A bit shifter that shifts by one or two bits, 상기 입력 신호성분의 절대값에 (S+1)a를 감산하여 Z1k를 계산하는 제1 계산기와,A first calculator for calculating Z 1k by subtracting (S + 1) a from the absolute value of the input signal component; 상기 제1 계산기로부터의 상기 Z1k에 3을 곱하여 3Z1k를 출력하는 곱셈기와,A multiplier for multiplying Z 1k from the first calculator by 3 to output 3Z 1k ; QPSK, 16QAM, 64QAM 중 하나를 나타내는 변조모드 신호 MS에 따라 상기 Z1k와 상기 3Z1k 중 하나를 선택하여 출력하는 제7 선택기와,A seventh selector for selecting and outputting one of the Z 1k and the 3Z 1k according to a modulation mode signal MS representing one of QPSK, 16QAM, and 64QAM; 상기 제7 선택기의 출력과 상기 제7 선택기의 출력의 반전 값을 입력받으며, 상기 입력 신호성분의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제1 선택기와,A first selector configured to receive an inverted value of an output of the seventh selector and an output of the seventh selector, and select one of the inputs according to the most significant bit of the input signal component and output the selected one; 상기 제1 선택기의 출력과 "0" 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제2 선택기와,A second selector which receives an output of the first selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 1k ; 상기 비트 천이기의 출력에 상기 제2 선택기의 출력을 가산하는 제3 계산기와,A third calculator for adding the output of the second selector to the output of the bit shifter; 상기 제1 계산기로부터의 상기 Z1k의 절대값에 2a를 감산하여 Z2k를 계산하는 제2 계산기와,A second calculator that calculates Z 2k by subtracting 2a from the absolute value of Z 1k from the first calculator; 상기 제1 계산기로부터의 상기 Z1k와 상기 제2 계산기로부터의 상기 Z2k를 입력받으며, 상기 변조모드 신호에 따라 상기 입력들 중 하나를 선택하여 상기 입력 신호성분에 관련된 두 번째 복조심볼의 연성 값으로 출력하는 제8 선택기와,A soft value of a second demodulation symbol associated with the input signal component by receiving one of the inputs Z 1k from the first calculator and the Z 2k from the second calculator and selecting one of the inputs according to the modulation mode signal An eighth selector for outputting 상기 제8 선택기의 출력과 상기 제8 선택기의 출력의 반전 값을 입력받으며, 상기 Z1k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제3 선택기와,A third selector configured to receive an inverted value of an output of the eighth selector and an output of the eighth selector, and select one of the inputs according to the most significant bit of Z 1k and output the selected one; 상기 제3 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제4 선택기와,A fourth selector which receives an output of the third selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 2k ; 상기 제1 계산기로부터의 상기 Z1k에 상기 제4 선택기의 출력을 가산하여 상기 입력 신호성분에 관련된 세 번째 심볼의 연성값으로서 출력하는 제4 계산기와,A fourth calculator for adding the output of the fourth selector to the Z 1k from the first calculator and outputting it as a soft value of a third symbol related to the input signal component; 상기 제2 계산기로부터의 상기 Z2k와 상기 Z2k의 반전 값을 입력받으며, 상기 입력 신호성분의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제5 선택기와,And a fifth selector for selecting and outputting one of said input in accordance with the first input receives the inverse of the Z and the Z 2k 2k from the second converter, the MSB of the input signal components, 상기 제5 선택기의 출력과 "0" 값을 입력받으며, 상기 Z2k의 최상위비트에 따라 상기 입력들 중 하나를 선택하여 출력하는 제6 선택기와,A sixth selector which receives an output of the fifth selector and a value of "0", selects and outputs one of the inputs according to the most significant bit of Z 2k ; 상기 제3 계산기의 출력에 상기 제6 선택기의 출력을 가산하여 출력하는 제5 계산기와,A fifth calculator for adding the output of the sixth selector to the output of the third calculator and outputting the output; 상기 입력 신호성분과 상기 제5 계산기의 출력을 입력받으며, 상기 변조모드 신호에 따라 상기 입력들 중 하나를 선택하여 상기 입력 신호성분에 관련된 첫 번째 복조심볼의 연성값으로서 출력하는 제5 계산기를 포함함을 특징으로 하는 복조 장치.A fifth calculator configured to receive the input signal component and the output of the fifth calculator and to select one of the inputs according to the modulation mode signal and output the first demodulation symbol related to the input signal component as a coupling value of the first demodulation symbol; Demodulation device characterized in that.
KR1020050037302A 2005-05-03 2005-05-03 Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system KR101093946B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050037302A KR101093946B1 (en) 2005-05-03 2005-05-03 Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050037302A KR101093946B1 (en) 2005-05-03 2005-05-03 Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system

Publications (2)

Publication Number Publication Date
KR20060115033A KR20060115033A (en) 2006-11-08
KR101093946B1 true KR101093946B1 (en) 2011-12-13

Family

ID=37652565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050037302A KR101093946B1 (en) 2005-05-03 2005-05-03 Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system

Country Status (1)

Country Link
KR (1) KR101093946B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101628986B1 (en) * 2015-01-12 2016-06-10 강릉원주대학교산학협력단 Apparatus and method for transfering signal, apparatus and method for receiving signal
US9813191B2 (en) 2014-02-05 2017-11-07 Samsung Electronics Co., Ltd. Transmitting apparatus and modulation method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781640B1 (en) * 2005-12-29 2007-12-05 고려대학교 산학협력단 Method for multi-layered constellation modulation obtaining diversity gain and Apparatus thereof
US7586991B2 (en) * 2006-03-16 2009-09-08 Posdata Co., Ltd. Method and apparatus for calculating likelihood metric of a received signal in a digital communication system
KR100854635B1 (en) * 2006-12-12 2008-08-27 포스데이타 주식회사 Apparatus and method for computing soft decision input metric, and apparatus and method for demodulating received symbol
KR101127968B1 (en) * 2008-12-11 2012-04-12 한국전자통신연구원 Apparatus for channel distortion compensation
KR101483568B1 (en) * 2013-07-16 2015-01-16 한국항공대학교산학협력단 Low-complexity Cost Function Calculation for Multiple-input Multiple-output systems
US10193736B2 (en) * 2015-04-14 2019-01-29 Sony Corporation Coding and modulation apparatus using non-uniform constellation and different PHY modes
KR101938334B1 (en) * 2017-10-30 2019-04-11 서울과학기술대학교 산학협력단 Stereoscopic 3 dimension video broadcasting apparatus and method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813191B2 (en) 2014-02-05 2017-11-07 Samsung Electronics Co., Ltd. Transmitting apparatus and modulation method thereof
US10862623B2 (en) 2014-02-05 2020-12-08 Samsung Electronics Co., Ltd. Transmitting apparatus and modulation method thereof
US11424858B2 (en) 2014-02-05 2022-08-23 Samsung Electronics Co., Ltd. Transmitting apparatus and modulation method thereof
US11777643B2 (en) 2014-02-05 2023-10-03 Samsung Electronics Co., Ltd. Transmitting apparatus and modulation method thereof
KR101628986B1 (en) * 2015-01-12 2016-06-10 강릉원주대학교산학협력단 Apparatus and method for transfering signal, apparatus and method for receiving signal
US9602326B2 (en) 2015-01-12 2017-03-21 Gangneung-Wonju National University Indsutry Academy Cooperation Group Apparatus and method for transmitting signal, apparatus and method for receiving signal

Also Published As

Publication number Publication date
KR20060115033A (en) 2006-11-08

Similar Documents

Publication Publication Date Title
KR101093946B1 (en) Apparatus and method of soft metric mapping inputted to channel decoder in hierarchical modulation system
US7486736B2 (en) Apparatus and method for direct measurement of channel state for coded orthogonal frequency division multiplexing receiver
KR100800885B1 (en) Demodulation apparatus and method for communication using multi level modulation
EP2134051A1 (en) An adaptive QAM transmission scheme for improving performance on an AWGN channel
KR100951029B1 (en) Multiresolution modulation using variable euclidean distance ratio and blind receiver
US7555080B2 (en) Digital broadcasting receiving system and equalizing method thereof
KR100450949B1 (en) Soft decision value calculating apparatus and method of channel decoder in data communication system
WO2006025676A1 (en) Method and apparatus for calculating log-likelihood ratio for decoding in a receiver for a mobile communication system
US7016298B2 (en) Signal transmission/reception system of orthogonal frequency division multiplexing
AU2002321932A1 (en) Demodulation apparatus and method in a communication system employing 16-ary QAM
EP3185499A1 (en) Receiver including a circular or square limiter for through active constellation extension papr reduced transmitted signal
JP2007081862A (en) Demodulator and demodulation method
CA2984076A1 (en) Selecting angular active constellation extension for non-square constellations and extension along x or y axis for square constellations
WO2012027303A2 (en) Channel-adaptive likelihood determination
EP1783977A1 (en) Apparatus for independently extracting streams from hierarchically-modulated signal and method thereof
KR20100058595A (en) A self-adaptive frequency interpolar for use in a multi-carrier receiver
CN113595953A (en) Transmitting apparatus
KR100800882B1 (en) Demodulation apparatus and method in a communication system employing 8-ary psk modulation
EP2166722A1 (en) A hierarchical quadrature (QAM) transmission scheme
US20050111600A1 (en) Orthogonal frequency division multiplexing (OFDM) receiver, OFDM receiving circuit and OFDM diversity reception method
JP2002217861A (en) Digital signal receiver
JP2004104188A (en) Soft decision decoder and soft decision decoding method
EP2686994B1 (en) Signal processing method
KR100848057B1 (en) System and method of adaptive soft decision feedback differential detection combined mrc diversity
US7720165B2 (en) Demapper applied to quadrature amplitude modulation trellis coded modulation decoder and related method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 4

Payment date: 20141127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee