KR101091243B1 - Printed circuit board making method - Google Patents

Printed circuit board making method Download PDF

Info

Publication number
KR101091243B1
KR101091243B1 KR1020050033654A KR20050033654A KR101091243B1 KR 101091243 B1 KR101091243 B1 KR 101091243B1 KR 1020050033654 A KR1020050033654 A KR 1020050033654A KR 20050033654 A KR20050033654 A KR 20050033654A KR 101091243 B1 KR101091243 B1 KR 101091243B1
Authority
KR
South Korea
Prior art keywords
wire bonding
circuit board
printed circuit
bonding pad
pad
Prior art date
Application number
KR1020050033654A
Other languages
Korean (ko)
Other versions
KR20060111197A (en
Inventor
이성규
남상혁
명복식
박세훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050033654A priority Critical patent/KR101091243B1/en
Publication of KR20060111197A publication Critical patent/KR20060111197A/en
Application granted granted Critical
Publication of KR101091243B1 publication Critical patent/KR101091243B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B13/00—Doors, gates, or other apparatus controlling access to, or exit from, cages or lift well landings
    • B66B13/24—Safety devices in passenger lifts, not otherwise provided for, for preventing trapping of passengers
    • B66B13/28—Safety devices in passenger lifts, not otherwise provided for, for preventing trapping of passengers between car or cage and wells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66B—ELEVATORS; ESCALATORS OR MOVING WALKWAYS
    • B66B9/00—Kinds or types of lifts in, or associated with, buildings or other structures
    • B66B9/16—Mobile or transportable lifts specially adapted to be shifted from one part of a building or other structure to another part or to another building or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Transportation (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 적어도 와이어본딩패드(24)와 볼패드(26)가 인쇄회로기판(20)의 표면으로 노출되게 형성하는 단계와; 상기 와이어본딩패드(24)와 볼패드(26) 상에 무전해 도금층(30)을 형성하는 단계와; 상기 와이어본딩패드(24)와 볼패드(26)를 포함하는 인쇄회로기판(20)의 표면에 도전성 코팅층(32)을 형성하는 단계와; 상기 와이어본딩패드(24)가 형성된 영역을 제외한 도전성 코팅층(32)을 마스크(34)로 차폐한 상태에서 일부 제거하여 와이어본딩패드(24)가 노출되게 하는 단계와; 상기 와어본딩패드(24) 상에 상기 도전성 코팅층(32)을 통해 전원을 공급하여 도금을 수행하는 단계와; 상기 마스크(34)와 도전성 코팅층(32)을 제거하는 단계를; 포함하여 구성된다. 본 발명은 상기 와이어본딩패드(24)의 사이에 해당되는 영역을 라우팅이나 펀칭으로 선택적으로 제거하는 단계를 더 포함하여 구성된다. 이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판의 제조과정에서 전해도금을 위한 전원공급을 자신의 회로패턴을 이용하므로 재료소비를 최소화할 수 있고, 회로패턴이 절단면에 노출되지 않으므로 불량발생이 최소화되는 이점이 있다.The present invention relates to a method of manufacturing a printed circuit board. The present invention provides a method of forming a wire bonding pad 24 and a ball pad 26 to expose the surface of a printed circuit board 20; Forming an electroless plating layer (30) on the wire bonding pad (24) and the ball pad (26); Forming a conductive coating layer (32) on the surface of the printed circuit board (20) including the wire bonding pad (24) and the ball pad (26); Removing a portion of the conductive coating layer 32 except for the region where the wire bonding pad 24 is formed by shielding the mask 34 with the mask 34 to expose the wire bonding pad 24; Supplying power to the wire bonding pads 24 through the conductive coating layer 32 to perform plating; Removing the mask 34 and the conductive coating layer 32; . The present invention further comprises the step of selectively removing the area between the wire bonding pads 24 by routing or punching. According to the present invention having such a configuration, the power supply for electroplating in the manufacturing process of the printed circuit board using its own circuit pattern can minimize the material consumption, the circuit pattern is not exposed to the cutting surface to minimize the occurrence of defects There is an advantage.

인쇄회로기판, 절단, 라우팅, 펀칭 Printed Circuit Boards, Cutting, Routing, Punching

Description

인쇄회로기판의 제조방법{Printed circuit board making method}Printed circuit board making method

도 1은 종래 기술에 의한 인쇄회로기판의 제조방법을 설명하기 위한 평면도.1 is a plan view for explaining a method of manufacturing a printed circuit board according to the prior art.

도 2는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만들어진 반도체패키지의 구성을 보인 단면도.Figure 2 is a cross-sectional view showing the configuration of a semiconductor package made using a printed circuit board manufactured by a manufacturing method according to the prior art.

도 3a에서 도 3i는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 이용하여 인쇄회로기판을 제조하는 공정을 순차적으로 보인 단면도.3A to 3I are cross-sectional views sequentially illustrating a process of manufacturing a printed circuit board using a preferred embodiment of the method of manufacturing a printed circuit board according to the present invention.

도 4a에서 도 4i는 본 발명 실시예로 인쇄회로기판을 제조하는 공정을 순차적으로 보인 평면도.4A to 4I are plan views sequentially illustrating a process of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 인쇄회로기판 22: 절연층20: printed circuit board 22: insulating layer

24: 와이어본딩패드 26: 볼패드24: wire bonding pad 26: ball pad

27: 회로패턴 28: 포토솔더레지스트27: circuit pattern 28: photosolder resist

30: 금도금층 32: 코팅층30: gold plated layer 32: coating layer

34: 마스크층 36: 금도금층34: mask layer 36: gold plating layer

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 제조공정중 라우팅이나 펀칭공정을 사용하는 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a method of manufacturing a printed circuit board using a routing or punching process during the manufacturing process of the printed circuit board.

도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법을 설명하기 위한 평면도가 도시되어 있고, 도 2에는 종래 기술에 의한 제조방법으로 제조된 인쇄회로기판을 사용하여 만들어진 반도체패키지의 구성을 보인 단면도가 도시되어 있다.1 is a plan view illustrating a method of manufacturing a printed circuit board according to the prior art, and FIG. 2 is a cross-sectional view showing the configuration of a semiconductor package made using a printed circuit board manufactured by the conventional method. Is shown.

이들 도면에 도시된 바에 따르면, 인쇄회로기판(1)의 표면에는 와이어본딩패드(3)와 볼패드(5) 등이 노출되게 형성된다. 상기 와이어본딩패드(3)는 도 2에 도시된 바와 같이, 반도체칩(15)과의 전기적 연결을 위한 골드와이어(16)의 일단이 부착되는 부분이고, 상기 볼패드(5)는 반도체패키지(sp)가 실장되는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼(19)이 안착되는 부분이다.As shown in these drawings, the wire bonding pad 3 and the ball pad 5 are exposed on the surface of the printed circuit board 1. As shown in FIG. 2, the wire bonding pad 3 is a portion to which one end of the gold wire 16 for electrical connection with the semiconductor chip 15 is attached, and the ball pad 5 is a semiconductor package ( The solder ball 19 for electrical connection with a separate printed circuit board on which sp) is mounted is seated.

인쇄회로기판(1)의 내부 또는 표면에는 다층 혹은 단일의 층으로 회로패턴(7)이 형성된다. 상기 회로패턴(7)중 표면에 형성된 것은 솔더리지스트(8)에 의해 덮혀져 보호된다. 상기 회로패턴(7)은 상기 와이어본딩패드(3)나 볼패드(5)와 전기적으로 연결된다.The circuit pattern 7 is formed in a multilayer or a single layer inside or on the surface of the printed circuit board 1. One formed on the surface of the circuit pattern 7 is covered and protected by the solder resist 8. The circuit pattern 7 is electrically connected to the wire bonding pad 3 or the ball pad 5.

상기 인쇄회로기판(1)의 중앙을 가로질러서는 윈도우형성영역(10')이 구비된다. 상기 윈도우형성영역(10')에는 인쇄회로기판(1)의 제조공정중에 상기 와이어본딩패드(3)와 볼패드(5)의 표면에 금도금을 하기 위한 전원을 공급하는 구성이 구비된다. 즉, 상기 윈도우형성영역(10')에는 주인입선(12)과 부인입선(14)이 형성된다. 상기 주인입선(12)은 외부의 전원공급원과 연결되고 상기 윈도우형성영역(10') 을 일측에서 타측으로 가로질러 형성되는 것이고, 상기 부인입선(14)은 상기 주인입선(12)에서 와이어본딩패드(3) 사이를 전기적으로 연결한다. 이때, 상기 부인입선(14)은 상기 주인입선(12)과 상기 와이어본딩패드(3)사이를 최단거리로 연결하도록 형성된다.A window forming region 10 ′ is provided across the center of the printed circuit board 1. The window forming area 10 ′ is provided with a configuration for supplying power for gold plating the surfaces of the wire bonding pad 3 and the ball pad 5 during the manufacturing process of the printed circuit board 1. That is, the host winning line 12 and the non-winning line 14 are formed in the window forming region 10 ′. The host line 12 is connected to an external power supply source and is formed to cross the window forming region 10 'from one side to the other side, and the non-line line 14 is a wire bonding pad at the host line 12. (3) The electrical connection between them. In this case, the non-winning line 14 is formed to connect between the host line 12 and the wire bonding pad 3 in the shortest distance.

그리고 상기 윈도우형성영역(10')에는, 도 2에 도시된 바와 같이, 인쇄회로기판(1)의 완성후에, 윈도우(10)가 형성된다. 상기 윈도우(10)를 통해 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(16)가 통과한다.In the window forming region 10 ′, as shown in FIG. 2, a window 10 is formed after completion of the printed circuit board 1. The gold wire 16 electrically connecting the wire bonding pad 3 and the semiconductor chip 15 passes through the window 10.

이와 같은 구성의 인쇄회로기판(1)을 제조하는 과정을 설명하면, 먼저 동장적층판 등을 이용하여 내부 회로패턴을 형성한다. 물론 인쇄회로기판(10)이 단층으로 형성되는 경우에는 바로 표면 회로패턴(7), 와이어본딩패드(3), 볼패드(5) 및 인입선(12,14)을 형성한다. 그리고 인입선(12,14)을 포함한 윈도우형성영역(10')에 솔더리지스트(SR: Solder Resist)를 도포하고, 와이어본딩패드(3)와 볼패드(5)에 금도금을 수행한다. 금도금은 와이어본딩패드(3)와 골드와이어(19), 볼패드(5)와 솔더볼(19) 사이의 접착이 보다 확실하게 되도록 한다.Referring to the process of manufacturing the printed circuit board 1 having such a configuration, first, an internal circuit pattern is formed using a copper clad laminate or the like. Of course, when the printed circuit board 10 is formed in a single layer, the surface circuit pattern 7, the wire bonding pad 3, the ball pad 5, and the lead lines 12 and 14 are formed immediately. Solder resist (SR) is applied to the window forming region 10 ′ including the lead lines 12 and 14, and gold plating is performed on the wire bonding pad 3 and the ball pad 5. Gold plating makes the adhesion between the wire bonding pad 3 and the gold wire 19, the ball pad 5, and the solder ball 19 more secure.

금도금이 마쳐지면 상기 윈도우형성영역(10')을 펀치나 라우터를 사용한 기계적 가공을 통해 제거하여 윈도우(10)를 형성한다. 이때, 상기 주인입선(12)과 부인입선(14)도 함께 제거되어 상기 와이어본딩패드(3) 사이의 전기적 연결이 단절된다.When gold plating is completed, the window forming region 10 ′ is removed by mechanical processing using a punch or a router to form the window 10. At this time, the main entrance line 12 and the non-admission line 14 are also removed, so that the electrical connection between the wire bonding pads 3 is disconnected.

이와 같이 되면 인쇄회로기판(1)의 제조가 완료된다. 참고로, 도면에 도시된 인쇄회로기판(1)은 반도체칩(15)에 부착되는 CSP(Chip Scale PCB)이다. 이와 같은 인쇄회로기판(1)을 통상적으로 BOC(Board On Chip) 또는 Window BGA라 부른다.In this way, the manufacturing of the printed circuit board 1 is completed. For reference, the printed circuit board 1 illustrated in the drawing is a chip scale PCB (CSP) attached to the semiconductor chip 15. Such a printed circuit board 1 is commonly referred to as a board on chip (BOC) or a window BGA.

한편, 상기 인쇄회로기판(1)에 반도체칩(15)을 실장하여 패키징한 반도체패키지(sp)가 도 2에 도시되어 있다. 이에 따르면, 상기 인쇄회로기판(1)의 일면에 반도체칩(15)이 안착되고, 상기 반도체칩(15)과 와이어본딩패드(3) 사이를 골드와이어(16)로 연결한다. 이때 상기 골드와이어(16)는 상기 와이어본딩패드(3)에서 상기 반도체칩(15)으로 상기 윈도우(10)를 통해 연장된다. 상기 와이어본딩패드(3)와 반도체칩(15)을 전기적으로 연결하는 골드와이어(16) 및 상기 반도체칩(15)은 몰딩재(17)에 의해 몰딩되어 외부의 환경과 차폐된다. 상기 몰딩재(17)는 도 2에 잘 도시된 바와 같이 상기 윈도우(10), 와이어본딩패드(3) 및 반도체칩(15)을 덮게 된다.Meanwhile, a semiconductor package sp packaged by mounting the semiconductor chip 15 on the printed circuit board 1 is shown in FIG. 2. Accordingly, the semiconductor chip 15 is seated on one surface of the printed circuit board 1, and the gold chip 16 is connected between the semiconductor chip 15 and the wire bonding pad 3. In this case, the gold wire 16 extends from the wire bonding pad 3 to the semiconductor chip 15 through the window 10. The gold wire 16 and the semiconductor chip 15 electrically connecting the wire bonding pad 3 and the semiconductor chip 15 are molded by a molding material 17 to be shielded from the external environment. As shown in FIG. 2, the molding material 17 covers the window 10, the wire bonding pad 3, and the semiconductor chip 15.

그리고, 상기 볼패드(5)는 상기 몰딩재(17)에 의해 덮혀지지 않고, 상기 볼패드(5)에는 솔더볼(19)이 부착된다. 상기 솔더볼(19)은 상기 반도체패키지(sp)가 장착되는 별도의 인쇄회로기판과의 전기적 연결을 위한 것이다.The ball pad 5 is not covered by the molding material 17, and a solder ball 19 is attached to the ball pad 5. The solder ball 19 is for electrical connection with a separate printed circuit board on which the semiconductor package sp is mounted.

그러나 상기한 바와 같은 구성을 가지는 종래 기술에서는 다음과 같은 문제점이 있다.However, the prior art having the above configuration has the following problems.

상기 인쇄회로기판(1)을 제조함에 있어서, 상기 와이어본딩패드(3)와 볼패드(5)에 금도금을 수행하기 위한 주인입선(12)과 부인입선(14)을 제거하고, 윈도우(10)를 형성하기 위해서는 라우팅이나 펀칭작업을 수행한다. 이때, 상기 와이어본딩패드(3)와 부인입선(14)이 연결된 부분이 라우팅이나 펀칭작업을 통해 절단된다.In manufacturing the printed circuit board 1, the lead wire 12 and the non-wire wire 14 for performing gold plating on the wire bonding pad 3 and the ball pad 5 are removed, and the window 10 is removed. Routing or punching is performed to form At this time, the portion where the wire bonding pad 3 and the denier line 14 is connected is cut through a routing or punching operation.

따라서, 상기 윈도우(10)의 가장자리, 즉 라우팅이나 펀칭작업의 절단면에 상기 와이어본딩패드(3)나 주인입선(12)의 구리층이 노출된다. 이와 같이 노출된 구리층이 반도체칩(15)을 패키징한 후 흡습하면 덴드라이트(Dendritre)가 발생하고, 이 것이 점차 성장하면 인접하는 와이어본딩패드(3)와의 회로를 쇼트(Short)시키는 문제점이 있다.Therefore, the copper layer of the wire bonding pad 3 or the lead wire 12 is exposed at the edge of the window 10, that is, the cut surface of the routing or punching operation. When the exposed copper layer absorbs moisture after packaging the semiconductor chip 15, dendritic light is generated, and when the copper layer is gradually grown, short circuits with adjacent wire bonding pads 3 are shortened. have.

이때, 상기 라우터의 톱날은 상기 부인입선(14)을 수직으로 가로질러 이동(화살표 A방향)하면서 절단하는데, 상기 와이어본딩패드(3)의 선단에 버어(Burr)(3')가 발생된다. 이와 같은 경우 상기 인접하는 와이어본딩패드(3)의 버어(3')가 서로 닿게 되어 인접하는 와이어본딩패드(3)가 서로 전기적으로 연결되는 치명적인 문제점이 발생한다.At this time, the saw blade of the router is cut while moving (arrow A direction) vertically across the denier line 14, a burr (3 ') is generated at the tip of the wire bonding pad (3). In this case, the burrs 3 'of the adjacent wire bonding pads 3 come into contact with each other, which causes a fatal problem that the adjacent wire bonding pads 3 are electrically connected to each other.

따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판에서 외부장치와의 전기적 연결을 위한 패드에 전해도금층을 형성함에 있어 전원의 공급을 인쇄회로기판의 회로패턴을 사용하도록 하는 것이다.Accordingly, the present invention is to solve the problems of the prior art as described above, in the formation of the electroplating layer on the pad for the electrical connection to the external device in the printed circuit board to supply the power to the circuit pattern of the printed circuit board To use it.

본 발명의 다른 목적은 라우팅이나 펀칭작업을 사용하여 인쇄회로기판을 제조함에 있어서, 절단면에 본딩패드나 회로패턴이 노출되지 않도록 하는 것이다.Another object of the present invention is to prevent a bonding pad or a circuit pattern from being exposed on a cut surface when manufacturing a printed circuit board using routing or punching operations.

본 발명의 또 다른 목적은 라우팅이나 펀칭작업시에 본딩패드나 회로패턴이 절단되지 않도록 하는 것이다.Still another object of the present invention is to prevent a bonding pad or a circuit pattern from being cut during routing or punching operations.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 적어도 와이어본딩패드와 볼패드가 인쇄회로기판의 표면으로 노출되게 형성하는 단계와; 상기 와이어본딩패드와 볼패드 상에 무전해 도금층을 형성하는 단계와; 상기 와이어본딩패드와 볼패드를 포함하는 인쇄회로기판의 표면에 도전성 코팅층을 형성하는 단계와; 상기 와이어본딩패드가 형성된 영역을 제외한 도전성 코팅층을 마스크로 차폐한 상태에서 일부 제거하여 와이어본딩패드가 노출되게 하는 단계와; 상기 와어본딩패드 상에 상기 도전성 코팅층을 통해 전원을 공급하여 도금을 수행하는 단계와; 상기 마스크와 도전성 코팅층을 제거하는 단계를; 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention comprises the steps of forming at least the wire bonding pad and the ball pad exposed to the surface of the printed circuit board; Forming an electroless plating layer on the wire bonding pad and the ball pad; Forming a conductive coating layer on a surface of the printed circuit board including the wire bonding pad and the ball pad; Removing a portion of the conductive coating layer except for the region where the wire bonding pad is formed with the mask to expose the wire bonding pad; Supplying power to the wire bonding pad through the conductive coating layer to perform plating; Removing the mask and the conductive coating layer; .

본 발명의 다른 특징에 따르면, 본 발명은 적어도 와이어본딩패드와 볼패드가 인쇄회로기판의 표면으로 노출되게 형성하는 단계와; 상기 와이어본딩패드와 볼패드 상에 무전해 도금층을 형성하는 단계와; 상기 와이어본딩패드가 구비되는 영역을 제외한 볼패드를 포함하는 인쇄회로기판의 표면에 도전성 코팅층을 형성하는 단계와; 상기 와어본딩패드 상에 상기 도전성 코팅층을 통해 전원을 공급하여 도금을 수행하는 단계와; 상기 볼패드를 포함하는 기판의 표면에 형성된 도전성 코팅층을 제거하는 단계를; 포함하여 구성된다.According to another feature of the invention, the invention comprises the steps of forming at least the wire bonding pad and the ball pad exposed to the surface of the printed circuit board; Forming an electroless plating layer on the wire bonding pad and the ball pad; Forming a conductive coating layer on a surface of a printed circuit board including a ball pad except for an area where the wire bonding pad is provided; Supplying power to the wire bonding pad through the conductive coating layer to perform plating; Removing the conductive coating layer formed on the surface of the substrate including the ball pad; .

상기 도전성 코팅층은 도전성 재질을 스퍼터링, 증착, 도금 중 어느 하나의 방법을 사용하여 형성된다.The conductive coating layer is formed using any one method of sputtering, vapor deposition, plating the conductive material.

상기 도전성 코팅층을 형성하는 금속은 상기 패드와 회로패턴과 동일재질인 구리로 형성된다.The metal forming the conductive coating layer is formed of copper, which is the same material as the pad and the circuit pattern.

상기 와이어본딩패드 상에 전해도금을 수행함에 있어서, 상기 도전성 코팅층으로 전달된 전원은, 볼패드와 회로패턴을 통해 상기 와이어본딩패드로 공급된다.In performing electroplating on the wire bonding pad, the power delivered to the conductive coating layer is supplied to the wire bonding pad through a ball pad and a circuit pattern.

상기 와이어본딩패드의 사이에 해당되는 영역을 라우팅이나 펀칭으로 선택적으로 제거하는 단계를 더 포함하여 구성된다.And selectively removing a region corresponding to the wire bonding pad by routing or punching.

상기 와이어본딩패드와 볼패드상에 형성되는 무전해 도금층과 와이어본딩패드 상에 형성되는 도금층은 금으로 형성된다.The electroless plating layer formed on the wire bonding pad and the ball pad and the plating layer formed on the wire bonding pad are made of gold.

이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판의 제조과정에서 전해도금을 위한 전원공급을 자신의 회로패턴을 이용하므로 재료소비를 최소화할 수 있고, 회로패턴이 절단면에 노출되지 않으므로 불량발생이 최소화되는 이점이 있다.According to the present invention having such a configuration, the power supply for electroplating in the manufacturing process of the printed circuit board using its own circuit pattern can minimize the material consumption, the circuit pattern is not exposed to the cutting surface to minimize the occurrence of defects There is an advantage.

이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.

도 3에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 이용하여 인쇄회로기판을 제조하는 공정을 보인 단면도가 순차적으로 도시되어 있고, 도 4에는 본 발명 실시예로 인쇄회로기판을 제조하는 공정을 보인 평면도가 순차적으로 도시되어 있다.3 is a cross-sectional view sequentially showing a process of manufacturing a printed circuit board using a preferred embodiment of the method of manufacturing a printed circuit board according to the present invention, and FIG. 4 is a printed circuit board manufactured according to the embodiment of the present invention. The plan view showing the process of doing is shown in sequence.

이들 도면에 도시된 바에 따르면, 인쇄회로기판(20)의 절연층(22) 표면으로 노출되게 와이어본딩패드(24)와 볼패드(26)가 형성된다. 상기 와이어본딩패드(24)는 반도체칩과의 전기적 연결을 위한 골드와이어의 일단부가 부착되는 부분이다. 상기 볼패드(26)는 인쇄회로기판(20)을 사용하여 만들어진 반도체패키지가 장착되는 다른 인쇄회로기판과의 전기적 연결을 위한 솔더볼이 부착되는 부분이다.As shown in these figures, the wire bonding pad 24 and the ball pad 26 are formed to be exposed to the surface of the insulating layer 22 of the printed circuit board 20. The wire bonding pad 24 is a portion to which one end of the gold wire is attached for electrical connection with the semiconductor chip. The ball pad 26 is a portion to which a solder ball for electrical connection with another printed circuit board on which a semiconductor package made using the printed circuit board 20 is mounted.

상기 인쇄회로기판(20)에는 회로패턴(27)이 형성되는데, 상기 회로패턴(27) 은 상기 와이어본딩패드(24)와 볼패드(26) 사이를 전기적으로 연결하는 등의 역할을 한다. 도면에는 상기 회로패턴(27)중 인쇄회로기판(20)의 표면에 형성된 것만이 점선으로 도시되어 있다. 상기 회로패턴(27)은 솔더리지스트(도시되지 않음)에 의해 덮혀져서 보호된다. 그리고 상기 인쇄회로기판(20)의 내부도 회로패턴이 형성될 수 있다. 상기 회로패턴은 다수개의 층에 걸쳐 형성되기도 하고, 하나의 층에만 형성되기도 한다. 도 3a 및 도 4a에는 와이어본딩패드(24)와 볼패드(26)가 표면으로 노출되게 형성된 인쇄회로기판(20)의 구성이 도시되어 있다.A circuit pattern 27 is formed on the printed circuit board 20, and the circuit pattern 27 serves to electrically connect the wire bonding pad 24 and the ball pad 26. In the drawing, only those formed on the surface of the printed circuit board 20 of the circuit pattern 27 are shown in dotted lines. The circuit pattern 27 is covered and protected by a solder resist (not shown). In addition, a circuit pattern may be formed inside the printed circuit board 20. The circuit pattern may be formed over a plurality of layers, or may be formed only in one layer. 3A and 4A illustrate the configuration of the printed circuit board 20 in which the wire bonding pad 24 and the ball pad 26 are exposed to the surface.

다음으로, 상기 인쇄회로기판(20)의 표면에 솔더레지스트(28)를 도포하고, 노광을 통해 상기 솔더레지스트(28)를 선택적으로 제거한다. 즉, 도 3b 및 도 4b에 도시된 바와 같이, 상기 와이어본딩패드(24)와 볼패드(26)만이 노출되도록 한다.Next, the solder resist 28 is applied to the surface of the printed circuit board 20, and the solder resist 28 is selectively removed through exposure. That is, as shown in FIGS. 3B and 4B, only the wire bonding pad 24 and the ball pad 26 are exposed.

이와 같은 상태에서, 상기 와이어본딩패드(24)와 볼패드(26)에 무전해도금을 수행하여 금도금층(30)을 형성한다. 여기서, 무전해도금은 상기 와이어본딩패드(24)와 볼패드(26)의 표면에 니켈층 및 금층을 차례로 형성하는 것이다. 이와 같은 상태가, 도 3c 및 도 4c에 도시되어 있다.In this state, the gold plating layer 30 is formed by electroless plating the wire bonding pads 24 and the ball pads 26. In the electroless plating, a nickel layer and a gold layer are sequentially formed on the surfaces of the wire bonding pad 24 and the ball pad 26. Such a state is shown in FIGS. 3C and 4C.

다음으로는 상기 인쇄회로기판(20)의 표면 전체에 코팅층(32)을 형성한다. 상기 코팅층(32)은 도전성 재질로 형성되는 것인데, 일반적으로 와이어본딩패드(24)나 볼패드(26)와 같은 재질로 형성되는 것이 바람직하다. 따라서, 본 실시예에서는 구리를 사용한다. 상기 코팅층(32)은 이후에 상기 와이어본딩패드(24)에 도금을 수행할 때 전원을 공급하는 역할을 한다. 상기 코팅층(32)을 형성하는 방법으로는 다양한 것이 있을 수 있다. 예를 들면, 스퍼터링(Sputtering), 증착, 도금이 있 다. 상기 인쇄회로기판(20)상에 코팅층(32)이 형성된 상태가 도 3d 및 도 4d에 도시되어 있다.Next, the coating layer 32 is formed on the entire surface of the printed circuit board 20. The coating layer 32 is formed of a conductive material, and generally, the coating layer 32 is preferably formed of the same material as the wire bonding pad 24 or the ball pad 26. Therefore, copper is used in this embodiment. The coating layer 32 serves to supply power when plating the wire bonding pad 24 afterwards. There may be various methods for forming the coating layer 32. For example, sputtering, deposition and plating. A state in which the coating layer 32 is formed on the printed circuit board 20 is illustrated in FIGS. 3D and 4D.

참고로, 상기 코팅층(32)은 상기 와이어본딩패드(24) 전체에 전원을 공급할 수 있는 한도 내에서 일부의 볼패드(26)에 대해 형성할 수도 있다. 물론, 상기 코팅층(32)이 제조중인 인쇄회로기판(20)의 일단부에까지 형성되어 외부 전원의 연결이 가능하도록 되어야 할 것이다.For reference, the coating layer 32 may be formed on a part of the ball pads 26 within the limits that can supply power to the entire wire bonding pads 24. Of course, the coating layer 32 will be formed up to one end of the printed circuit board 20 being manufactured to enable the connection of an external power source.

코팅층(32)을 인쇄회로기판(20) 상에 형성한 후에는 마스크층(34)을 형성한다. 상기 마스크층(34)은 적어도 상기 와이어본딩패드(24)가 노출되도록 한다. 즉, 상기 와이어본딩패드(24)가 형성되어 있는 영역에는 마스크층(34)이 형성되지 않고, 상기 볼패드(26)가 형성되어 있는 영역은 마스크층(34)에 의해 가려지도록 된다. 이와 같은 상태가 도 3e 및 도 4e에 도시되어 있다.After the coating layer 32 is formed on the printed circuit board 20, the mask layer 34 is formed. The mask layer 34 exposes at least the wire bonding pad 24. That is, the mask layer 34 is not formed in the region where the wire bonding pad 24 is formed, and the region where the ball pad 26 is formed is covered by the mask layer 34. This state is shown in FIGS. 3E and 4E.

상기 마스크층(34)이 형성되어 있는 상태에서, 상기 와이어본딩패드(24)가 구비되는 영역에 형성된 코팅층(32)을 제거한다. 이는 소프트에칭을 통해 수행된다. 소프트에칭에 의해 상기 코팅층(32)이 일부 제거된 상태가 도 3f 및 도 4f에 도시되어 있다.In the state where the mask layer 34 is formed, the coating layer 32 formed in the area where the wire bonding pad 24 is provided is removed. This is done via soft etching. The state in which the coating layer 32 is partially removed by soft etching is shown in FIGS. 3F and 4F.

다음으로, 전해도금을 수행한다. 즉, 상기 와이어본딩패드(24)상에 도금층 바람직하기로는 금도금층(36)을 형성한다. 이때, 상기 와이어본딩패드(24)로는 상기 코팅층(32), 볼패드(26) 및 회로패턴(27)을 통해 전원이 공급된다. 이와 같이 금도금층(36)이 형성된 상태가 도 3f 및 도 4f에 도시되어 있다.Next, electroplating is performed. That is, a plating layer, preferably, a gold plating layer 36 is formed on the wire bonding pad 24. In this case, power is supplied to the wire bonding pad 24 through the coating layer 32, the ball pad 26, and the circuit pattern 27. The state in which the gold plated layer 36 is formed is shown in FIGS. 3F and 4F.

전해도금을 마친 후에는 상기 마스크층(34)을 제거한다. 이와 같이 마스크층 (34)이 제거된 상태가 도 3g에 도시되어 있다. 상기 마스크층(34)을 제거한 후에는 상기 코팅층(32)을 소프트에칭을 통해 제거한다. 이와 같이 코팅층(32)이 완전히 제거된 상태가 도 3h에 도시되어 있다.After the electroplating process, the mask layer 34 is removed. The mask layer 34 is removed as shown in FIG. 3G. After removing the mask layer 34, the coating layer 32 is removed by soft etching. Thus, the coating layer 32 is completely removed is shown in Figure 3h.

다음으로, 라우팅이나 펀칭을 통해 필요한 부분을 절단선(C)을 따라 절단하여 윈도우(38)를 형성한다. 상기 윈도우(38)는 상기 와이어본딩패드(24)와 반도체칩사이를 연결하는 와이어가 통과하는 부분이 된다. 참고로 본 발명에서 상기 윈도우(38)의 형성을 위해 제거되는 부분에는 회로패턴이나 전원 인입을 위한 구성이 전혀 없다.Next, the necessary portion is cut along the cutting line C through routing or punching to form the window 38. The window 38 is a portion through which a wire connecting the wire bonding pad 24 and the semiconductor chip passes. For reference, in the present invention, the portion removed for the formation of the window 38 has no circuit pattern or power supply configuration.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and those skilled in the art can make various modifications and adaptations within the scope of the claims. It is self-evident.

예를 들어, 상기 코팅층(32)을 형성함에 있어서, 상기 와이어본딩패드(24)가 구비되는 영역에 미리 마스크층을 형성한 상태로 할 수 있다. 즉, 상기 볼패드(26)가 구비된 영역에만 코팅층(32)을 형성하고, 상기 와이어본딩패드(24)가 구비된 영역을 덮고 있던 마스크층을 제거하고 상기 코팅층(32)이 형성된 부분을 마스크층(34)으로 차폐하여 이후의 공정을 진행할 수 있다.For example, in forming the coating layer 32, the mask layer may be formed in a region where the wire bonding pad 24 is provided. That is, the coating layer 32 is formed only in the region where the ball pad 26 is provided, the mask layer covering the region where the wire bonding pad 24 is provided is removed, and the portion where the coating layer 32 is formed is masked. Shielding with layer 34 may proceed to subsequent processes.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 효과를 얻을 수 있다.In the method of manufacturing a printed circuit board according to the present invention as described in detail above, the following effects can be obtained.

먼저, 본 발명에서는 도전성코팅층을 인쇄회로기판의 표면에 형성하고, 인쇄 회로기판에 형성된 볼패드와 본딩패드를 통해 전원을 공급하므로 인쇄회로기판상에 도금을 위한 회로를 형성하지 않아도 되므로 상대적으로 재료비를 절감할 수 있다.First, in the present invention, since the conductive coating layer is formed on the surface of the printed circuit board, and power is supplied through the ball pad and the bonding pad formed on the printed circuit board, it is not necessary to form a circuit for plating on the printed circuit board, so the material cost is relatively high. Can reduce the cost.

그리고, 본 발명에서는 인쇄회로기판의 일부를 라우팅이나 펀칭을 통해 제거하는데, 이와 같이 제거되는 영역에는 회로패턴 등이 형성되지 않는다. 따라서 라우팅이나 펀칭등에 의한 절단면에는 회로패턴이나 와이어본딩패드 등이 노출되지 않는다. 즉, 본 발명에서는 본 덴드라이트의 형성이 미연에 방지되어 인쇄회로기판의 불량율을 상대적으로 낮출 수 있다.In the present invention, a part of the printed circuit board is removed through routing or punching, but a circuit pattern or the like is not formed in the region thus removed. Therefore, the circuit pattern, the wire bonding pad, and the like are not exposed on the cut surface by routing or punching. That is, in the present invention, the formation of the present dendrite is prevented in advance, so that the defective rate of the printed circuit board can be relatively lowered.

또한, 본 발명에서는 라우팅이나 펀칭을 통해 인쇄회로기판의 일부를 제거함에 있어 회로패턴이나 와이어본딩패드가 절단되지 않는다. 따라서 회로패턴이나 와이어본딩패드의 절단시 발생하는 버어에 의한 인접하는 회로패턴이나 패드 사이의 통전이 미연에 방지되는 효과도 얻을 수 있다.In addition, in the present invention, the circuit pattern or the wire bonding pad is not cut when removing a part of the printed circuit board through routing or punching. Therefore, it is possible to obtain the effect that the energization between adjacent circuit patterns or pads by the burr generated when cutting the circuit patterns or wire bonding pads is prevented.

Claims (7)

적어도 와이어본딩패드와 볼패드가 인쇄회로기판의 표면으로 노출되게 형성하는 단계와;Forming at least wire bonding pads and ball pads to be exposed to the surface of the printed circuit board; 상기 와이어본딩패드와 볼패드 상에 무전해 도금층을 형성하는 단계와;Forming an electroless plating layer on the wire bonding pad and the ball pad; 상기 와이어본딩패드와 볼패드를 포함하는 인쇄회로기판의 표면에 도전성 코팅층을 형성하는 단계와;Forming a conductive coating layer on a surface of the printed circuit board including the wire bonding pad and the ball pad; 상기 와이어본딩패드가 형성된 영역을 제외한 도전성 코팅층을 마스크로 차폐한 상태에서 일부 제거하여 와이어본딩패드가 노출되게 하는 단계와;Removing a portion of the conductive coating layer except for the region where the wire bonding pad is formed with the mask to expose the wire bonding pad; 상기 와이어본딩패드 상에 상기 도전성 코팅층을 통해 전원을 공급하여 도금을 수행하는 단계와;Supplying power to the wire bonding pad through the conductive coating layer to perform plating; 상기 마스크와 도전성 코팅층을 제거하는 단계를; 포함하여 구성됨을 특징으로 인쇄회로기판의 제조방법.Removing the mask and the conductive coating layer; Method of manufacturing a printed circuit board characterized in that it comprises a. 적어도 와이어본딩패드와 볼패드가 인쇄회로기판의 표면으로 노출되게 형성하는 단계와; Forming at least wire bonding pads and ball pads to be exposed to the surface of the printed circuit board; 상기 와이어본딩패드와 볼패드 상에 무전해 도금층을 형성하는 단계와;Forming an electroless plating layer on the wire bonding pad and the ball pad; 상기 와이어본딩패드가 구비되는 영역을 제외한 볼패드를 포함하는 인쇄회로기판의 표면에 도전성 코팅층을 형성하는 단계와;Forming a conductive coating layer on a surface of a printed circuit board including a ball pad except for an area where the wire bonding pad is provided; 상기 와이어본딩패드 상에 상기 도전성 코팅층을 통해 전원을 공급하여 도금을 수행하는 단계와;Supplying power to the wire bonding pad through the conductive coating layer to perform plating; 상기 볼패드를 포함하는 기판의 표면에 형성된 도전성 코팅층을 제거하는 단계를; 포함하여 구성됨을 특징으로 인쇄회로기판의 제조방법.Removing the conductive coating layer formed on the surface of the substrate including the ball pad; Method of manufacturing a printed circuit board characterized in that it comprises a. 제 1 항 또는 제 2 항에 있어서, 상기 도전성 코팅층은 도전성 재질을 스퍼터링, 증착, 도금 중 어느 하나의 방법을 사용하여 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 1, wherein the conductive coating layer is formed using any one of sputtering, vapor deposition, and plating of a conductive material. 제 3 항에 있어서, 상기 도전성 코팅층을 형성하는 금속은 상기 패드와 회로패턴과 동일재질인 구리로 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 3, wherein the metal forming the conductive coating layer is formed of copper having the same material as the pad and the circuit pattern. 제 1 항 또는 제 2 항에 있어서, 상기 와이어본딩패드 상에 전해도금을 수행함에 있어서, 상기 도전성 코팅층으로 전달된 전원은, 볼패드와 회로패턴을 통해 상기 와이어본딩패드로 공급됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 1 or 2, wherein in performing electroplating on the wire bonding pad, the power transferred to the conductive coating layer is supplied to the wire bonding pad through a ball pad and a circuit pattern. Method of manufacturing a circuit board. 제 1 항 또는 제 2 항에 있어서, 상기 와이어본딩패드의 사이에 해당되는 영역을 라우팅이나 펀칭으로 선택적으로 제거하는 단계를 더 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board according to claim 1 or 2, further comprising selectively removing a region corresponding to the wire bonding pad by routing or punching. 제 1 항 또는 제 2 항에 있어서, 상기 와이어본딩패드와 볼패드상에 형성되 는 무전해 도금층과 와이어본딩패드 상에 형성되는 도금층은 금으로 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 1, wherein the electroless plating layer formed on the wire bonding pad and the ball pad and the plating layer formed on the wire bonding pad are formed of gold.
KR1020050033654A 2005-04-22 2005-04-22 Printed circuit board making method KR101091243B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050033654A KR101091243B1 (en) 2005-04-22 2005-04-22 Printed circuit board making method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033654A KR101091243B1 (en) 2005-04-22 2005-04-22 Printed circuit board making method

Publications (2)

Publication Number Publication Date
KR20060111197A KR20060111197A (en) 2006-10-26
KR101091243B1 true KR101091243B1 (en) 2011-12-07

Family

ID=37620054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033654A KR101091243B1 (en) 2005-04-22 2005-04-22 Printed circuit board making method

Country Status (1)

Country Link
KR (1) KR101091243B1 (en)

Also Published As

Publication number Publication date
KR20060111197A (en) 2006-10-26

Similar Documents

Publication Publication Date Title
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US20170295643A1 (en) Electronic circuit module and manufacturing method of the same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
KR100499006B1 (en) Manufacturing method for package substrate without electrolytic plating lead
US8383950B1 (en) Metal etch stop fabrication method and structure
US20060060960A1 (en) Printed circuit board having chip package mounted theron and method of fabricating same
US8035033B2 (en) Wiring substrate with plurality of wiring and insulating layers with a solder resist layer covering a wiring layer on the outside of outer insulating layer but exposing the holes in the outer insulating layer
US6801438B1 (en) Electrical circuit and method of formation
US7065869B2 (en) Method for plating of printed circuit board strip
KR100648916B1 (en) Window manufacture method of semiconductor package type printed circuit board
JP5188289B2 (en) Method for manufacturing printed circuit board
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
KR101091243B1 (en) Printed circuit board making method
KR20040024381A (en) Plating method for PCB
JP2001358257A (en) Method for manufacturing substrate for semiconductor device
JP3357875B1 (en) Electroplating method and method for manufacturing printed wiring board
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR100582086B1 (en) Pcb making method
JP2004343122A (en) Metal chip scale semiconductor package and manufacturing method thereof
KR20030091359A (en) PCB making method
KR20140029241A (en) Printed wiring board and method for manufacturing printed wiring board
KR100764164B1 (en) Printed circuit board, package using the printed circuit board and making method of the same
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR100599636B1 (en) The fabrication method of printed circuit board for BOC semiconductor package substrate having non-plate pattern
US20210195734A1 (en) Integrated circuit substrate having a recess for receiving a solder fillet

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8