KR101086006B1 - Manufacturing method of probe unit and probe and probe unit - Google Patents

Manufacturing method of probe unit and probe and probe unit Download PDF

Info

Publication number
KR101086006B1
KR101086006B1 KR1020100018116A KR20100018116A KR101086006B1 KR 101086006 B1 KR101086006 B1 KR 101086006B1 KR 1020100018116 A KR1020100018116 A KR 1020100018116A KR 20100018116 A KR20100018116 A KR 20100018116A KR 101086006 B1 KR101086006 B1 KR 101086006B1
Authority
KR
South Korea
Prior art keywords
probe
probes
photoresist
wafer
etching
Prior art date
Application number
KR1020100018116A
Other languages
Korean (ko)
Other versions
KR20110098473A (en
Inventor
양희성
Original Assignee
양희성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양희성 filed Critical 양희성
Priority to KR1020100018116A priority Critical patent/KR101086006B1/en
Publication of KR20110098473A publication Critical patent/KR20110098473A/en
Application granted granted Critical
Publication of KR101086006B1 publication Critical patent/KR101086006B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07392—Multiple probes manipulating each probe element or tip individually
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

본 발명은 디스플레이 장치의 패널 등에 대한 전기적인 특성을 검사하기 위한 프로브 유닛을 제조하는 방법에 관한 것으로, 미세 피치가 가능한 복수의 프로브군, 프로브군 본딩홀더를 생성하여 프로브군 본딩홀더에 복수의 프로브군을 삽입하여 회로기판에 접합시키는 과정을 거치는 프로브 유닛 제조 방법을 제공하여, 프로브 유닛의 각 프로브군을 균일하고 미세하게 배열하는 것이 가능하고, 각 프로브군들을 복층 구조로 배열함으로써, 각 프로브들간의 피치를 미세하게 조절할 수 있다는 효과가 있다.The present invention relates to a method for manufacturing a probe unit for inspecting electrical characteristics of a panel of a display device. Providing a method of manufacturing a probe unit through the process of inserting a group to be bonded to a circuit board, it is possible to arrange each probe group of the probe unit uniformly and finely, by arranging each probe group in a multilayer structure, between each probe There is an effect that the pitch can be finely adjusted.

Description

프로브 및 프로브 유닛 제조 방법 및 프로브 유닛{MANUFACTURING METHOD OF PROBE UNIT AND PROBE AND PROBE UNIT}Probe and probe unit manufacturing method and probe unit {MANUFACTURING METHOD OF PROBE UNIT AND PROBE AND PROBE UNIT}

본 발명은 디스플레이 장치의 패널 등에 대한 전기적인 특성을 검사하기 위한 프로브 및 프로브 유닛을 제조하는 방법 및 프로브 유닛에 관한 것이다.
The present invention relates to a probe unit and a method for manufacturing a probe and a probe unit for inspecting electrical characteristics of a panel or the like of a display device.

프로브 유닛은 디스플레이 장치의 패널이나 반도체 공정을 통해 제조된 소자를 웨이퍼 단위로 불량을 판별하고자 하는데, 웨이퍼가 이용된 집적 회로나 대규모 집적회로 등의 회로 소자들을 다시 집적한 반도체 소자의 경우에는 소자의 종류도 다양하고, 그러한 소자가 이용되는 대상에 따라서 수없이 다양하고 복잡한 제조공정을 거쳐 제조되고 있다.The probe unit attempts to determine defects on a wafer basis of a device manufactured through a panel or a semiconductor process of a display device. In the case of a semiconductor device in which circuit devices such as integrated circuits or large scale integrated circuits using wafers are integrated again, There are various kinds, and according to the object to which such an element is used, it is manufactured through numerous and complicated manufacturing processes.

특히, 평판 디스플레이 장치의 경우에는 패널과 함께, 도광판, 편광판, 드라이버 및 백라이트 유닛 등으로 조립을 거쳐 제조되는데, 이러한 평판 디스플레이에 적용되는 패널과 검사장비와의 전극 패드 간에 전기적인 신호를 인가함으로써 패널 또는 소자의 불량을 판단할 수 있게 하는 역할을 한다.Particularly, in the case of a flat panel display device, the panel is manufactured by assembling a light guide plate, a polarizing plate, a driver, and a backlight unit together with the panel. Or it serves to determine the failure of the device.

이때, 일반적으로는 니들을 탐침으로 사용하는 마이크로 프로브 유닛이 많이 사용되고 있는데, 이러한 프로브 카드의 제조과정이 수작업으로 진행됨에 따라서 탐침을 정확히 정렬하여 제작하는 것이 어렵다는 문제가 있어, 불량률이 높아 대량생산에 적합하지 않다.In this case, micro probe units using needles are generally used. However, as the manufacturing process of the probe card is performed by hand, it is difficult to accurately align the probes, and thus the defect rate is high, so that the mass production Inappropriate.

최근에는 MEMS(Micro Electro Mechanical System)를 활용하여 프로브 탐침에 대한 기술을 개발하고 있으나, 기계적인 신뢰성이 약하고, 테스트가 필요한 전극의 배치가 복잡해지는 경우에는 사용이 어렵다는 문제가 있으며, 전극간의 피치가 점점 줄어드는 방향으로 기술이 발전함에 따라 기존의 기술로는 불량을 판단하는 것이 쉽지 않다는 문제가 있다.
Recently, the technology of probe probe is being developed by using MEMS (Micro Electro Mechanical System), but there is a problem that it is difficult to use when the mechanical reliability is weak and the arrangement of electrodes requiring testing is complicated. As technology develops in a decreasing direction, there is a problem that it is not easy to determine a defect with existing technology.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 프로브 유닛이 고집화되어가는 디스플레이 장치의 패널에도 쉽게 적용할 수 있는 프로브 및 프로브 유닛의 제조 방법 및 프로브 유닛을 제공하는데, 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a method of manufacturing a probe, a probe unit, and a probe unit that can be easily applied to a panel of a display apparatus in which a probe unit is highly integrated.

이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 유닛 제조 방법은 웨이퍼에서 에칭 및 도금과정을 이용하여 미세 피치(Pitch)를 가능한 복수의 프로브군을 생성하는 프로브군 생성단계; 웨이퍼에서 상기 복수의 프로브군이 회로기판과 접합을 위한 삽입될 수 있는 프로브군 본딩홀더를 생성하는 프로브군 본딩홀더(Bonding Holder) 생성단계; 상기 프로브군 생성단계에서 생성된 복수의 프로브군을 상기 프로브군 본딩홀더에 삽입하는 프로브군 본딩홀더 삽입단계; 상기 프로브군 본딩홀더에 삽입된 상기 복수의 프로브군을 상기 회로기판과 접합하는 프로브군 접합단계; 및 상기 복수의 프로브군에서 상기 프로브군 본딩홀더를 분리하는 프로브군 본딩홀더 분리단계; 를 포함하고, 상기 프로브군 본딩홀더 삽입단계에서 상기 복수의 프로브군에 형성된 상기 미세피치가 상기 프로브군에 따라 각각 단차지도록 상기 프로브군 본딩홀더에 삽입되는 것을 특징으로 한다.In accordance with one aspect of the present invention, a method for manufacturing a probe unit includes a probe group generation step of generating a plurality of probe groups capable of fine pitch using etching and plating processes on a wafer; A probe group bonding holder generating step of generating a probe group bonding holder into which the plurality of probe groups can be inserted into a circuit board and bonded to a circuit board; A probe group bonding holder insertion step of inserting the plurality of probe groups generated in the probe group generation step into the probe group bonding holder; A probe group bonding step of bonding the plurality of probe groups inserted into the probe group bonding holder with the circuit board; And a probe group bonding holder separation step of separating the probe group bonding holders from the plurality of probe groups. And inserting the probe group bonding holder such that the fine pitches formed in the plurality of probe groups are stepped according to the probe group, respectively.

이때, 상기 프로브군 생성단계는, 웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계; 상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계; 상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및 상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 한다.In this case, the generating of the probe group may include an etching step of etching a portion in which a beam portion of the plurality of probe groups is to be formed on a wafer; A beam part forming step of forming a beam part of the plurality of probe groups by plating the part etched in the etching step; A photoresist pattern forming step of forming a pattern by applying photoresist to the wafer on which the beam part is formed; And a support part forming step of forming a support part of the plurality of probe groups by plating a portion where the pattern of the photoresist is formed in the photoresist pattern forming step. Characterized in that it comprises a.

그리고 상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 한다.The generating of the probe group may include adjusting the length of the support part in any one of the plurality of probe groups according to the depth of etching and the thickness of the photoresist in the etching step.

여기서, 상기 에칭단계는, 웨이퍼에 산화막을 형성하는 산화막 형성단계; 상기 산화막 형성단계에서 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계; 상기 포토레지스트 도포단계에서 도포된 포토레지스트에 패턴을 형성하고, 형성된 패턴에 따라 상기 산화막을 에칭하는 산화막 에칭단계; 및 상기 산화막 에칭단계에서 상기 산화막이 에칭된 부분의 웨이퍼를 에칭하는 웨이퍼 에칭단계; 를 포함하는 것을 특징으로 한다.Here, the etching step, the oxide film forming step of forming an oxide film on the wafer; A photoresist coating step of applying a photoresist to the oxide film formed in the oxide film forming step; An oxide film etching step of forming a pattern on the photoresist applied in the photoresist coating step and etching the oxide film according to the formed pattern; And a wafer etching step of etching the wafer of the portion where the oxide film is etched in the oxide film etching step. Characterized in that it comprises a.

또한, 상기 프로브군 본딩홀더 생성단계에서 생성되는 상기 프로브군 본딩홀더는 웨이퍼에 상기 복수의 프로브군이 삽입될 부분에 대한 에칭과정 및 웨이퍼에 포토레지스트가 도포되어 패턴이 형성되는 과정이 적어도 한번 이상 반복되어 생성되는 것을 특징으로 한다.In addition, the probe group bonding holder generated in the generation of the probe group bonding holder may include an etching process for a portion into which the plurality of probe groups are to be inserted into a wafer and a process of forming a pattern by applying photoresist to the wafer at least once. It is characterized in that it is generated repeatedly.

이때, 상기 프로브군 본딩홀더 생성단계는, 웨이퍼의 일 측 및 타 측에 산화막을 형성하는 산화막 형성단계; 상기 산화막 형성단계에서 일 측에 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계; 상기 포토레지스트 도포단계에서 상기 일 측에 상기 복수의 프로브군 중 어느 하나의 프로브군이 삽입될 수 있도록 상기 웨이퍼를 에칭하는 웨이퍼 에칭단계; 및 상기 웨이퍼 에칭단계에서 에칭되지 않은 나머지 부분의 웨이퍼에서 상기 포토레지스트를 제거하는 포토레지스트 제거단계; 를 포함하고, 상기 포토레지스트 도포단계, 웨이퍼 에칭단계 및 포토레지스트 제거단계가 적어도 두 번 이상 반복되는 것을 특징으로 한다.
At this time, the probe group bonding holder generation step, the oxide film forming step of forming an oxide film on one side and the other side of the wafer; A photoresist coating step of applying a photoresist to the oxide film formed on one side in the oxide film forming step; A wafer etching step of etching the wafer such that any one of the plurality of probe groups may be inserted into the one side in the photoresist coating step; And a photoresist removing step of removing the photoresist from the remaining portions of the wafer not etched in the wafer etching step. It includes, characterized in that the photoresist coating step, wafer etching step and photoresist removal step is repeated at least two or more times.

한편, 이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 제조 방법은 웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계; 상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계; 상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및 상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하는 것을 특징으로 한다.On the other hand, in order to achieve the above object in one aspect of the present invention a method for manufacturing a probe includes an etching step of etching (Etching) the portion of the beam (Beam) portion of the plurality of probe groups to be formed on the wafer; A beam part forming step of forming a beam part of the plurality of probe groups by plating the part etched in the etching step; A photoresist pattern forming step of forming a pattern by applying photoresist to the wafer on which the beam part is formed; And a support part forming step of forming a support part of the plurality of probe groups by plating a portion where the pattern of the photoresist is formed in the photoresist pattern forming step. Characterized in that it comprises a.

이때, 상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 한다.
At this time, the probe group generation step is characterized in that the length of the support portion in any one of the plurality of probe groups of the probe group can be adjusted according to the depth of etching and the photoresist in the etching step.

또 한편, 이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 유닛은 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되는 복수의 제1프로브; 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제1프로브의 상부에 배열되는 복수의 제2프로브; 및 상기 복수의 제1프로브 및 복수의 제2프로브 각각의 타 측에 접합되는 회로기판; 을 포함하고, 상기 복수의 제2프로브는 상기 복수의 제1프로브의 상부에서 상기 복수의 제1프로브와 서로 엇갈리게 배열되는 것을 특징으로 한다.On the other hand, in order to achieve this object, in one aspect of the present invention, the probe unit includes a plurality of first probes having a cross section on one side smaller than the remaining portion to enable a fine pitch; A plurality of second probes having a cross section on one side smaller than the remaining portion to enable a fine pitch, and arranged on top of the plurality of first probes; And a circuit board bonded to the other side of each of the plurality of first probes and the plurality of second probes. It includes, The plurality of second probes are characterized in that the staggered with the plurality of first probes arranged on top of the plurality of first probes.

그리고 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제2프로브의 상부에 배열되는 복수의 제3프로브; 를 더 포함하고, 상기 회로기판은 상기 복수의 제1프로브, 복수의 제2프로브 및 복수의 제3프로브 각각의 타 측에 접합되며, 상기 복수의 제3프로브는 상기 복수의 제2프로브의 상부에서 상기 복수의 제1프로브 및 복수의 제2프로브와 서로 엇갈리게 배열되는 것을 특징으로 한다.
And a plurality of third probes having a cross section on one side smaller than the remaining portion to enable fine pitch, and arranged on top of the plurality of second probes; The circuit board further comprises a plurality of first probes, a plurality of second probes and a plurality of third probes are bonded to the other side, the plurality of third probes are the upper portion of the plurality of second probes In the first probe and the plurality of second probes are characterized in that they are arranged alternately with each other.

이상에서 설명한 바와 같이 본 발명에 의하면, 프로브 유닛의 각 프로브군을 균일하고 미세하게 배열하는 것이 가능하고, 각 프로브군들을 복층 구조로 배열함으로써, 각 프로브들 간의 피치를 미세하게 조절할 수 있다는 효과가 있다.As described above, according to the present invention, it is possible to arrange each probe group of the probe unit uniformly and finely, and by arranging each probe group in a multilayer structure, it is possible to finely adjust the pitch between the probes. have.

또한, 다양한 형태의 프로브들을 하나의 웨이퍼를 이용하여 회로기판과 접합시켜 생산함에 따라서 복층구조의 프로브를 포함한 다수의 프로브의 생산성이 향상됨과 동시에 제조단가를 줄일 수 있다는 효과가 있다.In addition, the production of various types of probes bonded to a circuit board using a single wafer has the effect of improving productivity of a plurality of probes including a multilayer structure probe and at the same time reducing manufacturing costs.

또한, 니켈 또는 니켈합금과 같은 내구성이 좋은 도전성 물질을 도금하기 때문에 프로브의 내구성을 증진시켜 장기간동안 사용하여도 프로브의 성능이 일정하게 유지될 수 있다는 효과가 있다.
In addition, since the conductive material such as nickel or nickel alloy is plated with good durability, the durability of the probe may be improved, and thus the performance of the probe may be kept constant even when used for a long time.

도1은 본 발명의 제1프로브군 내지 제3프로브군을 도시한 도면이다.
도2는 프로브군을 제조하는 공정을 도시한 도면이다.
도3은 프로브군 본딩홀더를 제조하는 공정을 도시한 도면이다.
도4는 회로기판을 조립하는 공정을 도시한 도면이다.
도5는 제1프로브군 내지 제3프로브군을 회로기판에 접합하는 공정을 도시한 도면이다.1 is a view showing the first to third probe group of the present invention.
2 is a diagram illustrating a process of manufacturing a probe group.
3 is a diagram illustrating a process of manufacturing a probe group bonding holder.
4 is a diagram illustrating a process of assembling a circuit board.
FIG. 5 is a diagram illustrating a process of bonding the first to third probe groups to a circuit board. FIG.

본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명하되, 이미 주지되어진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.
The preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings, in which the technical parts already known will be omitted or compressed for simplicity of explanation.

<구성에 대한 설명><Description of Configuration>

본 발명에 따르는 프로브 유닛(100)은 웨이퍼(201)를 에칭하여 제1프로브군(110a) 내지 제3프로브군(110c)의 각 팁 사이의 간격인 피치를 미세하게 형성하는 것이 가능하다. 이러한 프로브 유닛(100)에 대하여 도1에 도시된 도면을 참조하여 설명한다.The probe unit 100 according to the present invention may finely form a pitch that is an interval between the tips of the first probe group 110a to the third probe group 110c by etching the wafer 201. This probe unit 100 will be described with reference to the drawing shown in FIG.

본 발명의 프로브 유닛(100)은 제1 내지 제3프로브군(110a, 110b, 110c) 및 회로기판(130) 등을 포함하여 이루어진다.The probe unit 100 of the present invention includes the first to third probe groups 110a, 110b, 110c, the circuit board 130, and the like.

제1프로브군(110a) 중 어느 하나는 패널 소자의 제1단자와 전기적인 연결이 이루어지며, 제1프로브 팁(112a), 제1프로브 빔부(Beam Part, 114a) 및 제1프로브 지지부(116a)를 포함하여 구성된다.Any one of the first probe groups 110a is electrically connected to the first terminal of the panel element, and the first probe tip 112a, the first probe beam part (Beam Part) 114a, and the first probe support part (116a) are electrically connected. It is configured to include).

제1프로브 팁(112a)은 패널 소자의 제1단자와 전기적인 연결이 이루어질 수 있는 구성이면, 어떤 형태로든 이루어질 수 있으며, 마모를 줄이고 패널 소자의 각 제1단자들 간의 폭이 미세하여도 접촉이 좀 더 쉽게 일어날 수 있도록 하기 위하여 측단면의 크기를 다른 부분의 단면보다 작게 형성하는 것이 바람직하다The first probe tip 112a may be formed in any form as long as it can be electrically connected to the first terminal of the panel element. The first probe tip 112a may be in contact with each other even if the width is reduced between the first terminals of the panel element. In order for this to occur more easily, it is desirable to make the size of the side cross section smaller than the cross section of other parts.

그리고 제1프로브 팁(112a)의 재질은 전류가 흐를 수 있는 전도성 물질(204)이면 어떠한 재질로도 이루어질 수 있으나, 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것이 제1프로브 팁(112a)의 마모를 줄이기 위해 바람직하다.The first probe tip 112a may be made of any material as long as it is a conductive material 204 through which current may flow. Nickel (Ni), nickel cobalt (NiCo), nickel cobalt tungsten (NiCoW), and tungsten ( W), platinum (Pt) and rhodium (Rh) is preferably made of at least one material to reduce wear of the first probe tip 112a.

그리고 상기와 같이 전도성 물질(204)을 전기도금 하기 위해서는 제1프로브 팁(112a)의 밑면에 전도성 박막의 형성이 필요하며, 이때, 전도성 박막은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것이 바람직하다. 본 발명의 일실시예에서는 이러한 전도성 박막은 제1프로브 팁(112a)에 먼저 타이타늄이 박막이 된 다음, 구리가 박막이 되도록 하였다. In addition, in order to electroplat the conductive material 204 as described above, the conductive thin film needs to be formed on the bottom surface of the first probe tip 112a. In this case, the conductive thin film is preferably made of titanium (Ti) and copper (Cu). Do. In one embodiment of the present invention, such a conductive thin film was first made of titanium on the first probe tip 112a and then copper.

제1프로브 빔부(114a)는 제1프로브 팁(112a) 및 제1프로브 지지부(116a)가 각각 일 측 및 타 측으로 이어지고, 제1프로브 팁(112a)이 패널 소자의 제1단자와 접촉될 때, 발생하는 충격을 효율적으로 분산하기 위하여 마련된다.When the first probe tip portion 114a and the first probe tip 112a and the first probe support portion 116a are connected to one side and the other side, respectively, and the first probe tip 112a is in contact with the first terminal of the panel element. In order to efficiently disperse the generated shock, it is provided.

제1프로브 지지부(116a)는 제1프로브 빔부(114a)의 타 측에 위치하고, 회로기판(130)과 접합되는데, 본 발명의 일실시예에서 제1프로브 지지부(116a)는 도1에 도시된 바와 같이, 제1프로브 빔부(114a)와 수직한 형상이 되도록 형성된다.The first probe support portion 116a is located on the other side of the first probe beam portion 114a and is bonded to the circuit board 130. In one embodiment of the present invention, the first probe support portion 116a is shown in FIG. As described above, it is formed to be perpendicular to the first probe beam portion 114a.

제2프로브군(110b) 중 어느 하나는 패널 소자의 제2단자와 전기적인 연결이 이루어지며, 제2프로브 팁(112b), 제2프로브 빔부(114b) 및 제2프로브 지지부(116b)를 포함하여 구성되고, 제3프로브군(110c) 중 어느 하나는 패널 소자의 제3단자와 전기적인 연결이 이루어지며, 제3프로브 팁(112c), 제3프로브 빔부(114c) 및 제3프로브 지지부(116c)를 포함하여 구성된다.Any one of the second probe groups 110b is in electrical connection with the second terminal of the panel element, and includes a second probe tip 112b, a second probe beam portion 114b, and a second probe support portion 116b. One of the third probe group 110c is electrically connected to the third terminal of the panel element, and the third probe tip 112c, the third probe beam portion 114c, and the third probe support portion ( 116c).

제2 및 제3프로브군(110b, 110c)을 이루는 제2 및 제3프로브 팁(112b, 112c), 제2 및 제3프로브 빔부(114b, 114c) 및 제2 및 제3프로브 지지부(116b, 116c)의 형상 및 재질은 제1프로브군(110a)에서와 동일하여 그에 대한 설명은 생략한다.The second and third probe tips 112b and 112c, the second and third probe beam portions 114b and 114c and the second and third probe supports 116b, which constitute the second and third probe groups 110b and 110c. The shape and material of 116c are the same as in the first probe group 110a, and a description thereof will be omitted.

이때, 도1에 도시된 바와 같이, 제2프로브군(110b)의 제2프로브 지지부(116b)는 제1프로브 지지부(116a)보다 길게 형성되고, 제3프로브군(110c)의 제3프로브 지지부(116c)는 제2프로브 지지부(116b)보다 길게 형성되도록 하는데, 이는 각 프로브군(110a, 110b, 110c) 사이의 간격이 패널 소자의 단자와의 미세한 간격이 이루어질 수 있도록 구성하는데, 각 프로브군(110a, 110b, 110c)의 제조 공정에 따라 다양하게 구성할 수 있다.At this time, as shown in Figure 1, the second probe support portion 116b of the second probe group 110b is formed longer than the first probe support portion 116a, the third probe support portion of the third probe group (110c) 116c is formed to be longer than the second probe support 116b, which is configured such that the interval between each probe group 110a, 110b, 110c can be made minutely with the terminal of the panel element. It can be configured in various ways depending on the manufacturing process of (110a, 110b, 110c).

또한, 제1 내지 제3프로브군(110a, 110b, 110c)의 배열도 첫 번째 열에 배치되는 프로브의 경우, 각 프로브군(110a, 110b, 110c)의 팁의 위치가 엇갈리게 배치하는 것이 가능한데, 제1프로브군(110a)의 제1 내지 제3프로브 팁(112a, 112b, 112c)의 위치가 동일한 열이 아닌 엇갈린 위치에 위치시키는 것이 바람직하다.
In addition, in the case where the arrangement of the first to third probe groups 110a, 110b, and 110c is also arranged in the first row, the positions of the tips of the probe groups 110a, 110b, and 110c may be alternately arranged. Preferably, the positions of the first to third probe tips 112a, 112b, and 112c of the one probe group 110a are not in the same row but in staggered positions.

회로기판(130)은 제1 내지 제3프로브군(110a, 110b, 110c)과 접합하여 반도체 소자나 디스플레이 장치의 패널의 불량유무를 검사하기 위해 다수의 프로브를 균형 있게 접촉할 수 있도록 지지한다. 이러한 회로기판(130)은 제1 내지 제3프로브 지지부(116a, 116b, 116c)와의 접합이 용이하도록 회로기판(130)의 일 측에 돌출된 형태의 범프(Bump, 205)를 포함하여 구성될 수 있다.
The circuit board 130 is bonded to the first to third probe groups 110a, 110b, and 110c to support a plurality of probes in a balanced contact so as to inspect whether a panel of a semiconductor device or a display device is defective. The circuit board 130 may include a bump 205 protruding on one side of the circuit board 130 to facilitate bonding with the first to third probe supports 116a, 116b, and 116c. Can be.

<방법에 대한 설명><Description of the method>

본 발명의 프로브 유닛(100) 제조 방법에 대하여 도2a 내지 도5c를 참조하여 설명하되, 본 발명의 일실시예에서는 3단의 복층 구조를 가지는 프로브 유닛(100)에 대해서 설명하도록 한다.
A method of manufacturing the probe unit 100 of the present invention will be described with reference to FIGS. 2A to 5C, but in an embodiment of the present invention, a probe unit 100 having a three-layered multilayer structure will be described.

<프로브군 제조 공정><Probe group manufacturing process>

먼저, 미세피치가 가능한 제1 내지 제3프로브군(110a, 110b, 110c)을 제조하기 위한 공정에 대해서 설명하되, 도2a 내지 도2i를 참조하여 각 프로브군(110a, 110b, 110c)의 제조 방법에 대해서 설명한다.First, a process for manufacturing the first to third probe groups 110a, 110b, and 110c capable of fine pitch will be described. However, referring to FIGS. The method will be described.

이러한 프로브군(110a, 110b, 110c)을 제조하기 위한 첫 번째 공정으로, 도2a에 도시된 바와 같이, 웨이퍼(201)의 일 측 및 타 측에 확산로 또는 전기로(Furnace)에서 산소를 주입시켜 산화막(202)을 형성하는데, 산화막(202)을 형성할 때의 온도는 섭씨 800도에서 1200도 사이의 온도에서 이루어지는 것이 바람직하고, LPCVD를 사용하여 저압기상증착법으로 산화막(202)을 형성하는 것도 가능하다.As a first process for manufacturing the probe groups 110a, 110b, and 110c, as illustrated in FIG. 2A, oxygen is injected into one side and the other side of the wafer 201 in a diffusion furnace or a furnace. In order to form the oxide film 202, the temperature at which the oxide film 202 is formed is preferably made at a temperature between 800 and 1200 degrees Celsius, and the oxide film 202 is formed by low pressure vapor deposition using LPCVD. It is also possible.

두 번째 공정은 도2b에 도시된 바와 같이, 첫 번째 공정이 이루어진 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 다음, 핫플레이트(Hot Plate)나 컨백션 오븐(Convection Oven)을 이용하여 베이크(Bake)시켜 포토레지스트(203)층을 형성한다. 이때, 핫플레이트나 컨백션 오븐에서의 온도는 섭씨 70도 내지 150도 사이의 온도인 것이 바람직하다.In the second process, as shown in FIG. 2B, the photoresist 203 is applied to one side of the wafer 201 where the first process is performed, and then a hot plate or a convection oven is applied. Bake is used to form the photoresist 203 layer. At this time, the temperature in the hot plate or the convection oven is preferably a temperature of 70 degrees to 150 degrees Celsius.

세 번째 공정은 도2c에 도시된 바와 같이, UV 얼라이너(UV Aligner)를 사용하여 두 번째 공정에서 도포된 포토레지스트(203)를 제거하고, BOE(Buffered Oxied Echant) 용액을 이용하여 첫 번째 공정에서 형성된 산화막(202)을 제거함으로써, 복층 구조의 프로브 마스크대로 제1프로브군(110a)의 패턴을 형성한다.The third process is to remove the photoresist 203 applied in the second process using a UV Aligner, as shown in Figure 2c, the first process using a BOE (Buffered Oxied Echant) solution By removing the oxide film 202 formed in the above, the pattern of the first probe group 110a is formed according to the probe mask of the multilayer structure.

네 번째 공정은 도2d에 도시된 바와 같이, 세 번째 공정에서 형성된 패턴이 형성된 부분에 ICP 에처(Inductively Coupled Plasma Etcher)나 딥 실리콘 에처(Deep Silicon Etcher)를 이용하여 웨이퍼(201)를 에칭한다.In the fourth process, as illustrated in FIG. 2D, the wafer 201 is etched using an ICP etchant (Inductively Coupled Plasma Etcher) or a Deep Silicon Etcher.

다섯 번째 공정은 도2e에 도시된 바와 같이, 네 번째 공정에서 에칭된 웨이퍼(201)에 전도성 박막을 증착시키는데, 구리(Cu)를 먼저 증착시키고, 그 다음으로 타이타늄(Ti)을 증착시킨다.The fifth process deposits a conductive thin film on the wafer 201 etched in the fourth process, as shown in FIG. 2E, in which copper (Cu) is deposited first, followed by titanium (Ti).

여섯 번째 공정은 도2f에 도시된 바와 같이, 네 번째 공정에서 에칭된 웨이퍼(201)에 다섯 번째 공정에서 전도성 박막이 증착된 상태에서 전도성 재질을 가지는 물질을 이용하여 전기도금을 하는데, 본 공정에서 제조하는 것은 제1프로브군(110a)의 제1프로브 빔부(Beam Part, 114a)를 제조한다.In the sixth process, as shown in FIG. 2F, the electroplating is performed on a wafer 201 etched in the fourth process by using a material having a conductive material in a state in which the conductive thin film is deposited in the fifth process. Manufacturing manufactures a first probe beam part (Beam Part) 114a of the first probe group 110a.

그리고 본 공정에서 전기도금하는 전도성 재질을 가지는 물질은 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 하나를 이용하여 전기도금을 실시하고, 본 공정에서 제조되는 제1프로브 빔부(114a)의 길이는 500um 내지 5000um 사이인 것이 바람직하다.In addition, the material having a conductive material electroplated in the present process is one of nickel (Ni), nickel cobalt (NiCo), nickel cobalt tungsten (NiCoW), tungsten (W), platinum (Pt) and rhodium (Rh). Electroplating, the length of the first probe beam portion 114a produced in this step is preferably between 500um and 5000um.

일곱 번째 공정은 도2g에 도시된 바와 같이, 여섯 번째 공정까지 남아있던 패턴이 형성된 포토레지스트(203)를 마저 제거하고, 두 번째 공정 및 세 번째 공정에서와 같이, 다시 포토레지스트(203)를 도포한 이후, 제1프로브 지지부(116a)를 형성하기 위한 패턴을 형성한다.The seventh process even removes the patterned photoresist 203 that remained until the sixth process, as shown in FIG. 2G, and again applies the photoresist 203, as in the second and third processes. After that, a pattern for forming the first probe support part 116a is formed.

여덟 번째 공정은 도2h에 도시된 바와 같이, 일곱 번째 공정에서 패턴이 형성된 부분에 여섯 번째 공정에서 전기도금을 하였던 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 등의 전도성 재질을 가지는 재질 중 어느 하나를 이용하여 전기도금을 함으로써, 프로브 지지부(116a, 116b, 116c)를 형성한다.In the eighth process, as shown in FIG. 2H, nickel (Ni), nickel cobalt (NiCo), nickel cobalt tungsten (NiCoW), and tungsten (W), which were electroplated in the sixth process, were formed on the patterned portion in the seventh process. ), And the probe support parts 116a, 116b, and 116c are formed by electroplating using any one of a material having a conductive material such as platinum (Pt) and rhodium (Rh).

이때, 제1 내지 제3프로브군(110a, 110b, 110c)의 제조에 대하여 차이는 본 공정을 통해 발생하는데, 포토레지스트(203)가 도포된 복수층의 층수에 따라서 프로브 지지부(116a, 116b, 116c)의 길이를 조절하는 것이 가능한데, 제1프로브 지지부(116a)는 복수층의 층수가 적고, 제3프로브 지지부(116c)는 복수층의 층수를 많게 함으로써, 제1프로브 지지부(116a), 제2프로브 지지부(116b) 및 제3프로브 지지부(116c)의 길이를 각각 점차 길게 제조하는 것이 가능하다.In this case, a difference occurs with respect to the manufacture of the first to third probe groups 110a, 110b, and 110c through the present process. The probe supports 116a, 116b, It is possible to adjust the length of 116c, but the first probe support portion 116a has a small number of layers, and the third probe support portion 116c increases the number of layers of multiple layers, thereby increasing the number of layers of the first probe support portion 116a and the first layer. It is possible to manufacture the lengths of the 2 probe support part 116b and the 3rd probe support part 116c gradually gradually, respectively.

즉, 네 번째 공정에서 웨이퍼(201)가 에칭되는 깊이에 따라, 또는 일곱 번째 공정에서 도포되는 포토레지스트(203)의 두께에 따라 각 프로브 지지부(116a, 116b, 116c)의 길이가 조절하는 것이 가능하다.That is, the length of each probe support portion 116a, 116b, 116c can be adjusted according to the depth at which the wafer 201 is etched in the fourth process or the thickness of the photoresist 203 applied in the seventh process. Do.

아홉 번째 공정은 도2i에 도시된 바와 같이, 여덟 번째 공정을 통해 프로브군(110a, 110b, 110c)이 제조된 상태에서, BOE 용액으로 각 프로브의 표면에 남아 있는 산화막(202)을 제거하고, 웨이퍼(201)와 전기도금된 프로브 사이의 전도성 박막과 일부 웨이퍼(201)를 제거함으로써, 프로브를 분리한다. 이때, 웨이퍼(201)의 제거를 위해 사용되는 용액은 수산화칼륨이나 CH3COOH:H2O2:H2O 및 Cu 에천트(Etchant)가 이용되는 것이 가능하다.In the ninth process, as shown in FIG. 2I, in the state in which the probe groups 110a, 110b, and 110c are manufactured through the eighth process, the oxide film 202 remaining on the surface of each probe is removed with a BOE solution. The probe is separated by removing the conductive thin film and some of the wafer 201 between the wafer 201 and the electroplated probe. At this time, the solution used for the removal of the wafer 201 may be used potassium hydroxide or CH3COOH: H2O2: H2O and Cu etchant (Etchant).

이렇게 첫 번째 공정에서부터 아홉 번째 공정을 한번 거치면서 제1프로브군(110a)이 제조되고, 이를 반복하여, 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 제조한다. 물론, 상기에서 설명한 바와 같이, 제1프로브군(110a), 제2프로브군(110b) 및 제3프로브군(110c)에 대한 차등은 여덟 번째 공정에서 제1 내지 제3프로브 지지부(116a, 116b, 116c)의 길이를 조정함으로써 가능하다.
In this way, the first probe group 110a is manufactured while passing through the first process to the ninth process, and the first to third probe groups 110a, 110b, and 110c are repeatedly manufactured. Of course, as described above, the difference between the first probe group 110a, the second probe group 110b, and the third probe group 110c is that the first to third probe supports 116a and 116b in the eighth process. , 116c).

<프로브군 본딩홀더 제조 공정><Probe group bonding holder manufacturing process>

다음으로 프로브군 본딩홀더(Bonding Holder, 120)를 제조하는 공정에 대해서 도3a 내지 도3i에 도시된 도면을 참조하여 설명한다. 프로브군 본딩홀더(120)는 후술할 회로기판(130)에 제1 내지 제3프로브군(110a, 110b, 110c)을 접합시키기 위한 홀더로써 역할을 한다.Next, a process of manufacturing the probe group bonding holder 120 will be described with reference to the drawings illustrated in FIGS. 3A to 3I. The probe group bonding holder 120 serves as a holder for bonding the first to third probe groups 110a, 110b, and 110c to the circuit board 130, which will be described later.

프로브군 본딩홀더(120)를 제조하기 위한 첫 번째 공정은 도3a에 도시된 바와 같이, 프로브의 제조를 위한 첫 번째 공정과 마찬가지로, 웨이퍼(201)의 일 측 및 타 측에 확산로 또는 전기로(Furnace)에서 산소를 주입시켜 산화막(202)을 형성하는데, 산화막(202)을 형성할 때의 온도는 섭씨 800도에서 1200도 사이의 온도에서 이루어지는 것이 바람직하고, LPCVD를 사용하여 저압기상증착법으로 산화막(202)을 형성하는 것도 가능하다.The first process for manufacturing the probe group bonding holder 120 is a diffusion furnace or an electric furnace on one side and the other side of the wafer 201, as in the first process for the manufacture of the probe, as shown in FIG. 3A. Oxygen is injected into the oxide to form the oxide film 202. The temperature of the oxide film 202 is preferably formed at a temperature between 800 and 1200 degrees Celsius. It is also possible to form the oxide film 202.

두 번째 공정은 도3b에 도시된 바와 같이, 첫 번째 공정이 이루어진 웨이퍼(201)의 타 측에 포토레지스트(203)를 도포한 다음, 핫플레이트(Hot Plate)나 컨백션 오븐(Convection Oven)을 이용하여 베이크(Bake)시켜 포토레지스트(203)층을 형성한다. 이때, 핫플레이트나 컨백션 오븐에서의 온도는 섭씨 70도 내지 150도 사이의 온도인 것이 바람직하다.In the second process, as shown in FIG. 3B, the photoresist 203 is applied to the other side of the wafer 201 where the first process is performed, and then a hot plate or a convection oven is applied. Bake is used to form the photoresist 203 layer. At this time, the temperature in the hot plate or the convection oven is preferably a temperature of 70 degrees to 150 degrees Celsius.

세 번째 공정은 도3c에 도시된 바와 같이, 패턴을 형성하여 UV 얼라이너 이용하여 웨이퍼(201) 타 측에 도포된 포토레지스를 제거하고, BOE 용액을 이용하여 산화막(202)을 제거한 다음, 수산화칼륨이나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 얼라인키(Align Key)를 생성한다.In the third process, as shown in FIG. 3C, a pattern is formed to remove the photoresist applied to the other side of the wafer 201 using a UV aligner, an oxide film 202 is removed using a BOE solution, and then hydroxide hydroxide is removed. An etching key is generated by etching the wafer 201 using potassium or an ICP etchant.

네 번째 공정은 도3d에 도시된 바와 같이, 마스크를 이용하여 패턴을 형성하는데, 본 발명의 일실시예에서는 제1 내지 제3프로브군(110a, 110b, 110c)이 형성되어야 하기 때문에 3개의 패턴이 조합된 마스크를 이용하여 패턴을 형성한다. 그리고 BOE 용액을 이용하여 산화막(202)을 에칭하는데, 두 번째 공정에서와 같은 방법으로 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 이후에 산화막(202)을 에칭한다.The fourth process is to form a pattern using a mask, as shown in Figure 3d, in one embodiment of the present invention three patterns because the first to third probe group (110a, 110b, 110c) must be formed A pattern is formed using this combined mask. The oxide film 202 is etched using a BOE solution. The oxide film 202 is etched after the photoresist 203 is applied to one side of the wafer 201 in the same manner as in the second process.

또한, 웨이퍼(201)의 타 측에 도포된 포토레지스트(203)를 제거한다.In addition, the photoresist 203 applied to the other side of the wafer 201 is removed.

다섯 번째 공정은 도3e에 도시된 바와 같이, 네 번째 공정에서 웨이퍼(201)의 일 측에 남아 있는 포토레지스트(203)를 제거하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭하여 제1프로브군(110a)이 삽입될 수 있는 영역을 형성한다.The fifth process removes the photoresist 203 remaining on one side of the wafer 201 in the fourth process, as shown in FIG. 3E, and etches the wafer 201 using a deep silicon or ICP etchant. Thereby forming a region into which the first probe group 110a can be inserted.

여섯 번째 공정은 도3f에 도시된 바와 같이, 다섯 번째 공정에서 제1프로브군(110a)이 삽입될 수 있는 영역이 형성된 웨이퍼(201)의 일 측에 포토레지스트(203)를 도포한 다음, 패턴을 형성하여 BOE 용액으로 산화막(202)을 제거하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭하여 제2프로브군(110b)이 삽입될 수 있는 영역을 형성한다.In the sixth process, as shown in FIG. 3F, in the fifth process, the photoresist 203 is applied to one side of the wafer 201 where the region where the first probe group 110a can be inserted is formed, and then the pattern is formed. The oxide film 202 is removed using a BOE solution, and the wafer 201 is etched using a deep silicon or ICP etchant to form a region into which the second probe group 110b can be inserted.

일곱 번째 공정은 도3g에 도시된 바와 같이, 여섯 번째 공정에서 남아 있는 포토레지스트(203)에 다시 패턴을 형성하고, BOE 용액으로 산화막(202)을 제거하고 남은 포토레지스트(203)를 모두 제거한다.In the seventh process, as shown in FIG. 3G, a pattern is formed again on the remaining photoresist 203 in the sixth process, the oxide film 202 is removed with a BOE solution, and all remaining photoresist 203 is removed. .

여덟 번째 공정은 도3h에 도시된 바와 같이, 다시 포토레지스트(203)를 도포한 다음, 패턴을 형성하고, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 제3프로브군(110c)이 삽입될 수 있는 영역을 형성한다.In the eighth process, as shown in FIG. 3H, the photoresist 203 is applied again, and then a pattern is formed, and the wafer 201 is etched using a deep silicon or ICP etchant to form a third probe group ( The region 110c can be inserted.

아홉 번째 공정은 웨이퍼(201)의 타 측에 포토레지스트(203)를 도포하고 패턴을 형성한다. 그리고 BOE 용액을 이용하여 산화막(202)을 제거한 다음, 딥 실리콘 에처나 ICP 에처를 이용하여 웨이퍼(201)를 에칭함으로써, 도3i에 도시된 바와 같이, 제1프로브군(110a)이 삽입될 영역, 제2프로브군(110b)이 삽입될 영역 및 제3프로브군(110c)이 삽입될 영역의 면과 관통할 수 있도록 한다. 그런 이후, 남아 있는 포토레지스트(203)를 제거함으로써, 프로브군 본딩홀더(120)의 제조가 완료된다.
In the ninth process, the photoresist 203 is applied to the other side of the wafer 201 to form a pattern. After the oxide film 202 is removed using a BOE solution, the wafer 201 is etched using a deep silicon or ICP etchant, and as shown in FIG. 3I, a region into which the first probe group 110a is to be inserted. In order to penetrate the surface of the region where the second probe group 110b is to be inserted and the region where the third probe group 110c is to be inserted. Thereafter, the remaining photoresist 203 is removed to complete the manufacture of the probe group bonding holder 120.

<회로기판 조립 공정>Circuit Board Assembly Process

그 다음으로는 회로기판(130)을 조립하는 공정에 대해서 도4a 내지 도4c에 도시된 도면을 참조하여 설명한다.Next, a process of assembling the circuit board 130 will be described with reference to the drawings shown in FIGS. 4A to 4C.

회로기판(130)을 조립하는 첫 번째 공정은 도4a에 도시된 바와 같이, 세라믹 회로판이나 PCB 회로판에 포토레지스트(203)를 도포하고 패턴을 형성한다.In the first process of assembling the circuit board 130, as shown in FIG. 4A, a photoresist 203 is applied to a ceramic circuit board or a PCB circuit board and a pattern is formed.

두 번째 공정은 도4b에 도시된 바와 같이, 첫 번째 공정에서 패턴이 형성된 부분에 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 등의 전도성 재질을 가지는 재질 중 어느 하나를 이용하여 전기도금을 함으로써, 범프(Bump, 205)를 만든다. 이때, 범프(205)의 높이는 50um 내지 800um으로 하는 것이 바람직하다.In the second process, as shown in FIG. 4B, in the first process, the pattern is formed in nickel (Ni), nickel cobalt (NiCo), nickel cobalt tungsten (NiCoW), tungsten (W), platinum (Pt) and rhodium A bump 205 is made by electroplating using any one of materials having a conductive material such as (Rh). At this time, the height of the bump 205 is preferably set to 50um to 800um.

세 번째 공정은 도4c에 도시된 바와 같이, 두 번째 공정에서 남아 있는 포토레지스트(203)를 제거하고, 디스펜서(Dispenser)를 이용하여 솔더 페이스트(Solder Paste)나 전도성 에폭시(Epoxy)를 분사하거나 스크린 프린터(Screen Printer)를 이용하여 프린팅함으로써, <프로브군 제조 공정>에서 제조된 프로브군(110a, 110b, 110c)과 접합하기 위한 회로기판(130)의 준비가 완료된다.
The third process is to remove the remaining photoresist 203 in the second process, as shown in Figure 4c, using a dispenser (Solder Paste) or conductive epoxy (Epoxy) to spray or screen By printing using a printer, the preparation of the circuit board 130 for joining with the probe groups 110a, 110b, and 110c manufactured in the <probe group manufacturing process> is completed.

<프로브군 및 회로기판의 접합 공정><Joining process of probe group and circuit board>

이렇게 상기에서 설명한 바와 같이, 제1 내지 제3프로브군(110a, 110b, 110c), 프로브군 본딩홀더(120) 및 회로기판(130)에 대한 제조가 완료되면, 제1 내지 제3프로브군(110a, 110b, 110c)을 회로기판(130)에 접합하여야 하는데, 이를 도5a 내지 도5c에 도시된 도면을 참조하여 접합과정에 대해서 설명한다.As described above, when the manufacturing of the first to third probe groups 110a, 110b and 110c, the probe group bonding holder 120 and the circuit board 130 is completed, the first to third probe groups ( 110a, 110b, and 110c should be bonded to the circuit board 130, which will be described with reference to the drawings shown in FIGS. 5a to 5c.

첫 번째 과정은 도5a에 도시된 바와 같이, 프로브군 본딩홀더(120)에 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 삽입하는데, 이때, 각각의 프로브들을 고정할 때, 진공으로 고정함으로써, 제1 내지 제3프로브군(110a, 110b, 110c)이 프로브군 본딩홀더(120)에 삽입되고, 추후에 회로기판(130)과의 접합시에도 정렬이 흐트러지지 않도록 한다.In the first process, as shown in FIG. 5A, the first to third probe groups 110a, 110b and 110c are respectively inserted into the probe group bonding holder 120. The first to third probe groups 110a, 110b, and 110c are inserted into the probe group bonding holder 120 so that the alignment of the first to third probe groups 110a, 110b, and 110c is not disturbed even when the circuit board 130 is later joined.

두 번째 과정은 도5b에 도시된 바와 같이, 도4a 내지 도4c의 과정을 거쳐 준비된 회로기판(130)을 첫 번째 과정에서 프로브군 본딩홀더(120)에 삽입된 제1 내지 제3프로브군(110a, 110b, 110c)을 각각 패턴을 정렬하여 접합한다.As shown in FIG. 5B, the second process includes the first to third probe groups having the circuit board 130 prepared through the process of FIGS. 4A to 4C inserted into the probe group bonding holder 120 in the first process. 110a, 110b, and 110c are bonded to each other by arranging patterns.

세 번째 과정은 도5c에 도시된 바와 같이, 두 번째 과정을 통해 제1 내지 제3프로브군(110a, 110b, 110c)이 회로기판(130)에 접합되면, 프로브군 본딩홀더(120)를 분리시키는데, 이로써, 제1 내지 제3프로브군(110a, 110b, 110c)을 회로기판(130)에 접합하는 과정이 완료되고, 또한, 본 발명의 프로브유닛의 제조도 완료된다.
5C, when the first to third probe groups 110a, 110b, and 110c are bonded to the circuit board 130 through the second process, the probe group bonding holder 120 is separated. By doing so, the process of bonding the first to third probe groups 110a, 110b, and 110c to the circuit board 130 is completed, and the manufacture of the probe unit of the present invention is also completed.

위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings. However, since the above-described embodiments have only been described with reference to preferred examples of the present invention, the present invention is limited to the above embodiments. It should not be understood that the scope of the present invention is to be understood by the claims and equivalent concepts described below.

100: 프로브 유닛
110a, 110b, 110c: 제1프로브군, 제2프로브군, 제3프로브군
112a, 112b, 112c: 제1프로브 팁, 제2프로브 팁, 제3프로브 팁
114a, 114b, 114c: 제1프로브 빔부, 제2프로브 빔부, 제3프로브 빔부
116a, 116b, 116c: 제1프로브 지지부, 제2프로브 지지부, 제3프로브 지지부
120: 프로브군 본딩홀더 130: 회로기판
201: 웨이퍼 202: 산화막
203: 포토레지스트 204: 전도성 물질
205: 범프100: probe unit
110a, 110b, 110c: first probe group, second probe group, third probe group
112a, 112b, 112c: first probe tip, second probe tip, third probe tip
114a, 114b, 114c: first probe beam portion, second probe beam portion, third probe beam portion
116a, 116b, 116c: first probe support, second probe support, third probe support
120: probe group bonding holder 130: circuit board
201: wafer 202: oxide film
203: photoresist 204: conductive material
205: bump

Claims (10)

웨이퍼에서 에칭 및 도금과정을 이용하여 미세 피치(Pitch)를 가능한 복수의 프로브군을 생성하는 프로브군 생성단계;
웨이퍼에서 상기 복수의 프로브군이 회로기판과 접합을 위한 삽입될 수 있는 프로브군 본딩홀더를 생성하는 프로브군 본딩홀더(Bonding Holder) 생성단계;
상기 프로브군 생성단계에서 생성된 복수의 프로브군을 상기 프로브군 본딩홀더에 삽입하는 프로브군 본딩홀더 삽입단계;
상기 프로브군 본딩홀더에 삽입된 상기 복수의 프로브군을 상기 회로기판과 접합하는 프로브군 접합단계; 및
상기 복수의 프로브군에서 상기 프로브군 본딩홀더를 분리하는 프로브군 본딩홀더 분리단계; 를 포함하고,
상기 프로브군 생성단계는,
웨이퍼에서 상기 복수의 프로브군의 빔(Beam)부가 형성될 부분을 에칭(Etching)하는 에칭단계;
상기 에칭단계에서 에칭된 부분을 도금하여 상기 복수의 프로브군의 빔부를 형성하는 빔부 형성단계;
상기 빔부가 형성된 웨이퍼에 포토레지스트를 도포하여 패턴을 형성하는 포토레지스트 패턴형성단계; 및
상기 포토레지스트 패턴형성단계에서 포토레지스트의 패턴이 형성된 부분을 도금하여 상기 복수의 프로브군의 지지부를 형성하는 지지부 형성단계; 를 포함하고,
상기 프로브군 본딩홀더 삽입단계에서 상기 복수의 프로브군에 형성된 상기 미세피치가 상기 프로브군에 따라 각각 단차지도록 상기 프로브군 본딩홀더에 삽입되는 것을 특징으로 하는
프로브 유닛 제조 방법.Probe group generation step of generating a plurality of probe group possible to fine pitch (Pitch) by using the etching and plating process on the wafer;
A probe group bonding holder generating step of generating a probe group bonding holder into which the plurality of probe groups can be inserted into a circuit board and bonded to a circuit board;
A probe group bonding holder insertion step of inserting the plurality of probe groups generated in the probe group generation step into the probe group bonding holder;
A probe group bonding step of bonding the plurality of probe groups inserted into the probe group bonding holder with the circuit board; And
A probe group bonding holder separation step of separating the probe group bonding holders from the plurality of probe groups; Including,
The probe group generation step,
An etching step of etching a portion of the wafer to be formed with beam portions of the plurality of probe groups;
A beam part forming step of forming a beam part of the plurality of probe groups by plating the part etched in the etching step;
A photoresist pattern forming step of forming a pattern by applying photoresist to the wafer on which the beam part is formed; And
A support part forming step of forming a support part of the plurality of probe groups by plating a portion where the pattern of the photoresist is formed in the photoresist pattern forming step; Including,
In the probe group bonding holder insertion step, the fine pitch formed in the plurality of probe groups are inserted into the probe group bonding holder so as to be stepped according to the probe group, respectively.
Probe unit manufacturing method. 삭제delete 제1항에 있어서,
상기 프로브군 생성단계는 상기 에칭단계에서의 에칭의 깊이와 포토레지스트의 두께에 따라 상기 복수의 프로브군 중 어느 하나의 프로브군에서 상기 지지부의 길이가 조절이 가능한 것을 특징으로 하는
프로브 유닛 제조 방법.The method of claim 1,
The generating of the probe group may include adjusting the length of the support part in any one of the plurality of probe groups according to the depth of etching and the thickness of the photoresist in the etching step.
Probe unit manufacturing method. 제1항에 있어서,
상기 에칭단계는,
웨이퍼에 산화막을 형성하는 산화막 형성단계;
상기 산화막 형성단계에서 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계;
상기 포토레지스트 도포단계에서 도포된 포토레지스트에 패턴을 형성하고, 형성된 패턴에 따라 상기 산화막을 에칭하는 산화막 에칭단계; 및
상기 산화막 에칭단계에서 상기 산화막이 에칭된 부분의 웨이퍼를 에칭하는 웨이퍼 에칭단계; 를 포함하는 것을 특징으로 하는
프로브 유닛 제조 방법.The method of claim 1,
The etching step,
Forming an oxide film on the wafer;
A photoresist coating step of applying a photoresist to the oxide film formed in the oxide film forming step;
An oxide film etching step of forming a pattern on the photoresist applied in the photoresist coating step and etching the oxide film according to the formed pattern; And
A wafer etching step of etching the wafer of the portion where the oxide film is etched in the oxide film etching step; Characterized in that it comprises
Probe unit manufacturing method. 제1항에 있어서,
상기 프로브군 본딩홀더 생성단계에서 생성되는 상기 프로브군 본딩홀더는 웨이퍼에 상기 복수의 프로브군이 삽입될 부분에 대한 에칭과정 및 웨이퍼에 포토레지스트가 도포되어 패턴이 형성되는 과정이 적어도 한번 이상 반복되어 생성되는 것을 특징으로 하는
프로브 유닛 제조 방법.The method of claim 1,
In the probe group bonding holder generated in the generation of the probe group bonding holder, an etching process for a portion where the plurality of probe groups are to be inserted into a wafer and a process of forming a pattern by applying photoresist to the wafer are repeated at least once. Characterized in that
Probe unit manufacturing method. 제5항에 있어서,
상기 프로브군 본딩홀더 생성단계는,
웨이퍼의 일 측 및 타 측에 산화막을 형성하는 산화막 형성단계;
상기 산화막 형성단계에서 일 측에 형성된 산화막에 포토레지스트를 도포하는 포토레지스트 도포단계;
상기 포토레지스트 도포단계에서 상기 일 측에 상기 복수의 프로브군 중 어느 하나의 프로브군이 삽입될 수 있도록 상기 웨이퍼를 에칭하는 웨이퍼 에칭단계; 및
상기 웨이퍼 에칭단계에서 에칭되지 않은 나머지 부분의 웨이퍼에서 상기 포토레지스트를 제거하는 포토레지스트 제거단계; 를 포함하고,
상기 포토레지스트 도포단계, 웨이퍼 에칭단계 및 포토레지스트 제거단계가 적어도 두 번 이상 반복되는 것을 특징으로 하는
프로브 유닛 제조 방법.The method of claim 5,
The probe group bonding holder generation step,
An oxide film forming step of forming an oxide film on one side and the other side of the wafer;
A photoresist coating step of applying a photoresist to the oxide film formed on one side in the oxide film forming step;
A wafer etching step of etching the wafer such that any one of the plurality of probe groups may be inserted into the one side in the photoresist coating step; And
A photoresist removing step of removing the photoresist from the remaining portions of the wafer not etched in the wafer etching step; Including,
The photoresist coating step, the wafer etching step and the photoresist removing step are repeated at least two times.
Probe unit manufacturing method. 삭제delete 삭제delete 미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되는 복수의 제1프로브;
미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제1프로브의 상부에 배열되는 복수의 제2프로브; 및
상기 복수의 제1프로브 및 복수의 제2프로브 각각의 타 측에 접합되는 회로기판; 을 포함하고,
상기 복수의 제2프로브는 상기 복수의 제1프로브의 상부에서 상기 복수의 제1프로브와 서로 엇갈리게 배열되는 것을 특징으로 하는
프로브 유닛.A plurality of first probes having a cross section on one side smaller than the remaining portion to enable a fine pitch;
A plurality of second probes having a cross section on one side smaller than the remaining portion to enable a fine pitch, and arranged on top of the plurality of first probes; And
A circuit board bonded to the other side of each of the plurality of first probes and the plurality of second probes; Including,
The plurality of second probes are arranged alternately with the plurality of first probes on the top of the plurality of first probes.
Probe unit. 제9항에 있어서,
미세 피치(Pitch)가 가능하도록 일 측의 단면이 나머지 부분보다 작게 형성되고, 상기 복수의 제2프로브의 상부에 배열되는 복수의 제3프로브; 를 더 포함하고,
상기 회로기판은 상기 복수의 제1프로브, 복수의 제2프로브 및 복수의 제3프로브 각각의 타 측에 접합되며,
상기 복수의 제3프로브는 상기 복수의 제2프로브의 상부에서 상기 복수의 제1프로브 및 복수의 제2프로브와 서로 엇갈리게 배열되는 것을 특징으로 하는
프로브 유닛.10. The method of claim 9,
A plurality of third probes having a cross section on one side smaller than the remaining portion to enable a fine pitch, and arranged on top of the plurality of second probes; Further comprising:
The circuit board is bonded to the other side of each of the plurality of first probes, the plurality of second probes, and the plurality of third probes,
The plurality of third probes are arranged alternately with the plurality of first probes and the plurality of second probes on the upper portion of the plurality of second probes.
Probe unit.
KR1020100018116A 2010-02-26 2010-02-26 Manufacturing method of probe unit and probe and probe unit KR101086006B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100018116A KR101086006B1 (en) 2010-02-26 2010-02-26 Manufacturing method of probe unit and probe and probe unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100018116A KR101086006B1 (en) 2010-02-26 2010-02-26 Manufacturing method of probe unit and probe and probe unit

Publications (2)

Publication Number Publication Date
KR20110098473A KR20110098473A (en) 2011-09-01
KR101086006B1 true KR101086006B1 (en) 2011-11-23

Family

ID=44952016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018116A KR101086006B1 (en) 2010-02-26 2010-02-26 Manufacturing method of probe unit and probe and probe unit

Country Status (1)

Country Link
KR (1) KR101086006B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102361397B1 (en) * 2019-01-21 2022-02-10 (주)포인트엔지니어링 Probe pin having substrate and manufacturing method of probe card using the same
KR20210058641A (en) * 2019-11-12 2021-05-24 화인인스트루먼트 (주) Probe array and Probe head manufacturing method of the probe card using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748023B1 (en) * 2006-06-16 2007-08-09 주식회사 유니테스트 Method for manufacture probe structure of probe card
KR100799166B1 (en) * 2007-07-02 2008-01-29 이재하 Manufacturing method of probe assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748023B1 (en) * 2006-06-16 2007-08-09 주식회사 유니테스트 Method for manufacture probe structure of probe card
KR100799166B1 (en) * 2007-07-02 2008-01-29 이재하 Manufacturing method of probe assembly

Also Published As

Publication number Publication date
KR20110098473A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5357075B2 (en) Micro-electromechanical system connection pin and method for forming the connection pin
US8237461B2 (en) Contactor, probe card, and method of mounting contactor
CN101128741A (en) Probe and method for manufacturing the same
JP2007078371A (en) Conductive contact, and manufacturing method for conductive contact
TW201804160A (en) Probe module having cantilever-type micro-electromechanical probe and manufacturing method thereof making the cantilever-type micro-electromechanical probe to have a shorter supporting portion while avoiding collision with the circuit substrate
KR101086006B1 (en) Manufacturing method of probe unit and probe and probe unit
JP4615057B1 (en) Probe card
JP2007171138A (en) Probe, probe card, probe manufacturing method, and method for manufacturing probe support substrate
WO2016031512A1 (en) Inspection terminal unit, probe card and method for manufacturing inspection terminal unit
JP5058032B2 (en) Contact probe manufacturing method
JP2010002184A (en) Contact probe
KR100887708B1 (en) Mems probe card and method manufacturing the same
KR101066551B1 (en) Pin Array Frame Used for Manufacture of Probe Card
JP2009063552A (en) Manufacturing method of probe contact
KR101149808B1 (en) Manufacturing method for probe and probe card
KR101334458B1 (en) A Probe Structure And Making Method For The Same
JP5700761B2 (en) Electrical connection device
JP2010107319A (en) Manufacturing method of contact probe
KR100842395B1 (en) A manufacturing method of tip constituting probe card by using electroless plating
KR20110085461A (en) A method of manufacturing for a probe and a probe device
JP2010276426A (en) Probe card
KR100743978B1 (en) Contact element for probe card and method for producing the same
JP2008002804A (en) Probe card and manufacturing method therefor
KR101301739B1 (en) Method for producing probe card
KR101301738B1 (en) Method for producing probe card and probe card thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141013

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180908

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 9