KR101081479B1 - Preparation method for thin film transistor using low temperature process - Google Patents
Preparation method for thin film transistor using low temperature process Download PDFInfo
- Publication number
- KR101081479B1 KR101081479B1 KR1020100091776A KR20100091776A KR101081479B1 KR 101081479 B1 KR101081479 B1 KR 101081479B1 KR 1020100091776 A KR1020100091776 A KR 1020100091776A KR 20100091776 A KR20100091776 A KR 20100091776A KR 101081479 B1 KR101081479 B1 KR 101081479B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- low temperature
- film transistor
- type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000010409 thin film Substances 0.000 title claims abstract description 87
- 230000008569 process Effects 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000013081 microcrystal Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 13
- 239000004033 plastic Substances 0.000 claims description 11
- 229920003023 plastic Polymers 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229920000728 polyester Polymers 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229920002492 poly(sulfone) Polymers 0.000 claims description 3
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000007306 functionalization reaction Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 저온 공정을 사용한 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 자세하게는 저온 화학기상증착 공정을 사용하여 n형 또는 p형 마이크로결정질 실리콘 박막을 기판에 증착한 후 패터닝을 통해 소스 전극 및 드레인 전극으로 형성하는 단계를 포함하는 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
The present invention relates to a method for manufacturing a silicon thin film transistor using a low temperature process, and more particularly, by depositing an n-type or p-type microcrystalline silicon thin film on a substrate using a low temperature chemical vapor deposition process, and then patterning the source electrode and drain It relates to a method of manufacturing a silicon thin film transistor comprising the step of forming into an electrode.
최근 들어 디스플레이 패널의 대면적, 고기능화가 빠른 속도로 진행되고 있으며, OLED 등 새로운 디스플레이 패널 기술이 속속 등장하면서 이에 적합한 박막 트랜지스터 기술에 대한 요구가 더욱 커지고 있다.Recently, large area and high functionalization of display panels are progressing rapidly, and new display panel technologies such as OLEDs are being introduced one after another, and the demand for thin film transistor technology suitable for them is increasing.
박막 트랜지스터(Thin-Film Transistor) 기술은 디스플레이 산업은 물론, 투명과 플렉시블을 키워드로 하는 다양한 차세대 어플리케이션 실현을 위한 필수적인 기술로서 앞으로도 지속적인 연구 개발이 요구되는 매우 중요한 기술 분야이다. Thin-Film Transistor technology is an essential technology for realizing a variety of next-generation applications using the transparent and flexible keywords as well as the display industry, and is an important technology field that requires continuous research and development.
TFT는 지금까지는 주로 LCD 중심의 디스플레이 백플레인용 구동 소자로서의 역할이 가장 중요한 응용 분야였으며, a-Si이나 LTPS TFT(Low Temperature Poly Silicon Thin-Film Transistor) 등의 실리콘 계열 TFT가 주로 이용되어 왔다. 하지만 최근 들어 디스플레이 패널의 대면적, 고기능화가 빠른 속도로 진행되고, OLED 등 새로운 디스플레이 패널 기술이 속속 등장하면서 이에 적합한 TFT 기술에 대한 요구가 더욱 커지고 있다.TFTs have been the most important application fields until now, mainly as LCD-driven display devices, and silicon-based TFTs such as a-Si and low temperature poly silicon thin film transistors (LTPS TFTs) have been mainly used. However, in recent years, large area and high functionalization of display panels are progressing rapidly, and new display panel technologies, such as OLEDs, are appearing one after another.
다결정 실리콘 박막 트랜지스터는 소자의 특성이 우수하나 공정이 복잡하다는 단점을 가진다. 소스 전극 및 드레인 전극 형성시 도핑 공정이 필수적이고, 도펀트의 활성화를 위해 열처리 공정을 수행해야 한다. 또한, 실리콘 박막의 결정화를 위해 고온 열처리나 레이저 열처리 공정과 같은 저온 열처리 공정이 추가적으로 요구된다. 능동형 평판 디스플레이 구동 소자의 적용을 위해서는 저온 공정이 요구되므로 열처리로를 이용한 열처리는 불가능하여 레이저를 이용한 국부적인 열처리를 주로 하게 되는데 이러한 경우에도 국부적으로 높은 온도가 인가되는 단점이 있다.Polycrystalline silicon thin film transistors have excellent device characteristics but have a disadvantage of complicated process. A doping process is essential when forming the source electrode and the drain electrode, and a heat treatment process must be performed to activate the dopant. In addition, a low temperature heat treatment process such as a high temperature heat treatment or a laser heat treatment process is additionally required for the crystallization of the silicon thin film. Since the low temperature process is required for the application of the active flat panel display driving device, heat treatment using a heat treatment furnace is not possible, so that local heat treatment is mainly performed using a laser. In this case, a local high temperature is applied.
현재 비정질 실리콘 박막 트랜지스터 기술은 충분히 양산 공정에 적용되고 있으며, LTPS TFT 기술 역시 고성능 TFT 응용 분야에서 그 가능성을 인정받고 있는 상황에서 새로운 박막 트랜지스터 기술은 제조비용의 절감 및 플렉시블 일렉트로닉스 기술에 초점이 맞추어지고 있다. At present, amorphous silicon thin film transistor technology is fully applied to mass production process, and LTPS TFT technology is also recognized for its potential in high performance TFT applications, and new thin film transistor technology is focused on reducing manufacturing cost and flexible electronics technology. have.
박막 트랜지스터의 가격이 충분히 떨어진다면 대면적 플랫패널 TV 시장은 엄청나게 성장할 것으로 예상된다. 박막 트랜지스터의 제조비용은 재료 자체보다는 설비에 더 의존적이므로 앞으로 박막 트랜지스터 기술은 설비의 단순화와 공정 스텝의 절감이라는 목적을 충족시킬 것이 요구된다.If the price of thin film transistors falls sufficiently, the large-area flat panel TV market is expected to grow enormously. Since the cost of manufacturing thin film transistors is more dependent on equipment than on the material itself, thin film transistor technology is required to meet the goals of simplifying equipment and reducing process steps.
또한, 유리와 같이 무겁고 깨지기 쉬운 기판을 사용하기 보다는 가볍고 구부러지는 기능을 기판에 부여한다면 다양한 신규 응용 가능성을 도출할 수 있다. 최근 플라스틱 기판에 다결정 실리콘 전자소자를 형성하는 방법이 연구되고 있다. 이는 플라스틱 기판은 열에 약한 단점 이외 가볍고 유연하면서 튼튼한 장점을 가지기 때문에 평판 디스플레이 소자의 기판으로 연구되고 있다.
In addition, rather than using a heavy, fragile substrate such as glass, giving the substrate a light and bent function can lead to a variety of new application possibilities. Recently, a method of forming a polycrystalline silicon electronic device on a plastic substrate has been studied. The plastic substrate has been studied as a substrate of a flat panel display device because it has a light, flexible and durable advantage in addition to the weak disadvantages of heat.
본 발명의 목적은 실리콘 박막 트랜지스터를 제조하기 위한 종래 기술에서와 같이 도핑 공정과 레이저를 사용한 활성화 방법을 사용하지 않고 저온 공정을 사용하여 플라스틱 기판에 소스 전극 및 드레인 전극을 형성함으로써 고가의 장비 사용이 불필요하게 되고, 보다 적은 비용 및 간단한 공정으로 플렉시블 실리콘 박막 트랜지스터를 제조할 수 있는 방법을 제공하는 데 있다.
An object of the present invention is to use expensive equipment by forming a source electrode and a drain electrode on a plastic substrate using a low temperature process without using a doping process and an activation method using a laser as in the prior art for manufacturing silicon thin film transistors. There is provided a method for manufacturing a flexible silicon thin film transistor, which becomes unnecessary, and at a lower cost and a simple process.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명은, In order to achieve the above object of the present invention, the present invention,
기판 상에 버퍼층을 형성하는 단계(단계 1);Forming a buffer layer on the substrate (step 1);
상기 버퍼층 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 증착하는 단계(단계 2);Depositing an n-type or p-type microcrystalline silicon thin film on the buffer layer (step 2);
상기 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 패터닝하여 소스 전극 및 드레인 전극을 형성하는 단계(단계 3);Patterning the n-type or p-type microcrystalline silicon thin film to form a source electrode and a drain electrode (step 3);
상기 소스 전극 및 드레인 전극 상에 활성층을 형성하는 단계(단계 4);Forming an active layer on the source electrode and the drain electrode (step 4);
상기 활성층 상에 절연막과 금속 전극을 형성하는 단계(단계 5); 및Forming an insulating film and a metal electrode on the active layer (step 5); And
상기 단계 4 및 단계 5를 거쳐 기판 상에 형성된 활성층, 절연막 및 금속 전극을 패터닝하여 게이트 전극을 형성하는 단계(단계 6)를 포함하며,Patterning an active layer, an insulating film, and a metal electrode formed on the substrate through
상기 단계 2에서 n형 또는 p형 마이크로 크리스탈 실리콘 박막은 저온 화학기상증착 공정을 사용하여 증착되는 것을 특징으로 하는 실리콘 박막 트랜지스터의 제조방법을 제공한다.In the step 2, the n-type or p-type microcrystalline silicon thin film provides a method for manufacturing a silicon thin film transistor, characterized in that the deposition using a low temperature chemical vapor deposition process.
상기 단계 2에서 버퍼층 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 형성하기 위해 사용하는 저온 화학기상증착 공정은 200℃ 이하의 온도에서 수행될 수 있으며, 150∼180℃에서 수행되는 것이 바람직하다.The low temperature chemical vapor deposition process used to form the n-type or p-type microcrystalline silicon thin film on the buffer layer in step 2 may be carried out at a temperature of 200 ℃ or less, it is preferably carried out at 150 ~ 180 ℃.
또한, 본 발명의 일 실시형태에 있어서, 단계 2에서 n형 마이크로 크리스탈 실리콘 박막을 증착하는 경우 SiH4 : H2 : PH3의 가스비가 1 : 170~200 : 0.002~0.01이 되도록 가스 주입하여 저온 화학기상증착 공정을 수행함으로서 버퍼층 상에 증착되는 것이 바람직하다. 마찬가지로 단계 2에서 p형 저온 마이크로 크리스탈 실리콘 박막을 증착하는 경우 SiH4 : H2 : B2H6의 가스비가 1 : 170~200 : 0.007~0.01이 되도록 가스 주입하여 저온 화학기상증착 공정을 수행함으로써 버퍼층 상에 증착되는 것이 바람직하다.In addition, in one embodiment of the present invention, in the case of depositing the n-type micro-crystal silicon thin film in step 2, the gas ratio of SiH 4 : H 2 : PH 3 is 1: 170 ~ 200: 0.002 ~ 0.01 by gas injection to low temperature It is preferable to deposit on the buffer layer by performing a chemical vapor deposition process. Likewise, in the case of depositing the p-type low temperature microcrystalline silicon thin film in step 2, by injecting the gas so that the gas ratio of SiH 4 : H 2 : B 2 H 6 is 1: 170 ~ 200: 0.007 ~ 0.01, by performing a low temperature chemical vapor deposition process It is preferable to deposit on the buffer layer.
본 발명의 일 실시형태에 있어서, 단계 2에서 버퍼층 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 증착시키기 위해 사용하는 저온 화학기상증착 공정은 0.5∼3 Torr의 압력 하에서 25∼125W의 전력을 인가하여 수행될 수 있으며, 1∼2 Torr의 압력 하에서 50∼100W의 전력을 인가하여 수행되는 것이 바람직하다.In one embodiment of the present invention, the low temperature chemical vapor deposition process used to deposit an n-type or p-type microcrystalline silicon thin film on the buffer layer in step 2 applies a power of 25-125 W under a pressure of 0.5-3 Torr. It is preferably carried out by applying a power of 50 ~ 100W under a pressure of 1 ~ 2 Torr.
본 발명에 따른 저온 실리콘 박막 트랜지스터를 제조시 기판으로는 플라스틱 기판, 예를 들어, 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴리카보나이트(PC), 폴리설폰(PES) 등의 재질을 사용하여 제조된 플라스틱 기판을 사용할 수 있다.
When manufacturing the low temperature silicon thin film transistor according to the present invention as a substrate, a plastic substrate, for example, polyimide (PI), polyethylene naphthalate (PEN), polyester (PET), polycarbonate (PC), polysulfone (PES) A plastic substrate manufactured using a material such as) may be used.
본 발명은 실리콘 박막 트랜지스터의 제조과정에서 소스 전극 및 드레인 전극 형성시 종래 기술에서 필수적으로 사용되어 왔던 도핑 공정과 레이저를 사용한 결정화 공정을 단순화하여 고가의 장비를 사용하지 않고 간단한 공정으로 실리콘 박막 트랜지스터를 제조하여 제조비용을 절감할 수 있다. 또한, 소스 전극 및 드레인 전극 형성시 저온 화학기상증착 공정을 사용함으로써 플라스틱 기판에 실리콘 박막 트랜지스터를 형성하여 플렉시블 실리콘 박막 트랜지스터를 제조할 수 있다.
The present invention simplifies the doping process and the crystallization process using a laser, which have been used in the prior art when forming the source electrode and the drain electrode in the manufacturing process of the silicon thin film transistor. The manufacturing cost can be reduced by manufacturing. In addition, a flexible silicon thin film transistor may be manufactured by forming a silicon thin film transistor on a plastic substrate by using a low temperature chemical vapor deposition process in forming the source electrode and the drain electrode.
도 1은 본 발명의 일 실시형태에 따른 저온 공정을 사용한 실리콘 박막 트랜지스터의 제조공정을 개략적으로 나타낸 공정 흐름도이다.
도 2는 본 발명의 시험예에서 저온 화학기상증착 공정 조건 중 압력 변화에 따른 p형 마이크로결정질 실리콘 박막의 전기전도도를 측정하여 나타낸 그래프이다.
도 3은 본 발명의 시험예에서 저온 화학기상증착 공정 조건 중 압력 변화에 따른 p형 마이크로결정질 실리콘 박막의 결정화도를 측정하여 나타낸 그래프이다.1 is a process flowchart schematically showing a manufacturing process of a silicon thin film transistor using a low temperature process according to an embodiment of the present invention.
Figure 2 is a graph showing the measurement of the electrical conductivity of the p-type microcrystalline silicon thin film according to the pressure change during the low temperature chemical vapor deposition process conditions in the test example of the present invention.
3 is a graph showing the crystallinity of the p-type microcrystalline silicon thin film according to the pressure change during the low temperature chemical vapor deposition process conditions in the test example of the present invention.
이하 첨부된 도 1을 참조하여 본 발명에 따른 실리콘 박막 트랜지스터의 제조방법을 구체적으로 설명한다.
Hereinafter, a method of manufacturing a silicon thin film transistor according to the present invention will be described in detail with reference to FIG. 1.
우선, 기판(100) 상에 버퍼층(110)을 증착한다(단계 1).First, the
본 발명에서는 저온 공정을 사용하여 실리콘 박막 트랜지스터를 제조할 수 있으며, 저온 공정을 사용함으로써 플라스틱 기판을 기판(100)으로써 사용할 수 있다. 플라스틱 기판으로는 본 발명이 속하는 기술분야에서 사용할 수 있는 플라스틱 기판이라면 제한 없이 사용할 수 있으며, 예를 들어, 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴리카보나이트(PC), 폴리설폰(PES) 등으로 제조된 플라스틱 기판을 사용할 수 있다.In the present invention, a silicon thin film transistor may be manufactured using a low temperature process, and a plastic substrate may be used as the
기판(100) 상에 형성되는 버퍼층(110)은 전기적 절연 등을 위한 것으로서 본 발명이 속하는 기술 분야에서 공지된 임의의 물질을 사용할 수 있고, 예를 들면, 실리콘 질화막 또는 실리콘 산화막 등이 있으며, 이에 한정되지는 않는다.The
다음으로, 버퍼층(110) 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막(120)을 증착한다(단계 2).Next, an n-type or p-type microcrystalline silicon
기판(100)의 버퍼층(110) 상에 200℃ 이하, 바람직하게는 150∼180℃의 저온에서 저 저항의 n형 또는 p형 마이크로결정질 실리콘 박막(120)을 증착한다. A low resistance n-type or p-type microcrystalline silicon
본 발명에 따라 실리콘 박막 트랜지스터(200)를 제조하는 공정에서 소스 전극(121) 및 드레인 전극(122)은 n형 또는 p형 마이크로결정질 실리콘 박막을 사용하여 형성된다. 상기 n형 또는 p형 마이크로결정질 실리콘 박막(120) 증착 시 저온에서 압력 변화에 따라 결정화 정도를 조절할 수 있으므로 결정화를 위한 추가적인 열처리 공정이 요구되지 않는다.In the process of manufacturing the silicon
n형 또는 p형 마이크로결정질 실리콘 박막(120)은 화학기상증착법(CVD)에 의해 형성한다. 이때, 저온에서 마이크로결정질 실리콘 박막의 전기전도도 및 결정화도가 우수하게 되도록, 증착 가스의 가스 조성비, 압력, 전력, 전극 거리 등의 공정 조건을 최적화하여 화학기상증착법을 수행할 수 있다.The n-type or p-type microcrystalline silicon
본 발명에 따른 저온 화학기상증착법을 통해 n형 마이크로 결정질 실리콘 박막을 증착하기 위해서는, 증착 가스 중 실란, 수소 이외에 불순물 가스로서 인을 포함하는 5족 원소 가스를 사용한다. 반면, 본 발명에 따른 저온 화학 기상 증착법을 통해 p형 마이크로 결정질 실리콘 박막을 증착하기 위해서는, 증착 가스 중 실란, 수소 이외에 불순물 가스로서 붕소를 포함하는 3족 원소 가스를 사용한다. In order to deposit an n-type microcrystalline silicon thin film by the low temperature chemical vapor deposition method according to the present invention, a
본 발명의 일 실시형태에 있어서, 단계 2에서 버퍼층(110) 상에 n형 마이크로 크리스탈 실리콘 박막(120)을 형성하는 경우 SiH4 : H2 : PH3의 가스비가 1 : 170~200 : 0.002~0.01이 되도록 가스 주입하여 저온 화학기상증착 공정을 수행하는 것이 바람직하다.In one embodiment of the present invention, when forming the n-type micro-crystal silicon
본 발명의 다른 실시형태에 있어서, 단계 2에서 버퍼층(110) 상에 p형 마이크로 크리스탈 실리콘 박막(120)을 형성하는 경우 SiH4 : H2 : B2H6의 가스비가 1 : 170~200 : 0.007~0.01이 되도록 가스 주입하여 저온 화학기상증착 공정을 수행하는 것이 바람직하다.In another embodiment of the present invention, when the p-type microcrystalline silicon
본 발명의 일 실시형태에 있어서, 단계 2에서 버퍼층(110) 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막(120)을 형성하기 위해 사용하는 저온 화학기상증착 공정은 20 mm 전극 거리, 0.5∼3 Torr 압력 및 25∼125 W 전력의 공정 조건하에서 수행될 수 있으며, 20 mm 전극 거리, 1∼2 Torr 압력 및 50∼100 W 전력의 공정 조건하에서 수행되는 것이 보다 바람직하다. In one embodiment of the present invention, the low temperature chemical vapor deposition process used to form the n-type or p-type microcrystalline silicon
상술한 조건 하에서 저온 화학기상증착 공정을 수행하여 n형 또는 p형 마이크로결정질 실리콘 박막(120)을 형성하는 경우 우수한 결정화도 및 전기전도도를 나타낸다. When the n-type or p-type microcrystalline silicon
다음으로, 상기 n형 또는 p형 마이크로 크리스탈 실리콘 박막(120)을 패터닝하여 소스 전극(121) 및 드레인 전극(122)을 형성한다(단계 3).Next, the n-type or p-type microcrystal silicon
도 1에 도시된 바와 같이, 단계 3에서는 상기 기판(100)의 버퍼층(110) 위에 형성된 n형 또는 p형 마이크로결정질 실리콘 박막(120)을 리소그래피 방법 등을 사용하여 패터닝함으로써 전기전도도가 우수한 소스 전극(121) 및 드레인 전극(122)을 형성할 수 있다.As shown in FIG. 1, in step 3, an n-type or p-type microcrystalline silicon
다음으로, 소스 전극(121) 및 드레인 전극(122) 상에 활성층(130)을 형성한다(단계 4).Next, the
상술한 바에 따라 형성된 소스 전극(121) 및 드레인 전극(122) 위에 활성층(130)을 저온 증착한다. 활성층(130)은 다결정 실리콘 박막(p-Si), 비정질 실리콘 박막(a-Si) 또는 마이크로결정질 실리콘 박막일 수 있다. 이러한 활성층(130)은 본 기술 분야에서 알려진 화학기상증착법과 스퍼터링 방법 등을 이용하여 저온에서 형성될 수 있다. The
다음으로, 상기 활성층(130) 상에 절연막(140)과 금속 전극(150)을 형성한다(단계 5).Next, the insulating
단계 4에서 형성된 활성층(130) 상에 절연막(140)을 증착한다. 절연막(140)은 저온 화학기상증착법 등을 이용하여 150℃ 이하의 온도에서 증착될 수 있다. 이때, 절연막(140)으로는 실리콘 산화막, 실리콘 질화막, 고유전율 물질 등을 사용할 수 있으며, 상기 물질들의 조합을 사용할 수도 있다. 이후 절연막(140) 상에 Al 등의 금속을 열증발장치를 이용한 진공증착법 등을 사용하여 증착함으로써 금속 전극(150)을 형성한다. The insulating
마지막으로, 상기 단계 4 및 단계 5를 거쳐 기판 상에 형성된 활성층(130), 절연막(140) 및 금속 전극(150)을 패터닝하여 게이트 전극(160)을 형성한다(단계 6).Finally, the
기판(100) 상에 순차적으로 증착된 활성층(130), 절연막(140) 및 금속 전극(150)을 패터닝하여 게이트 전극(160)을 형성함으로써 상부 게이트 구조의 실리콘 박막 트랜지스터(200)를 제조할 수 있다.
The silicon
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
Hereinafter, preferred examples are provided to aid the understanding of the present invention, but the following examples are merely for exemplifying the present invention, and it will be apparent to those skilled in the art that various changes and modifications can be made within the scope and spirit of the present invention. It is natural that such variations and modifications fall within the scope of the appended claims.
증착온도 180 ℃, 전극거리 20mm, 공정압력 1.2 Torr, 전력 50W의 조건 하에서 화학기상증착법을 이용하여 폴리이미드 기판에 SiH4, H2, B2H6를 1: 170 : 0.01 가스비로 가스 주입하여 p형 마이크로결정질 실리콘 박막을 100 nm 이하의 두께로 증착하였다. 이후 상기 p형 마이크로결정질 실리콘 박막을 리소그래피 공정을 사용하여 패터닝하여 소스 전극 및 드레인 전극을 형성하였다. 이후 증착온도 180 ℃에서 화학기상증착법을 사용하여 소스 전극 및 드레인 전극 상에 비정질 실리콘 박막을 형성하였다. 이후 상기 비정질 실리콘 박막 상에 화학기상증착법을 사용하여 실리콘 산화막을 증착하고 열증발장치를 이용하여 Al 금속 전극을 형성한 후, 상기 비정질 실리콘 박막, 실리콘 산화막 및 Al 금속 전극을 리소그래피 공정을 사용하여 패터닝하여 게이트 전극을 형성하여 상부 게이트 구조의 실리콘 박막 트랜지스터를 형성하였다.
SiH 4 , H 2 , and B 2 H 6 were injected into the polyimide substrate at a gas ratio of 170: 0.01 by chemical vapor deposition under the conditions of deposition temperature 180 ℃, electrode distance 20mm, process pressure 1.2 Torr, and power 50W. The p-type microcrystalline silicon thin film was deposited to a thickness of 100 nm or less. The p-type microcrystalline silicon thin film was then patterned using a lithography process to form a source electrode and a drain electrode. Thereafter, an amorphous silicon thin film was formed on the source electrode and the drain electrode by chemical vapor deposition at a deposition temperature of 180 ° C. Thereafter, a silicon oxide film is deposited on the amorphous silicon thin film using chemical vapor deposition and an Al metal electrode is formed using a thermal evaporation apparatus. Then, the amorphous silicon thin film, the silicon oxide film, and the Al metal electrode are patterned using a lithography process. The gate electrode was formed to form a silicon thin film transistor having an upper gate structure.
시험예Test Example
상기 실시예 1에서 p형 마이크로결정질 실리콘 박막의 형성시 화학기상증착법의 공정 조건 중 증착온도 180 ℃, 전극거리 20 mm을 유지하였고, 압력은 1∼3 Torr로 변화시키면서 50W, 70W 및 100W 전력을 인가하여 p형 마이크로결정질 실리콘 박막을 형성하였다. 이후 각 공정 조건에 따른 p형 마이크로결정질 실리콘 박막의 전기전도도를 측정하였고, 압력 변화에 따른 전기전도도 특성을 도 2에 나타내었고, 압력 변화에 따른 결정화도를 도 3에 나타내었다.During the formation of the p-type microcrystalline silicon thin film in Example 1, the deposition temperature was maintained at 180 ° C. and the electrode distance was 20 mm during the process conditions of chemical vapor deposition, and the pressure was changed to 1 to 3 Torr while 50W, 70W, and 100W power were changed. It was applied to form a p-type microcrystalline silicon thin film. Then, the electrical conductivity of the p-type microcrystalline silicon thin film according to the process conditions was measured. The electrical conductivity characteristics according to the pressure change are shown in FIG. 2, and the crystallinity according to the pressure change is shown in FIG. 3.
도 2를 참조하면 화학기상증착 공정에서 압력이 1∼2 Torr인 경우, 형성된 p형 마이크로결정질 실리콘은 5 S/cm 이상의 우수한 전기전도도를 나타내었고, 도 3을 참조하면 화학기상증착 공정에서 압력 조건이 1∼2 Torr에서 형성된 p형 마이크로결정질 실리콘은 55∼70% 우수한 결정화도를 나타냄을 알 수 있다.
Referring to FIG. 2, when the pressure is 1 to 2 Torr in the chemical vapor deposition process, the formed p-type microcrystalline silicon exhibited excellent electrical conductivity of 5 S / cm or more. Referring to FIG. 3, the pressure conditions in the chemical vapor deposition process. It can be seen that the p-type microcrystalline silicon formed at 1-2 Torr shows an excellent crystallinity of 55 to 70%.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판 110: 버퍼층
120: 마이크로결정질 실리콘 박막 121: 소스 전극
122: 드레인 전극 130: 활성층
140: 절연막 150: 금속 전극
160: 게이트 전극 200: 실리콘 박막 트랜지스터Explanation of symbols on the main parts of the drawings
100: substrate 110: buffer layer
120: microcrystalline silicon thin film 121: source electrode
122: drain electrode 130: active layer
140: insulating film 150: metal electrode
160: gate electrode 200: silicon thin film transistor
Claims (13)
상기 버퍼층 상에 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 증착하는 단계(단계 2);
상기 n형 또는 p형 마이크로 크리스탈 실리콘 박막을 패터닝하여 소스 전극 또는 드레인 전극을 형성하는 단계(단계 3);
상기 소스 전극 또는 드레인 전극 상에 활성층을 형성하는 단계(단계 4);
상기 활성층 상에 절연막과 금속 전극을 형성하는 단계(단계 5); 및
상기 단계 4 및 단계 5를 거쳐 기판 상에 형성된 활성층, 절연막 및 금속 전극을 패터닝하여 게이트 전극을 형성하는 단계(단계 6)를 포함하며,
상기 단계 2에서 n형 또는 p형 마이크로 크리스탈 실리콘 박막은 저온 화학기상증착 공정을 사용하여 형성되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
Forming a buffer layer on the substrate (step 1);
Depositing an n-type or p-type microcrystalline silicon thin film on the buffer layer (step 2);
Patterning the n-type or p-type microcrystal silicon thin film to form a source electrode or a drain electrode (step 3);
Forming an active layer on the source electrode or the drain electrode (step 4);
Forming an insulating film and a metal electrode on the active layer (step 5); And
Patterning an active layer, an insulating film, and a metal electrode formed on the substrate through steps 4 and 5 to form a gate electrode (step 6),
The n-type or p-type micro-crystal silicon thin film in the step 2 is a method of manufacturing a silicon thin film transistor using a low temperature process, characterized in that formed using a low temperature chemical vapor deposition process.
상기 저온 화학기상증착 공정의 온도는 200℃ 이하인 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The temperature of the low temperature chemical vapor deposition process is a method for manufacturing a silicon thin film transistor using a low temperature process, characterized in that 200 ℃ or less.
상기 저온 화학기상증착 공정의 온도는 150∼180℃인 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 2,
The temperature of the low temperature chemical vapor deposition process is a method for manufacturing a silicon thin film transistor using a low temperature process, characterized in that 150 ~ 180 ℃.
상기 n형 저온 마이크로 크리스탈 실리콘 박막은 저온 화학기상증착 공정에서 SiH4 : H2 : PH3의 가스비가 1 : 170~200 : 0.002~0.01이 되도록 가스 주입하여 형성되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The n-type low temperature microcrystalline silicon thin film is formed by injecting a gas such that a gas ratio of SiH 4: H 2 : PH 3 is 1: 170 to 200: 0.002 to 0.01 in a low temperature chemical vapor deposition process. Method for producing a silicon thin film transistor.
상기 p형 저온 마이크로 크리스탈 실리콘 박막은 저온 화학기상증착 공정에서 SiH4 : H2 : B2H6의 가스비가 1 : 170~200 : 0.007~0.01이 되도록 가스 주입하여 형성되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The p-type low temperature microcrystalline silicon thin film is formed by injecting a gas such that the gas ratio of SiH 4 : H 2 : B 2 H 6 is 1: 170 to 200: 0.007 to 0.01 in a low temperature chemical vapor deposition process. Method for producing a silicon thin film transistor using.
상기 저온 화학기상증착 공정은 0.5∼3 Torr의 압력 하에서 수행되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The low temperature chemical vapor deposition process is a method of manufacturing a silicon thin film transistor using a low temperature process, characterized in that carried out under a pressure of 0.5 to 3 Torr.
상기 저온 화학기상증착 공정은 1∼2 Torr의 압력 하에서 수행되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method of claim 6,
The low temperature chemical vapor deposition process is a method of manufacturing a silicon thin film transistor using a low temperature process, characterized in that carried out under a pressure of 1 to 2 Torr.
상기 저온 화학기상증착 공정은 25∼125W의 전력을 인가하여 수행되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The low temperature chemical vapor deposition process is a method of manufacturing a silicon thin film transistor using a low temperature process, characterized in that performed by applying a power of 25 to 125W.
상기 저온 화학기상증착 공정은 50∼100W의 전력을 인가하여 수행되는 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 8,
The low temperature chemical vapor deposition process is a method of manufacturing a silicon thin film transistor using a low temperature process, characterized in that performed by applying a power of 50 ~ 100W.
상기 버퍼층은 실리콘 질화막 또는 실리콘 산화막인 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The buffer layer is a silicon thin film transistor using a low temperature process, characterized in that the silicon nitride film or silicon oxide film.
상기 활성층은 다결정 실리콘 박막, 비정질 실리콘 박막 또는 마이크로결정질 실리콘 박막인 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
And the active layer is a polycrystalline silicon thin film, an amorphous silicon thin film, or a microcrystalline silicon thin film.
상기 기판은 폴리이미드(PI), 폴리에틸렌나프탈레이트(PEN), 폴리에스터(PET), 폴리카보나이트(PC) 및 폴리설폰(PES)으로 이루어진 군으로부터 선택된 재질을 사용하여 제조된 플라스틱 기판인 것을 특징으로 하는 저온 공정을 사용하는 실리콘 박막 트랜지스터의 제조방법.
The method according to claim 1,
The substrate is a plastic substrate manufactured using a material selected from the group consisting of polyimide (PI), polyethylene naphthalate (PEN), polyester (PET), polycarbonite (PC) and polysulfone (PES). Method for producing a silicon thin film transistor using a low temperature process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091776A KR101081479B1 (en) | 2010-09-17 | 2010-09-17 | Preparation method for thin film transistor using low temperature process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100091776A KR101081479B1 (en) | 2010-09-17 | 2010-09-17 | Preparation method for thin film transistor using low temperature process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101081479B1 true KR101081479B1 (en) | 2011-11-08 |
Family
ID=45397391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100091776A KR101081479B1 (en) | 2010-09-17 | 2010-09-17 | Preparation method for thin film transistor using low temperature process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101081479B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090184321A1 (en) | 2008-01-23 | 2009-07-23 | Cheng-Ju Tsai | Microcrystalline silicon thin film transistor and method for manufacturing the same |
-
2010
- 2010-09-17 KR KR1020100091776A patent/KR101081479B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090184321A1 (en) | 2008-01-23 | 2009-07-23 | Cheng-Ju Tsai | Microcrystalline silicon thin film transistor and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tsao et al. | Hydrogen-induced improvements in electrical characteristics of a-IGZO thin-film transistors | |
| Liu et al. | High‐performance flexible transparent thin‐film transistors using a hybrid gate dielectric and an amorphous zinc indium tin oxide channel | |
| CN106098628B (en) | The production method and TFT backplate of TFT backplate | |
| CN104064688A (en) | Method for manufacturing TFT substrate with storage capacitors and TFT substrate | |
| US9396940B2 (en) | Thin film semiconductors made through low temperature process | |
| Zhou et al. | Flexible transparent junctionless TFTs with oxygen-tuned indium-zinc-oxide channels | |
| Huang et al. | High mechanical and electrical reliability of bottom-gate microcrystalline silicon thin film transistors on polyimide substrate | |
| US6773969B2 (en) | Method of forming a thin film transistor | |
| CN108376691A (en) | Display panel and display device | |
| Stannowski et al. | Thin-film transistors deposited by hot-wire chemical vapor deposition | |
| CN101060139A (en) | Amorphous zinc oxide thin film transistor and method of manufacturing the same | |
| US20090166641A1 (en) | Thin film transistor, method of fabricating a thin film transistor and flat panel display device having the same | |
| CN103236400B (en) | Production method of low-temperature polysilicon thin film and production method of thin-film transistor | |
| CN109638174A (en) | OLED display panel and preparation method thereof | |
| KR101081479B1 (en) | Preparation method for thin film transistor using low temperature process | |
| Fonrodona et al. | Low temperature amorphous and nanocrystalline silicon thin film transistors deposited by Hot-Wire CVD on glass substrate | |
| CN107359203A (en) | Display panel and display device | |
| Stannowski et al. | Hot-wire amorphous silicon thin-film transistors on glass | |
| Nishizaki et al. | Comparison of a-Si TFTs fabricated by Cat-CVD and PECVD methods | |
| CN105990448B (en) | Thin film transistor (TFT) | |
| Ko et al. | Engineering a subnanometer interface tailoring layer for precise hydrogen incorporation and defect passivation for high-end oxide thin-film transistors | |
| KR20130022438A (en) | The method of forming silicon carbide film comprising silicon nano-crystals | |
| KR101602834B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| JP4892814B2 (en) | Method for producing organic thin film transistor | |
| CN101789450A (en) | Thin film transistor and method for manufacturing silicon-rich channel layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |