KR101081267B1 - 전력 증폭 회로 - Google Patents

전력 증폭 회로 Download PDF

Info

Publication number
KR101081267B1
KR101081267B1 KR1020040098614A KR20040098614A KR101081267B1 KR 101081267 B1 KR101081267 B1 KR 101081267B1 KR 1020040098614 A KR1020040098614 A KR 1020040098614A KR 20040098614 A KR20040098614 A KR 20040098614A KR 101081267 B1 KR101081267 B1 KR 101081267B1
Authority
KR
South Korea
Prior art keywords
voltage
resistor
power
power amplifier
inverting input
Prior art date
Application number
KR1020040098614A
Other languages
English (en)
Other versions
KR20060059506A (ko
Inventor
조정훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020040098614A priority Critical patent/KR101081267B1/ko
Publication of KR20060059506A publication Critical patent/KR20060059506A/ko
Application granted granted Critical
Publication of KR101081267B1 publication Critical patent/KR101081267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 고전압 또는 저전압을 센싱하여 출력 임피던스를 조절함으로써, 전력 소모를 줄일 수 있는 전력 증폭 회로를 개시한다. 개시된 본 발명은 전력증폭기(PA); 상기 전력증폭기에 바이어스 전압을 인가하면서, 출력 임피던스를 조절하여 전력 손실을 줄이기 위한 전압센싱회로; 및 상기 전력증폭기에서 출력되는 신호를 정합 시키는 출력정합회로를 포함하는 것을 특징으로 한다.
그리고 상기 전압센싱회로는 발생되는 컨트롤 전압으로 출력 임피던스를 버랙터 다이오드를 더 포함하는 것을 특징으로 한다.
따라서, 본 발명에서는 배터리 전압을 센싱하여 고전압 혹은 저전압에서의 ACPR(Adjacent Channel Power Ratio) 특성을 저하시켜 소모 전류를 줄임으로서 전력 증폭기의 전력 손실을 최소화할 수 있는 효과가 있다.
PAM, ACPR, 전압, 센싱, 전력 손실

Description

전력 증폭 회로{POWER AMPLIFIER CIRCUIT}
도 1은 종래 기술에 따른 프론트앤드 모듈의 구조를 도시한 도면.
도 2는 본 발명에 따라 전압센싱회로가 부착된 프론트앤드 모듈의 구조를 도시한 도면.
도 3 및 도 4는 본 발명에 따라 고전압 센싱과 저전압 센싱을 할 수 있는 전압센싱회로의 구조를 도시한 도면.
도 5는 본 발명에 따라 저전압 센싱과 고전압 센싱 회로가 병합된 전압센싱회로를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
200: 전력증폭회로(PAM) 201a: 제 1 듀플렉서
201b: 제 2 듀플렉서 205: 위상천이회로(PSN)
210: 출력정합회로 220: 전력증폭기(PA)
250: 전압센싱회로
본 발명은 프론트앤드모듈(Front End Module)에 관한 것으로, 보다 구체적으 로는 고전압 또는 저전압을 센싱(sensing)하여 출력 임피던스(impedance)를 조절함으로써, 전력 소모를 줄일 수 있는 전력 증폭 회로에 관한 것이다.
일반적으로 코드분할다중접속(CDMA: Code Division Multiple Access)방식을 사용하는 이동통신 시스템의 단말기(이하 '이동통신 단말기'라 칭함)에는 고주파신호를 안테나를 통해 송신하게 되고, 기지국으로부터의 신호를 안테나를 통해 수신하게 된다. 이러한 송수신 동작을 위해 이동통신 단말기의 송신 종단에는 잘 알려진 바와 같이 전력증폭기(Power Amplifier Module, PAM) 가 구비된다.
상기 전력증폭기는 시스템의 특성과 전력소모에 큰 비중을 차지하는 것으로, 항상 최대 송출전력으로 구동되는 것이 아니라 기지국과의 거리에 따라, 그리고 사용자의 이동속도에 따라 송출전력 레벨을 가변하게 된다.
기지국과 이동통신 단말기간의 거리가 가까운 경우, 즉 수신신호의 세기가 큰 경우에는 상대적으로 전력증폭기의 송출전력 레벨은 감소하게 된다. 이와 달리 셀(cell) 반경 내에서 가장 먼 곳으로 이동통신 단말기가 이동한 경우, 즉 수신신호의 세기가 작은 경우나 사용자의 이동 속도가 증가하는 경우에는 전력증폭기는 최대 송출전력 레벨에 가까운 고주파신호를 송신하게 된다.
이와 같이, 입력 신호를 원하는 만큼 전력 증폭하는 전력증폭기(PAM)는 예컨대 무선 통신장치(예컨대, 이동통신 단말기, 무선기기, 무선전화기 등), 오디오 등에 내장되어 있는 핵심 부품이다.
특히 최근에는 이동통신 단말기의 사용 증가로 인하여 이동통신 단말기에 사용되는 RF(Radio Frequency,무선주파수) 전력증폭기의 중요성이 더해 가고 있는 실 정이다.
도 1은 종래 기술에 따른 프론트앤드 모듈의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 프론트앤드 모듈은 송신단자(Tx), 수신단자(Rx), 안테나(ANT)와 같은 세개의 단자 사이에 전력증폭기(PA: 120), 출력정합회로(Matching Network: 110)를 포함하는 전력증폭회로(PAM: 100), 제 1 듀플렉서(101a), 제 2 듀플렉서(101b)와 상기 제 1 듀플렉서(101a)와 제 2 듀플렉서(101b) 사이에 연결된 위상천이회로(PSN: Phase Shift Network: 105)로 구성되어 있다.
상기와 같은 구조를 갖는 프론트앤드 모듈은 다음과 같이 동작한다.
먼저, 음성 신호를 송신하기 위해서 마이크로폰을 이용하여 전기신호로 전환한 다음, 변환된 음성 전기신호를 디지털 통신을 위해서 코딩(coding) 작업을 진행한다.
그런 다음, 코딩된 음성신호를 다시 아날로그 신호로 변환하여 RF(Radio Frequency) 신호로 만든다. 그런 다음, 이 RF 신호를 전력 증폭기(PA: 120)에 전송하여 저주파수 대역의 신호를 증폭시킨다.
그런 다음, 상기 제 1 듀플렉서(101a)를 통해서, 안테나 단자로 송출된다.
그리고, 외부로부터 전송되는 RF 신호는 상기 안테나에 수신된 다음, 위상천이회로(105)를 통하여 제 2 듀플렉스(101b)에서 필터링된 후, 수신부에 전달된다.
도면에는 도시되지 않았지만, 수신부로 전달된 수신 신호는 증폭 과정과 복조 과정을 거쳐 음성 또는 비디오 신호로 복원되는 과정을 거친다.
그러나, 상기와 같은 구조를 갖는 전력증폭기(120)를 포함한 프론트앤드 모듈은 다음과 같은 문제점이 있다.
상기 프론트앤드 모듈에서 중요시되는 문제는 전력 손실을 최소화하는 것인데, 종래 기술에서는 저출력시 개선되는 ACPR의 특성을 제어할 수 없고 고출력시 ACPR의 마진이 충분하더라도 ACPR의 특성을 제어할 수 없기 때문에 전력 소모를 줄이는데 한계가 있다.
본 발명은, ACPR(Adjacent Channel Power Ratio) 마진이 큰 영역에서는 ACPR 특성을 저하시켜 PAM의 전력 손실을 최소화하여 배터리 소모를 줄일 수 있는 전력 증폭 회로를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 전력 증폭 회로는,
전력증폭기(PA);
상기 전력증폭기에 바이어스 전압을 인가하면서, 출력 임피던스를 조절하여 전력 손실을 줄이기 위한 전압센싱회로; 및
상기 전력증폭기에서 출력되는 신호를 정합 시키는 출력정합회로를 포함하는 것을 특징으로 한다.
여기서, 상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와, 상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치되어 전압을 센싱하는 제 3 저항기와, 상기 제 3 저항기에서 강하된 전압을 반전 입력단에 인가 하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 비반전 입력단에 인가하여 컨트롤 전압을 발생시키는 연산증폭기와, 상기 연산 증폭기의 반전 입력단의 기준 전압을 유지시키는 제너 다이오드로 구성된 것을 특징으로 한다.
그리고 상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와, 상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치되어 전압을 센싱하는 제 3 저항기와, 상기 제 3 저항기에서 강하된 전압을 비반전 입력단에 인가하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 반전 입력단에 인가하여 컨트롤 전압을 발생시키는 연산증폭기와, 상기 연산 증폭기의 비반전 입력단의 기준 전압을 유지시키는 제너 다이오드로 구성된 것을 특징으로 한다.
또한, 상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와,
상기 제 1 저항기와 제 2 저항기에 병렬로 연결된 제 4 저항기와 제 5 저항기와,
상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치된 제 3 저항기와,
상기 제 3 저항기에서 강하된 전압을 반전 입력단에 인가하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 비반전 입력단에 인가하여 컨트롤 전압을 발생시키는 제 1 연산 증폭기와,
상기 제 4, 5 저항기와 병렬로 연결된 제 6 저항기와,
상기 제 6 저항기에서 강하된 전압을 비반전 입력단에 인가하고, 상기 제 4 저항기와 제 5 저항기 사이에 강하된 전압을 반전 입력단에 인가하여 컨트롤 전압을 발생시키는 제 2 연산 증폭기와,
상기 제 1 연산 증폭기와 제 2 연산 증폭기의 기준 전압을 유지하기 위하여 배치된 제 1 제너 다이오드 및 제 2 제너 다이오드로 구성되어 있는 것을 특징으로 한다.
아울러, 상기 전압센싱회로는 발생되는 컨트롤 전압으로 출력 임피던스를 버랙터 다이오드를 더 포함하는 것을 특징으로 한다.
본 발명에 의하면, ACPR(Adjacent Channel Power Ratio) 마진이 큰 영역에서는 ACPR 특성을 저하시켜 PAM의 전력 손실을 최소화하여 배터리 소모를 줄일 수 있다.
본 발명에서는 PAM에 인가되는 전압이 기준 전압 이상일 때 ACPR 특성이 우수하며, 이때 ACPR의 특성을 저하시켜 PAM에 소비되는 전력을 감소시켰다. 또한, 기준전압 이하 일 때 최소의 전류가 소모되도록 하여 통화 시간을 연장하고자 하였다.
따라서, PAM에 바이어스 전압을 인가하는 영역에 전압센싱회로를 부착하여 높은 전압이 인가될 때와 낮은 전압이 인가될 때, 출력 임피던스를 조절하는 전압을 인가하도록 하여 ACPR의 특성을 조절함으로써 전력 손실을 최소화하는 것이 본 발명에서 제안된 고안이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2는 본 발명에 따라 전압센싱회로가 부착된 프론트앤드 모듈의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 프론트앤드 모듈은 송신단자(Tx), 수신단자(Rx), 안테나(ANT)와 같은 세개의 단자 사이에 전력증폭기(PA: 220), 상기 전력증폭기(220)에 바이어스 전압을 인가하면서, 출력 임피던스를 조절하여 전력 손실을 줄이기 위한 전압센싱회로(250), 출력정합회로(Matching Network: 210), 버랙터 다이오드(230)를 포함하는 전력증폭회로(PAM: 200), 제 1 듀플렉서(201a), 제 2 듀플렉서(201b)와 상기 제 1 듀플렉서(201a)와 제 2 듀플렉서(201b) 사이에 연결된 위상천이회로(PSN: Phase Shift Network: 205)로 구성되어 있다.
상기와 같은 구조를 갖는 프론트앤드 모듈(FEM)은 다음과 같이 동작한다.
먼저, 음성 신호를 송신하기 위해서 마이크로폰을 이용하여 전기신호로 전환한 다음, 변환된 음성 전기신호를 디지털 통신을 위해서 코딩(coding) 작업을 진행한다.
그런 다음, 코딩된 음성신호를 다시 아날로그 신호로 변환하여 RF(Radio Frequency) 신호로 만든다. 그런 다음, 이 RF 신호를 전력 증폭기(PA: 220)에 전송하여 신호를 증폭시킨다.
이때, 상기 전압센싱회로(250)에서는 상기 전력증폭기(220)에 바이어스 전압을 인가할 때, 기준 전압 이상의 전압이 인가되는지를 감지하여 상기 전력증폭기(220)의 출력단에 연결된 출력정합회로(210)의 임피던스를 조절하는 컨트롤 전압을 발생시킨다.
이것은 전력 증폭기(220)의 출력 임피던스를 변화시킴으로써, ACPR의 특성을 저하시켜 상기 전력 증폭기(220)에서 최소의 전력이 소모될 수 있도록 하기 위해서이다.
이에 대해서는 도 3과 도 4에서 구체적으로 설명하였다.
그런 다음, 상기 전력 증폭기(220)를 통과한 RF 신호는 증폭된 후, 출력정합회로(210)에서 전력 손실을 최소화한 상태에서 최대 전력 전달을 송신단에 한다.
이와 같이 전달되는 RF 신호는 상기 제 1 듀플렉서(201a)를 통해서, 안테나 단자로 송출된다.
그리고, 외부로부터 전송되는 RF 신호는 상기 안테나에 수신된 다음, 위상천이회로(205)를 통하여 제 2 듀플렉서(201b)에서 필터링된 후, 수신부에 전달된다.
도면에는 도시되지 않았지만, 수신부로 전달된 수신 신호는 증폭 과정과 복조 과정을 거쳐 음성 또는 비디오 신호로 복원되는 과정을 거친다.
도 3 및 도 4는 본 발명에 따라 고전압 센싱과 저전압 센싱을 할 수 있는 전압센싱회로의 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 전압센싱회로에 고전압이 인가되면, 전력 증폭기를 바이어스 하기 위한 정격 전압을 넘기 때문에 컨트롤이 필요하다.
만약, 전력 증폭기를 바이어스 하기 위하여 필요한 전압 이상의 전원 전압이 인가되면, 전압 분배기인 R1, R2에서 전압 강하가 일어난다.
고전압이 인가되는 것이므로, 상기 R1과 R2에서 분배된 전압은 상기 정전압 회로에 의하여 바이어스된 연산증폭기의 반전 단자보다 높은 전압이 인가되게 된 다.
따라서, 고전압 센싱 회로의 연산증폭기는 턴온 상태가 되어 전력 증폭기의 출력 임피던스를 조절하기 위한 컨트롤 전압을 발생시킨다.
상기 정전압 회로는 제너 다이오드를 사용하고, 상기 연산증폭기의 출력단 D1 다이오드를 배치하였다.
따라서, 전원 전압의 크기가 기준 전압보다 훨씬 큰 전압이 인가될 경우에는 정전압 회로의 출력 단자를 연산증폭기의 반전 단자에 접속하여 턴온을 위한 기준 전압으로 설정한다.
상기 정전압 회로에 의해서 기준 전압이 설정되면, 높은 전원 전압이 분배되어 연산 증폭기의 비반전 단자에 인가되어 연산 증폭기가 턴온 상태가 된다.
예를 들어 배터리가 완전 충전된 상태에서는 정격 최대 전압이 4.2V가 전력 증폭기의 바이어스 전압으로 인가되고, 방전된 상태에서는 3.5V가 인가된다고 가정한다.
상기 저항기 R1과 R2가 모두 1㏀, 제너 다이오드(Z1)의 전압은 2.0V일 때, 고전압(배터리가 완전 충전되었을 때) 4.2V가 인가되면, 배터리의 전압에 관계없이 항상 연산증폭기의 반전단자의 전압은 2.1V를 유지하게 되어 상기 연산증폭기는 턴온 상태가 되면서 컨트롤 전압을 발생시킨다.
상기 고전압에 의하여 발생된 컨트롤 전압은 전력 증폭기의 출력 임피던스를 조절하여 ACPR과 전류 소모 관계를 조절하여 소비 전력을 최소화한다.
그리고 전원 전압이 저전압으로 인가될 때,(배터리가 방전되는 상태) 컨트롤 전압을 발생시키는 회로를 도 4에 도시하였다.
가정된 값은 저항기 R4와 R5가 모두 1㏀, 제너 다이오드(Z2)의 전압은 1.8V이다.
만약 배터리가 방전되어 저전압이 인가되면, 3.5V 이하가 인가되므로, R4, R5에서 분배되는 전압은 1.75V이하 값이 되어 연산증폭기가 턴온 상태가 된다.
즉, 1.75V의 크기를 갖는 정전압 회로의 출력 단자가 연산증폭기의 비반전 단자에 연결되어 있고, 방전상태인 배터리로부터 3.5V이하의 전압이 인가되면, 상기 연산증폭기의 반전 단자에는 1.75V이하의 전압이 인가되어 턴온 상태가 된다.
상기 연산 증폭기가 턴온 상태가 되면, 전력 증폭기의 출력 임피던스 값을 조절할 컨트롤 전압이 출력되어 출력 임피던스 값을 조절한다.
도 5는 본 발명에 따라 저전압 센싱과 고전압 센싱회로가 병합된 전압센싱회로를 도시한 도면이다.
도 5에 도시된 바와 같이, 상기 도 3과 도 4를 결합한 회로로써, 고전압 또는 저전압이 입력되더라도 전력 증폭기의 출력 임피던스를 ACPR 및 소모 전류와 교환(trade off)이 되는 임피던스 값으로 조절할 수 있도록 하였다.
휴대폰 배터리가 완전히 충전된 상태에서 4.2V를 출력하고, 방전된 상태에서 3.5V를 출력한다.
먼저, 휴대폰 배터리가 방전된 상태에서 전압이 3.5V가 출력되면 U1(연산 증폭기)은 턴 오프(OFF) 상태를 유지하고, U2(연산 증폭기)가 턴온된다.
저항기 R4와 R5가 모두 1㏀, 제너 다이오드(Z2)의 전압은 1.8V이면, U2의 비반전 단자에는 정전압 회로(Z2)가 연결되어 있으므로, 배터리의 전압에 관계없이 일정한 전압이 인가된다.
따라서, U2의 반전 단자에 1.75V이하의 전압이 즉, 방전된 상태의 배터리 전압 3.5V가 입력되면 상기 U2 연산증폭기가 턴온 상태가 되어 컨트롤 전압을 출력하게 된다.
마찬가지 방식으로 완전 충전된 배터리에서 최대 전압이 4.2V가 출력되면, U2 연산증폭기는 턴 오프 상태를 유지하고, U1의 연산증폭기가 턴온 상태가 된다.
저항기 R1과 R2가 모두 1㏀, 제너 다이오드(Z1)의 전압은 2.0V이라고 할 때, 정전압 회로인 제너 다이오드의 전압이 U1의 반전 전압에 인가되고, 고전압이 비반전 전압에 인가되어 U1 연산증폭기는 턴온 상태가 된다.
상기 고전압에 의하여 발생된 컨트롤 전압은 전력 증폭기의 출력 임피던스를 조절하여 ACPR과 전류 소모 관계를 조절하여 소비 전력을 최소화한다.
이와 같이 본 발명에서는 전압센싱회로에서 고전압 또는 저전압을 센싱한 다음, 이 센싱 전류로부터 전력 손실을 최소화하도록 출력 임피던스를 조절하는 컨트롤 전압을 발생시킨다.
이상에서 자세히 설명된 바와 같이, 본 발명은 ACPR(Adjacent Channel Power Ratio) 마진이 큰 영역에서는 ACPR 특성을 저하시켜 PAM의 전력 손실을 최소화하여 배터리 소모를 줄일 수 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 전력증폭기(PA);
    상기 전력증폭기에 바이어스 전압을 인가하면서, 출력 임피던스를 조절하여 전력 손실을 줄이기 위한 전압센싱회로;
    상기 전압센싱회로와 연결되고 출력 임피던스를 조절하는 버랙터 다이오드; 및,
    상기 전력증폭기에서 출력되는 신호를 정합 시키는 출력정합회로를 포함하는 것을 특징으로 하는 전력 증폭 회로.
  2. 제 1 항에 있어서,
    상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와, 상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치되어 전압을 센싱하는 제 3 저항기와, 상기 제 3 저항기에서 강하된 전압을 반전 입력단에 인가하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 비반전 입력단에 인가하여 컨트롤 전압을 발생시키는 연산증폭기와, 상기 연산 증폭기의 반전 입력단의 기준 전압을 유지시키는 제너 다이오드로 구성된 것을 특징으로 하는 전력 증폭 회로.
  3. 제 1 항에 있어서,
    상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와, 상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치되어 전압을 센싱하는 제 3 저항기와, 상기 제 3 저항기에서 강하된 전압을 비반전 입력단에 인가하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 반전 입력단에 인가하여 컨트롤 전압을 발생시키는 연산증폭기와, 상기 연산 증폭기의 비반전 입력단의 기준 전압을 유지시키는 제너 다이오드로 구성된 것을 특징으로 하는 전력 증폭 회로.
  4. 제 1 항에 있어서,
    상기 전압센싱회로는 전원 전압을 분배하는 제 1 저항기와 제 2 저항기와,
    상기 제 1 저항기와 제 2 저항기에 병렬로 연결된 제 4 저항기와 제 5 저항기와,
    상기 전원 전압과 전력 증폭기의 바이어스 단자 사이에 배치된 제 3 저항기와,
    상기 제 3 저항기에서 강하된 전압을 반전 입력단에 인가하고, 상기 제 1 저항기와 제 2 저항기 사이에 강하된 전압을 비반전 입력단에 인가하여 컨트롤 전압을 발생시키는 제 1 연산 증폭기와,
    상기 제 4, 5 저항기와 병렬로 연결된 제 6 저항기와,
    상기 제 6 저항기에서 강하된 전압을 비반전 입력단에 인가하고, 상기 제 4 저항기와 제 5 저항기 사이에 강하된 전압을 반전 입력단에 인가하여 컨트롤 전압을 발생시키는 제 2 연산 증폭기와,
    상기 제 1 연산 증폭기와 제 2 연산 증폭기의 기준 전압을 유지하기 위하여 배치된 제 1 제너 다이오드 및 제 2 제너 다이오드로 구성되어 있는 것을 특징으로 하는 전력 증폭 회로.
  5. 삭제
KR1020040098614A 2004-11-29 2004-11-29 전력 증폭 회로 KR101081267B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098614A KR101081267B1 (ko) 2004-11-29 2004-11-29 전력 증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098614A KR101081267B1 (ko) 2004-11-29 2004-11-29 전력 증폭 회로

Publications (2)

Publication Number Publication Date
KR20060059506A KR20060059506A (ko) 2006-06-02
KR101081267B1 true KR101081267B1 (ko) 2011-11-08

Family

ID=37156691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098614A KR101081267B1 (ko) 2004-11-29 2004-11-29 전력 증폭 회로

Country Status (1)

Country Link
KR (1) KR101081267B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439805A (en) 1982-05-21 1984-03-27 Gte Automatic Electric Labs Inc. Low voltage protection circuit
US5673001A (en) 1995-06-07 1997-09-30 Motorola, Inc. Method and apparatus for amplifying a signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439805A (en) 1982-05-21 1984-03-27 Gte Automatic Electric Labs Inc. Low voltage protection circuit
US5673001A (en) 1995-06-07 1997-09-30 Motorola, Inc. Method and apparatus for amplifying a signal

Also Published As

Publication number Publication date
KR20060059506A (ko) 2006-06-02

Similar Documents

Publication Publication Date Title
US6178313B1 (en) Control of gain and power consumption in a power amplifier
US7368985B2 (en) High frequency power amplifier and transmitter
US6233438B1 (en) Wide-range power control systems and methods for radio frequency transmitters and mobile radiotelephones
US7193459B1 (en) Power amplifier control technique for enhanced efficiency
EP1437023B1 (en) Amplifier power detection circuitry
US6532357B1 (en) Radio communication device and transmission power control method for radio communication device
US8750812B2 (en) Switchable vramp limiter
EP1419574A2 (en) Power amplifier control
EP1451939A1 (en) Booster amplifier for cellular telephone cradles
JPH11317690A (ja) ラジオトランシ―バ用受信機直線性の適応制御技術
US6304139B1 (en) Transmitter adjusting output power
EP1217727B1 (en) Selectable diode bias for power amplifier control in a wireless telephone handset
KR101016567B1 (ko) Ｗｃｄｍａ 이동 단말기내 전력 증폭기의 동작 포인트를최적화하기 위한 방법
US6760604B2 (en) Portable radio transceiver having shared power source for audio and RF amplifiers
KR101081267B1 (ko) 전력 증폭 회로
KR101081242B1 (ko) 전력 증폭 회로
KR20010104057A (ko) 이동통신 단말기에서의 ｐｄｍ 신호를 이용한 송신전력제어장치
KR20010098011A (ko) Ｃｄｍａ 이동통신 단말기내 송신단의 송신전력 제어장치및 그 방법
KR20010104063A (ko) 이동통신 단말기에서의 송신전력 제어장치
EP1579594A1 (en) A control solution for transmission power of mobile handset
JP2001094446A (ja) 無線送信機
KR20040079039A (ko) 전력 증폭기
KR20060056596A (ko) 핀다이오드를 이용한 블루투스 시스템

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041129

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041129

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111101

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141007

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151005

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161006

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181010

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201013

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20211013

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20221011

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20231012

Start annual number: 13

End annual number: 13