KR101076560B1 - Inter ic communication method and system for display appiances - Google Patents

Inter ic communication method and system for display appiances Download PDF

Info

Publication number
KR101076560B1
KR101076560B1 KR1020040057208A KR20040057208A KR101076560B1 KR 101076560 B1 KR101076560 B1 KR 101076560B1 KR 1020040057208 A KR1020040057208 A KR 1020040057208A KR 20040057208 A KR20040057208 A KR 20040057208A KR 101076560 B1 KR101076560 B1 KR 101076560B1
Authority
KR
South Korea
Prior art keywords
communication
enable signal
section
inter
data enable
Prior art date
Application number
KR1020040057208A
Other languages
Korean (ko)
Other versions
KR20060007819A (en
Inventor
박선복
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040057208A priority Critical patent/KR101076560B1/en
Publication of KR20060007819A publication Critical patent/KR20060007819A/en
Application granted granted Critical
Publication of KR101076560B1 publication Critical patent/KR101076560B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명에 따른 영상표시기기의 IC간 통신 방법은, IC간 통신 이행이 요청되는지를 체크하는 단계와, 상기 IC간 통신 이행이 요청되면 영상신호를 처리하는 스케일러로부터 유효한 데이터 구간를 나타내는 데이터 인에이블 신호의 상태를 체크하는 단계와, 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 없는 구간을 나타내면, 상기 요청된 IC간 통신을 이행하는 단계로 구성됨을 특징으로 한다.The inter-IC communication method of an image display device according to the present invention includes checking whether an inter-IC communication transition is requested, and a data enable signal indicating a valid data interval from a scaler processing a video signal when the inter-IC communication transition is requested. And checking a state of the data enable signal, and if the state of the data enable signal indicates a section in which no valid data is present, performing the requested inter-IC communication.

특히, 상기 IC간 통신 방법은 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한후에, 상기 요청된 IC간 통신을 이행하는 단계를 더 구비함을 특징으로 한다. In particular, in the inter-IC communication method, if the state of the data enable signal indicates a section in which valid data is present, wait until the data enable signal indicates a section in which no valid data exists, and then perform the requested inter-IC communication. It is characterized by further comprising the step.

본 발명에 따른 영상표시기기는, 영상신호중 유효한 데이터 구간을 나타내는 데이터 인에이블 신호를 생성하여 출력하는 스케일러와, 상기 IC간 통신 이행요청시마다 상기 데이터 인에이블 신호의 상태에 따라 IC간 통신을 이행하는 상기 영상표시기기를 구성하는 다수의 IC를 구비함을 특징으로 한다. According to an aspect of the present invention, a video display device includes a scaler for generating and outputting a data enable signal indicating a valid data section of a video signal, and performing inter-IC communication according to a state of the data enable signal at every communication transition request between the ICs. And a plurality of ICs constituting the image display device.

특히, 상기 IC가 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한후에, 상기 요청된 IC간 통신을 이행함을 특징으로 한다. In particular, when the IC indicates a section in which the data enable signal has valid data, the IC waits until the data enable signal indicates a section in which no valid data exists, and then performs the requested inter-IC communication. It is done.

멀티 다운로드, 수신확인Multi download, acknowledgment

Description

영상표시기기의 ＩＣ간 통신 방법 및 장치{INTER IC COMMUNICATION METHOD AND SYSTEM FOR DISPLAY APPIANCES} IC intercommunication method and device for video display device {INTER IC COMMUNICATION METHOD AND SYSTEM FOR DISPLAY APPIANCES}

도 1은 일반적인 IC간 통신 구간을 나타낸 도면. 1 is a view showing a communication interval between the general IC.

도 2는 본 발명의 바람직한 실시예에 따른 IC간 통신 구간을 나타낸 도면. 2 is a view showing a communication interval between the IC in accordance with a preferred embodiment of the present invention.

도 3은 본 발명이 적용가능한 영상표시기기의 구성도. 3 is a block diagram of a video display device to which the present invention is applicable.

도 4는 본 발명의 바람직한 실시예에 따른 IC간 통신 방법의 흐름도. 4 is a flowchart of an inter-IC communication method according to a preferred embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : CPU100: CPU

102 : 메모리부102: memory

106 : 방송신호 처리부106: broadcast signal processing unit

108 : 비디오 신호 처리 및 출력부108: video signal processing and output unit

110 : 표시장치110: display device

112 : 오디오 신호 처리 및 출력부112: audio signal processing and output unit

114 : 스피커114: speaker

본 발명은 영상표시기기에 관한 것으로, 특히 영상표시기기의 IC간 통신(INTER IC COMMUNICATION) 방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to video display devices, and more particularly, to a method and a device for inter-IC communication of an image display device.

일반적으로 영상표시기기는 다수의 칩을 구비하며, 각 칩은 IC간 통신을 통해 통신을 이행하며, 상기 각 칩은 영상신호의 손상을 미연에 방지하기 위해 수평동기구간에서만 IC간 통신을 이행한다. In general, a video display device includes a plurality of chips, and each chip performs communication through inter-IC communication, and each chip performs inter-IC communication only between horizontal devices in order to prevent damage to the video signal. .

이를 도 1을 참조하여 좀더 상세히 설명한다. This will be described in more detail with reference to FIG. 1.

상기 도 1에 도시한 바와 같이 복합영상신호는 동기신호구간(A)과 영상신호구간(B)으로 구성된다. 상기한 복합영상신호를 수신하는 영상표시기기에 구비되는 다수의 칩은 상기 동기신호구간(A)에만 IC간 통신을 이행하였으며, 이는 영상신호구간(B)에 IC간 통신을 이행함에 따라 영상신호가 손상되던 문제를 미연에 방지하기 위함이다. As shown in FIG. 1, the composite video signal includes a synchronization signal section A and a video signal section B. FIG. A plurality of chips provided in the image display apparatus for receiving the composite video signal performed communication between ICs only in the synchronization signal section (A), which is a video signal as the IC performs communication between the video signal sections (B). This is to prevent the problem that is damaged.

상기한 바와 같이 종래 영상표시기기가 동기신호구간(A)에만 IC간 통신을 수행함에 따라 영상신호의 보호는 가능하였으나 충분한 IC간 통신은 제공할 수 없었다. As described above, as the conventional video display device performs inter-IC communication only in the synchronization signal section A, the video signal can be protected, but sufficient inter-IC communication cannot be provided.

특히 영상표시기기의 디지털화 및 지능화에 부응하여, 상기 영상표시기기의 다수의 칩들간 통신량을 증폭되었음에도 불구하고 IC간 통신 가능구간이 제한됨에 따라 충분한 통신이 이루어지지 않는 문제점이 있었다. In particular, in response to the digitization and intelligence of the image display device, despite the amplification of the communication amount between the plurality of chips of the image display device, there is a problem in that sufficient communication is not made as the communication interval between ICs is limited.

이에따라 종래부터 영상신호에는 영향을 주지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공할 수 있는 기술의 개발이 절실하게 요망되었다. Accordingly, there is an urgent need to develop a technology capable of providing a sufficient inter-IC communication interval to a plurality of chips provided in the video display device without affecting the video signal.

따라서 본 발명의 목적은 영상신호에는 영향을 주지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공할 수 있는 영상표시기기의 IC간 통신 방법 및 장치를 제공함에 있다. Accordingly, an object of the present invention is to provide an IC communication method and apparatus for an image display apparatus capable of providing a sufficient IC communication interval for a plurality of chips provided in the image display apparatus without affecting the image signal.

상기한 목적을 달성하기 위한 본 발명에 따른 영상표시기기의 IC간 통신 방법은, IC간 통신 이행이 요청되는지를 체크하는 단계와, 상기 IC간 통신 이행이 요청되면 영상신호를 처리하는 스케일러로부터 유효한 데이터 구간를 나타내는 데이터 인에이블 신호의 상태를 체크하는 단계와, 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 없는 구간을 나타내면, 상기 요청된 IC간 통신을 이행하는 단계로 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided a method of communicating between ICs of an image display device, the method comprising: checking whether communication between ICs is requested, and validating from the scaler processing an image signal when the communication between ICs is requested. Checking a state of a data enable signal indicating a data interval, and if the state of the data enable signal indicates a section without valid data, performing the requested inter-IC communication.

특히, 상기 IC간 통신 방법은 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한후에, 상기 요청된 IC간 통신을 이행하는 단계를 더 구비함을 특징으로 한다. In particular, in the inter-IC communication method, if the state of the data enable signal indicates a section in which valid data is present, wait until the data enable signal indicates a section in which no valid data exists, and then perform the requested inter-IC communication. It is characterized by further comprising the step.

본 발명에 따른 영상표시기기는, 영상신호중 유효한 데이터 구간을 나타내는 데이터 인에이블 신호를 생성하여 출력하는 스케일러와, 상기 IC간 통신 이행요청시마다 상기 데이터 인에이블 신호의 상태에 따라 IC간 통신을 이행하는 상기 영상표시기기를 구성하는 다수의 IC를 구비함을 특징으로 한다. According to an aspect of the present invention, a video display device includes a scaler for generating and outputting a data enable signal indicating a valid data section of a video signal, and performing inter-IC communication according to a state of the data enable signal at every communication transition request between the ICs. And a plurality of ICs constituting the image display device.

특히, 상기 IC가 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한후에, 상기 요청된 IC간 통신을 이행함을 특징으로 한다. In particular, when the IC indicates a section in which the data enable signal has valid data, the IC waits until the data enable signal indicates a section in which no valid data exists, and then performs the requested inter-IC communication. It is done.

본 발명은 복합영상신호 중 영상신호 구간을 제외한 나머지 모든 구간에서 IC간 통신을 이행할 수 있게 함으로써, 영상신호에는 영향을 미치지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공할 수 있다. The present invention enables communication between ICs in all remaining sections except the video signal section of the composite video signal, thereby allowing sufficient inter-IC communication for a plurality of chips included in the video display device without affecting the video signal. Can be provided.

이러한 본 발명을 도 2를 참조하여 설명한다. 영상표시기기의 디지털화에 부합되게 상기 복합영상신호도 디지털 처리되며, 상기 복합영상신호의 디지털 처리시에 스케일러는 유효한 데이터가 존재하는 구간과 유효한 데이터가 존재하지 않는 구간을 나타내는 데이터 인에이블 신호를 사용한다. 여기서, 상기 유효한 데이터는 영상신호를 나타내므로, 상기 데이터 인에이블 신호의 하이구간은 영상신호구간에 대응되고, 로우구간은 나머지 구간에 대응된다. 즉 상기 데이터 인에이블 신호의 로우구간은 동기신호구간과 영상신호구간 사이의 휴지구간과 동기신호구간을 합한 구간에 대응된다. This invention will be described with reference to FIG. The composite video signal is also digitally processed in accordance with the digitization of an image display device. In the digital processing of the composite video signal, the scaler uses a data enable signal indicating a section in which valid data exists and a section in which valid data does not exist. do. Here, since the valid data represents a video signal, the high section of the data enable signal corresponds to the video signal section, and the low section corresponds to the remaining sections. That is, the low section of the data enable signal corresponds to the sum of the idle section and the sync signal section between the sync signal section and the video signal section.

본 발명은 상기 데이터 인에이블 신호의 로우구간에서 IC간 통신을 이행 가능하게 함으로써, 영상신호에는 영향을 주지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공한다. The present invention enables the inter-IC communication to be implemented in the low section of the data enable signal, thereby providing a sufficient inter-IC communication section for a plurality of chips provided in the video display device without affecting the video signal.

이러한 본 발명이 적용 가능한 영상표시기기의 구성을 도 3을 참조하여 설명한다. A configuration of an image display apparatus to which the present invention is applicable will be described with reference to FIG. 3.

CPU(100)는 상기 영상표시기기를 전반적으로 제어함은 물론이며 본 발명의 바람직한 실시예에 따른 IC간 통신을 이행한다. The CPU 100 not only controls the video display device as a whole, but also performs communication between ICs according to a preferred embodiment of the present invention.

메모리부(102)는 상기 CPU(100)의 제어 프로그램 및 각종 정보를 저장한다. The memory unit 102 stores the control program and various kinds of information of the CPU 100.

방송신호 수신부(104)는 방송신호를 수신하여 방송신호 처리부(106)에 제공한다. 상기 방송신호 처리부(106)는 상기 방송신호로부터 오디오 신호 및 비디오 신호를 복원하여 각각 오디오 신호 처리 및 출력부(112) 및 비디오 신호 처리 및 출력부(스케일러)(108)에 제공한다. The broadcast signal receiver 104 receives a broadcast signal and provides the broadcast signal to the broadcast signal processor 106. The broadcast signal processor 106 restores an audio signal and a video signal from the broadcast signal and provides the same to an audio signal processor and output unit 112 and a video signal processor and output unit (scaler) 108, respectively.

상기 오디오 신호 처리 및 출력부(112)는 상기 오디오 신호를 출력하기 위한 형태로 처리하여 스피커(114)로 출력한다. The audio signal processing and output unit 112 processes the audio signal and outputs the audio signal to the speaker 114.

상기 비디오 신호 처리 및 출력부(108)는 상기 비디오 신호를 출력하기 위한 형태로 처리하여 표시장치(110)를 통해 출력한다. 상기 비디오 신호 처리 및 출력부(108)의 내부에는 디지털 영상신호 처리를 위한 스케일러가 구비된다. 상기 스케일러는 유효한 데이터가 존재하는 구간과 유효한 데이터가 존재하지 않는 구간을 나타내는 데이터 인에이블 신호 DE를 출력하며, 그 데이터 인에이블 신호 DE를 CPU(100)에 제공한다. The video signal processing and output unit 108 processes the video signal in a form for outputting the video signal and outputs the same through the display device 110. The video signal processing and output unit 108 is provided with a scaler for processing digital video signals. The scaler outputs a data enable signal DE indicating a section in which valid data exists and a section in which valid data does not exist, and provides the data enable signal DE to the CPU 100.

상기 CPU(100) 및 IC간 통신을 이행하는 모든 구성요소는 상기 데이터 인에이블 신호 DE의 상태에 따라 IC간 통신을 이행하며, 이하 설명에서는 편이상 CPU(100)에서의 IC간 통신만을 예시하였다.All components that perform communication between the CPU 100 and the IC perform communication between the ICs according to the state of the data enable signal DE, and in the following description, only the communication between the ICs in the CPU 100 is illustrated.

이제 상기한 영상표시기기에 적용가능한 본 발명의 바람직한 실시예에 따른 IC간 통신을 도 4를 참조하여 상세하게 설명한다. The inter-IC communication according to the preferred embodiment of the present invention applicable to the image display apparatus will now be described in detail with reference to FIG.

상기 CPU(100)는 IC간 통신의 이행요구가 발생되었는지 여부를 체크한다(200 단계).The CPU 100 checks whether a transition request for inter-IC communication has occurred (step 200).

상기 IC간 통신 이행요구가 발생되었으면, 상기 CPU(100)는 데이터 인에이블 신호 DE의 상태를 검색한다(204단계). 상기 DE 신호가 특정상태, 즉 유효한 데이터가 없는 구간을 나타내는 로우 상태인지를 체크한다. 상기 CPU(100)는 상기 데이터 인에이블 신호 DE의 상태가 유효한 데이터가 없는 구간을 나타내는 상태이면, IC간 통신 이행한다(208단계). If the inter-IC communication transition request has occurred, the CPU 100 retrieves the state of the data enable signal DE (step 204). It is checked whether the DE signal is in a specific state, that is, a low state indicating a section in which no valid data is present. If the state of the data enable signal DE is a state indicating a section in which no valid data is present, the CPU 100 transfers communication between ICs (step 208).

상기한 바와 달리 상기 CPU(100)는 상기 데이터 인에이블 신호 DE의 상태가 유효한 데이터가 있는 구간을 나타내는 하이상태이면, 소정시간을 대기한다(210단계).Unlike the above, if the state of the data enable signal DE is a high state indicating a section in which valid data is present, the CPU 100 waits for a predetermined time (step 210).

상기 소정시간의 대기후에, 상기 CPU(100)는 데이터 인에이블 신호 DE의 상태를 다시 체크하기 위해 (206)단계로 복귀한다. After waiting for the predetermined time, the CPU 100 returns to step 206 to check the state of the data enable signal DE again.

상술한 바와 같이 본 발명은 복합영상신호 중 영상신호 구간을 제외한 나머지 모든 구간에서 IC간 통신을 이행할 수 있게 함으로써, 영상신호에는 영향을 미치지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공한다. As described above, the present invention enables the IC to perform communication between all sections except the video signal section of the composite video signal, thereby sufficient IC for a plurality of chips provided in the video display device without affecting the video signal. Provides an interval capable of communicating between them.

상술한 바와 같이 본 발명은 복합영상신호 중 영상신호 구간을 제외한 나머지 모든 구간에서 IC간 통신을 이행할 수 있게 함으로써, 영상신호에는 영향을 미치지 않으면서도 영상표시기기에 구비되는 다수의 칩들에게는 충분한 IC간 통신 가능 구간을 제공할 수 있는 이점이 있다. As described above, the present invention enables the IC to perform communication between all sections except the video signal section of the composite video signal, thereby sufficient IC for a plurality of chips provided in the video display device without affecting the video signal. There is an advantage that can provide a communication interval between.

Claims (4)

영상표시기기의 IC간 통신 방법에 있어서, In the communication method between the IC of the video display device, IC간 통신 이행이 요청되는지를 체크하는 단계;Checking whether inter-IC communication fulfillment is requested; 상기 IC간 통신 이행이 요청되면 영상신호를 처리하는 스케일러로부터 유효한 데이터 구간를 나타내는 데이터 인에이블 신호의 상태를 체크하는 단계; 및Checking a state of a data enable signal indicating a valid data section from a scaler for processing a video signal when a request for transition between ICs is requested; And 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한 후에 상기 요청된 IC간 통신을 이행하는 단계를 포함하는 영상표시기기의 IC간 통신 방법. If the state of the data enable signal indicates a section in which valid data exists, performing an operation between the requested ICs after waiting until the data enable signal represents a section in which valid data does not exist. IC communication method. 삭제delete 영상표시기기에 있어서, In the video display device, 영상신호중 유효한 데이터 구간을 나타내는 데이터 인에이블 신호를 생성하여 출력하는 스케일러와, A scaler for generating and outputting a data enable signal representing a valid data section of an image signal; IC간 통신 이행요청시마다 상기 데이터 인에이블 신호의 상태에 따라 IC간 통신을 이행하는 상기 영상표시기기를 구성하는 다수의 IC를 구비하며,And a plurality of ICs constituting the video display device for performing IC-to-IC communication in accordance with the state of the data enable signal upon each IC-transfer request. 상기 데이터 인에이블 신호의 상태가 유효한 데이터가 있는 구간을 나타내면, 상기 데이터 인에이블 신호가 유효한 데이터가 없는 구간을 나타낼 때까지 대기한 후에 상기 요청된 IC간 통신이 이행되는 영상표시기기. And if the state of the data enable signal indicates a section in which valid data exists, waiting for the data enable signal to indicate a section in which there is no valid data, and then performing the requested inter-IC communication. 삭제delete
KR1020040057208A 2004-07-22 2004-07-22 Inter ic communication method and system for display appiances KR101076560B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057208A KR101076560B1 (en) 2004-07-22 2004-07-22 Inter ic communication method and system for display appiances

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057208A KR101076560B1 (en) 2004-07-22 2004-07-22 Inter ic communication method and system for display appiances

Publications (2)

Publication Number Publication Date
KR20060007819A KR20060007819A (en) 2006-01-26
KR101076560B1 true KR101076560B1 (en) 2011-10-24

Family

ID=37119000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057208A KR101076560B1 (en) 2004-07-22 2004-07-22 Inter ic communication method and system for display appiances

Country Status (1)

Country Link
KR (1) KR101076560B1 (en)

Also Published As

Publication number Publication date
KR20060007819A (en) 2006-01-26

Similar Documents

Publication Publication Date Title
KR970049394A (en) Video window control device and method
JP2023510833A (en) Message processing method, device and electronic equipment
US11095828B2 (en) Video signal conversion device and method thereof
US7631129B2 (en) Computer monitoring system and monitoring method
KR101076560B1 (en) Inter ic communication method and system for display appiances
US7181559B2 (en) Message based transport mechanism for level sensitive interrupts
CN106133702B (en) Information processing apparatus and recording medium
US20110242411A1 (en) Method And System For Minimizing Signals For Video Data Communication
US7619634B2 (en) Image display apparatus and image data transfer method
US8194137B2 (en) Image frame transmission method for data overrun control
JP2007006125A (en) Image processing support apparatus, electronic camera, image processing apparatus, development processing system, and program for fulfilling these image processing support apparatus and image processing apparatus
CN110018908B (en) Inter-process communication method, electronic equipment and readable storage medium
US10769095B2 (en) Image processing apparatus
CN111258582A (en) Window rendering method and device, computer equipment and storage medium
EP1396997A2 (en) Image Display System and Display Device
US8782648B2 (en) Information processing system and related method thereof
JP7474009B1 (en) Information processing system, information processing method, and program
JP2016225904A (en) Image signal processor
JP2004312234A (en) Digital camera
EP4175310A1 (en) Checking locality of devices
US10750077B1 (en) Camera system with multiple camera
US8089526B2 (en) Circuit for processing video signal
KR20070025677A (en) Portable terminal and method for managing images
JP3550860B2 (en) Signal processing IC circuit and imaging apparatus using the same
US20100201825A1 (en) Image processing system and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 8