KR101076367B1 - Frequency up-converter for suppressing spurious - Google Patents

Frequency up-converter for suppressing spurious Download PDF

Info

Publication number
KR101076367B1
KR101076367B1 KR1020110039723A KR20110039723A KR101076367B1 KR 101076367 B1 KR101076367 B1 KR 101076367B1 KR 1020110039723 A KR1020110039723 A KR 1020110039723A KR 20110039723 A KR20110039723 A KR 20110039723A KR 101076367 B1 KR101076367 B1 KR 101076367B1
Authority
KR
South Korea
Prior art keywords
frequency
carrier
switch
dds
signal
Prior art date
Application number
KR1020110039723A
Other languages
Korean (ko)
Inventor
김정한
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020110039723A priority Critical patent/KR101076367B1/en
Application granted granted Critical
Publication of KR101076367B1 publication Critical patent/KR101076367B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0031—PLL circuits with quadrature locking, e.g. a Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 불요파를 억제하는 주파수 상향변환 모듈 장치에 관한 것이다. 본 발명에서는 고속 도약 주파수 합성부에 입력되는 DDS제어신호들로 인해 주파수 상향변환 모듈 장치에 발생하는 불요파를 억제한다. 이를 위해 주파수 상향변환 모듈 장치는 DDS제어신호들을 이용하여 Carrier 신호의 ON/OFF를 제어하고, 이에 따라 고속 도약 주파수 합성부의 출력단에 연결된 구동AMP의 전원과 주파수 상향변환 모듈 장치의 출력단에 연결된 Power AMP의 전원을 제어하여 불요파 생성을 억제한다.The present invention relates to a frequency upconversion module apparatus for suppressing unwanted waves. In the present invention, the DDS control signals inputted to the fast hopping frequency synthesizer suppress unwanted waves generated in the frequency upconversion module. To this end, the frequency upconversion module device controls the on / off of the carrier signal using the DDS control signals, and accordingly, the power AMP connected to the output of the fast hopping frequency synthesizer and the power AMP connected to the output of the frequency upconversion module device. Control the power supply to suppress the generation of unwanted waves.

Figure R1020110039723
Figure R1020110039723

Description

불요파 억제 주파수 상향변환 모듈 장치 {Frequency Up-Converter for suppressing spurious}Frequency Up-Converter for suppressing spurious}

본 발명은 고속 주파수 도약 시스템에서 발생되는 불요파(spurious)를 차단하기 위한 것이다.The present invention is intended to block spurious generated in a fast frequency hopping system.

고속 주파수 도약 시스템의 일반적인 주파수 합성기 구성은 도 1과 같다. DDS(Direct Digital Synthesizer, 100) 출력 주파수(S100)를 PLL(Phase-Locked Loop, 110)의 기준주파수 입력으로 사용하여 최종 VCO(120)의 출력 주파수를 고속 주파수 도약 시스템에서 사용한다. DDS 출력을 PLL의 기준주파수 입력으로 사용하는 주파수 합성기에서 DDS 출력의 불요파 특성이 PLL출력의 불요파 특성을 결정짓는다.The general frequency synthesizer configuration of the fast frequency hopping system is shown in FIG. A direct digital synthesizer (100) output frequency (S100) is used as a reference frequency input of a phase-locked loop (PLL) to use the output frequency of the final VCO 120 in a fast frequency hopping system. In a frequency synthesizer using the DDS output as the reference frequency input of the PLL, the non-wave characteristic of the DDS output determines the non-wave characteristic of the PLL output.

종래의 고속 주파수 도약 시스템에서 고속 주파수 도약을 위해 DDS의 Frequency Tuning Word 레지스터 값을 고속으로 라이트(write)할 경우, DDS 설정에 사용되는 클럭 및 데이터, Load Enable 신호로 인한 불요파 신호를 억제하기 어렵다. 그리고, 빠른 PLL Lock Time 구현을 위하여 DDS의 Output Disable 기능을 사용하지 못하는 문제점이 있다. In the conventional high-speed frequency hopping system, when the frequency tuning word register value of the DDS is written at high speed for high-speed hopping, it is difficult to suppress the unwanted signals due to the clock, data, and load enable signals used in the DDS setting. . In addition, there is a problem that the output disable function of the DDS cannot be used to implement a fast PLL lock time.

또한 우수한 60dBc 이상의 캐리어 온오프 isolation을 확보하기 위하여 RF스위치를 2단으로 구성하여 사용하여야 하나, RF 스위치를 2단으로 구성할 경우 광대역 시스템에서 대역 평탄도를 유지하기 어려운 문제점이 있다. In addition, in order to secure excellent on-off isolation of 60dBc or more, the RF switch should be configured in two stages. However, when the RF switch is configured in two stages, it is difficult to maintain band flatness in a broadband system.

본 발명의 바람직한 일 실시예로서, 고속 도약 주파수 합성부를 포함하는 주파수 상향변환 모듈 장치는 상기 고속 도약 주파수 합성부에 입력되는 DDS제어신호들 중 주파수 설정용 클럭 및 DDS Load Enable 신호를 이용하여, Carrier 신호의 ON/OFF를 제어하는 캐리어제어신호를 생성하는 캐리어 온/오프 제어부; 상기 캐리어제어신호에 따라 상기 고속 도약 주파수 합성부의 출력단에 연결된 구동AMP의 전원을 온/오프하는 제 1 스위치;및 상기 주파수 상향변환 모듈 장치의 출력단에 연결된 Power AMP의 전원을 온/오프하는 제 2 스위치;를 포함하는 것을 특징으로 한다.In a preferred embodiment of the present invention, the frequency up-conversion module device including the fast hopping frequency synthesizer uses a frequency setting clock and a DDS Load Enable signal among the DDS control signals inputted to the fast hopping frequency synthesizer, thereby carrying a carrier. A carrier on / off controller configured to generate a carrier control signal for controlling ON / OFF of the signal; A first switch for turning on / off a power of a driving AMP connected to an output of the fast hopping frequency synthesizer according to the carrier control signal; and a second for turning on / off a power of a power AMP connected to an output of the frequency upconversion module device; It characterized in that it comprises a switch.

바람직하게, 캐리어 온/오프 제어부는 DDS 데이터 로드 시간과 PLL Lock 시간을 합한 시간동안 캐리어제어신호를 오프로 설정하고, 캐리어제어신호가 오프로 설정된 구간 동안 상기 제 1 스위치 및 상기 제 2 스위치를 오프하는 것을 특징으로 한다. Preferably, the carrier on / off controller sets the carrier control signal to OFF for the sum of the DDS data load time and the PLL lock time, and turns off the first switch and the second switch during the period in which the carrier control signal is set to OFF. Characterized in that.

바람직하게, 제 1 스위치 및 제 2 스위치의 스위칭 시간을 고려하여 캐리어 신호의 오프구간을 아래와 같이 설정할 수 있다.Preferably, the off period of the carrier signal may be set as below in consideration of the switching time of the first switch and the second switch.

캐리어 신호의 오프 구간= Dt/10 - t1 = DDS 데이터 로드 시간 + PLL Lock 시간 -t1Off period of carrier signal = Dt / 10-t1 = DDS data load time + PLL lock time -t1

이 경우, Dt 는 주파수 도약 주기를 의미하며, 또한 Dt는 상기 DDS Load Enable 신호의 주기와 동일한 것을 특징으로 한다. In this case, Dt means frequency hopping period, and Dt is the same as the period of the DDS Load Enable signal.

바람직하게, 제 1 스위치 및 제 2 스위치는 npn 또는 pnp 트랜지스터로 구현되는 것을 특징으로 한다. Preferably, the first switch and the second switch is characterized in that the npn or pnp transistor.

본 발명의 또 다른 바람직한 일 실시예로서, 고속 도약 주파수 합성부를 포함하는 주파수 상향변환 모듈 장치에서 불요파를 억제하는 방법은 상기 고속 도약 주파수 합성부에 입력되는 DDS제어신호들 중 주파수 설정용 클럭 및 DDS Load Enable 신호를 이용하여, Carrier 신호의 ON/OFF를 제어하는 캐리어제어신호를 생성하는 단계; 상기 고속 도약 주파수 합성부의 출력단에 연결된 구동AMP의 전원을 온/오프하는 제 1 스위치를 상기 캐리어제어신호에 따라 온/오프하는 단계;및 상기 주파수 상향변환 모듈 장치의 출력단에 연결된 Power AMP의 전원을 온/오프하는 제 2 스위치를 상기 캐리어제어신호에 따라 온/오프하는 단계;를 포함한다.In another preferred embodiment of the present invention, a method for suppressing an unwanted wave in a frequency upconversion module device including a fast hopping frequency synthesizer includes: a clock for frequency setting among DDS control signals input to the fast hopping frequency synthesizer; Generating a carrier control signal for controlling ON / OFF of a carrier signal by using a DDS Load Enable signal; Turning on / off a first switch for turning on / off a power of a driving AMP connected to an output terminal of the fast hopping frequency synthesizer according to the carrier control signal; and powering a power AMP connected to an output terminal of the frequency upconversion module device. And turning on / off a second switch for turning on / off according to the carrier control signal.

본 발명에서는 DDS 설정에 사용되는 클럭 및 데이터, Load Enable 신호로 인한 불요파 신호를 억제하는 효과가 있다.
In the present invention, there is an effect of suppressing an unwanted signal due to a clock, data, and a load enable signal used for DDS setting.

도 1 은 고속 주파수 도약 시스템에서 주파수 합성기의 구성의 일 예를 도시한다.
도 2 는 고속 도약 주파수 합성부를 이용하는 주파수 상향 변환 모듈 장치의 일 예를 도시한다.
도 3 은 본 발명의 바람직한 일 실시예로서 불요파 신호를 억제하는 주파수 상향변환 모듈 장치를 도시한다.
도 4 는 본 발명의 바람직한 일 실시예로서 불요파 신호를 억제하는 주파수 상향변환 모듈 장치에서 DDS 설정에 사용되는 제어 신호들의 타이밍도 및 Carrier ON/OFF 제어 타이밍도의 일 예를 도시한다.
도 5 는 본 발명의 바람직한 일 실시예로서, 주파수 상향변환 모듈 장치의 캐리어 온/오프 제어부의 상세 구성도를 도시한다.
도 6 은 본 발명의 바람직한 일 실시예로서, 고속 도약 주파수 합성부의 출력단에 연결된 구동Amp)의 전원과 주파수 상향변환 모듈 장치의 출력단에 연결된 Power Amp의 전원을 ON/OFF 하는 스위치의 내부 구성도를 도시한다. 1 shows an example of the configuration of a frequency synthesizer in a fast frequency hopping system.
2 illustrates an example of a frequency upconversion module device using a fast hopping frequency synthesizer.
3 illustrates a frequency upconversion module apparatus for suppressing an unwanted signal as a preferred embodiment of the present invention.
4 illustrates an example of a timing diagram of control signals and a carrier ON / OFF control timing diagram used for DDS setting in a frequency upconversion module apparatus that suppresses an unwanted signal as a preferred embodiment of the present invention.
FIG. 5 illustrates a detailed configuration diagram of a carrier on / off controller of a frequency upconversion module device according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating an internal configuration of a switch for turning on / off a power supply of a driving amp connected to an output terminal of a fast hopping frequency synthesizing unit and a power amp connected to an output terminal of a frequency upconversion module device. Illustrated.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명한다. 하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The following description and the annexed drawings are for understanding the operation according to the present invention, and a part that can be easily implemented by those skilled in the art may be omitted.

또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다. In addition, the specification and drawings are not provided to limit the invention, the scope of the invention should be defined by the claims. Terms used in the present specification should be interpreted as meanings and concepts corresponding to the technical spirit of the present invention so as to best express the present invention.

도 1 은 고속 주파수 도약 시스템에서 주파수 합성기의 구성의 일 예를 도시한다. 1 shows an example of the configuration of a frequency synthesizer in a fast frequency hopping system.

도 1 에 도시된 고속 주파수 도약 시스템은 DDS 구동 방식의 구조의 일 예이다. DDS(Direct Digital Synthesizer, 100) 출력 주파수(S100)를 PLL(Phase-Locked Loop, 110)의 기준주파수 입력으로 사용하여 최종 VCO(120)의 출력 주파수를 고속 주파수 도약 시스템에서 사용한다.The fast frequency hopping system shown in FIG. 1 is an example of a structure of a DDS driving scheme. A direct digital synthesizer (100) output frequency (S100) is used as a reference frequency input of a phase-locked loop (PLL) to use the output frequency of the final VCO 120 in a fast frequency hopping system.

이러한 DDS 구동 방식의 고속 주파수 도약 시스템은 주파수 합성기에서 원하는 PLL의 Lock Time을 얻기가 유리한 이점이 있다. 그러나, DDS(100)의 Frequency Tuning Word 레지스터 값을 고속으로 설정하여야 하며, DDS 설정시 클럭(S101) 및 데이터(S102), DDS Load Enable 신호(S103)에 의한 불요파 신호를 억제하기 어려운 단점이 있다. 또한 DDS(100) 출력을 Disable 시킬 경우, PLL(110)의 Lock Time에 영향을 주어 사용하지 못하는 단점이 있다. The fast frequency hopping system of the DDS driving method has an advantage of obtaining a desired lock time of the PLL in the frequency synthesizer. However, it is necessary to set the Frequency Tuning Word register value of the DDS 100 to a high speed, and it is difficult to suppress the unwanted signals caused by the clock (S101), the data (S102), and the DDS load enable signal (S103) when the DDS is set. have. In addition, when disabling the DDS (100) output, there is a disadvantage that can not be used because it affects the lock time of the PLL (110).

도 2 는 고속 도약 주파수 합성부를 이용하는 주파수 상향 변환 모듈 장치의 일 예를 도시한다. 2 illustrates an example of a frequency upconversion module device using a fast hopping frequency synthesizer.

도 2에 도시된 주파수 상향 변환 모듈 장치 DDS 설정에 사용되는 제어 신호인 주파수 설정용 클럭, 데이터 및 Load Enable 신호(S200)의 주파수 설정 및 Lock 시간 등과 같은 세팅으로 인해 입력단(210)에 불요파 신호가 발생하게 된다. 또한 입력단(210)에 발생한 불요파 신호는 다이플렉서(230) 등을 거쳐 주파수 상향 변환 모듈 장치의 출력부분에 위치한 구동증폭기(240)에서 증폭되게 된다. 고속의 제어 신호에 의하여 발생되는 불요파는 시스템 대역 내에 위치하게 되어 제거하는 데는 한계가 있다.An unwanted wave signal is inputted to the input terminal 210 due to settings such as a frequency setting clock, a frequency setting clock, data, and a load enable signal S200, which are control signals used to set the frequency up-conversion module device DDS shown in FIG. 2. Will occur. In addition, the unwanted signal generated at the input terminal 210 is amplified by the driving amplifier 240 located at the output of the frequency upconversion module device via the diplexer 230 or the like. Undesired waves generated by high speed control signals are located in the system band and have limitations in eliminating them.

도 3 은 본 발명의 바람직한 일 실시예로서 불요파 신호를 억제하는 주파수 상향변환 모듈 장치를 도시한다.3 illustrates a frequency upconversion module apparatus for suppressing an unwanted signal as a preferred embodiment of the present invention.

본 발명의 주파수 상향변환 모듈 장치는 캐리어 온/오프 제어부(310), 제 1 스위치(320) 및 제 2 스위치(330)를 포함한다. The frequency upconversion module device of the present invention includes a carrier on / off controller 310, a first switch 320, and a second switch 330.

캐리어 온/오프 제어부(310)는 주파수 설정 시간 및 Lock 시간 동안 Carrier를 Off 하는 신호를 제 1 스위치(320) 및 제 2 스위치(330)로 전송하여 DDS 설정에 사용되는 제어 신호들(주파수 설정용 클럭, 데이터 및 Load Enable 신호)이 전송되는 것을 막는다. 이후, DDS 설정이 끝나면 Carrier를 On하는 신호를 제 1 스위치(320) 및 제 2 스위치(330)로 전송하여 주파수 상향변환 모듈 장치를 구동한다. DDS 설정에 사용되는 제어 신호들의 타이밍도 및 Carrier ON/OFF 제어 타이밍도는 도 4를 참고한다.  The carrier on / off controller 310 transmits a signal for turning off the carrier during the frequency setting time and the lock time to the first switch 320 and the second switch 330 to control signals used for DDS setting (for frequency setting). Clock, data, and load enable signals). After the DDS setting is completed, a signal for turning on a carrier is transmitted to the first switch 320 and the second switch 330 to drive the frequency upconversion module device. See FIG. 4 for a timing diagram of control signals used for DDS setting and a carrier ON / OFF control timing diagram.

캐리어 온/오프 제어부(310)는 주파수 설정용 클럭 및 DDS Load Enable 신호(도 1의 S101 및 S103 참고)를 이용하여 생성된다. 캐리어 온/오프 제어부(310)의 상세 구성도는 도 5를 참고한다.  The carrier on / off controller 310 is generated using a clock for setting a frequency and a DDS Load Enable signal (see S101 and S103 of FIG. 1). A detailed configuration diagram of the carrier on / off controller 310 is described with reference to FIG. 5.

제 1 스위치(320)는 고속 도약 주파수 합성부의 출력단에 연결된 구동Amp(321)의 전원을 ON/OFF 한다. 구동Amp(321)의 전원은 제 1 스위치(320)를 통해 Vcc(S300)에 연결된다. 제 1 스위치(320)는 Carrier On/Off 제어 신호(S320)를 받아 구동Amp(321)의 동작 여부를 결정한다. The first switch 320 turns on / off the power of the driving amp 321 connected to the output terminal of the fast hopping frequency synthesizer. The power of the driving amp 321 is connected to the Vcc S300 through the first switch 320. The first switch 320 receives the carrier on / off control signal S320 to determine whether the driving amp 321 is operated.

제 1 스위치(320)는 주파수 설정 시간 및 Lock 시간 동안 Carrier를 Off 하는 신호를 수신하고, 그 시간이 경과하면 Carrier를 ON 하는 신호를 수신한다. 제 1 스위치(320)는 Carrier를 ON/OFF 하는 스위칭 시간을 최소화하기 위해 트랜지스터를 이용하여 구현된다. 이에 대해서는 도 6을 참고한다.The first switch 320 receives a signal to turn off the carrier during the frequency setting time and the lock time, and receives a signal to turn on the carrier when the time elapses. The first switch 320 is implemented using a transistor to minimize the switching time for turning the carrier on / off. See FIG. 6 for this.

제 2 스위치(330)는 주파수 상향변환 모듈 장치의 출력단에 연결된 Power Amp(331)의 전원을 ON/OFF 한다. Power Amp(331)의 전원은 제 2 스위치(330)를 통해 Vcc(S300)에 연결된다. 제 2 스위치(330)는 Carrier On/Off 제어 신호(S320)를 받아 Power Amp(331)의 동작 여부를 결정한다. The second switch 330 turns ON / OFF the power of the Power Amp 331 connected to the output terminal of the frequency upconversion module device. The power of the power amp 331 is connected to the Vcc (S300) through the second switch 330. The second switch 330 receives the Carrier On / Off control signal S320 to determine whether to operate the power amp 331.

제 2 스위치(330)는 주파수 설정 시간 및 Lock 시간 동안 Carrier를 Off 하는 신호를 수신하고, 그 시간이 경과하면 Carrier를 ON 하는 신호를 수신한다. 제 제 2 스위치(330)는 Carrier를 ON/OFF 하는 스위칭 시간을 최소화하기 위해 트랜지스터를 이용하여 구현된다. 이에 대해서는 도 6을 참고한다.The second switch 330 receives a signal for turning off the carrier during the frequency setting time and the lock time, and receives a signal for turning the carrier on when the time passes. The second switch 330 is implemented using a transistor to minimize the switching time for turning the carrier on / off. See FIG. 6 for this.

도 4 는 본 발명의 바람직한 일 실시예로서 불요파 신호를 억제하는 주파수 상향변환 모듈 장치에서 DDS 설정에 사용되는 제어 신호들의 타이밍도 및 Carrier ON/OFF 제어 타이밍도의 일 예를 도시한다.4 illustrates an example of a timing diagram of control signals and a carrier ON / OFF control timing diagram used for DDS setting in a frequency upconversion module apparatus that suppresses an unwanted signal as a preferred embodiment of the present invention.

본 발명의 바람직한 일 실시예로서 불요파 신호를 억제하는 주파수 상향변환 모듈 장치에서는 DDS 제어신호(S410, S420, S430) 및 Carrier ON/OFF 제어신호(S440, S441)을 생성한다. In a preferred embodiment of the present invention, the frequency upconversion module device that suppresses the unwanted signal generates the DDS control signals S410, S420, and S430 and the carrier ON / OFF control signals S440 and S441.

본 발명의 바람직한 일 실시예에서는 주파수 설정을 위해 사용되는 DDS Load Enable(S430)의 주기는 주파수 도약 주기와 동일하고, DDS Load Enable(S430)의 주기에 맞추어 Carrier ON/OFF 제어신호(S440, S441)를 생성한다. In a preferred embodiment of the present invention, the period of the DDS Load Enable (S430) used for frequency setting is the same as the frequency hopping period, and the carrier ON / OFF control signals (S440, S441) in accordance with the period of the DDS Load Enable (S430). )

DDS 제어신호를 생성하는 고속 도약 주파수 합성부(도 3, 322참고)에서는 주파수 설정 및 Lock 시간을 주파수 도약 주기의 1/10로 설정(Dt/10)한다. 주파수 도약 주기의 90%는 실제 데이터를 전송하는 시간으로 이용하고, 10%는 주파수 설정 및 Lock 시간으로 사용한다. DDS 제어신호 생성으로 인한 불요파를 억제하기 위해 본 발명의 바람직한 일 실시예에서는 Carrier OFF 구간(S441)을 이와 동일하게 설정(Dt/10)한다. 수학식 1을 참고하면 아래와 같다.In the high-speed hopping frequency synthesizing unit (see FIGS. 3 and 322) generating the DDS control signal, the frequency setting and the lock time are set to 1/10 of the frequency hopping period (Dt / 10). 90% of the frequency hopping period is used to transmit the actual data, and 10% is used to set the frequency and lock time. In an exemplary embodiment of the present invention, the carrier OFF section S441 is set to the same (Dt / 10) in order to suppress the unwanted wave caused by the generation of the DDS control signal. Referring to Equation 1 below.

Figure 112011031440053-pat00001
Figure 112011031440053-pat00001

본 발명의 또 다른 일 실시예에서는 제 1 스위치(도 3, 320 참고) 및 제 2 스위치(도 3, 330 참고)의 ON/OFF 에 소요되는 시간을 추가로 고려한다. Carrier ON/OFF 제어신호(S440)는 또한 스위칭 시간 t1(S450)을 고려하여, 스위칭 시간 t1만큼 미리 Carrier 제어신호를 ON 시킨다. 즉, Carrier OFF 에서 Carrier ON으로 또는 Carrier ON에서 Carrier OFF 로 변경되는 스위칭 시간(t1, S450)을 고려하여 Carrier OFF 구간을 수학식 2와 같이 설정할 수 있다. In another embodiment of the present invention, the time required for ON / OFF of the first switch (see FIGS. 3 and 320) and the second switch (see FIGS. 3 and 330) is further considered. The carrier ON / OFF control signal S440 also turns on the carrier control signal in advance by the switching time t1 in consideration of the switching time t1 (S450). That is, in consideration of the switching times t1 and S450 changed from Carrier OFF to Carrier ON or Carrier ON to Carrier OFF, the Carrier OFF section may be set as in Equation 2.

Figure 112011031440053-pat00002
Figure 112011031440053-pat00002

도 5 는 본 발명의 바람직한 일 실시예로서, 주파수 상향변환 모듈 장치의 캐리어 온/오프 제어부의 상세 구성도를 도시한다. DDS제어부(500)(도 3, 300 참고)로는 주파수 설정용 클럭, 데이터 및 Load Enable 신호가 입력된다. DDS 제어부(500)는 3개의 입력신호를 제어하는 DDS 제어신호(S500)를 고속주파수 도약합성부(도 3, 322 참고) 및 구동AMP(도3, 321)로 전송한다. FIG. 5 illustrates a detailed configuration diagram of a carrier on / off controller of a frequency upconversion module device according to an embodiment of the present invention. A frequency setting clock, data, and a load enable signal are input to the DDS controller 500 (see FIGS. 3 and 300). The DDS control unit 500 transmits the DDS control signal S500 for controlling three input signals to the fast frequency hopping synthesis unit (see FIGS. 3 and 322) and the driving AMP (FIGS. 3 and 321).

캐리어 온/오프 제어부(510)(도 3, 310 참고)에서는 DDS제어부(500)에서 사용하는 입력신호 중 주파수 설정용 클럭 및 Load Enable 신호를 이용한다. Carrier ON/OFF 제어신호(S510)는 DDS Load Enable 신호 주기에 맞추어 생성되며, DDS Load Enable 신호는 주파수 도약 주기와 동일하다. The carrier on / off controller 510 (see FIGS. 3 and 310) uses a frequency setting clock and a load enable signal among input signals used by the DDS controller 500. Carrier ON / OFF control signal (S510) is generated in accordance with the DDS Load Enable signal period, the DDS Load Enable signal is the same as the frequency hopping period.

Carrier ON/OFF 제어신호(S510)는 고속 도약 주파수 합성부의 출력단에 연결된 구동Amp(도 3, 321참고)의 전원과 주파수 상향변환 모듈 장치의 출력단에 연결된 Power Amp(도 3, 331 참고)의 전원을 ON/OFF 한다.Carrier ON / OFF control signal (S510) is the power of the driving amp (see Fig. 3, 321) connected to the output terminal of the high-speed hopping frequency synthesizer and the power of the Power Amp (see Fig. 3, 331) connected to the output terminal of the frequency up-conversion module device ON / OFF.

도 6 은 본 발명의 바람직한 일 실시예로서, 고속 도약 주파수 합성부의 출력단에 연결된 구동Amp)의 전원과 주파수 상향변환 모듈 장치의 출력단에 연결된 Power Amp의 전원을 ON/OFF 하는 스위치의 내부 구성도를 도시한다. FIG. 6 is a diagram illustrating an internal configuration of a switch for turning on / off a power supply of a driving amp connected to an output terminal of a fast hopping frequency synthesizing unit and a power amp connected to an output terminal of a frequency upconversion module device. Illustrated.

일반적인 전원 스위치는 상용 로드(Load) 스위치를 주로 사용한다. 그러나, 본 발명에서는 빠른 스위칭 시간을 보장하기 위하여 PNP 및 NPN 트랜지스터(600)를 이용한다. 트랜지스터를 이용하여 스위칭 회로를 구현함으로써, 수 ns(nano second)까지의 스위칭이 보장되며, 수만 홉까지의 주파수 도약 시스템에 적용이 가능하다. The general power switch mainly uses a commercial load switch. However, the present invention uses the PNP and NPN transistors 600 to ensure fast switching time. By implementing a switching circuit using transistors, switching up to several nanoseconds (ns) is guaranteed and can be applied to frequency hopping systems up to tens of thousands of hops.

이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.The present invention has been described above with reference to preferred embodiments. Those skilled in the art will understand that the present invention can be embodied in a modified form without departing from the essential characteristics of the present invention. Therefore, the above-described embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and the inventions claimed by the claims and the inventions equivalent to the claimed invention are to be construed as being included in the present invention.

Claims (9)

고속 도약 주파수 합성부를 포함하는 주파수 상향변환 모듈 장치로서,
상기 고속 도약 주파수 합성부에 입력되는 DDS제어신호들 중 주파수 설정용 클럭 및 DDS Load Enable 신호를 이용하여, Carrier 신호의 ON/OFF를 제어하는 캐리어제어신호를 생성하는 캐리어 온/오프 제어부;
상기 캐리어제어신호에 따라 상기 고속 도약 주파수 합성부의 출력단에 연결된 구동AMP의 전원을 온/오프하는 제 1 스위치;및
상기 캐리어제어신호에 따라 상기 주파수 상향변환 모듈 장치의 출력단에 연결된 Power AMP의 전원을 온/오프하는 제 2 스위치;를 포함하는 것을 특징으로 하는 주파수 상향변환 모듈 장치.A frequency upconversion module device including a fast hopping frequency synthesizer,
A carrier on / off controller configured to generate a carrier control signal for controlling on / off of a carrier signal by using a clock for setting a frequency and a DDS load enable signal among the DDS control signals input to the fast hopping frequency synthesizing unit;
A first switch for turning on / off a power of a driving AMP connected to an output terminal of the fast hopping frequency synthesizer according to the carrier control signal; and
And a second switch for turning on / off a power of a power AMP connected to an output terminal of the frequency upconversion module device according to the carrier control signal. 제 1 항에 있어서, 상기 캐리어 온/오프 제어부는
DDS 데이터 로드 시간과 PLL Lock 시간을 합한 시간동안 캐리어제어신호를 오프로 설정하는 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 1, wherein the carrier on / off control unit
And setting the carrier control signal to OFF for the sum of the DDS data load time and the PLL lock time. 제 2 항에 있어서, 상기 캐리어 온/오프 제어부는
상기 캐리어제어신호가 오프로 설정된 구간 동안 상기 제 1 스위치 및 상기 제 2 스위치를 오프하는 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 2, wherein the carrier on / off control unit
And the first switch and the second switch are turned off during the period in which the carrier control signal is set to off. 제 1 항에 있어서,
캐리어 신호의 오프 구간=Dt/10 = DDS 데이터 로드 시간 + PLL Lock 시간
상기 캐리어 온/오프 제어부에서 상기 캐리어 신호의 오프 구간은 위의 수식과 같이 설정되며, 이 경우 Dt=주파수 도약 주기인 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 1,
Off period of carrier signal = Dt / 10 = DDS data load time + PLL lock time
The off period of the carrier signal in the carrier on / off control unit is set as shown in the above equation, in this case Dt = frequency hopping module, characterized in that the frequency hopping period. 제 1 항에 있어서,
캐리어 신호의 오프 구간= Dt/10 - t1 = DDS 데이터 로드 시간 + PLL Lock 시간 -t1
Dt=주파수 도약 주기
t1=제 1 스위치 및/또는 제 2 스위치의 스위칭 시간
상기 캐리어 온/오프 제어부에서 상기 캐리어 신호의 오프 구간은 위의 수식과 같이 설정되는 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 1,
Off period of carrier signal = Dt / 10-t1 = DDS data load time + PLL lock time -t1
Dt = Frequency Hopping Period
t1 = switching time of the first switch and / or the second switch
Frequency off-conversion module device, characterized in that the off period of the carrier signal in the carrier on / off control unit is set as shown above. 제 4 항 또는 제 5 항에 있어서,
상기 주파수 도약 주기 Dt는 상기 DDS Load Enable 신호의 주기와 동일한 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method according to claim 4 or 5,
And the frequency hopping period Dt is the same as the period of the DDS Load Enable signal. 제 1 항에 있어서,
상기 제 1 스위치 및 상기 제 2 스위치는 트랜지스터로 구현되는 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 1,
And said first switch and said second switch are implemented as transistors. 제 7 항에 있어서, 상기 제 1 스위치 및 상기 제 2 스위치는
npn 또는 pnp 트랜지스터로 구현되는 것을 특징으로 하는 주파수 상향변환 모듈 장치.The method of claim 7, wherein the first switch and the second switch
Frequency up-conversion module device characterized in that implemented by npn or pnp transistor. 고속 도약 주파수 합성부를 포함하는 주파수 상향변환 모듈 장치에서 불요파를 억제하는 방법으로서,
상기 고속 도약 주파수 합성부에 입력되는 DDS제어신호들 중 주파수 설정용 클럭 및 DDS Load Enable 신호를 이용하여, Carrier 신호의 ON/OFF를 제어하는 캐리어제어신호를 생성하는 단계;
상기 고속 도약 주파수 합성부의 출력단에 연결된 구동AMP의 전원을 온/오프하는 제 1 스위치를 상기 캐리어제어신호에 따라 온/오프하는 단계;및
상기 주파수 상향변환 모듈 장치의 출력단에 연결된 Power AMP의 전원을 온/오프하는 제 2 스위치를 상기 캐리어제어신호에 따라 온/오프하는 단계;를 포함하는 것을 특징으로 하는 방법.A method of suppressing unwanted waves in a frequency upconversion module device including a fast hopping frequency synthesizer,
Generating a carrier control signal for controlling an on / off of a carrier signal using a frequency setting clock and a DDS load enable signal among the DDS control signals input to the fast hopping frequency synthesizing unit;
Turning on / off a first switch for turning on / off a power of a driving AMP connected to an output terminal of the fast hopping frequency synthesizer according to the carrier control signal; and
And turning on / off a second switch for turning on / off a power of a power AMP connected to an output terminal of the frequency up-conversion module device according to the carrier control signal.
KR1020110039723A 2011-04-27 2011-04-27 Frequency up-converter for suppressing spurious KR101076367B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039723A KR101076367B1 (en) 2011-04-27 2011-04-27 Frequency up-converter for suppressing spurious

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039723A KR101076367B1 (en) 2011-04-27 2011-04-27 Frequency up-converter for suppressing spurious

Publications (1)

Publication Number Publication Date
KR101076367B1 true KR101076367B1 (en) 2011-10-25

Family

ID=45033308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039723A KR101076367B1 (en) 2011-04-27 2011-04-27 Frequency up-converter for suppressing spurious

Country Status (1)

Country Link
KR (1) KR101076367B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354912B1 (en) * 2000-06-21 2002-10-05 박병현 Antidiabetic Amomum xanthoides extract and composition containing the extract as effective ingredient
CN103148846A (en) * 2013-02-25 2013-06-12 哈尔滨工业大学 Micromechanical gyroscope driving device based on arbitrary waveform of DDS (Direct Digital Frequency Synthesizer)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354912B1 (en) * 2000-06-21 2002-10-05 박병현 Antidiabetic Amomum xanthoides extract and composition containing the extract as effective ingredient
CN103148846A (en) * 2013-02-25 2013-06-12 哈尔滨工业大学 Micromechanical gyroscope driving device based on arbitrary waveform of DDS (Direct Digital Frequency Synthesizer)
CN103148846B (en) * 2013-02-25 2015-03-18 哈尔滨工业大学 Micromechanical gyroscope driving device based on arbitrary waveform of DDS (Direct Digital Frequency Synthesizer)

Similar Documents

Publication Publication Date Title
TWI545889B (en) Dual mode power amplifier control interface with a two-mode general purpose input/output interface
TWI515527B (en) Integrated circuit for providing regulated power supply, computer system having regulated power supply and voltage regulator
JP5259823B2 (en) Three-divided quadrature frequency divider
CN101178612B (en) Chip for providing extended clock signal, memory controller and system
US7965111B2 (en) Method and apparatus for divider unit synchronization
JP4054634B2 (en) Semiconductor device
JP2011515046A (en) Delta-sigma modulator clock dithering in fractional-N phase-locked loop
EP2936691B1 (en) Diversity receiver with shared local oscillator signal in diversity mode
CN103227638B (en) Method and layout
US9601173B2 (en) Semiconductor system
KR101076367B1 (en) Frequency up-converter for suppressing spurious
US20080212728A1 (en) Method and apparatus for generating clocks for a handheld multistandard communication system
US9654063B2 (en) Bias circuit for use with amplifier circuit, control method thereof, and signal amplifier
TWI791730B (en) Semiconductor device and semiconductor system
CN104508986A (en) Buffer input impedance compensation in a reference clock signal buffer
KR100616194B1 (en) Internal supply voltage generator for a delay locked loop circuit
JP6423542B2 (en) Low power RX synthesizer sharing TX hardware
JP5457628B2 (en) Semiconductor device and timing control method thereof
US9331655B2 (en) Pop-click noise grounding switch design with deep sub-micron CMOS technology
JP2007300290A (en) Clock distribution circuit
JP3979345B2 (en) Wireless transmission circuit
JP6340191B2 (en) Power amplifier
CN108345350B (en) System on chip, semiconductor system, and clock signal output circuit
US7253673B2 (en) Multi-phase clock generator and generating method for network controller
JP2012019378A (en) Communication device, control method of communication device, and program

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9