KR101073205B1 - Recloser and control method for reducing of asymmetrical fault current - Google Patents

Recloser and control method for reducing of asymmetrical fault current Download PDF

Info

Publication number
KR101073205B1
KR101073205B1 KR1020090110802A KR20090110802A KR101073205B1 KR 101073205 B1 KR101073205 B1 KR 101073205B1 KR 1020090110802 A KR1020090110802 A KR 1020090110802A KR 20090110802 A KR20090110802 A KR 20090110802A KR 101073205 B1 KR101073205 B1 KR 101073205B1
Authority
KR
South Korea
Prior art keywords
equation
reclosing
current
fault current
voltage
Prior art date
Application number
KR1020090110802A
Other languages
Korean (ko)
Other versions
KR20110054229A (en
Inventor
김철환
이상봉
서훈철
고윤태
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020090110802A priority Critical patent/KR101073205B1/en
Publication of KR20110054229A publication Critical patent/KR20110054229A/en
Application granted granted Critical
Publication of KR101073205B1 publication Critical patent/KR101073205B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02Details
    • H02H3/06Details with automatic reconnection
    • H02H3/066Reconnection being a consequence of eliminating the fault which caused disconnection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141Discrete Fourier transforms
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/26Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents
    • H02H3/32Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to difference between voltages or between currents; responsive to phase angle between voltages or between currents involving comparison of the voltage or current values at corresponding points in different conductors of a single system, e.g. of currents in go and return conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치가 개시된다. 일 실시 예에서, 재폐로 차단기에 있어서, 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하는 것으로, 재폐로 차단기의 무전압 시간 이후 재폐로시 비대칭 고장전류가 발생하지 않는 시점에서 재폐로를 제공함으로써 시스템을 안정적으로 유지할 수 있는 것입니다. The present invention discloses a reclosing blocking device capable of eliminating asymmetrical fault currents. In one embodiment, in a reclosing circuit breaker, if a fault occurs, the impedance phase angle is detected using the current up to the primary opening operation of the reclosing circuit breaker, and then the asymmetrical fault current is detected using the detected impedance phase angle. It includes a fault current regulator that reduces the asymmetric fault current by finding a time point that does not occur and then reclosing it at that time, and reclosing when the asymmetric fault current does not occur when reclosing after the no-voltage time of the recloser breaker. To keep the system stable.

Description

비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법{Recloser and control method for reducing of asymmetrical fault current}Recloser and control method for removing asymmetric fault current and its control method {Recloser and control method for reducing of asymmetrical fault current}

본 발명은 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법에 관한 것이다. The present invention relates to a reclosing blocking device capable of eliminating asymmetrical fault current and a control method thereof.

현재 우리나라의 배전계통에서 사용되는 재폐로 차단기는 계통의 신뢰도 및 안정도 확보와 지속적인 전력의 공급을 유지하기 위한 목적으로 사용되는 보호기기이다. 재폐로 차단기는 첫 번째 차단 후 0.5s, 두 번째 차단 후 15s의 고정된 무전압 시간(Dead time)을 가지며, 무전압 시간 이후 폐로 되었을 때의 전류를 바탕으로 고장제거 여부를 판단한다. The reclosing breaker used in the distribution system of Korea is a protection device used for the purpose of securing the reliability and stability of the system and maintaining the continuous supply of power. The reclosing circuit breaker has a fixed dead time of 0.5 s after the first cut-off and 15 s after the second cut-off, and determines whether the fault has been eliminated based on the current when it is closed after the no-voltage time.

비대칭 고장전류는 지수적으로 감소하는 DC 성분을 포함하는 고장전류로써, 고장 발생 시 계통의 저항과 리액턴스 비율로 인한 전압, 전류의 위상차 및 고장 발생각에 따라 비대칭 고장전류가 발생한다. 가장 큰 비대칭 고장전류가 발생할 경우 정상 고장전류의 약 2배 정도의 고장전류가 발생하게 된다. 이러한 고장전류는 계통의 보호 설비 및 운용설비에 절연 열화나 내구성에 악영향을 초래한다. The asymmetric fault current is a fault current that contains an exponentially decreasing DC component. When a fault occurs, an asymmetric fault current is generated depending on the voltage, current phase difference, and fault angle due to the resistance and reactance ratio of the system. When the largest asymmetric fault current occurs, the fault current is about twice the normal fault current. These fault currents adversely affect insulation deterioration or durability of the system's protective and operating equipment.

종래의 재폐로 차단기는 고정된 무전압 시간(1차 : 0.5s, 2차 : 15s)을 가진다. 고장 발생 시 고장 발생각과 저항과 리액턴스 비율에 따라 비대칭 고장전류가 발생하며, 비대칭 고장전류가 포함된 고장전류는 정상상태의 고장전류의 2배에 가까운 크기로 증가할 수 있다. 이러한 비대칭 고장전류는 무전압 시간 이후 폐로 동작 시의 고장전류에도 영향을 미칠 수 있으며 비대칭 고장전류가 포함된 고장전류는 계통에 악영향을 미치는 문제점이 있었다. Conventional reclosing breakers have a fixed no-voltage time (primary: 0.5 s, secondary: 15 s). When a fault occurs, an asymmetric fault current is generated depending on the fault angle, resistance and reactance ratio, and the fault current including the asymmetric fault current can be increased to about twice the fault current in the normal state. Such asymmetrical fault current may affect the fault current during closing operation after no-voltage time, and the fault current including the asymmetric fault current adversely affects the system.

본 발명은 상기 언급한 문제점을 해결하기 위한 것으로, 고장 발생 시 저항과 리액턴스 비율 및 고장 발생각으로 인해 발생할 수 있는 비대칭 고장전류에 대해 재폐로 차단기가 첫 번째 개로 동작 이전에 전압, 전류의 위상각을 DFT를 이용하여 추정하고 무전압 시간 이후 재폐로 차단기의 재폐로 동작 시에는 추정된 위상각을 고려하여 전압의 위상이 추정된 임피던스의 위상과 동일한 시점에 재폐로 동작을 하여 비대칭 고장전류를 줄일 수 있는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법을 제공함에 목적이 있다. The present invention is to solve the above-mentioned problems, the phase angle of the voltage, current before the reclosing circuit breaker first operation for the asymmetrical fault current that may occur due to the resistance and reactance ratio and the failure angle at the time of failure Is estimated using the DFT and the reclosing operation of the circuit breaker after no-voltage time reduces the asymmetrical fault current by operating the reclosing at the same time as the phase of the estimated impedance considering the estimated phase angle. It is an object of the present invention to provide a reclosing blocking device capable of eliminating asymmetrical fault current and a control method thereof.

본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에 따른 일 측 면은 재폐로 차단기에 있어서, 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하며, 상기 고장전류 조절기는 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 DFT; 상기 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 재폐로 시점 검출부; 및 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 재폐로 제어부를 포함할 수 있다. One side of the reclosing circuit breaker capable of removing the asymmetrical fault current of the present invention is a reclosing circuit breaker. When a fault occurs, the impedance phase angle is detected by using the current until the primary opening operation of the reclosing circuit breaker. The fault current regulator includes a fault current controller for reducing the asymmetric fault current by finding a time point at which the asymmetric fault current does not occur by using the detected impedance phase angle and then closing it again at the time point. A DFT for extracting fundamental waves with respect to current; A reclosing time detector for obtaining a phase angle of the impedance changed after the occurrence of a failure through a time difference between zero current and voltage of the fundamental wave extracted through the DFT; And a reclosing control unit performing reclosing at a time point when the voltage phase of the reclosing circuit breaker is equal to the phase angle of the impedance obtained through the reclosing time detecting unit.

본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법에 따른 일 측면은 DFT가 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 단계; 재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계; 및 재폐로 제어부가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 단계를 포함할 수 있다. According to an aspect of the present invention, there is provided a method for controlling a recloser circuit breaker capable of removing asymmetrical fault currents, including extracting a fundamental wave with respect to a fault current when a DFT occurs; Obtaining a phase angle of the impedance changed after the occurrence of a failure through a time difference at a zero crossing point of the current and voltage of the fundamental wave extracted through the DFT by the reclosing time detector; And reclosing, by the reclosing control unit, when the voltage phase of the reclosing breaker is equal to the phase angle of the impedance obtained through the reclosing time detector.

전술된 구성에 의해 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 및 그 제어방법은 재폐로 차단기의 무전압 시간 이후 비대칭 고장전류가 발생하지 않는 시점에서 재폐로를 제공함으로써 시스템을 안정적으로 유지할 수 있는 뛰어난 효과가 있다. According to the above-described configuration, the reclosing blocking device and the control method capable of eliminating the asymmetrical fault current according to the present invention stably provide a system for providing a reclosing at a time when an asymmetrical faulting current does not occur after a no-voltage time of the reclosing breaker. It has an excellent effect to maintain.

특정 실시예의 후술되는 상세한 설명은 본 발명의 특정 실시예의 여러 설명을 제공한다. 그러나, 본 발명은 청구범위에 의해 한정되고 커버되는 다수의 여러 방법으로 구현될 수 있다. 본 상세한 설명은 동일한 참조 번호가 동일하거나 기능적으로 유사한 요소를 나타내는 도면을 참조하여 설명된다. The following detailed description of specific embodiments provides several descriptions of specific embodiments of the present invention. However, the present invention can be implemented in many different ways, which are defined and covered by the claims. The detailed description is described with reference to the drawings, wherein like reference numerals refer to the same or functionally similar elements.

본 명세서에서 제공되는 상세한 설명에서 사용되는 용어는 단순히 본 발명의 특정 실시예의 상세한 설명을 위해 사용된 것이기 때문에 본 발명을 특정 방법으로 제한하거나 한정하는 것으로 해석되어서는 아니된다. 나아가, 본 발명의 실시예는, 전체적으로 본 발명의 바람직한 속성들을 나타내거나 본 명세서에 제공된 발명을 실시하는데 필수적인 여러 신규한 특징을 포함할 수 있다. The terminology used in the description provided herein is for the purpose of describing particular embodiments of the invention only and should not be construed as limiting or limiting the invention to any particular method. Furthermore, embodiments of the present invention may include a number of novel features which are necessary to represent the overall desirable properties of the invention or to practice the invention provided herein.

도 1은 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치의 기능 블록도이다. 1 is a functional block diagram of a reclosing blocking device capable of removing an asymmetric fault current according to the present invention.

본 발명의 일 실시예에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치는 DFT(Discrete Fourier Transform; 이하 "DFT"라 함)(110), 재폐로 시점 검출부(120) 및 재폐로 제어부(130)로 구성된 고장전류 조절기(100)를 포함한다. A reclosing blocking device capable of removing an asymmetrical fault current according to an embodiment of the present invention includes a discrete fourier transform (DFT) 110, a reclosing time detector 120, and a reclosing controller 130. It comprises a fault current regulator 100 configured.

고장전류 조절기(100)는 배전계통(10)에 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임 피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 것으로, DFT(110), 재폐로 시점 검출부(120) 및 재폐로 제어부(130)를 포함한다. The fault current regulator 100 detects an impedance phase angle by using the current up to the primary open-circuit operation of the reclosing circuit breaker when a failure occurs in the distribution system 10, and then uses the detected impedance phase angle. After the time point at which the asymmetrical fault current does not occur is obtained, the asymmetrical fault current is reduced by reclosing at that time point, and includes a DFT 110, a reclosed time detector 120, and a reclosed controller 130.

즉, 고장전류 조절기(100)의 DFT(110)는 회로 고장 발생 시, 고장전류에 대하여 기본파를 추출한다. That is, the DFT 110 of the fault current regulator 100 extracts a fundamental wave with respect to the fault current when a circuit fault occurs.

그리고 고장전류 조절기(100)의 재폐로 시점 검출부(120)는 DFT(110)를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구한다. The re-closing time detector 120 of the fault current controller 100 obtains the phase angle of the impedance changed after the occurrence of a fault through the time difference at the zero crossing point of the current and voltage of the fundamental wave extracted through the DFT 110.

또한, 고장전류 조절기(100)의 재폐로 제어부(130)는 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부(120)를 통해 구해진 임피던스의 위상각과 같아지는 시점에 배전계통(10)를 재폐로시킨다. In addition, the reclosing control unit 130 of the fault current controller 100 recloses the distribution system 10 at a time when the voltage phase of the reclosing breaker is equal to the phase angle of the impedance obtained through the reclosing time detecting unit 120. Let's do it.

한편, 고장전류 조절기는 DFT(110)를 이용하여 기본파를 추출하고 전압, 전류의 0 교차점을 이용하여 임피던스의 위상각을 구한다. Meanwhile, the fault current controller extracts the fundamental wave using the DFT 110 and obtains the phase angle of the impedance using zero crossing points of voltage and current.

이때, 고장 발생 시의 계통의 저항과 리액턴스의 비율은 달라질 뿐만 아니라 고장 발생각에 따라 비대칭 고장 전류가 발생한다. At this time, the ratio of resistance and reactance of the system at the time of failure is not only changed, but asymmetrical fault current is generated according to the failure angle.

따라서, 도 2에 도시된 바와 같이 간단한 회로에서 고장이 발생할 경우의 전류는 [수학식 1]과 같다.Therefore, as shown in FIG. 2, the current in the case of a failure in the simple circuit is as shown in [Equation 1].

Figure 112009070440097-pat00001
Figure 112009070440097-pat00001

여기서, [수학식 1]에서

Figure 112009070440097-pat00002
는 t=0일 경우의 전압의 위상, 고장 발생 각이며,
Figure 112009070440097-pat00003
는 임피던스의 위상이며,
Figure 112009070440097-pat00004
은 재폐로 동작 시 제거하고자 하는 비대칭 고장전류와 관련된 식이다. Where [Equation 1]
Figure 112009070440097-pat00002
Is the phase of voltage and the angle of failure when t = 0.
Figure 112009070440097-pat00003
Is the phase of impedance,
Figure 112009070440097-pat00004
Is the equation related to the asymmetric fault current to be removed during reclosing operation.

비대칭 고장전류를 포함하는 [수학식 1]에서 재폐로 차단기의 두 번째 재폐로 동작부터 비대칭 고장전류를 줄이기 위해서는 고장이 발생한 시점부터 재폐로 차단기의 첫 번째 개로 동작 이전인 3~3.5 cycle 내에

Figure 112009070440097-pat00005
의 정확한 값이 계산되어야만 한다. In order to reduce the asymmetrical fault current from the second recloser operation of the recloser circuit breaker in [Equation 1] which includes the asymmetrical fault current, within 3 ~ 3.5 cycles before the first opening of the recloser circuit breaker from the point of failure
Figure 112009070440097-pat00005
The exact value of must be calculated.

따라서, 고장전류 조절기(100)의 DFT(110)는

Figure 112009070440097-pat00006
의 정확한 값을 계산하기 위하여 DFT(110)를 수행하여 지수적으로 감소하는 DC성분의 비대칭 고장전류를 제외한 기본 주파수를 갖는 기본파를 추출하여 전압과 전류의 영교차점에서의 시간차로
Figure 112009070440097-pat00007
를 계산 한다. Therefore, the DFT 110 of the fault current regulator 100
Figure 112009070440097-pat00006
To calculate the exact value of DFT (110), we extract the fundamental wave with fundamental frequency excluding the asymmetric fault current of the exponentially decreasing DC component by the time difference at the zero crossing point of voltage and current.
Figure 112009070440097-pat00007
Calculate

즉, 배전계통(10)에 고장이 발생하여 변화된 저항과 리액턴스의 비율을 계산하기 위해 고장 발생과 동시에 DFT 연산이 수행되며 이렇게 수행되는 DFT(110)는 고장 발생 후 3~3.5 cycle내에 계산되어야 하므로 3~3.5 cycle내의 값 이외의 값이 0인 유한 구간 신호라고 가정하고 DFT(110)의 연산은 DTFS(Discrete Times Fourier Series)로 수행할 수 있다. That is, the DFT operation is performed at the same time as the failure occurs to calculate the ratio of the resistance and reactance changed due to the failure of the distribution system 10. Since the DFT 110 is performed within 3 to 3.5 cycles after the failure occurs, Assuming that a value other than the value within 3 to 3.5 cycles is a finite interval signal with 0, the operation of the DFT 110 may be performed by the Discrete Times Fourier Series (DTFS).

또한, 전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낼 수 있기 때문에 비대칭 고장전류는 지수적으로 감소하는 DC성분이므로

Figure 112009070440097-pat00008
성분에 해당한다. In addition, since the current value i (t) can be represented by the DC component, the fundamental wave component, and the harmonic component as shown in [Equation 2], the asymmetric fault current is an exponentially decreasing DC component.
Figure 112009070440097-pat00008
Corresponds to the ingredients.

Figure 112009070440097-pat00009
Figure 112009070440097-pat00009

여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 쓸 수 있다.Here, i (t) can be written as Equation 3 below using DTFS.

Figure 112009070440097-pat00010
Figure 112009070440097-pat00010

여기서,

Figure 112009070440097-pat00011
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112009070440097-pat00012
은 [수학식 4],[수학식 5]와 같이 계산이 된다.here,
Figure 112009070440097-pat00011
Corresponds to the asymmetric fault current component,
Figure 112009070440097-pat00012
Is calculated as shown in [Equation 4] and [Equation 5].

Figure 112011041088838-pat00171
Figure 112011041088838-pat00171

Figure 112011041088838-pat00172
Figure 112011041088838-pat00172

여기서,

Figure 112009070440097-pat00015
을 이용하여 [수학식 6]과 같이 전류의 값을 표현할 수 있다.here,
Figure 112009070440097-pat00015
By using Equation 6 can be expressed as a value of the current.

Figure 112009070440097-pat00016
Figure 112009070440097-pat00016

여기서,

Figure 112009070440097-pat00017
은[수학식 7], [수학식 8]과 같이 계산되며, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분에 해당한다.here,
Figure 112009070440097-pat00017
Is calculated as in [Equation 7] and [Equation 8], where n is the order of harmonics and n = 1 corresponds to the fundamental wave component.

Figure 112009070440097-pat00018
Figure 112009070440097-pat00018

Figure 112009070440097-pat00019
Figure 112009070440097-pat00019

한편, 재폐로 시점 검출부(120)는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다. On the other hand, the re-closing time detection unit 120 substitutes the equation of the current including the asymmetric fault current of [Equation 1] into [Equation 6], as shown in [Equation 9].

Figure 112009070440097-pat00020
Figure 112009070440097-pat00020

따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고

Figure 112009070440097-pat00021
,
Figure 112009070440097-pat00022
,
Figure 112009070440097-pat00023
,
Figure 112009070440097-pat00024
을 구하면 [수학식 10]과 같다. Therefore, using the equation of the remaining current except the waveform of the asymmetric fault current, which is a DC component, it is substituted into [Equation 4], [Equation 5], [Equation 7], [Equation 8], and [Equation 9]. and
Figure 112009070440097-pat00021
,
Figure 112009070440097-pat00022
,
Figure 112009070440097-pat00023
,
Figure 112009070440097-pat00024
To obtain Equation (10).

Figure 112011041088838-pat00173
Figure 112011041088838-pat00173

여기서

Figure 112009070440097-pat00026
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다. here
Figure 112009070440097-pat00026
Since one period integral of is 0, it can be expressed as the following [Equation 11].

Figure 112009070440097-pat00027
Figure 112009070440097-pat00027

한편, 상기의 [수학식 10], [수학식 11]를 이용하여

Figure 112009070440097-pat00028
을 구하면 다음의 [수학식 12]와 같다. On the other hand, using the above [Equation 10], [Equation 11]
Figure 112009070440097-pat00028
The equation is given by Equation 12 below.

Figure 112009070440097-pat00029
Figure 112009070440097-pat00029

[수학식 11]과 [수학식 12]를 통하여 구해진

Figure 112009070440097-pat00030
,
Figure 112009070440097-pat00031
을 이용하여
Figure 112009070440097-pat00032
,
Figure 112009070440097-pat00033
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다. Obtained through [Equation 11] and [Equation 12]
Figure 112009070440097-pat00030
,
Figure 112009070440097-pat00031
Using
Figure 112009070440097-pat00032
,
Figure 112009070440097-pat00033
Calculate Equation 13 and Equation 14 below.

Figure 112009070440097-pat00034
Figure 112009070440097-pat00034

Figure 112009070440097-pat00035
Figure 112009070440097-pat00035

상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,

Figure 112009070440097-pat00036
Figure 112009070440097-pat00037
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.Through the calculation of Equation 14, the fixed value C can be obtained.
Figure 112009070440097-pat00036
silver
Figure 112009070440097-pat00037
Since it means the phase angle of the current, the impedance phase is calculated using the time difference between the zero crossing point of voltage and current.

Figure 112009070440097-pat00038
Figure 112009070440097-pat00038

[수학식 13], [수학식 14], [수학식 15]에서 구해진

Figure 112009070440097-pat00039
,
Figure 112009070440097-pat00040
,
Figure 112009070440097-pat00041
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다. Obtained from [Equation 13], [Equation 14], and [Equation 15].
Figure 112009070440097-pat00039
,
Figure 112009070440097-pat00040
,
Figure 112009070440097-pat00041
Substituting in [Equation 9] by using the following [Equation 16].

Figure 112009070440097-pat00042
Figure 112009070440097-pat00042

[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인

Figure 112009070440097-pat00043
가 C와 같은 위상에서 재폐로 동작이 수행되어야 한다. In the formula expressed as [Equation 16], when the reclose operation is performed after the no-voltage time of the reclose circuit breaker, the asymmetric fault current does not occur so that the phase of the voltage
Figure 112009070440097-pat00043
Reclose operation should be performed at the same phase as C.

따라서, 고장전류 조절기(100)의 재폐로 제어부(130)는 재폐로 차단기의 개로 동작 이후 고정된 무전압 시간 0.5s가 경과하고 전압의 위상이 C의 값과 같아지는 시점에 재폐로함으로써 기존 재폐로 차단기의 동작 시 발생 가능한 비대칭 고장전류를 감소시킬 수 있다. Therefore, the reclosing control unit 130 of the fault current controller 100 is reclosed at a time when a fixed no-voltage time 0.5 s has elapsed since the reclosing circuit breaker is opened and the phase of the voltage is equal to the value of C. It can reduce the asymmetrical fault current that can occur during operation of the circuit breaker.

또한, 장치는 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부(140)를 포함한다. The apparatus also includes a storage 140 for storing an estimate of the phase of the impedance according to the resistance value and the reactance ratio.

여기서, 상기 저장부(140)에 저장되는 정보는 [표 1]에 도시된 바와 같다. Here, the information stored in the storage unit 140 is as shown in [Table 1].

Figure 112009070440097-pat00044
Figure 112009070440097-pat00044

상기 재폐로 제어부(130)는 상기 저장부(140)에 저장된 재폐로 시간에 재폐로 회로를 재폐로시킬 수 있다. The reclosing control unit 130 may reclose the reclosing circuit at a reclosing time stored in the storage 140.

이러한 정보는 상기 장치를 통해 측정한 값으로 무전압 시간 이후 재폐로 시의 결과를 도 3a 내지 도 3e를 통해 나타나 있다. This information is measured through the device and the results of reclosing after the no-voltage time are shown through FIGS. 3A-3E.

EMTP(ElectroMagnetic Transient Program)/ATPDraw를 이용하여 모델링 하였다. Modeled using EMTP (ElectroMagnetic Transient Program) / ATPDraw.

[표 1]의 모의 조건과 같이 저항과 리액턴스 비율을 다양하게 변화시켜 기존 재폐로 차단기의 고장전류와 본 발명에서 제시한 재폐로 차단기의 고장전류를 비교하여 우수성을 검증하였다. As shown in the simulation conditions of Table 1, the resistance and reactance ratios were varied to verify the superiority by comparing the fault current of the existing recloser breaker with the fault current of the recloser breaker proposed in the present invention.

[표 1]의 고장 발생 시간을 기존 재폐로 차단기의 비대칭 고장전류가 발생할 경우와 비교하기 위해 0.05s + tan-1(X/R)+90도로 선정하였다.The failure time in [Table 1] was selected as 0.05s + tan -1 (X / R) + 90 degrees to compare with the case of asymmetric fault current of the existing recloser.

도 3a는 저항과 리액턴스 비율(X/R)이 1인 경우로 0.05를 기준으로

Figure 112009070440097-pat00045
이후의 시간인 0.05625s에 고장을 발생시켰을 때의 결과파형이다. X/R 값이 작기 때문에 비대칭 고장전류는 빠른 시간에 소멸이 되는 것을 확인 할 수 있으며, 또한 기존 재폐로 차단기에서 발생하는 비대칭 고장전류가 비대칭 고장전류를 고려한 재폐로 차단기에서는 재폐로 동작 이후 발생하지 않는 것을 확인 할 수 있다. Figure 3a is based on a case where the resistance and reactance ratio (X / R) is 1
Figure 112009070440097-pat00045
This waveform is the result of a fault occurring at 0.05625 s, which is a later time. As the X / R value is small, it can be confirmed that the asymmetric fault current disappears quickly. Also, the asymmetric fault current generated in the existing reclose circuit breaker does not occur after the reclose operation in the reclose circuit breaker considering the asymmetric fault current. You can check that it does not.

고장 발생 시 임피던스의 위상은

Figure 112009070440097-pat00046
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 45.153도로 고장 발생 이후 실제의 임피던스의 위상각에 근사한 값을 갖는 것을 확인할 수 있다. In case of failure, the phase of the impedance
Figure 112009070440097-pat00046
The impedance phase estimated from the calculated value and the fundamental wave waveform extracted by the DFT is 45.153 degrees, and it can be confirmed that the phase angle of the impedance after the failure occurs is close to the phase angle of the actual impedance.

도 3b는 저항과 리액턴스 비율(X/R)이 5인 경우로 0.05를 기준으로

Figure 112009070440097-pat00047
이후의 시간인 0.0578s에 고장을 발생시켰을 때의 결과파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으며 X/R 값이 크며 이 값은 지수적으로 감소하는 비대칭 고장전류의 지속시간이 도 3a의 경우보다 더욱 긴 것을 확인할 수 있다. 따라서 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않는다. Figure 3b is based on 0.05 when the resistance and reactance ratio (X / R) is 5
Figure 112009070440097-pat00047
The waveform is the result of a fault occurring at 0.0578 s. It can be seen that the fault occurs, the asymmetric fault current is generated, and the X / R value is large and the duration of the asymmetric fault current that decreases exponentially is longer than that of FIG. 3A. Therefore, the asymmetric fault current does not completely disappear in the first operation.

기존 재폐로 차단기의 비대칭 고장전류와 비교하였을 때 재폐로 차단기는 비대칭 고장전류가 거의 생기지 않음을 확인할 수 있다. 고장 발생 시 임피던스의 위상은

Figure 112011041088838-pat00048
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 81.116도로써 2.5도의 근사한 차이를 보이는 것을 확인하였다. Compared with the asymmetric fault current of the existing recloser breaker, it can be seen that the recloser breaker hardly generates the asymmetrical fault current. In case of failure, the phase of the impedance
Figure 112011041088838-pat00048
The phase of the impedance estimated from the calculated value and the fundamental wave waveform extracted by the DFT is 81.116 degrees and shows an approximate difference of 2.5 degrees.

도 3c는 저항과 리액턴스 비율(X/R)이 10인 경우로 0.05를 기준으로

Figure 112009070440097-pat00049
이후의 시간인 0.05807s에 고장을 발생시켰을 때의 결과파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3a보다 크며 이 값은 지수적으로 감소하는 비대칭 고장전류의 지속시간을 더욱 길게 한다. 따라서 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 이는 무전압 시간 이후 재폐로 동작시에도 영향을 미친다. 기존 재폐로 차단기의 비대칭 고장전류와 비교하였을 때 본 발명에서 제안한 재폐로 차단기의 결과 파형에서는 비대칭 고장전류가 거의 발생하지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112009070440097-pat00050
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 84.156도로써 0.13도의 근사한 차이를 보이는 것을 확인하였다. Figure 3c is based on 0.05 in the case where the resistance and reactance ratio (X / R) is 10
Figure 112009070440097-pat00049
The waveform is the result of a fault occurring at 0.05807s. A fault has occurred and an asymmetric fault current has occurred, but the X / R value is larger than FIG. 3A, which makes the duration of the asymmetric fault current decrease exponentially longer. Therefore, the asymmetric fault current does not completely disappear during the first opening operation, which also affects the reclosing operation after the no-voltage time. Compared with the asymmetric fault current of the existing reclose circuit breaker, it can be seen that the asymmetric fault current hardly occurs in the waveform of the reclose circuit breaker proposed by the present invention. In case of failure, the phase of the impedance
Figure 112009070440097-pat00050
The impedance phase estimated from the calculated value and the fundamental wave waveform extracted by the DFT is 84.156 degrees, showing an approximate difference of 0.13 degrees.

도 3d는 저항과 리액턴스 비율(X/R)이 15인 경우로 0.05를 기준으로

Figure 112011041088838-pat00051
이후의 시간인 0.058156s에 고장을 발생시켰을 때의 결과 파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3c보다 크기 때문에 비대칭 고장전류의 감소비율은 작아지므로 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 기존 재폐로 차단기의 고장전류 파형과 비교하였을 때 재폐로 차단기의 결과 파형은 비대칭 고장전류가 거의 생기지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112011041088838-pat00052
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 87.156도로써 0.97도의 근사한 차이를 보이는 것을 확인 하였다. Figure 3d is based on 0.05 in the case where the resistance and reactance ratio (X / R) is 15
Figure 112011041088838-pat00051
This waveform is the result when a failure occurs in the subsequent time, 0.058156s. The fault occurs and the asymmetric fault current occurs, but the reduction ratio of the asymmetric fault current becomes smaller because the X / R value is larger than FIG. 3C, so the asymmetric fault current does not completely disappear when the first opening is operated. Compared with, it can be confirmed that the resultant waveform of the recloser circuit breaker generates little asymmetrical fault current. In case of failure, the phase of the impedance
Figure 112011041088838-pat00052
The phase of the impedance estimated from the calculated value and the fundamental wave waveform extracted by the DFT is 87.156 degrees, showing an approximate difference of 0.97 degrees.

도 3e는 저항과 리액턴스 비율(X/R)이 20인 경우로 하였을 때 0.05를 기준으로

Figure 112011041088838-pat00053
이후의 시간인 0.0582s에 고장을 발생시켰을 때의 결과 파형이다. 고장이 발생하고 비대칭 고장전류가 발생하였으나 X/R 값이 도 3d보다 크기 때문에 비대칭 고장전류의 감소 비율은 작기 때문에 비대칭 고장전류는 첫 번째 개로 동작 시 완전히 소멸되지 않으며 기존 재폐로 차단기의 고장전류 파형과 비교하였을 때 재폐로 차단기의 결과 파형은 비대칭 고장전류가 거의 발생하지 않음을 확인 할 수 있다. 고장 발생 시 임피던스의 위상은
Figure 112011041088838-pat00054
로 계산이 되며 이 계산값과 DFT를 통해 추출한 기본파 파형에서 추정한 임피던스의 위상은 87.187도로써 0.49도의 근사한 차이를 보이는 것을 확인하였다. 3E is based on 0.05 when the resistance and reactance ratio (X / R) is 20.
Figure 112011041088838-pat00053
This waveform is the result when a failure occurs in the subsequent time of 0.0582s. The fault occurs and the asymmetric fault current occurs, but since the reduction ratio of the asymmetric fault current is small because the X / R value is larger than FIG. Compared with, it can be confirmed that the resultant waveform of recloser breaker hardly generates asymmetric fault current. In case of failure, the phase of the impedance
Figure 112011041088838-pat00054
The phase of impedance estimated from the calculated value and the fundamental wave waveform extracted by DFT is 87.187 degrees and shows an approximate difference of 0.49 degrees.

결과 파형에서 보는 바와 같이 기존의 재폐로 차단기와 비대칭 고장전류를 고려한 재폐로 차단기의 전류 파형을 비교했을 경우 본 발명에서 제안한 비대칭 고장전류를 고려한 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시 비대칭 고장전류가 나타나지 않음을 확인 할 수 있다.As shown in the result waveforms, when comparing the current waveforms of the recloser circuit breaker considering the asymmetrical fault current with the existing recloser circuit breaker, the asymmetrical failure of the recloser circuit breaker after the voltage-free time of the recloser circuit breaker considering the asymmetrical fault current proposed by the present invention You can see that no current appears.

따라서, 도 2에 따른 임피던스 위상각과 그에 따른 계산값 및 기본파를 이용한 추정 값은 [표 2]에 도시된 바와 같다. Therefore, the impedance phase angle according to FIG. 2, the calculated values and the estimated values using the fundamental waves are shown in [Table 2].

Figure 112009070440097-pat00055
Figure 112009070440097-pat00055

본 발명의 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법에 대하여 도 4를 참조하여 설명하기로 한다. A reclosing circuit breaker control method capable of removing the asymmetrical fault current of the present invention will be described with reference to FIG. 4.

즉, 배전계통(10)에 고장이 발생하면, DFT(110)가 고장전류에 대하여 기본파를 추출한다(S1). That is, when a failure occurs in the distribution system 10, the DFT 110 extracts the fundamental wave with respect to the fault current (S1).

[수학식 2][Equation 2]

Figure 112009070440097-pat00056
Figure 112009070440097-pat00056

여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 쓸 수 있다.Here, i (t) can be written as Equation 3 below using DTFS.

[수학식 3]&Quot; (3) "

Figure 112009070440097-pat00057
Figure 112009070440097-pat00057

여기서,

Figure 112009070440097-pat00058
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112009070440097-pat00059
은 [수학식 4],[수학식 5]와 같이 계산이 된다.here,
Figure 112009070440097-pat00058
Corresponds to the asymmetric fault current component,
Figure 112009070440097-pat00059
Is calculated as shown in [Equation 4] and [Equation 5].

[수학식 4]&Quot; (4) "

Figure 112011041088838-pat00174
Figure 112011041088838-pat00174

[수학식 5][Equation 5]

Figure 112011041088838-pat00175
Figure 112011041088838-pat00175

여기서,

Figure 112009070440097-pat00062
을 이용하여 [수학식 6]과 같이 전류의 값을 표현할 수 있다.here,
Figure 112009070440097-pat00062
By using Equation 6 can be expressed as a value of the current.

[수학식 6]&Quot; (6) "

Figure 112009070440097-pat00063
Figure 112009070440097-pat00063

여기서,

Figure 112009070440097-pat00064
은[수학식 7], [수학식 8]과 같이 계산되며, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분에 해당한다.here,
Figure 112009070440097-pat00064
Is calculated as in [Equation 7] and [Equation 8], where n is the order of harmonics and n = 1 corresponds to the fundamental wave component.

[수학식 7][Equation 7]

Figure 112009070440097-pat00065
Figure 112009070440097-pat00065

[수학식 8][Equation 8]

Figure 112009070440097-pat00066
Figure 112009070440097-pat00066

이어서, 재폐로 시점 검출부(120)가 DFT(110)를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구한다(S2). Subsequently, the reclose timing detector 120 obtains the phase angle of the impedance changed after the occurrence of a failure through the time difference at the zero crossing point of the current and voltage of the fundamental wave extracted through the DFT 110 (S2).

즉, 변화된 임피던스의 위창차를 구하는 단계(S2)에서 재폐로 시점 검출부(120)는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하면 [수학식 9]와 같이 나타낼 수 있다.That is, in the step S2 of obtaining the difference in the difference in impedance, the reclosing time detection unit 120 substitutes the equation of the current including the asymmetric fault current of [Equation 1] into [Equation 6] [Equation 9] ]

[수학식 9][Equation 9]

Figure 112009070440097-pat00067
Figure 112009070440097-pat00067

한편, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고

Figure 112009070440097-pat00068
,
Figure 112009070440097-pat00069
,
Figure 112009070440097-pat00070
,
Figure 112009070440097-pat00071
을 구하면 [수학식 10]과 같다.On the other hand, using the equation of the remaining current excluding the waveform of the asymmetric fault current, which is a DC component, it is substituted into [Equation 4], [Equation 5], [Equation 7], [Equation 8], [Equation 9] and
Figure 112009070440097-pat00068
,
Figure 112009070440097-pat00069
,
Figure 112009070440097-pat00070
,
Figure 112009070440097-pat00071
To obtain Equation (10).

[수학식 10][Equation 10]

Figure 112011041088838-pat00176
Figure 112011041088838-pat00176

여기서

Figure 112009070440097-pat00073
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다. here
Figure 112009070440097-pat00073
Since one period integral of is 0, it can be expressed as the following [Equation 11].

[수학식 11][Equation 11]

Figure 112009070440097-pat00074
Figure 112009070440097-pat00074

한편, 상기의 [수학식 10], [수학식 11]과 같이

Figure 112009070440097-pat00075
을 구하면 다음의 [수학식 12]와 같다. On the other hand, as shown in [Equation 10], [Equation 11] above
Figure 112009070440097-pat00075
The equation is given by Equation 12 below.

[수학식 12][Equation 12]

Figure 112009070440097-pat00076
Figure 112009070440097-pat00076

[수학식 11]과 [수학식 12]를 통하여 구해진

Figure 112009070440097-pat00077
, 을 이용하여
Figure 112009070440097-pat00079
,
Figure 112009070440097-pat00080
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다. Obtained through [Equation 11] and [Equation 12]
Figure 112009070440097-pat00077
, Using
Figure 112009070440097-pat00079
,
Figure 112009070440097-pat00080
Calculate Equation 13 and Equation 14 below.

[수학식 13][Equation 13]

Figure 112009070440097-pat00081
Figure 112009070440097-pat00081

[수학식 14][Equation 14]

Figure 112009070440097-pat00082
Figure 112009070440097-pat00082

상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,

Figure 112009070440097-pat00083
Figure 112009070440097-pat00084
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.Through the calculation of Equation 14, the fixed value C can be obtained.
Figure 112009070440097-pat00083
silver
Figure 112009070440097-pat00084
Since it means the phase angle of the current, the impedance phase is calculated using the time difference between the zero crossing point of voltage and current.

[수학식 15][Equation 15]

Figure 112009070440097-pat00085
Figure 112009070440097-pat00085

[수학식 13], [수학식 14], [수학식 15]에서 구해진

Figure 112009070440097-pat00086
,
Figure 112009070440097-pat00087
,
Figure 112009070440097-pat00088
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다. Obtained from [Equation 13], [Equation 14], and [Equation 15].
Figure 112009070440097-pat00086
,
Figure 112009070440097-pat00087
,
Figure 112009070440097-pat00088
Substituting in [Equation 9] by using the following [Equation 16].

[수학식 16][Equation 16]

Figure 112009070440097-pat00089
Figure 112009070440097-pat00089

[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인

Figure 112009070440097-pat00090
가 C와 같은 위상에서 재폐로 동작이 수행되어야 한다. In the formula expressed as [Equation 16], when the reclose operation is performed after the no-voltage time of the reclose circuit breaker, the asymmetric fault current does not occur so that the phase of the voltage
Figure 112009070440097-pat00090
Reclose operation should be performed at the same phase as C.

이후, 재폐로 제어부(130)가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부(120)를 통해 구해진 임피던스의 위상각과 같아지는 시점에 배전계통(10)를 재폐로시킨다(S3). Thereafter, the reclosing control unit 130 recloses the distribution system 10 at a time when the voltage phase of the reclosing breaker is equal to the phase angle of the impedance obtained through the reclosing time detecting unit 120 (S3).

즉, 배전계통(10)를 재폐로시키는 단계(S3)는 고장전류 조절기(100)의 재폐로 제어부(130)가 재폐로 차단기의 개로 동작 이후 고정된 무전압 시간 0.5s가 경과하고 전압의 위상이 C의 값과 같아지는 시점에 재폐로함으로써 기존 재폐로 차단기의 동작 시 발생 가능한 비대칭 고장전류를 감소시킬 수 있다. That is, in the step of reclosing the distribution system 10 (S3), a fixed voltage-free time 0.5 s has elapsed since the reclosing control unit 130 of the fault current controller 100 has opened after the reclosing breaker is opened, and the phase of the voltage has passed. By reclosing at the same time as this C value, it is possible to reduce the asymmetrical fault current that may occur during the operation of the existing recloser breaker.

또한, 방법은 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부(140)를 포함한다. The method also includes a storage 140 for storing an estimate of the phase of the impedance according to the resistance value and the reactance ratio.

여기서, 상기 저장부(140)에 저장되는 정보는 [표 1]에 도시된 바와 같다. Here, the information stored in the storage unit 140 is as shown in [Table 1].

[표 1]TABLE 1

Figure 112009070440097-pat00091
Figure 112009070440097-pat00091

상기 재폐로 제어부(130)는 상기 저장부(140)에 저장된 재폐로 시간에 재폐로 회로를 재폐로시킬 수 있다. The reclosing control unit 130 may reclose the reclosing circuit at a reclosing time stored in the storage 140.

이러한 정보는 상기 장치를 통해 측정한 값으로 무전압 시간 이후 재폐로 시의 결과를 도 3a 내지 도 3f을 통해 나타나 있다. This information is measured through the device and the results of reclosing after the no-voltage time are shown in FIGS. 3A-3F.

따라서, 도 2에 따른 임피던스 위상각과 그에 따른 계산값 및 기본파를 이용한 추정 값은 [표 2]에 도시된 바와 같다. Therefore, the impedance phase angle according to FIG. 2, the calculated values and the estimated values using the fundamental waves are shown in [Table 2].

[표 2]TABLE 2

Figure 112009070440097-pat00092
Figure 112009070440097-pat00092

만약, 재폐로 동작이 2회 이상되면 재폐로 동작을 종료한다. If the reclosing operation is two or more times, the reclosing operation is terminated.

전술된 상세한 설명이 여러 실시예에 적용된 바와 같이 본 발명의 기본적인 신규한 특징들을 도시하고 기술하고 언급하였지만, 예시된 시스템의 형태 및 상세 사항에 대해 본 발명의 의도를 벗어남이 없이 여러 생략, 교체 및 변경이 이 기술 분야에 숙련된 자에 의해 이루어질 수 있다는 것을 이해할 수 있을 것이다. Although the foregoing detailed description has shown, described, and mentioned the basic novel features of the invention as applied to the various embodiments, various omissions, substitutions, and changes in the form and details of the illustrated system may be made without departing from the intention of the invention. It will be appreciated that changes may be made by those skilled in the art.

도 1은 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치 를 나타낸 기능블록도. 1 is a functional block diagram showing a reclosing blocking device capable of removing the asymmetric fault current according to the present invention.

도 2는 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 모의 계통도를 나타낸 회로. Figure 2 is a circuit diagram showing a simulated schematic diagram in a reclosing disconnection device capable of removing the asymmetric fault current according to the present invention.

도 3a는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=1 일 때의 결과 파형을 나타낸 도면. Figure 3a is a view showing the resulting waveform when X / R = 1 in the re-closure blocking device capable of removing the asymmetric fault current according to FIG.

도 3b는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=5 일 때의 결과 파형을 나타낸 도면. Figure 3b is a view showing the resulting waveform when X / R = 5 in the reclosing breaker device that can remove the asymmetric fault current according to FIG.

도 3c는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=10 일 때의 결과 파형을 나타낸 도면. Figure 3c is a view showing the resulting waveform when X / R = 10 in the reclosing breaker device capable of removing the asymmetric fault current according to FIG.

도 3d는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=15 일 때의 결과 파형을 나타낸 도면. Figure 3d is a view showing the resulting waveform when X / R = 15 in the reclosing breaker device capable of removing the asymmetric fault current according to FIG.

도 3e는 도 2에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치에서 X/R=20 일 때의 결과 파형을 나타낸 도면. Figure 3e is a view showing the resulting waveform when X / R = 20 in the reclosing breaker device that can remove the asymmetric fault current according to FIG.

도 4는 본 발명에 따른 비대칭 고장 전류 제거가 가능한 재폐로 차단 방법을 나타낸 순서도이다. 4 is a flowchart illustrating a reclosing blocking method capable of removing an asymmetric fault current according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

100 : 고장전류 조절기 110 : DFT100: fault current regulator 110: DFT

120 : 재폐로 시점 검출부 130 : 재폐로 제어부120: reclosing time detection unit 130: reclosing control

140 : 저장부 140: storage unit

Claims (10)

재폐로 차단 장치에 있어서, In the reclosing blocking device, 재폐로 회로에 고장이 발생하면, 재폐로 차단기의 1차 개로 동작까지의 전류를 이용하여 임피던스 위상각을 검출한 후 그 검출된 임피던스 위상각을 이용하여 비대칭 고장전류가 발생하지 않는 시점을 구한 후 그 시점에서 재폐로 시킴으로써 비대칭 고장전류를 감소시키는 고장전류 조절기를 포함하되,If a fault occurs in the reclosing circuit, the impedance phase angle is detected using the current up to the primary open-circuit operation of the reclosing circuit breaker. Includes a fault current regulator that reduces the asymmetric fault current by reclosing at that point, 상기 고장전류 조절기는, The fault current regulator, 회로 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 DFT(Discrete Fourier Transform); Discrete Fourier Transform (DFT) for extracting fundamental waves with respect to a fault current when a circuit fault occurs; 상기 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 재폐로 시점 검출부; 및 A reclosing time detector for obtaining a phase angle of the impedance changed after the occurrence of a failure through a time difference between zero current and voltage of the fundamental wave extracted through the DFT; And 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 재폐로 제어부를 포함하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치. And a reclosing control unit for performing reclosing when the voltage phase of the reclosing circuit breaker is equal to the phase angle of the impedance obtained through the reclosing time detecting unit. 삭제delete 제 1항에 있어서, The method of claim 1, 상기 장치는, The apparatus comprises: 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부를 포함하며, A storage unit stores an estimate of the phase of the impedance according to the resistance value and the reactance ratio. 상기 재폐로 제어부는, The reclosing control unit, 상기 저장부에 저장된 재폐로 시간에 재폐로를 수행하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치. Reclosure blocking device capable of removing the asymmetrical fault current, characterized in that the reclosing at the reclosing time stored in the storage unit. 제 1항에 있어서, The method of claim 1, 상기 DFT는, The DFT, 전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낸다. The current value i (t) is expressed by dividing it into a direct current component, a fundamental wave component, and a harmonic component as shown in [Equation 2]. [수학식 2][Equation 2]
Figure 112011041088838-pat00093
Figure 112011041088838-pat00093
여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 나타낸다. Here, i (t) is represented by the following Equation 3 using DTFS. [수학식 3]&Quot; (3) &quot;
Figure 112011041088838-pat00094
Figure 112011041088838-pat00094
여기서,
Figure 112011041088838-pat00095
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112011041088838-pat00096
은 [수학식 4],[수학식 5]와 같이 계산한다.
here,
Figure 112011041088838-pat00095
Corresponds to the asymmetric fault current component,
Figure 112011041088838-pat00096
Is calculated as shown in [Equation 4] and [Equation 5].
[수학식 4]&Quot; (4) &quot;
Figure 112011041088838-pat00177
Figure 112011041088838-pat00177
[수학식 5][Equation 5]
Figure 112011041088838-pat00178
Figure 112011041088838-pat00178
여기서,
Figure 112011041088838-pat00099
을 이용하여 [수학식 6]과 같이 전류의 값을 나타낸다.
here,
Figure 112011041088838-pat00099
By using Equation 6 represents the value of the current.
[수학식 6]&Quot; (6) &quot;
Figure 112011041088838-pat00100
Figure 112011041088838-pat00100
[수학식 7][Equation 7]
Figure 112011041088838-pat00101
Figure 112011041088838-pat00101
[수학식 8][Equation 8]
Figure 112011041088838-pat00102
Figure 112011041088838-pat00102
여기서, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분이다. Here, n denotes the order of harmonics, and n = 1 is the fundamental wave component.
Figure 112011041088838-pat00103
을 [수학식 7], [수학식 8]과 같이 계산하여 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
Figure 112011041088838-pat00103
A reclosing blocking device capable of removing an asymmetric fault current, characterized in that obtained by calculating the following equations [Equation 7], [Equation 8].
제 4항에 있어서, The method of claim 4, wherein 상기 재폐로 시점 검출부는 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다. The reclosing time detection unit substitutes the equation of the current including the asymmetric fault current of [Equation 1] into [Equation 6] to represent the equation [9]. [수학식 9][Equation 9]
Figure 112009070440097-pat00104
Figure 112009070440097-pat00104
따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
Figure 112009070440097-pat00105
,
Figure 112009070440097-pat00106
,
Figure 112009070440097-pat00107
,
Figure 112009070440097-pat00108
을 구하면 [수학식 10]과 같다.
Therefore, using the equation of the remaining current except the waveform of the asymmetric fault current, which is a DC component, it is substituted into [Equation 4], [Equation 5], [Equation 7], [Equation 8], and [Equation 9]. and
Figure 112009070440097-pat00105
,
Figure 112009070440097-pat00106
,
Figure 112009070440097-pat00107
,
Figure 112009070440097-pat00108
To obtain Equation (10).
[수학식 10][Equation 10]
Figure 112009070440097-pat00109
Figure 112009070440097-pat00109
여기서
Figure 112009070440097-pat00110
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
here
Figure 112009070440097-pat00110
Since one period integral of is 0, it can be expressed as the following [Equation 11].
[수학식 11][Equation 11]
Figure 112009070440097-pat00111
Figure 112009070440097-pat00111
한편, 상기의 [수학식 10], [수학식 11]를 이용하여
Figure 112009070440097-pat00112
을 구하면 다음의 [수학식 12]와 같다.
On the other hand, using the above [Equation 10], [Equation 11]
Figure 112009070440097-pat00112
The equation is given by Equation 12 below.
[수학식 12][Equation 12]
Figure 112009070440097-pat00113
Figure 112009070440097-pat00113
[수학식 11]과 [수학식 12]를 통하여 구해진
Figure 112009070440097-pat00114
,
Figure 112009070440097-pat00115
을 이용하여
Figure 112009070440097-pat00116
,
Figure 112009070440097-pat00117
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
Obtained through [Equation 11] and [Equation 12]
Figure 112009070440097-pat00114
,
Figure 112009070440097-pat00115
Using
Figure 112009070440097-pat00116
,
Figure 112009070440097-pat00117
Calculate Equation 13 and Equation 14 below.
[수학식 13][Equation 13]
Figure 112009070440097-pat00118
Figure 112009070440097-pat00118
[수학식 14][Equation 14]
Figure 112009070440097-pat00119
Figure 112009070440097-pat00119
상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
Figure 112009070440097-pat00120
Figure 112009070440097-pat00121
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
Through the calculation of Equation 14, the fixed value C can be obtained.
Figure 112009070440097-pat00120
silver
Figure 112009070440097-pat00121
Since it means the phase angle of the current, the impedance phase is calculated using the time difference between the zero crossing point of voltage and current.
[수학식 15][Equation 15]
Figure 112009070440097-pat00122
Figure 112009070440097-pat00122
[수학식 13], [수학식 14], [수학식 15]에서 구해진
Figure 112009070440097-pat00123
,
Figure 112009070440097-pat00124
,
Figure 112009070440097-pat00125
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
Obtained from [Equation 13], [Equation 14], and [Equation 15].
Figure 112009070440097-pat00123
,
Figure 112009070440097-pat00124
,
Figure 112009070440097-pat00125
Substituting in [Equation 9] by using the following [Equation 16].
[수학식 16][Equation 16]
Figure 112009070440097-pat00126
Figure 112009070440097-pat00126
[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
Figure 112009070440097-pat00127
가 C 와 같은 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단 장치.
In the formula expressed as [Equation 16], when the reclose operation is performed after the no-voltage time of the reclose circuit breaker, the asymmetric fault current does not occur so that the phase of the voltage
Figure 112009070440097-pat00127
A reclosing breaker capable of eliminating an asymmetric fault current, characterized by obtaining a phase angle equal to C.
재폐로 차단기 제어방법에 있어서, In the reclosing circuit breaker control method, DFT(Discrete Fourier Transform)가 고장 발생 시, 고장전류에 대하여 기본파를 추출하는 단계; Extracting a fundamental wave with respect to a fault current when a discrete fourier transform (DFT) occurs; 재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계; 및 Obtaining a phase angle of the impedance changed after the occurrence of a failure through a time difference at a zero crossing point of the current and voltage of the fundamental wave extracted through the DFT by the reclosing time detector; And 재폐로 제어부가 재폐로 차단기의 전압 위상이 상기 재폐로 시점 검출부를 통해 구해진 임피던스의 위상각과 같아지는 시점에 재폐로를 수행하는 단계를 포함하되,The reclosing control unit includes the step of performing the re-closure at the time when the voltage phase of the re-closure breaker is equal to the phase angle of the impedance obtained through the re-closing time detector, 상기 재폐로 제어부가 저항 값과 리액턴스 비율에 따른 임피던스의 위상에 대한 추정값을 저장하는 저장부에 저장된 재폐로 시간에 재폐로를 수행하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법. And the reclosing control unit performs reclosing at a reclosing time stored in a storage unit storing an estimated value of an impedance phase according to a resistance value and a reactance ratio. 제 6항에 있어서, The method of claim 6, 상기 기본파를 추출하는 단계는, Extracting the fundamental wave, DFT가 기본파를 추출하고 전압, 전류의 0 교차점을 이용하여 임피던스의 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법. A method for controlling reclosing circuit breakers capable of eliminating asymmetric fault currents, wherein the DFT extracts fundamental waves and obtains phase angles of impedance using zero crossing points of voltage and current. 삭제delete 제 6항에 있어서, The method of claim 6, 고장 발생 시, 상기 DFT가 고장전류에 대하여 기본파를 추출하는 단계는, When the failure occurs, the DFT extracts the fundamental wave with respect to the fault current, 전류의 값 i(t)는 [수학식 2]와 같이 직류 성분, 기본파 성분, 고조파 성분으로 나누어 나타낸다. The current value i (t) is expressed by dividing it into a direct current component, a fundamental wave component, and a harmonic component as shown in [Equation 2]. 상기 DFT에서, In the DFT, [수학식 2][Equation 2]
Figure 112011041088838-pat00128
Figure 112011041088838-pat00128
여기서, i(t)는 DTFS를 이용하여 다음의 [수학식 3]과 같이 나타낸다. Here, i (t) is represented by the following Equation 3 using DTFS. [수학식 3]&Quot; (3) &quot;
Figure 112011041088838-pat00129
Figure 112011041088838-pat00129
여기서,
Figure 112011041088838-pat00130
에 해당하는 것이 비대칭 고장전류 성분이며,
Figure 112011041088838-pat00131
은 [수학식 4],[수학식 5]와 같이 계산한다.
here,
Figure 112011041088838-pat00130
Corresponds to the asymmetric fault current component,
Figure 112011041088838-pat00131
Is calculated as shown in [Equation 4] and [Equation 5].
[수학식 4]&Quot; (4) &quot;
Figure 112011041088838-pat00179
Figure 112011041088838-pat00179
[수학식 5][Equation 5]
Figure 112011041088838-pat00180
Figure 112011041088838-pat00180
여기서,
Figure 112011041088838-pat00134
을 이용하여 [수학식 6]과 같이 전류의 값을 나타낸다.
here,
Figure 112011041088838-pat00134
By using Equation 6 represents the value of the current.
[수학식 6] &Quot; (6) &quot;
Figure 112011041088838-pat00135
Figure 112011041088838-pat00135
[수학식 7][Equation 7]
Figure 112011041088838-pat00136
Figure 112011041088838-pat00136
[수학식 8][Equation 8]
Figure 112011041088838-pat00137
Figure 112011041088838-pat00137
여기서, n은 고조파의 차수를 의미하며 n=1일 경우가 기본파 성분이다. Here, n denotes the order of harmonics, and n = 1 is the fundamental wave component.
Figure 112011041088838-pat00138
을 [수학식 7], [수학식 8]과 같이 계산하여 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법.
Figure 112011041088838-pat00138
Recalculation circuit breaker control method capable of removing the asymmetrical fault current, characterized in that obtained by calculating as shown in [Equation 7], [Equation 8].
제 9항에 있어서, The method of claim 9, 상기 재폐로 시점 검출부가 DFT를 통해 추출한 기본파의 전류와 전압의 0 교차점에서의 시간차를 통해 고장 발생 후 변화된 임피던스의 위상각을 구하는 단계는, The reclosing time detector obtains the phase angle of the impedance changed after the occurrence of a failure through the time difference at the zero crossing point of the current and voltage of the fundamental wave extracted through the DFT. 재폐로 시점 검출부(120)가 [수학식 1]의 비대칭 고장전류가 포함된 전류의 식을 [수학식 6]에 대입하여 [수학식 9]와 같이 나타낸다. The reclosing time detection unit 120 substitutes the equation of the current including the asymmetric fault current of [Equation 1] into [Equation 6], as shown in [Equation 9]. [수학식 9][Equation 9]
Figure 112011041088838-pat00139
Figure 112011041088838-pat00139
따라서, DC 성분인 비대칭 고장전류의 파형을 제외한 나머지 전류의 식을 이용하여 [수학식 4], [수학식 5], [수학식 7], [수학식 8], [수학식 9]에 대입하고
Figure 112011041088838-pat00140
,
Figure 112011041088838-pat00141
,
Figure 112011041088838-pat00142
,
Figure 112011041088838-pat00143
을 구하면 [수학식 10]과 같다.
Therefore, using the equation of the remaining current except the waveform of the asymmetric fault current, which is a DC component, it is substituted into [Equation 4], [Equation 5], [Equation 7], [Equation 8], and [Equation 9]. and
Figure 112011041088838-pat00140
,
Figure 112011041088838-pat00141
,
Figure 112011041088838-pat00142
,
Figure 112011041088838-pat00143
To obtain Equation (10).
[수학식 10][Equation 10]
Figure 112011041088838-pat00181
Figure 112011041088838-pat00181
여기서
Figure 112011041088838-pat00145
의 한 주기 적분은 0이므로 식을 간략화 하면 다음의 [수학식 11]과 같이 표현할 수 있다.
here
Figure 112011041088838-pat00145
Since one period integral of is 0, it can be expressed as the following [Equation 11].
[수학식 11][Equation 11]
Figure 112011041088838-pat00146
Figure 112011041088838-pat00146
한편, 상기의 [수학식 10], [수학식 11]를 이용하여
Figure 112011041088838-pat00147
을 구하면 다음의 [수학식 12]와 같다.
On the other hand, using the above [Equation 10], [Equation 11]
Figure 112011041088838-pat00147
The equation is given by Equation 12 below.
[수학식 12] [Equation 12]
Figure 112011041088838-pat00148
Figure 112011041088838-pat00148
[수학식 11]과 [수학식 12]를 통하여 구해진
Figure 112011041088838-pat00149
,
Figure 112011041088838-pat00150
을 이용하여
Figure 112011041088838-pat00151
,
Figure 112011041088838-pat00152
을 계산하면 다음의 [수학식 13], [수학식 14]와 같다.
Obtained through [Equation 11] and [Equation 12]
Figure 112011041088838-pat00149
,
Figure 112011041088838-pat00150
Using
Figure 112011041088838-pat00151
,
Figure 112011041088838-pat00152
Calculate Equation 13 and Equation 14 below.
[수학식 13][Equation 13]
Figure 112011041088838-pat00153
Figure 112011041088838-pat00153
[수학식 14][Equation 14]
Figure 112011041088838-pat00154
Figure 112011041088838-pat00154
상기의 [수학식 14]의 계산을 통하여 고정값 C를 구할 수 있고,
Figure 112011041088838-pat00155
Figure 112011041088838-pat00156
의 전류의 위상각을 의미하므로 전압과 전류의 영교차점의 시간차를 이용하여 임피던스의 위상을 구하면 다음 [수학식 15]와 같다.
Through the calculation of Equation 14, the fixed value C can be obtained.
Figure 112011041088838-pat00155
silver
Figure 112011041088838-pat00156
Since it means the phase angle of the current, the impedance phase is calculated using the time difference between the zero crossing point of voltage and current.
[수학식 15][Equation 15]
Figure 112011041088838-pat00157
Figure 112011041088838-pat00157
[수학식 13], [수학식 14], [수학식 15]에서 구해진
Figure 112011041088838-pat00158
,
Figure 112011041088838-pat00159
,
Figure 112011041088838-pat00160
를 이용하여 [수학식 9]에 대입 하면 다음의 [수학식 16]와 같다.
Obtained from [Equation 13], [Equation 14], and [Equation 15].
Figure 112011041088838-pat00158
,
Figure 112011041088838-pat00159
,
Figure 112011041088838-pat00160
Substituting in [Equation 9] by using the following [Equation 16].
[수학식 16][Equation 16]
Figure 112011041088838-pat00161
Figure 112011041088838-pat00161
[수학식 16]과 같이 표현된 수식에서 재폐로 차단기의 무전압 시간 이후 재폐로 동작 시, 비대칭 고장전류가 발생하지 않기 위해서는 전압의 위상인
Figure 112011041088838-pat00162
가 C와 같은 위상각을 구하는 것을 특징으로 하는 비대칭 고장 전류 제거가 가능한 재폐로 차단기 제어방법.
In the formula expressed as [Equation 16], when the reclose operation is performed after the no-voltage time of the reclose circuit breaker, the asymmetric fault current does not occur so that the phase of the voltage
Figure 112011041088838-pat00162
A recirculation breaker control method capable of removing an asymmetric fault current, characterized by obtaining a phase angle equal to C.
KR1020090110802A 2009-11-17 2009-11-17 Recloser and control method for reducing of asymmetrical fault current KR101073205B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090110802A KR101073205B1 (en) 2009-11-17 2009-11-17 Recloser and control method for reducing of asymmetrical fault current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110802A KR101073205B1 (en) 2009-11-17 2009-11-17 Recloser and control method for reducing of asymmetrical fault current

Publications (2)

Publication Number Publication Date
KR20110054229A KR20110054229A (en) 2011-05-25
KR101073205B1 true KR101073205B1 (en) 2011-10-12

Family

ID=44363456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110802A KR101073205B1 (en) 2009-11-17 2009-11-17 Recloser and control method for reducing of asymmetrical fault current

Country Status (1)

Country Link
KR (1) KR101073205B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463045B1 (en) * 2013-06-27 2014-11-18 엘에스산전 주식회사 Method for Removing DC component of fault current
KR101827390B1 (en) 2015-09-30 2018-03-22 연암공과대학교 산학협력단 Energy Storage System Equipped with Frequency Adjusting and Peak Load Reducting Function, Its Reclosing Method
KR101780554B1 (en) 2015-09-30 2017-09-21 연암공과대학교산학협력단 Energy Storage System Equipped with Emergency Power Function and Its Reclosing Method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문:전기학회*

Also Published As

Publication number Publication date
KR20110054229A (en) 2011-05-25

Similar Documents

Publication Publication Date Title
Naidoo et al. A new method of voltage sag and swell detection
Zhang et al. Fault analysis and traveling-wave protection scheme for bipolar HVDC lines
KR101129634B1 (en) Method and device for reclosing control using a harmonic ratio
Kulkarni et al. Incipient fault location algorithm for underground cables
WO2015081826A1 (en) Electrical line protection method
Eldin et al. A novel algorithm for discrimination between inrush current and internal faults in power transformer differential protection based on discrete wavelet transform
KR20170131705A (en) Method and apparatus for identifying phase-out of circuit breakers based on voltage
CN107390010B (en) Method for rapidly detecting trailing current of current transformer
EP2859635B1 (en) Method for identifying fault by current differential protection and device thereof
Dantas et al. An approach for controlled reclosing of shunt-compensated transmission lines
US10641815B2 (en) Secure distance protection of electric power delivery systems under transient conditions
CN105140893A (en) Differential protection current transformer (CT) saturation recognition method
CN105071344A (en) Method for identifying excitation surge current of transformer
So et al. Out-of-step detection algorithm using frequency deviation of voltage
CN109309380B (en) Self-adaptive three-phase reclosing method and system based on current characteristics of shunt reactor
WO2018023909A1 (en) Voltage integral-based method for determining saturation of transformer core
Suonan et al. A novel single-phase adaptive reclosure scheme for transmission lines with shunt reactors
KR101073205B1 (en) Recloser and control method for reducing of asymmetrical fault current
CN105388415B (en) Circuit breaker on-off TRV capability evaluation method based on two-segment time scale
CN102868139A (en) Electric shock signal transient component identification method and residual current protection device
CN108963974B (en) A kind of method and device preventing external area error excision differential protection malfunction
Zhang et al. Modified distance protection of transmission lines originating from DFIG-based WPPs by considering the impact of fault-induced rotor frequency and LVRT requirements
CN103116116A (en) Judging method and device of over line stoppage property of same pole double-circuit line with paralleling reactor
Kumar et al. Elimination of DC component and identification of inrush current using harmonic analysis for power transformer protection
Liu et al. ROCOF protection in distributed system with noise and non-linear load

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee