KR101071252B1

KR101071252B1 - Multi-domain liquid crystal display

Info

Publication number: KR101071252B1
Application number: KR1020030023648A
Authority: KR
Inventors: 김희섭; 신경주; 김종래; 양영철; 홍성규
Original assignee: 삼성전자주식회사
Priority date: 2003-04-15
Filing date: 2003-04-15
Publication date: 2011-10-10
Also published as: KR20040089834A

Abstract

제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 제1 배선, 제1 절연 기판 위에 형성되어 있으며 제1 배선과 절연되어 교차하고 있는 제2 배선, 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 일반 화소 절개부와 제어 화소 절개부를 포함하는 화소 절개부를 가지는 화소 전극, 제1 배선과 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 제2 배선과 절연되어 교차하고 있으며 공통 전위가 인가되는 제3 배선, 본단의 제1 배선, 본단의 제2 배선 및 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 제1 배선, 제3 배선 및 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터를 포함하는 제1 표시판; 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 제1 표시판과 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 방향 제어 전극은 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 액정 표시 장치. The first insulating substrate, the first wiring formed on the first insulating substrate, the second wiring formed on the first insulating substrate and insulated from and intersecting with the first wiring, the first wiring and the second wiring are defined as crossing. A pixel electrode formed in each pixel region and having a pixel cutout including a general pixel cutout and a control pixel cutout, a direction control electrode formed in each pixel region defined by crossing the first wiring and the second wiring, and a second wiring The first thin film transistor connected to the third wiring, the first wiring of the main stage, the second wiring of the main stage and the pixel electrode, the first wiring of the front end, the third wiring, and the direction control, which are insulated from each other and are applied to each other. A first display panel including a second thin film transistor connected to an electrode; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout portion; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

액정 표시 장치, 도메인, 방향 제어 전극, 프린지 필드Liquid crystal display, domain, direction control electrode, fringe field

Description

Multi-domain Liquid Crystal Display {MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,1 is a circuit diagram of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 정전 용량을 나타낸 도면이고,2 is a diagram showing a capacitance of the liquid crystal display according to the first embodiment of the present invention;

도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,3A is a layout view of a liquid crystal display according to a first embodiment of the present invention;

도 3b는 도 3a의 Ⅲb-Ⅲb'선에 대한 단면도이고, 도 3c는 도 3a의 Ⅲc- Ⅲc'선에 대한 단면도이고,FIG. 3B is a cross sectional view taken along line IIIb-IIIb 'of FIG. 3A, and FIG. 3C is a cross sectional view taken along line IIIc-IIIc' of FIG. 3A,

도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 과정을 순서대로 나타낸 단면도이고,4A to 4D are cross-sectional views sequentially illustrating a process of manufacturing a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,5 is a circuit diagram of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,6 is a circuit diagram of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,7 is a layout view of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 8 is a layout view of a thin film transistor array panel for a liquid crystal display according to a fourth exemplary embodiment of the present invention.

도 9는 본 발명의 제5 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,9 is a circuit diagram of a thin film transistor array panel for a liquid crystal display according to a fifth exemplary embodiment of the present invention.

도 10은 본 발명의 제6 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 회로도이고,10 is a circuit diagram of a thin film transistor array panel for a liquid crystal display according to a sixth embodiment of the present invention.

도 11은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다. 11 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

121 ; 게이트선 123 ; 게이트 전극121; Gate line 123; Gate electrode

140 ; 게이트 절연막 150 ; 반도체층 140; A gate insulating film 150; Semiconductor layer

178 ; 방향 제어 전극 190 ; 화소 전극178; Direction control electrode 190; Pixel electrode

191 ; 제어 화소 절개부 192 ; 사선 방향 절개부191; Control pixel cutout 192; Oblique incision

본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 소 도메인으로 분할하는 수직 배향형 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a vertically aligned liquid crystal display device in which a pixel region is divided into a plurality of small domains in order to obtain a wide viewing angle.

일반적으로 액정 표시 장치는 공통 전극과 컬러 필터(color filter) 어레이 등이 형성되어 있는 상부 표시판과 복수의 박막 트랜지스터와 복수의 화소 전극 등이 형성되어 있는 하부 표시판 및 두 표시판 사이의 액정층을 포함한다. 화소 전극과 공통 전극에 전압을 인가하면 두 전극의 전위차에 의하여 전계가 생성된다. 전 계를 변화시키면 액정층의 액정 분자들의 배열이 바뀌고 이에 따라 액정층을 통과하는 빛의 편광 상태가 달라져 편광판을 통과하는 빛의 투과율이 변화한다. 그러므로 화소 전극과 공통 전극 사이의 전압을 조절함으로써 화상을 표시할 수 있다.In general, a liquid crystal display includes an upper panel on which a common electrode, a color filter array, and the like are formed, a lower panel on which a plurality of thin film transistors and a plurality of pixel electrodes are formed, and a liquid crystal layer between two display panels. . When a voltage is applied to the pixel electrode and the common electrode, an electric field is generated by the potential difference between the two electrodes. Changing the electric field changes the arrangement of the liquid crystal molecules of the liquid crystal layer, thereby changing the polarization state of the light passing through the liquid crystal layer, thereby changing the transmittance of the light passing through the polarizing plate. Therefore, the image can be displayed by adjusting the voltage between the pixel electrode and the common electrode.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법을 이용하는 수직 배향형 액정 표시 장치(PVA, MVA)가 유력시되고 있다. However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. To overcome these shortcomings, various methods for widening the viewing angle have been developed. Among them, the vertical alignment using liquid crystal molecules is oriented vertically with respect to the upper and lower substrates, and a constant incision pattern or protrusion is formed on the pixel electrode and the common electrode. Type liquid crystal display devices (PVA, MVA) are becoming prominent.

절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다. As a method of forming an incision pattern, an incision pattern is formed on each of the pixel electrode and the common electrode, and the viewing angle is widened by adjusting the direction in which the liquid crystal molecules lie down using a fringe field formed by the incision patterns. .

돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.The protrusions are formed by forming protrusions on the pixel electrode and the common electrode formed on the upper and lower display panels, respectively, to adjust the lying direction of the liquid crystal molecules using an electric field distorted by the protrusions.

또 다른 방법으로는, 하부 표시판에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.In another method, an incision pattern is formed on the pixel electrode formed on the lower panel, and protrusions are formed on the common electrode formed on the upper panel, so that the liquid crystal lies down using a fringe field formed by the incision pattern and the protrusion. There is a way to form a domain by controlling.

이러한 수직 배향형 액정 표시 장치의 절개 패턴이나 돌기에 의해 개구율이 감소한다. 특히, 이러한 수직 배향형 액정 표시 장치의 하부 표시판의 화소 전극에 형성되어 있는 화소 절개 패턴의 폭은 일반적으로 약 7mm이고, 상부 표시판의 공통 전극에 형성되어 있는 공통 절개 패턴의 폭은 약 11mm이다. 따라서, 화소 절개 패턴의 폭보다 공통 절개 패턴의 폭이 보다 더 크므로 개구율 감소의 주요한 원인은 공통 절개 패턴이다. The aperture ratio decreases due to the cutting pattern and the projection of the vertically aligned liquid crystal display. In particular, the width of the pixel cut pattern formed on the pixel electrode of the lower display panel of the vertically aligned liquid crystal display device is generally about 7 mm, and the width of the common cut pattern formed on the common electrode of the upper display panel is about 11 mm. Therefore, since the width of the common incision pattern is larger than the width of the pixel incision pattern, the main cause of the reduction of the aperture ratio is the common incision pattern.

또한, 개구율 감소를 방지하기 위해, 공통 절개 패턴의 폭을 줄인다면 프린지 필드의 세기가 감소하므로 응답 속도가 느려지고, 이 경우 액정 패널을 손으로 문질렀을 때 자국이 남는 현상인 핑거 프린트(Finger print)현상이 나타나는 문제점이 있다. In addition, in order to prevent the reduction of the aperture ratio, if the width of the common incision pattern is reduced, the strength of the fringe field decreases, so the response speed is slowed. In this case, the fingerprint print, which is a phenomenon that marks remain when the liquid crystal panel is rubbed by hand. There is a problem that appears.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 개구율 및 응답 속도가 향상된 수직 배향형 액정 표시 장치를 제공하는 데 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a vertically aligned liquid crystal display device having improved aperture ratio and response speed.

상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 일반 화소 절개부와 제어 화소 절개부를 포함하는 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 상기 제2 배선과 절연되어 교차하고 있으며 공통 전위가 인가되는 제3 배선, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 상기 제3 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터를 포함하는 제1 표시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. The liquid crystal display of the present invention for achieving the above object is a first insulating substrate, a first wiring formed on the first insulating substrate, formed on the first insulating substrate and insulated from and intersecting the first wiring. A pixel electrode having a pixel cutout formed in each pixel region defined by a second wiring, the first wiring and the second wiring crossing each other, and including a general pixel cutout and a control pixel cutout; the first wiring and the second wiring A direction control electrode formed for each pixel region defined by crossing lines, a third wiring insulated from and intersecting with the second wiring, and having a common potential applied thereto, the first wiring at the main stage, the second wiring at the main stage, and the A first thin film transistor connected to a pixel electrode, a second thin film transistor connected to the first wiring, the third wiring, and the direction control electrode at a front end. A first panel including a register; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 방향 제어 전극 전압은 화소 전극 전압보다 소정의 값 이상인 것이 바람직하다. In addition, the direction control electrode voltage is preferably a predetermined value or more than the pixel electrode voltage.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있으며 제1 및 제2 게이트 전극과 게이트선을 포함하는 게이트 배선, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 제1 및 제2 소스 전극, 상기 제1 및 제2 게이트 전극 상부에서 상기 제1 내지 제2 소스 전극과 각각 대향하고 있는 제1 내지 제2 드레인 전극을 포함하는 데이터 배선, 공통 전위가 인가되는 유지 전극, 상기 유지 전극과 연결되어 있는 방향 제어 전극, 상기 데이터 배선 및 상기 방향 제어 전극 위에 형성되어 있고 접촉구를 가지는 보호막, 상기 보호막 위에 형성되어 있으며 일반 화소 절개부와 제어 화소 절개부를 포함하는 화소 절개부를 가지고 있고 상기 접촉구를 통하여 상기 제1 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판; 상기 박막 트랜지스터 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 색 필터 표시판; 상기 박막 트랜지스터 표시판과 상기 색 필터 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is formed on a first insulating substrate, the first insulating substrate, a gate wiring including first and second gate electrodes and a gate line, and formed on the gate wiring. A gate insulating film, a semiconductor layer formed on the gate insulating film, a data line formed on the semiconductor layer and intersecting the gate line, first and second source electrodes connected to the data line, and the first and second electrodes. A data line including first to second drain electrodes facing the first to second source electrodes on the gate electrode, a sustain electrode to which a common potential is applied, and a direction control electrode connected to the sustain electrode; A protective film formed on the data wiring and the direction control electrode and having a contact hole, and formed on the protective film A thin film transistor array panel including a pixel cutout including a general pixel cutout and a control pixel cutout and including a pixel electrode electrically connected to the first drain electrode through the contact hole; A color filter panel facing the thin film transistor array panel and including a common electrode formed on a second insulating substrate and having a common cutout; And a liquid crystal layer injected between the thin film transistor array panel and the color filter panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 상기 일반 화소 절개부는 상기 화소 전극을 상하로 양분하는 가로 방향 절개부와 가로 방향 절개부를 중심으로 하여 거울상 대칭을 이루는 사선 방향 절개부를 포함하는 것이 바람직하다. In addition, the general pixel cutout may include a horizontal cutout dividing the pixel electrode up and down and a diagonal cutout having mirror symmetry around the horizontal cutout.

또한, 상기 방향 제어 전극은 상기 화소 전극의 가로 방향 절개부를 중심으로 하여 거울상 대칭을 이루는 것이 바람직하다. In addition, the direction control electrode preferably has a mirror image symmetry around the horizontal incision of the pixel electrode.

또한, 상기 방향 제어 전극은 상기 데이터 배선과 동일한 층에 동일한 물질로 형성되어 있는 것이 바람직하다. In addition, the direction control electrode is preferably formed of the same material on the same layer as the data line.

또한, 상기 방향 제어 전극은 상기 게이트 배선과 동일한 층에 동일한 물질로 형성되어 있는 것이 바람직하다. In addition, the direction control electrode is preferably formed of the same material on the same layer as the gate wiring.

또한, 상기 데이터 배선과 상기 방향 제어 전극은 반도체층과 금속층의 이중층으로 이루어진 것이 바람직하다. The data line and the direction control electrode are preferably made of a double layer of a semiconductor layer and a metal layer.

또한, 상기 반도체층은 비정질 규소층과 저항성 접촉층의 이중층으로 이루어져 있는 것이 바람직하다. In addition, the semiconductor layer is preferably composed of a double layer of an amorphous silicon layer and the ohmic contact layer.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 일반 화소 절개부와 제어 화소 절개부를 포함하는 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터를 포함하는 제1 표시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is a first insulating substrate, a first wiring formed on the first insulating substrate, formed on the first insulating substrate and insulated from and cross the first wiring. A pixel electrode formed in each pixel region defined by the second wiring, the first wiring and the second wiring crossing each other, and having a pixel cutout including a general pixel cutout and a control pixel cutout, the first wiring and the A direction control electrode formed for each pixel region defined by crossing second wirings, the first wiring at the main stage, the second wiring at the main stage and the first thin film transistor connected to the pixel electrode, and the first wiring at the front end A first display panel including a second thin film transistor connected to the second wiring and the direction control electrode of the main stage; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 일반 화소 절개부와 제어 화소 절개부를 포함하는 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 전단의 상기 제2 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터를 포함하는 제1 표 시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is a first insulating substrate, a first wiring formed on the first insulating substrate, formed on the first insulating substrate and insulated from and cross the first wiring. A pixel electrode formed in each pixel region defined by the second wiring, the first wiring and the second wiring crossing each other, and having a pixel cutout including a general pixel cutout and a control pixel cutout, the first wiring and the A direction control electrode formed for each pixel region defined by crossing second wirings, the first wiring at the main stage, the second wiring at the main stage and the first thin film transistor connected to the pixel electrode, and the first wiring at the front end A first display panel including a second thin film transistor connected to the second wiring and the direction control electrode of a front end; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 상기 제2 배선과 절연되어 교차하고 있으며 공통 전위가 인가되는 제3 배선, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 제3 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터, 전단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제3 박막 트랜지스터를 포함하는 제1 표시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is a first insulating substrate, a first wiring formed on the first insulating substrate, formed on the first insulating substrate and insulated from and cross the first wiring. The second wiring, the pixel electrode formed in each pixel region defined by the first wiring and the second wiring crossing each other, and each pixel region defined by the first wiring and the second wiring crossing each other. A first thin film connected to the formed direction control electrode, the third wiring insulated from and intersecting the second wiring, and having a common potential applied thereto, the first wiring of the main stage, the second wiring of the main stage, and the pixel electrode. A transistor, a second thin film transistor connected to the first wiring, the third wiring at the front end, and the direction control electrode, the first wiring at the front end, and the second at the main end Line and the first panel comprising a third thin film transistor is connected to the pixel electrode; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기 판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 전단의 상기 제2 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터, 전단의 상기 제1 배선, 상기 제3 배선 및 상기 화소 전극과 연결되어 있는 제3 박막 트랜지스터를 포함하는 제1 표시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is formed on a first insulating substrate, the first wiring formed on the first insulating substrate, the first insulating substrate and insulated from the first wiring. A second wiring that intersects, a pixel electrode formed for each pixel region defined by the first wiring crossing the second wiring, and having a pixel cutout; and a pixel region defined by crossing the first wiring and the second wiring. A direction control electrode formed at each end, the first wiring at the main end, the second wiring at the main end, and the first thin film transistor connected to the pixel electrode, the first wiring at the front end, the second wiring at the front end, and the direction A second thin film transistor connected to a control electrode, a first thin film transistor connected to a front end, a third thin film transistor connected to the third wire, and the pixel electrode; The first display panel; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 상기 목적을 달성하기 위한 본 발명의 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 화소 절개부를 가지는 화소 전극, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있는 방향 제어 전극, 본단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 박막 트랜지스터, 전단의 상기 제1 배선, 상기 제3 배선 및 상기 방향 제어 전극과 연결되어 있는 제2 박막 트랜지스터, 전단의 상기 제1 배선, 본단의 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제3 박막 트랜지스터를 포함하는 제1 표시판; 상기 제1 표시판과 대향하고 있고, 제2 절연 기판 위에 형성되어 있으며 공통 절개부를 가지는 공통 전극을 포함하는 제2 표시판; 상기 제1 표시판과 상기 제2 표시판 사이에 주입되어 있는 액정층을 포함하며, 상기 방향 제어 전극은 상기 공통 절개부에 대응하는 제어 화소 절개부와 중첩하는 것이 바람직하다. In addition, the liquid crystal display of the present invention for achieving the above object is a first insulating substrate, a first wiring formed on the first insulating substrate, formed on the first insulating substrate and insulated from and cross the first wiring. The second wiring, the pixel electrode formed in each pixel region defined by the first wiring and the second wiring crossing each other, and each pixel region defined by the first wiring and the second wiring crossing each other. A first thin film transistor connected to the formed direction control electrode, the first wiring at the main end, the second wiring at the main end, and the pixel electrode, the first wiring at the front end, the third wiring, and the direction control electrode; A second thin film transistor connected to the first thin film transistor connected to the first wiring line, a second wiring line of the main stage, and a third thin film transistor connected to the pixel electrode. The first display panel; A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout; And a liquid crystal layer injected between the first display panel and the second display panel, wherein the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

또한, 방향 제어 전극 전압은 화소 전극 전압보다 소정의 값 이상으로 큰 것이 바람직하다. In addition, the direction control electrode voltage is preferably larger than the pixel electrode voltage by a predetermined value or more.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도이다.1 is a circuit diagram of a liquid crystal display according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판과, 이와 대향하는 색필터 표시판 및 이들 사이에 주입되어 있는 액정층으로 이루어져 있다. 박막 트랜지스터 표시판에는 게이트선과 데이터선이 교차하여 화소 영역을 정의하고 있고, 공통 전위(Vcom)가 인가되는 유지 전극선이 게이트선과 나란하게 형성되어 있다. 이 때, 게이트선을 통하여는 주사 신호가 전달되고, 데이터선을 통하여는 화상 신호가 전달되며, 유지 전극선에는 공통 전위가 인가된다. 각 화소 영역에는 본단의 게이트선에 연결되어 있는 게이트 전극, 본단의 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 포함하는 화소 전극용 박막 트랜지스터(Pixel TFT)와, 전단의 게이트선에 연결되어 있는 게이트 전극, 공통 전위가 인가되는 유지 전극선에 연결되어 있는 소스 전극 및 방향 제어 전극에 연결되어 있는 드레인 전극을 가지는 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 하나씩 형성되어 있다. The liquid crystal display according to the first exemplary embodiment of the present invention includes a thin film transistor array panel, a color filter panel opposite thereto, and a liquid crystal layer injected therebetween. In the thin film transistor array panel, the gate line and the data line cross each other to define a pixel area, and a sustain electrode line to which the common potential Vcom is applied is formed in parallel with the gate line. At this time, a scan signal is transmitted through the gate line, an image signal is transmitted through the data line, and a common potential is applied to the sustain electrode line. Each pixel region includes a thin film transistor (Pixel TFT) for a pixel electrode including a gate electrode connected to the gate line of the main stage, a source electrode connected to the data line of the main stage, and a drain electrode connected to the pixel electrode. A thin film transistor (DCE TFT) for direction control electrodes having a gate electrode connected to the gate line, a source electrode connected to the sustain electrode line to which the common potential is applied, and a drain electrode connected to the direction control electrode is formed one by one.

도 2에 도시된 바와 같이, 방향 제어 전극은 화소 전극과 용량성 결합을 이루고 있고, 이들 사이의 정전 용량은 Cdce라고 표시한다. 화소 전극은 색 필터 표시판의 공통 전극과의 사이에 액정 축전기를 형성하고, 그 정전 용량은 Clc로 표시한다. 또, 화소 전극은 유지 전극선에 연결되어 있는 유지 전극과의 사이에 유지 축전기를 형성하고, 그 정전 용량은 Cst로 표시한다.As shown in Fig. 2, the direction control electrode is capacitively coupled with the pixel electrode, and the capacitance therebetween is denoted as Cdce. The pixel electrode forms a liquid crystal capacitor between the common electrode of the color filter display panel, and the capacitance thereof is represented by Clc. In addition, the pixel electrode forms a storage capacitor between the storage electrodes connected to the storage electrode lines, and the capacitance thereof is represented by Cst.

그리고, 방향 제어 전극과 화소 전극사이에 형성되는 정전 용량은 Clcd로 표시하고, 방향 제어 전극과 유지 전극 사이에 형성되는 정전 용량은 Cstd로 표시한다. The capacitance formed between the direction control electrode and the pixel electrode is represented by Clcd, and the capacitance formed between the direction control electrode and the sustain electrode is represented by Cstd.

회로도에는 나타내지 못하였으나 본 발명에 따른 액정 표시 장치의 화소 전극은 제어 화소 절개부를 가지며, 이 절개부를 통하여 방향 제어 전극에 의한 전계 가 유출될 수 있도록 방향 제어 전극과 제어 화소 절개부가 중첩되어 있다. 제어 화소 절개부를 통하여 유출되는 방향 제어 전극의 전계에 의하여 액정 분자가 선경사(pretilt)를 갖게되고, 선경사를 가지는 액정 분자는 화소 전극의 전계가 인가되면 흐트러짐 없이 신속하게 선경사에 의하여 결정된 방향으로 배향된다. Although not shown in the circuit diagram, the pixel electrode of the liquid crystal display according to the present invention has a control pixel cutout, and the direction control electrode and the control pixel cutout overlap each other so that an electric field by the direction control electrode flows out through the cutout. The liquid crystal molecules have a pretilt due to the electric field of the direction control electrode flowing out through the control pixel cutout, and the liquid crystal molecules having the pretilt are quickly determined by the pretilt without disturbing when the electric field of the pixel electrode is applied. Is oriented.

그런데 방향 제어 전극의 전계에 의하여 액정 분자가 선경사를 가지려면 공통 전극에 대한 방향 제어 전극의 전위차(이하 "방향 제어 전극 전압"이라 한다.)가 공통 전극에 대한 화소 전극의 전위차(이하 "화소 전극 전압"이라 한다.)에 비하여 소정의 값 이상으로 더 커야 한다. However, if the liquid crystal molecules have a pretilt due to the electric field of the direction control electrode, the potential difference of the direction control electrode (hereinafter referred to as "direction control electrode voltage") with respect to the common electrode is the potential difference of the pixel electrode with respect to the common electrode (hereinafter "pixel"). Electrode voltage ”, which is greater than a predetermined value.

즉, 방향 제어 전극에 화소 전극보다 높은 전압을 인가한다. 따라서 공통 절개부에 의한 프린지필드와 동일한 방향의 프린지 필드가 형성된다. 이때 개구율 감소 및 공정 추가가 없다. 그리고, 공통 절개부 영역에는 공통 절개부에 의한 프린지 필드 외에 방향 제어 전극에 의한 프린지 필드가 추가되어 프린지 필드가 매우 강해진다.That is, a voltage higher than that of the pixel electrode is applied to the direction control electrode. Therefore, the fringe field in the same direction as the fringe field by the common cutout is formed. There is no reduction in aperture ratio and no process addition. In addition to the fringe field by the common incision, a fringe field by the direction control electrode is added to the common incision area, and the fringe field becomes very strong.

본 발명에 따른 액정 표시 장치에서는 유지 전극선 전위를 방향 제어 전극에 인가한 후 화소 전극이 충전되는 시점부터는 방향 제어 전극을 부유 상태로 둠으로써 이러한 조건을 용이하게 만족시킬 수 있다. 그러면 그 이유에 대하여 설명한다.In the liquid crystal display according to the present invention, such a condition can be easily satisfied by applying the sustain electrode line potential to the direction control electrode and then leaving the direction control electrode in a floating state from the time when the pixel electrode is charged. Then, the reason will be explained.

주어진 화소 전극이 양의 전위로 리프레시(refresh)되는 순간을 생각해 보자. 리프레시 전에는 화소 전극이 음의 전위로 충전되어 있을 것이고, 전단의 게이트에 온(on) 신호가 인가되면 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 턴 온되어 방향 제어 전극이 화소 전극보다 전위가 높은 공통 전위로 충전된다. 이 때, 화소 전극도 방향 제어 전극과 용량성 결합을 이루고 있으므로 따라서 전위가 올라간다. 이 시점에서 방향 제어 전극과 화소 전극 사이의 정전 용량 Cdce와 화소 전극과 공통 전극 사이의 정전 용량 Clc는 직렬로 연결되어 있는 상태가 된다. 화소 전극은 음의 전위를 가지고 있었으므로 방향 제어 전극용 박막 트랜지스터(DCE TFT)를 통한 직렬 충전시 방향 제어 전극보다 낮은 전위를 가지게 된다. 즉, Vdce > Vp 이다. 충전 후 방향 제어 전극용 박막 트랜지스터(DCE TFT)가 턴오프되면 방향 제어 전극은 부유(floating) 상태가 된다. 따라서 화소 전극 전위가 어떻게 변화하더라도 항상 방향 제어 전극 전위가 화소 전극 전위보다 높은 상태를 유지하게 된다. 즉, 화소 전극용 박막 트랜지스터(Pixel TFT)가 턴온되어서 화소 전극이 양의 전하로 충전되어 전위가 올라가면 방향 제어 전극의 전위도 화소 전극 전위와 일정한 전위차를 유지하며 동반 상승하게 된다. 이를 회로 관계식을 이용하여 설명하면 다음과 같다. Consider the moment when a given pixel electrode is refreshed with a positive potential. Before refreshing, the pixel electrode may be charged to a negative potential. When an ON signal is applied to the gate of the front end, the thin film transistor (DCE TFT) for the direction control electrode is turned on so that the direction control electrode has a higher potential than the pixel electrode. It is charged to a common potential. At this time, since the pixel electrode also forms a capacitive coupling with the direction control electrode, the potential rises. At this point in time, the capacitance Cdce between the direction control electrode and the pixel electrode and the capacitance Clc between the pixel electrode and the common electrode are connected in series. Since the pixel electrode has a negative potential, the pixel electrode has a lower potential than the direction control electrode in series charging through the thin film transistor (DCE TFT) for the direction control electrode. That is, Vdce> Vp. When the direction control electrode thin film transistor (DCE TFT) is turned off after charging, the direction control electrode is in a floating state. Therefore, no matter how the pixel electrode potential changes, the direction control electrode potential always remains higher than the pixel electrode potential. That is, when the pixel TFT thin TFT is turned on and the pixel electrode is charged with a positive charge, and the potential is increased, the potential of the direction control electrode is also raised while maintaining a constant potential difference with the pixel electrode potential. This is explained using a circuit relation as follows.

회로 내의 축전기 양단의 전압은The voltage across the capacitor in the circuit

(1)

(One)

로 표현된다. 그런데 축전기의 한쪽 전극이 부유 상태에 있다는 것은

의 저항과 직렬로 연결되어 있는 것과 등가이며, 따라서 i=0이고 V_c = V_0 , 즉 축전기 양단의 초기 전압이 그대로 유지된다. 이는 부유 상태에 있는 전극의 전위는 나머지 전극에 인가되는 전위를 따라 상승 또는 하강함을 의미한다. It is expressed as But one of the electrodes in the capacitor is floating

Equivalent to being connected in series with the resistance of, so that i = 0 and V_c = V_0, that is, the initial voltage across the capacitor remains the same. This means that the potential of the electrode in the floating state rises or falls along the potential applied to the remaining electrodes.

따라서 음의 전압으로 리프레시(refresh)되는 경우에는 방향 제어 전극이 화소 전극보다 항상 소정의 값만큼 낮은 전위를 유지하게 된다. Therefore, when refreshed with a negative voltage, the direction control electrode always maintains a potential lower than the pixel electrode by a predetermined value.

본 발명의 제1 실시예에서는 DCE TFT를 유지 전극선에 연결하여 공통 전위가 방향 제어 전극에 인가될 수 있도록 한다. 따라서 다음 프레임에 화소 전극에 인가되는 전위의 극성이 무엇이냐에 관계없이 항상 두 전극의 전위가 동일한 극성으로 상승 또는 하강한다. 결국 본 발명은 선 반전 또는 점 반전 등의 구동 방식에 구애받지 않고 적용할 수 있다. In the first embodiment of the present invention, the DCE TFT is connected to the sustain electrode line so that the common potential can be applied to the direction control electrode. Therefore, regardless of the polarity of the potential applied to the pixel electrode in the next frame, the potentials of the two electrodes always rise or fall to the same polarity. After all, the present invention can be applied regardless of the driving method such as line inversion or point inversion.

특히, 점 반전 구동의 경우에 Vdce는 수학식 1과 같이 표시된다. In particular, in the case of point inversion driving, Vdce is expressed as in Equation (1).

여기서, Vd1은 본단의 게이트선의 온 신호에 의해 본단의 화소 전극에 인가되는 계조 전압이다. Here, Vd1 is a gradation voltage applied to the pixel electrode of the main stage by the ON signal of the gate line of the main stage.

이때, 다른 캐패시턴스에 비해서 게이트 전극과 소스 전극간의 캐패시턴스인 Cgs는 크기가 작으므로 고려하지 않았다. 또한, 식을 간단히 하기 위해서 아래와 같이 치환하였다.At this time, the capacitance Cgs, which is a capacitance between the gate electrode and the source electrode, is smaller than the other capacitances, and thus is not considered. In addition, in order to simplify formula, it substituted as follows.

C1=Clc + Cst ,C2=Cdce, C3=Clcd + CstdC1 = Clc + Cst, C2 = Cdce, C3 = Clcd + Cstd

이러한 구조의 경우에도 Vdce가 Vp, 즉 Vd1보다 커지므로 프린지 필드가 향상되고, 응답 속도가 향상된다. Vdce even for these structures Since Vp becomes larger than Vp, that is, Vd1, the fringe field is improved and the response speed is improved.

또한 동일한 계조에서는 전후 프레임의 계조에 관계없이 방향 제어 전극과 화소 전극 사이의 전위차의 편차가 없어서 화질의 안정성이 높다. In addition, in the same gradation, there is no variation in the potential difference between the direction control electrode and the pixel electrode regardless of the gradation of the front and rear frame, so that the image quality is stable.

DCE TFT가 데이터선에 연결되지 않기 때문에 방향 제어 전극으로 인하여 데이터선의 부하가 증가하는 것을 방지할 수 있다.Since the DCE TFT is not connected to the data line, it is possible to prevent the load on the data line from increasing due to the direction control electrode.

그러면, 본 발명의 좀 더 구체적인 실시예를 도 3a 내지 3c를 이용하여 설명한다. A more specific embodiment of the present invention will now be described with reference to FIGS. 3A-3C.

도 3a는 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 3b는 도 3a의 Ⅲb-Ⅲb'선에 대한 단면도이고, 도 3c는 도 3a의 Ⅲc- Ⅲc'선에 대한 단면도이다.3A is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention, FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of FIG. 3A, and FIG. 3C is a cross-sectional view taken along line IIIc-IIIc' of FIG. 3A. .

본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 색 필터 표시판(200) 및 박막 트랜지스터 표시판(100)과 색 필터 표시판(200) 사이에 주입되어 표시판(100, 200)에 수직으로 배향되어 있는 액정층(3)으로 이루어진다. The liquid crystal display according to the first exemplary embodiment of the present invention is injected between the thin film transistor array panel 100 and the color filter panel 200 facing the thin film transistor panel 100 and the thin film transistor array panel 100 and the color filter panel 200. It consists of the liquid crystal layer 3 orientated perpendicularly to 100,200.

그러면, 박막 트랜지스터 표시판(100)에 대하여 좀 더 상세히 설명한다.Next, the thin film transistor array panel 100 will be described in more detail.

절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)의 3단자를 가지는 화소 전극용 박막 트랜지스터와 제2 게이트 전극(123b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)의 3단자를 가지는 방향 제어 전극용 박막 트랜지스터가 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다. 이 때, 화소 전극용 박막 트랜지스터는 화소 전극(190)을 스위칭하기 위한 것이고, 방향 제어 전극용 박막 트랜지스터는 방향 제어 전극(178)을 스위칭하기 위한 것이다. 화소 전극용 박막 트랜지스터의 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극용 박막 트랜지스터의 게이트 전극(123b), 소스 전극(173b) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 해당 화소단의 유지 전극선(131) 및 방향 제어 전극(178)에 연결되어 있다. 방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 공통 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다. 이러한 방향 제어 전극(178)은 후술할 공통 절개부(271, 272, 273)에 대응하는 제어 화소 절개부(191, 194)와 중첩하도록 형성한다. The gate line 121 is formed on the insulating substrate 110, and the data line 171 is formed to intersect the gate line 121. The gate line 121 and the data line 171 are insulated from each other, and three terminals of the first gate electrode 123a, the first source electrode 173a, and the first drain electrode 175a are formed in the pixel region where the gate line 121 and the data line 171 cross each other. The thin film transistor for pixel electrode and the direction control electrode thin film transistor which have three terminals of the 2nd gate electrode 123b, the 2nd source electrode 173b, and the 2nd drain electrode 175b are formed one by one, and the direction control electrode 178 and the pixel electrode 190 are formed, respectively. In this case, the thin film transistor for the pixel electrode is for switching the pixel electrode 190, and the thin film transistor for the direction control electrode is for switching the direction control electrode 178. The gate electrode 123a, the source electrode 173a, and the drain electrode 175a of the pixel electrode thin film transistor are connected to the gate line 121, the data line 171, and the pixel electrode 190 of the corresponding pixel terminal, respectively. . The gate electrode 123b, the source electrode 173b, and the drain electrode 175b of the thin film transistor for the direction control electrode are respectively the gate line 121 at the front end, the sustain electrode line 131 at the pixel end, and the direction control electrode 178. Is connected to. The direction control electrode 178 receives a direction control voltage for controlling pre-tilt of the liquid crystal molecules to form a direction control electric field between the direction control electrode and the common electrode 270. The direction control electrode 178 is formed in the step of forming the data line 171. The direction control electrode 178 is formed to overlap the control pixel cutouts 191 and 194 corresponding to the common cutouts 271, 272, and 273 to be described later.

박막 트랜지스터 표시판(100)에 대하여 각 층 구조까지 고려하여 상세히 설명한다.The thin film transistor array panel 100 will be described in detail considering each layer structure.

절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있고, 제1 및 제2 게이트 전극(123a, 123b)이 게이트선(121)에 연결되어 있다. 또 절연 기판(110) 위에는 유지 전극선(131)과 유지 전극(133a, 133b, 133c, 133d)이 형성되어 있다. 유지 전극선(131)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 전극(133a, 133b)은 유지 전극선(131)으로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 전극(133c, 133d)은 사선 방향으로 형성되어 있고 제1 유지 전극(133a)과 제2 유지 전극(133b)을 연결하고 있다. 게이트 배선(121, 123a, 123b) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.The gate line 121 is formed in the horizontal direction on the insulating substrate 110, and the first and second gate electrodes 123a and 123b are connected to the gate line 121. The storage electrode line 131 and the storage electrodes 133a, 133b, 133c, and 133d are formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction, and the first and second storage electrodes 133a and 133b extend in the vertical direction from the storage electrode line 131. The third and fourth sustain electrodes 133c and 133d are formed in an oblique direction and connect the first sustain electrode 133a and the second sustain electrode 133b. The gate wirings 121, 123a, and 123b and the sustain electrode wirings 131, 133a, 133b, 133c, and 133d are made of aluminum or its alloys, chromium or its alloys, molybdenum or its alloys, and the like. It can also be formed from the double layer of the 1st layer which consists of Cr or Mo alloy which is excellent in a characteristic, and the 2nd layer which consists of Al or Ag alloy, etc. with low resistance.

게이트 배선(121, 123a, 123b) 및 유지 전극 배선(131, 133a, 133b, 133c, 133d)의 위에는 게이트 절연막(140)이 형성되어 있다.The gate insulating layer 140 is formed on the gate wirings 121, 123a, and 123b and the sustain electrode wirings 131, 133a, 133b, 133c, and 133d.

게이트 절연막(140) 위에는 비정질 규소 등의 반도체로 이루어진 반도체층(151, 154a, 154b)이 형성되어 있다. 반도체층(151, 154a, 154b)은 박막 트랜지스터의 채널을 형성하는 제1 및 제2 채널부 반도체층(154a, 154b)과 데이터선(171) 아래에 위치하는 데이터선부 반도체층(151)을 포함한다. 반도체층(151, 154a, 154b)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(163a, 165a)이 각각 형성되어 있다. The semiconductor layers 151, 154a, and 154b made of a semiconductor such as amorphous silicon are formed on the gate insulating layer 140. The semiconductor layers 151, 154a, and 154b include first and second channel portion semiconductor layers 154a and 154b that form a channel of the thin film transistor, and a data line portion semiconductor layer 151 positioned below the data line 171. do. Resistive contact layers 163a and 165a made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor layers 151, 154a and 154b, respectively.

저항성 접촉층(163a, 165a) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173a, 173b, 175a, 175b)이 형성되어 있다. 데이터 배선(171, 173a, 173b, 175a, 175b)은 세로 방향으로 형성되어 있으며 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163a)의 상부까지 연장되어 있는 제1 소스 전극(173a), 제1 소스 전극(173a)과 분리되어 있으며 제1 게이트 전극(123a)에 대하여 제1 소스 전극(173a)의 반대쪽 저항성 접촉층(165a) 상 부에 형성되어 있는 제1 드레인 전극(175a), 제2 게이트 전극(123b) 상부에서 대향하고 있는 저항성 접촉층(163b, 165b) 위에 형성되어 있는 제2 소스 전극(173b) 및 제2 드레인 전극(175b)이 형성되어 있다. 이 때, 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와 연결하기 위하여 폭이 확장되어 있다. Data lines 171, 173a, 173b, 175a, and 175b are formed on the ohmic contacts 163a and 165a and the gate insulating layer 140. The data wires 171, 173a, 173b, 175a, and 175b are formed in a vertical direction and are branched from the data line 171 and the data line 171 to define a pixel by crossing the gate line 121. The first source electrode 173a extending to the upper portion of the 163a and the first source electrode 173a are separated from each other, and the ohmic contact layer 165a opposite the first source electrode 173a with respect to the first gate electrode 123a. The first drain electrode 175a and the second source electrode 173b and the second drain formed on the ohmic contact layers 163b and 165b facing the upper portion of the second gate electrode 123b. The electrode 175b is formed. At this time, one end portion 179 of the data line 171 is extended in width to connect with an external circuit.

또한, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역 내에는 화소 전극의 사선 방향 절개부(192)와 평행한 제어 화소 절개부(191, 194)와 중첩되어 이루어진 방향 제어 전극(178)이 형성되어 있다. 이 때, 방향 제어 전극(178)은 제2 드레인 전극(175b)과 연결되어 있다. 데이터 배선(171, 173a, 173b, 175a, 175b) 및 방향 제어 전극(178)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다. In addition, the direction control electrode formed by overlapping the control pixel cutouts 191 and 194 parallel to the diagonal cutout 192 of the pixel electrode in the pixel area where the gate line 121 and the data line 171 cross each other. 178 is formed. At this time, the direction control electrode 178 is connected to the second drain electrode 175b. The data wirings 171, 173a, 173b, 175a, and 175b and the direction control electrode 178 are made of aluminum or an alloy thereof, chromium or an alloy thereof, molybdenum or an alloy thereof, and, if necessary, Cr having excellent physical and chemical properties. Or it can also form with the double layer of the 1st layer which consists of Mo alloys, etc., and the 2nd layer which consists of Al or Ag alloys with small resistance.

데이터 배선(171, 173a, 173b, 175a, 175b) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. The passivation layer 180 made of silicon nitride or an organic insulating layer is formed on the data lines 171, 173a, 173b, 175a, and 175b.

보호막(180)에는 제1 드레인 전극을 드러내는 접촉구(181), 게이트 절연막(140)에도 걸쳐 형성되어 있으며 유지 전극선(131)을 드러내는 접촉구(182), 데이터선의 끝부분을 드러내는 접촉구(도시하지 않음), 게이트 절연막(140)에도 걸쳐 형성되어 있으며 게이트선의 끝부분(125)을 드러내는 접촉구(185)가 형성되어 있다. 이러한 접촉구는 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. The passivation layer 180 is formed over the contact hole 181 exposing the first drain electrode, the gate insulating layer 140, the contact hole 182 exposing the storage electrode line 131, and the contact hole exposing the end of the data line. And a contact hole 185 formed over the gate insulating layer 140 and exposing the end portion 125 of the gate line. Such contact holes may be formed in various shapes having an angle or a circular shape, and an area thereof does not exceed 2 mm × 60 μm, preferably 0.5 mm × 15 μm or more.

보호막(180) 위에는 접촉구(181)를 통하여 제1 드레인 전극(175a)과 연결되어 있으며 일반 화소 절개부(192, 193)와 제어 화소 절개부(191, 194)를 가지는 화소 전극(190)이 형성되어 있다. 이 때, 일반 화소 절개부(192, 193)는 가로 방향 절개부(193)와 사선 방향 절개부(192)를 포함한다. 제어 화소 절개부(191, 194)는 방향 제어 전극(178)과 중첩하고, 사선 방향 절개부(192)는 제3 및 제4 유지 전극(133c, 133d)과 중첩한다. 방향 제어 전극(178)은 제어 화소 절개부(191, 194)뿐만 아니라 화소 전극(190)의 절개부(191, 194) 주변부와 넓게 중첩하고 있어서 화소 전극(190)과의 사이에 소정의 정전 용량을 가지는 축전기를 형성한다. 또한, 보호막(180) 위에는 접촉구(185, 186)를 통하여 각각 게이트선의 끝부분(125) 및 데이터선의 끝부분(179)과 연결되어 있는 게이트 접촉 보조 부재(95) 및 데이터 접촉 보조 부재(97)가 형성되어 있다. 여기서, 화소 전극(190) 및 접촉 보조 부재(95, 97)는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(190) 및 접촉 보조 부재(95, 97)는 ITO로 형성할 수도 있다.The pixel electrode 190 connected to the first drain electrode 175a through the contact hole 181 and having the general pixel cutouts 192 and 193 and the control pixel cutouts 191 and 194 is formed on the passivation layer 180. Formed. In this case, the general pixel cutouts 192 and 193 include the horizontal cutout 193 and the diagonal cutout 192. The control pixel cutouts 191 and 194 overlap the direction control electrode 178, and the diagonal cutout 192 overlaps the third and fourth sustain electrodes 133c and 133d. The direction control electrode 178 widely overlaps not only the control pixel cutouts 191 and 194 but also the periphery of the cutouts 191 and 194 of the pixel electrode 190, so that a predetermined capacitance between the direction control electrodes 178 and the pixel electrode 190 can be obtained. To form a capacitor. In addition, on the passivation layer 180, the gate contact auxiliary member 95 and the data contact auxiliary member 97 connected to the end portion 125 of the gate line and the end portion 179 of the data line through the contact holes 185 and 186, respectively. ) Is formed. The pixel electrode 190 and the contact auxiliary members 95 and 97 are made of indium zinc oxide (IZO). The pixel electrode 190 and the contact assistants 95 and 97 may be formed of ITO.

이상에서, 화소 전극(190)은 화소 영역을 다수의 소도메인으로 분할하기 위한 절개부 패턴(191, 192, 193, 194)을 가지며, 이중 제어 화소 절개부(191, 194)는 방향 제어 전극(178)과 중첩되어 있고, 사선 방향 절개부(192)는 유지 전극(133c, 133d)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(178)이 제어 화소 절개부(191, 194)를 통하여 노출되어 보이도록 방향 제어 전극(178)과 제어 화소 절개부(191, 194)를 배열한다. 또, 유지 전극선(131)과 방향 제어 전극(178) 사이에 방향 제어 전극용 박막 트랜지스터를 연결하고, 데 이터선(171)과 화소 전극(190) 사이에 화소 전극용 박막 트랜지스터를 연결하며, 화소 전극(190)과 방향 제어 전극(178)은 용량성 결합을 이루도록 배치한다.In the above description, the pixel electrode 190 has cutout patterns 191, 192, 193, and 194 for dividing the pixel area into a plurality of small domains, and the dual control pixel cutout 191 and 194 includes a direction control electrode ( 178 and the diagonal cutout 192 overlaps the sustain electrodes 133c and 133d. That is, when the liquid crystal display is viewed from above, the direction control electrode 178 and the control pixel cutouts 191 and 194 are arranged such that the direction control electrode 178 is exposed through the control pixel cutouts 191 and 194. do. In addition, the thin film transistor for direction control electrode is connected between the sustain electrode line 131 and the direction control electrode 178, and the thin film transistor for pixel electrode is connected between the data line 171 and the pixel electrode 190, and the pixel The electrode 190 and the direction control electrode 178 are disposed to form a capacitive coupling.

한편, 방향 제어 전극(178)은 게이트 배선(121, 123a, 123b)과 같은 층에 형성할 수도 있다. The direction control electrode 178 may be formed on the same layer as the gate lines 121, 123a, and 123b.

색 필터 표시판(200)에 대하여 좀 더 상세히 설명한다.The color filter display panel 200 will be described in more detail.

유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있고, 절개부(271, 272)는 공통 전극(270)이 형성되어 있다.It consists of a black matrix 220 to prevent light leakage on the lower surface of the upper substrate 210 made of a transparent insulating material such as glass, a color filter 230 of red, green, and blue and a transparent conductive material such as ITO or IZO. The cutouts 271 and 272 have a common electrode 270 formed therein.

이 때, 절개부(271, 272)는 꺾쇠형 절개부(271)와 갈매기형 절개부(272)를 포함한다. 꺾쇠형 절개부(271)는 화소의 상하에 각각 하나씩 2개 형성되어 있고, 이 둘은 서로 반전 대칭에 가까운 형태를 가진다. 꺾쇠형 절개부(271)의 중앙은 사선 방향으로 뻗어 있고, 양 단부는 구부러져서 한쪽은 세로 방향으로 뻗어있고, 다른 한쪽은 가로 방향으로 뻗어있다. 갈매기형 절개부(272)는 두 개의 꺾쇠형 절개부(271) 사이에 형성되어 있고, 화소의 중앙에 위치하는 가로 방향 부분과 여기서 서로 직각을 이루며 뻗어나간 두 개의 사선 방향 부분 및 두 개의 사선 방향 부분에서 각각 뻗어나간 세로 방향 부분을 포함한다. In this case, the cutouts 271 and 272 include a cramped cutout 271 and a chevron cutout 272. Two cramped cutouts 271 are formed, one at the top and the other at the bottom of the pixel, and the two have a shape close to inverted symmetry. The center of the cramped incision 271 extends in an oblique direction, both ends are bent so that one side extends in the vertical direction, and the other extends in the horizontal direction. The chevron cutout 272 is formed between the two angled cutouts 271 and includes a horizontal portion located at the center of the pixel, two diagonal portions extending at right angles to each other, and two diagonal directions. A longitudinal portion each extending from the portion.

액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진 다. 하부 기판(110)과 상부 기판(210)은 화소 전극(190)이 색필터(230)와 대응하여 정확하게 중첩되도록 정렬된다. 이 때, 공통 전극(270)의 절개부(271, 272)는 제어 화소 절개부(191, 194)와 중첩하도록 배치된다. The liquid crystal molecules included in the liquid crystal layer 3 have their directors perpendicular to the lower substrate 110 and the upper substrate 210 without an electric field applied between the pixel electrode 190 and the common electrode 270. Oriented to achieve a negative dielectric anisotropy. The lower substrate 110 and the upper substrate 210 are aligned such that the pixel electrode 190 accurately overlaps the color filter 230. In this case, the cutouts 271 and 272 of the common electrode 270 are disposed to overlap the control pixel cutouts 191 and 194.

이렇게 하면, 화소는 화소 전극(190)의 절개부(192, 193)와 공통 전극(270)의 절개부(271, 272)에 의하여 다수의 소도메인으로 분할된다. 또, 제어 화소 절개부(191, 194)를 통하여 노출되는 방향 제어 전극(178)에 의하여 분할된 도메인 내에서 액정의 배향이 더욱 안정해진다.In this way, the pixel is divided into a plurality of small domains by the cutouts 192 and 193 of the pixel electrode 190 and the cutouts 271 and 272 of the common electrode 270. In addition, the alignment of the liquid crystal is further stabilized in the domain divided by the direction control electrode 178 exposed through the control pixel cutouts 191 and 194.

위에서는 액정 분자가 음의 유전율 이방성을 가지며 기판(110, 210)에 대하여 수직 배향되어 있는 경우를 예로 들었으나, 양의 유전율 이방성을 가지는 액정 분자를 기판(110, 210)에 대하여 수평 배향하여 액정층(3)을 형성할 수도 있다.In the above, the liquid crystal molecules have negative dielectric anisotropy and are vertically oriented with respect to the substrates 110 and 210, but the liquid crystal molecules having positive dielectric anisotropy are horizontally aligned with respect to the substrates 110 and 210. Layer 3 may also be formed.

이러한 구조의 액정 표시 장치에 있어서 박막 트랜지스터 표시판을 제조하는 방법에 대하여 설명한다.A method of manufacturing a thin film transistor array panel in a liquid crystal display device having such a structure will be described.

도 4a 내지 도 4d는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 과정을 순서대로 나타낸 단면도이다.4A through 4D are cross-sectional views sequentially illustrating a process of manufacturing a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.

먼저, 도 4a에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(110) 위에 게이트선(121), 게이트선의 끝부분(도시하지 않음) 및 게이트 전극(123)을 포함하는 게이트 배선과 유지 전극선(131) 및 유지 전극(133a, 133b, 133c, 133d)을 포함하는 유지 배선을 형성한다.First, as shown in FIG. 4A, a conductive layer such as a metal is stacked by a method such as sputtering, and dry or wet etched by a first photolithography process using a mask to form a gate line 121 and a gate on the substrate 110. A gate wiring including an end portion (not shown) of the line and the gate electrode 123, and a storage wiring including the storage electrode line 131 and the storage electrodes 133a, 133b, 133c, and 133d are formed.

다음, 도 4b에 도시한 바와 같이, 게이트 절연막(140), 수소화 비정질 규소 층 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소층을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 저항성 접촉층(160a, 160b, 161)과 비정질 규소층(151, 154a, 154b)을 형성한다.Next, as shown in FIG. 4B, each of the gate insulating layer 140, the hydrogenated amorphous silicon layer, and the amorphous silicon layer doped with a high concentration of n-type impurities such as phosphorus (P) at 1,500 kPa or more by chemical vapor deposition are used. A resistive contact layer (160a, 160b, 161) was formed by successively depositing a thickness of 5,000 Å, 500 2,000 to 2,000 Å, 300 Å to 600 Å, and patterning the doped amorphous silicon layer and the amorphous silicon layer in a photolithography process using a mask. ) And amorphous silicon layers 151, 154a, and 154b.

이어, 도 4c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(171), 소스 전극(173a, 173b), 드레인 전극(175a, 175b) 및 데이터선의 끝부분(도시하지 않음)을 포함하는 데이터 배선과 방향 제어 전극(178)을 형성한다. 이어, 소스 전극(173a, 173b)과 드레인 전극(175a, 175b)으로 가려지지 않은 저항성 접촉층(160a, 160b)을 식각하여 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 반도체층(151)을 드러내고 양쪽으로 분리된 저항성 접촉층(163a, 163b, 165a, 165b)을 형성한다. Subsequently, as illustrated in FIG. 4C, a conductive layer such as a metal is deposited to a thickness of 1,500 kV to 3,000 kV by sputtering or the like, and then patterned by a photolithography process using a mask to form a data line 171 and a source electrode ( Data lines and direction control electrodes 178 including 173a and 173b, drain electrodes 175a and 175b, and end portions of data lines (not shown) are formed. Subsequently, the resistive contact layers 160a and 160b not covered by the source electrodes 173a and 173b and the drain electrodes 175a and 175b are etched to form a semiconductor between the source electrodes 173a and 173b and the drain electrodes 175a and 175b. The layer 151 is exposed and forms resistive contact layers 163a, 163b, 165a, 165b that are separated on both sides.

이어, 도 4d에 나타낸 바와 같이, 낮은 유전율을 가지며, 평탄화 특성이 우수한 유기 절연 물질을 도포하거나 또는 4.0 이하의 낮은 유전율을 가지는 SiOF, SiOC 등과 같은 저유전율 절연 물질을 화학 기상 증착으로 적층하여 보호막(180)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여, 접촉 구멍(181, 182)을 형성한다. Next, as shown in FIG. 4D, a protective film may be formed by applying an organic insulating material having a low dielectric constant and excellent planarization characteristics or by depositing a low dielectric constant insulating material such as SiOF, SiOC, or the like having a low dielectric constant of 4.0 or less by chemical vapor deposition. 180 is formed and patterned together with the gate insulating layer 140 in a photolithography process using a mask to form contact holes 181 and 182.

마지막으로, 도 3a에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(190), 가로 방향 절개부(193), 사선 방향 절개부(192), 제어 화소 절개부(191, 194), 게이트 접촉 보조 부재(도시하지 않음) 및 데이터 접촉 보조 부재(도시하지 않음)를 형성한다.Finally, as illustrated in FIG. 3A, an ITO or IZO layer having a thickness of 400 μs to 500 μs is deposited and etched by a photolithography process using a mask to etch the pixel electrode 190, the horizontal cutout 193, and the diagonal direction. The cutout 192, the control pixel cutouts 191 and 194, the gate contact assisting member (not shown), and the data contact assisting member (not shown) are formed.

이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에서도 동일하게 적용할 수 있다. As described above, this method can be applied to a manufacturing method using five masks, but the same method can be applied to a manufacturing method of a thin film transistor array panel for a liquid crystal display device using four masks.

본 발명의 제1 실시예에서는 방향 제어 전극용 박막 트랜지스터의 소스 전극이 유지 전극선에 연결되어 있으나 이와 달리 전단의 데이터선이나 본단의 데이터선에 연결될 수도 있다. In the first embodiment of the present invention, the source electrode of the thin film transistor for the direction control electrode is connected to the sustain electrode line. Alternatively, the source electrode of the direction control electrode thin film transistor may be connected to the data line of the front end or the data line of the main stage.

도 5에는 제2 실시예로서, 방향 제어 전극용 박막 트랜지스터(DCE TFT)의 소스 전극이 전단의 데이터선에 연결되어 있는 구조의 회로도가 도시되어 있다.FIG. 5 shows a circuit diagram of a structure in which a source electrode of a direction control electrode thin film transistor (DCE TFT) is connected to a data line of a front end as a second embodiment.

이러한 구조의 경우에 Vdce는 수학식 2와 같이 표시된다. In the case of such a structure, Vdce is expressed as Equation (2).

여기서, Vd1은 본단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인가되는 계조 전압이고, Vd2는 전단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인가되는 계조 전압이다. Here, Vd1 is a gradation voltage applied to the data line of the main stage in synchronization with the ON signal of the gate line of the main stage, and Vd2 is a gradation voltage applied to the data line of the main stage in synchronization with the ON signal of the gate line of the previous stage.

이때, 다른 캐패시턴스에 비해서 게이트 전극과 소스 전극간의 캐패시턴스인 Cgs는 크기가 작으므로 고려하지 않았다. 또한, 식을 간단히 하기 위해서 아래와 같이 치환하였다. At this time, the capacitance Cgs, which is a capacitance between the gate electrode and the source electrode, is smaller than the other capacitances, and thus is not considered. In addition, in order to simplify formula, it substituted as follows.

C1=Clc + Cst, C2=Cdce, C3=Clcd + CstdC1 = Clc + Cst, C2 = Cdce, C3 = Clcd + Cstd

이러한 구조의 경우에도 Vdce가 Vp 보다 커지므로 프린지 필드가 향상되고, 응답 속도가 향상된다. Vdce even for these structures Since V is larger than Vp, the fringe field is improved and the response speed is improved.

도 6에는 제3 실시예로서, 방향 제어 전극용 박막 트랜지스터(DCE TFT)의 소스 전극이 본단의 데이터선에 연결되어 있는 구조의 회로도가 도시되어 있다. 이러한 구조의 경우에 Vdce는 상기의 수학식 2와 같이 표시된다. FIG. 6 shows a circuit diagram of a structure in which a source electrode of a direction control electrode thin film transistor (DCE TFT) is connected to a data line of a main stage as a third embodiment. In the case of such a structure, Vdce is expressed as in Equation 2 above.

도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도로써 도 6의 회로를 구현하는 구체적인 구조이다. FIG. 7 is a layout view of a liquid crystal display according to a third exemplary embodiment of the present invention and shows a detailed structure of implementing the circuit of FIG. 6.

도 7에 도시된 본 발명의 제3 실시예에 따른 액정 표시 장치는 도 3a에 도시된 제1 실시예와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. In the liquid crystal display according to the third exemplary embodiment of the present invention illustrated in FIG. 7, the same reference numerals as the first exemplary embodiment illustrated in FIG. 3A refer to the same member having the same function.

절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)의 3단자를 가지는 화소 전극용 박막 트랜지스터와 제2 게이트 전극(123b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)의 3단자를 가지는 방향 제어 전극용 박막 트랜지스터가 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다. 이 때, 화소 전극용 박막 트랜지스터는 화소 전극(190)을 스위칭하기 위한 것이고, 방향 제어 전극용 박막 트랜지스터는 방향 제어 전극(178)을 스위칭하기 위한 것이다. 화소 전극용 박막 트랜지스터의 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극용 박막 트랜지스터의 게이트 전극(123b), 소스 전극(173b) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 본단의 데이터선(171) 및 방향 제어 전극(178)에 연결되어 있다. 방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 공통 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다. 이러한 방향 제어 전극(178)은 후술할 공통 절개부(271, 272, 273)에 대응하는 제어 화소 절개부(191, 194)와 중첩하도록 형성한다. The gate line 121 is formed on the insulating substrate 110, and the data line 171 is formed to intersect the gate line 121. The gate line 121 and the data line 171 are insulated from each other, and three terminals of the first gate electrode 123a, the first source electrode 173a, and the first drain electrode 175a are formed in the pixel region where the gate line 121 and the data line 171 cross each other. The thin film transistor for pixel electrode and the direction control electrode thin film transistor which have three terminals of the 2nd gate electrode 123b, the 2nd source electrode 173b, and the 2nd drain electrode 175b are formed one by one, and the direction control electrode 178 and the pixel electrode 190 are formed, respectively. In this case, the thin film transistor for the pixel electrode is for switching the pixel electrode 190, and the thin film transistor for the direction control electrode is for switching the direction control electrode 178. The gate electrode 123a, the source electrode 173a, and the drain electrode 175a of the pixel electrode thin film transistor are connected to the gate line 121, the data line 171, and the pixel electrode 190 of the corresponding pixel terminal, respectively. . The gate electrode 123b, the source electrode 173b, and the drain electrode 175b of the thin film transistor for the direction control electrode are connected to the gate line 121 at the front end, the data line 171 at the main stage, and the direction control electrode 178, respectively. It is. The direction control electrode 178 receives a direction control voltage for controlling pre-tilt of the liquid crystal molecules to form a direction control electric field between the direction control electrode and the common electrode 270. The direction control electrode 178 is formed in the step of forming the data line 171. The direction control electrode 178 is formed to overlap the control pixel cutouts 191 and 194 corresponding to the common cutouts 271, 272, and 273 to be described later.

본 발명의 제4 실시예에 따른 액정 표시 장치의 회로도가 도 8에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. 8 is a circuit diagram of a liquid crystal display according to a fourth embodiment of the present invention. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

본 발명의 제4 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판과, 이와 대향하는 색 필터 표시판 및 이들 사이에 주입되어 있는 액정층으로 이루어져 있다. 박막 트랜지스터 표시판에는 게이트선과 데이터선이 교차하여 화소 영역을 정의하고 있고, 기준 전위(Vcom)가 인가되는 유지 전극선이 게이트선과 나란하게 형성되어 있다. 이 때, 게이트선을 통하여는 주사 신호가 전달되고, 데이터선을 통하여는 화상 신호가 전달되며, 유지 전극선에는 기준 전위가 인가된다. 각 화소 영역에는 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 드레인 전극이 연결되어 있는 제2 화소 전극용 박막 트랜지스터(Pixel TFT1), 전단의 게이트선에 연결되어 있는 게이트 전극, 전단의 데이터선에 연결되어 있는 소스 전극 및 방향 제어 전극에 연결되어 있는 드레인 전극을 가지는 방향 제어용 박막 트랜지스터(DCE TFT) 및 전단의 게이트선에 연결되어 있는 게이트 전극, 자기 단의 데이터선에 연결되어 있는 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 가지는 제2 화소 전극용 박막 트랜지스터(PIXEL TFT2)가 각각 하나씩 형성되어 있다. 방향 제어 전극은 화소 전극과 용량성 결합을 이루고 있고, 이들 사이의 정전 용량은 Cdce고 표시한다. 화소 전극은 색 필터 표시판의 공통 전극과의 사이에 액정 축전기를 형성하고, 그 정전 용량은 Clc로 표시한다. 또, 화소 전극은 유지 전극선에 연결되어 있는 유지 전극과의 사이에 유지 축전기를 형성하고, 그 정전 용량은 Cst로 표시한다.The liquid crystal display according to the fourth exemplary embodiment of the present invention includes a thin film transistor array panel, a color filter panel opposite thereto, and a liquid crystal layer injected therebetween. In the thin film transistor array panel, the gate line and the data line cross each other to define a pixel area, and a sustain electrode line to which the reference potential Vcom is applied is formed in parallel with the gate line. At this time, a scan signal is transmitted through the gate line, an image signal is transmitted through the data line, and a reference potential is applied to the sustain electrode line. Each pixel region includes a gate electrode connected to a gate line, a source electrode connected to a data line, a second TFT thin film transistor (Pixel TFT1) having a drain electrode connected to the pixel electrode, and a gate line connected to a front end of the pixel electrode. A thin film transistor for direction control (DCE TFT) having a gate electrode, a source electrode connected to the data line at the front end, and a drain electrode connected to the direction control electrode, and a gate electrode connected to the gate line at the front end, and data of the magnetic stage. Each of the second pixel electrode thin film transistors PIXEL TFT2 having a source electrode connected to a line and a drain electrode connected to a pixel electrode is formed. The direction control electrode forms a capacitive coupling with the pixel electrode, and the capacitance between them is denoted as Cdce. The pixel electrode forms a liquid crystal capacitor between the common electrode of the color filter display panel, and the capacitance thereof is represented by Clc. In addition, the pixel electrode forms a storage capacitor between the storage electrodes connected to the storage electrode lines, and the capacitance thereof is represented by Cst.

회로도에는 나타내지 못하였으나 본 발명에 따른 액정 표시 장치의 화소 전극은 절개부를 가지며, 이 절개부를 통하여 방향 제어 전극에 의한 전계가 유출될 수 있도록 방향 제어 전극과 절개부가 중첩되어 있다. 절개부를 통하여 유출되는 방향 제어 전극의 전계에 의하여 액정 분자가 선경사(pretilt)를 갖게되고, 선경사를 가지는 액정 분자는 화소 전극의 전계가 인가되면 흐트러짐 없이 신속하게 선경사에 의하여 결정된 방향으로 배향된다.Although not shown in the circuit diagram, the pixel electrode of the liquid crystal display according to the present invention has a cutout, and the direction control electrode and the cutout overlap each other so that an electric field by the direction control electrode can flow out through the cutout. The liquid crystal molecules have a pretilt by the electric field of the direction control electrode flowing out through the incision, and the liquid crystal molecules having the pretilt are oriented in the direction determined by the pretilt quickly without disturbing when the electric field of the pixel electrode is applied. do.

이러한 구조의 액정 표시 장치에 점 반전 구동을 적용하면, 전단 게이트선(Gate N-1)의 온 신호에 의하여 DCE TFT과 PIXEL TFT2가 함께 온되어 방향 제어 전극에는 양(+)극성의 계조 전압이 충전되고, 화소 전극에는 음(-)극성의 계조 전압이 충전된다. 따라서 방향 제어 전극의 초기 전압(Vdce)은 Data N-1과 Data N으로부터 인가되는 양극성 계조 전압과 음극성 계조 전압 간의 차가 되므로 PIXEL TFT2를 형성하지 않은 경우에 비하여 적어도 2배 이상 높은 Vdce를 얻을 수 있다. When point inversion driving is applied to the liquid crystal display having such a structure, the DCE TFT and the PIXEL TFT2 are turned on together by the ON signal of the front gate line Gate N-1, so that the gray scale voltage of the positive polarity is applied to the direction control electrode. The pixel electrode is charged with a negative polarity gray scale voltage. Therefore, since the initial voltage Vdce of the direction control electrode is the difference between the positive gray voltage and the negative gray voltage applied from Data N-1 and Data N, Vdce at least two times higher than that in the case of not forming PIXEL TFT2 can be obtained. have.

이후, 자기 단의 게이트선(Gate N)에 온 신호가 인가되어 Pixel TFT1이 온될 때는 DCE TFT와 PIXEL TFT2는 모두 오프되어 방향 제어 전극이 부유 상태에 있게 되므로 방향 제어 전극 전압은 화소 전극에 충전되는 전압과 Vdce만큼의 차를 유지하며 함께 상승하게 된다. 이와 같은 구조는 보다 높은 Vdce를 확보함으로써 액정 배열의 안정성을 높여 텍스쳐를 안정화할 수 있다.Then, when the ON signal is applied to the gate line Gate N of the magnetic stage and the pixel TFT1 is turned on, both the DCE TFT and the PIXEL TFT2 are turned off so that the direction control electrode is in a floating state, and thus the direction control electrode voltage is charged to the pixel electrode. The voltage and Vdce are kept up to each other and rise together. Such a structure can stabilize the texture by increasing the stability of the liquid crystal array by securing a higher Vdce.

즉, 점반전 구동시 수학식 3와 같이 Vdce가 표시된다. That is, Vdce is displayed as in Equation 3 during the point inversion driving.

여기서, Vd1은 본단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인가되는 계조 전압이고, Vd2는 전단의 게이트선의 온 신호에 동기되어 전단의 데이터선에 인가되는 계조 전압이고, Vd3는 전단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인가되는 계조 전압이다. Here, Vd1 is a gradation voltage applied to the data line of the front stage in synchronization with the ON signal of the gate line of the main stage, Vd2 is a gradation voltage applied to the data line of the front stage in synchronization with the ON signal of the gate line of the front stage, and Vd3 is of the front stage. It is a gray voltage applied to the data line of the main stage in synchronization with the ON signal of the gate line.

또, Vdce가 인접한 두 개의 전단 화소의 계조 전압에 의하여 결정되고, Cdce 의 크기에 별로 영향을 받지 않기 때문에 Vdce를 키우기 위하여 Cdce를 작게 할 필요가 없어서 방향 제어 전극을 화소 전극과 중첩하도록 충분히 넓게 형성할 수 있다. 따라서 방향 제어 전극 주변에서 발생하는 빛샘을 차단할 수 있으며, 제조 공정에서 발생하는 마스크 오정렬에 크게 영향받지 않는다.In addition, since Vdce is determined by the gradation voltages of two adjacent front end pixels and is not influenced by the size of Cdce, it is not necessary to make Cdce small to increase Vdce, so that the direction control electrode is formed wide enough to overlap the pixel electrode. can do. Therefore, light leakage generated around the direction control electrode can be blocked, and the mask misalignment generated in the manufacturing process is not greatly affected.

또한, Vdce가 커지므로 응답 속도가 향상되어 잔상도 개선된다.In addition, since the Vdce becomes larger, the response speed is improved and the afterimage is also improved.

도 8의 구조는 점반전 구동과 선반전 구동 방식에 적용할 수 있고, 기타의 구동 방식에서는 3개의 TFT의 연결을 적절히 변경하여 사용하면 된다.The structure shown in Fig. 8 can be applied to the point inversion driving method and the shelf switching driving method. In other driving methods, the connection of the three TFTs may be appropriately changed.

즉, 도 9에는 제5 실시예로서, DCE TFT의 소스 전극이 전단의 데이터선에 연결되어 있고, PIXEL TFT2의 소스 전극이 유지 전극선에 연결되어 있는 구조가 도시되어 있고, 도 10에는 제6 실시예로서, DCE TFT의 소스 전극이 유지 전극선에 연결되어 있고, PIXEL TFT2의 소스 전극이 본단의 데이터선에 연결되어 있는 구조가 도시되어 있다. That is, FIG. 9 shows a structure in which the source electrode of the DCE TFT is connected to the front data line and the source electrode of the PIXEL TFT2 is connected to the sustain electrode line as a fifth embodiment, and FIG. 10 shows the sixth embodiment. As an example, a structure is shown in which the source electrode of the DCE TFT is connected to the sustain electrode line, and the source electrode of the PIXEL TFT2 is connected to the data line of the main stage.

도 9의 구조의 경우에 Vdce는 수학식 4와 같이 표시된다.In the case of the structure of Fig. 9, Vdce is expressed as Equation (4).

그리고, 도 10의 구조의 경우에 Vdce는 수학식 5와 같이 표시된다. In the case of the structure of FIG. 10, Vdce is expressed as shown in Equation (5).

여기서, Vd1은 본단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인 가되는 계조 전압이고, Vd2는 전단의 게이트선의 온 신호에 동기되어 전단의 데이터선에 인가되는 계조 전압이고, Vd3는 전단의 게이트선의 온 신호에 동기되어 본단의 데이터선에 인가되는 계조 전압이다.Here, Vd1 is a gradation voltage applied to the data line of the front end in synchronization with the ON signal of the gate line of the main stage, Vd2 is a gradation voltage applied to the data line of the front end in synchronization with the ON signal of the gate line of the front stage, and Vd3 is a front end It is a gray voltage applied to the data line of the main stage in synchronization with the ON signal of the gate line of.

이러한 구조의 경우에도 Vdce가 Vp 보다 커지므로 프린지 필드가 향상되고, 응답 속도가 향상된다.Vdce even for these structures Since V is larger than Vp, the fringe field is improved and the response speed is improved.

도 11은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다. 즉, 도 10의 회로를 구현하는 구체적인 액정 표시 장치의 배치를 나타낸다.11 is a layout view of a liquid crystal display according to a sixth exemplary embodiment of the present invention. That is, the specific arrangement of the liquid crystal display device implementing the circuit of FIG. 10 is illustrated.

도 11에 도시된 본 발명의 제6 실시예에 따른 액정 표시 장치는 도 3a에 도시된 제1 실시예와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. In the liquid crystal display according to the sixth exemplary embodiment of the present invention illustrated in FIG. 11, the same reference numerals as the first exemplary embodiment illustrated in FIG. 3A refer to the same member having the same function.

절연 기판(110) 위에 게이트선(121)이 형성되어 있고, 게이트선(121)과 교차하도록 데이터선(171)이 형성되어 있다. 게이트선(121)과 데이터선(171)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 제1 게이트 전극(123a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)의 3단자를 가지는 제1 화소 전극용 박막 트랜지스터와 제2 게이트 전극(123b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)의 3단자를 가지는 방향 제어 전극용 박막 트랜지스터가 하나씩 형성되어 있고, 방향 제어 전극(178)과 화소 전극(190)이 각각 형성되어 있다. 그리고, 제3 게이트 전극(123c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)의 3단자를 가 지는 제2 화소 전극용 박막 트랜지스터도 형성되어 있다. 이 때, 제1 및 제2 화소 전극용 박막 트랜지스터는 화소 전극(190)을 스위칭하기 위한 것이고, 방향 제어 전극용 박막 트랜지스터는 방향 제어 전극(178)을 스위칭하기 위한 것이다. 제1 화소 전극용 박막 트랜지스터의 게이트 전극(123a), 소스 전극(173a) 및 드레인 전극(175a)은 각각 해당 화소단의 게이트선(121), 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극용 박막 트랜지스터의 게이트 전극(123b), 소스 전극(173b) 및 드레인 전극(175b)은 각각 전단의 게이트선(121), 해당 화소단의 유지 전극선(131) 및 방향 제어 전극(178)에 연결되어 있다. 제2 화소 전극용 박막 트랜지스터의 게이트 전극(123c), 소스 전극(173c) 및 드레인 전극(175c)은 각각 전단의 게이트선(121), 해당 화소단의 데이터선(171) 및 화소 전극(190)에 연결되어 있다. 방향 제어 전극(178)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 공통 전극(270)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(178)은 데이터선(171)을 형성하는 단계에서 형성한다. 이러한 방향 제어 전극(178)은 후술할 공통 절개부(271, 272, 273)에 대응하는 제어 화소 절개부(191, 194)와 중첩하도록 형성한다. The gate line 121 is formed on the insulating substrate 110, and the data line 171 is formed to intersect the gate line 121. The gate line 121 and the data line 171 are insulated from each other, and three terminals of the first gate electrode 123a, the first source electrode 173a, and the first drain electrode 175a are formed in the pixel region where the gate line 121 and the data line 171 cross each other. A thin film transistor for directional control electrodes having three terminals of a thin film transistor for a first pixel electrode and a second gate electrode 123b, a second source electrode 173b, and a second drain electrode 175b is formed, one direction The control electrode 178 and the pixel electrode 190 are formed, respectively. A thin film transistor for a second pixel electrode having three terminals of the third gate electrode 123c, the third source electrode 173c, and the third drain electrode 175c is also formed. In this case, the thin film transistors for the first and second pixel electrodes are for switching the pixel electrode 190, and the thin film transistors for the direction control electrode are for switching the direction control electrode 178. The gate electrode 123a, the source electrode 173a, and the drain electrode 175a of the thin film transistor for the first pixel electrode are connected to the gate line 121, the data line 171, and the pixel electrode 190 of the corresponding pixel terminal, respectively. It is. The gate electrode 123b, the source electrode 173b, and the drain electrode 175b of the thin film transistor for the direction control electrode are respectively the gate line 121 at the front end, the sustain electrode line 131 at the pixel end, and the direction control electrode 178. Is connected to. The gate electrode 123c, the source electrode 173c, and the drain electrode 175c of the thin film transistor for the second pixel electrode are respectively the gate line 121 of the front end, the data line 171 of the corresponding pixel terminal, and the pixel electrode 190. Is connected to. The direction control electrode 178 receives a direction control voltage for controlling pre-tilt of the liquid crystal molecules to form a direction control electric field between the direction control electrode and the common electrode 270. The direction control electrode 178 is formed in the step of forming the data line 171. The direction control electrode 178 is formed to overlap the control pixel cutouts 191 and 194 corresponding to the common cutouts 271, 272, and 273 to be described later.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

본 발명에 따른 액정 표시 장치는 방향 제어 전극을 공통 절개부에 대응하도록 형성함으로써 공통 절개부 영역의 프린지 필드가 강해지고, 따라서, 공통 절개 부의 폭을 줄일 수 있다는 장점이 있다. 따라서, 개구율이 향상되어 투과율이 향상된다.The liquid crystal display according to the present invention has an advantage in that the fringe field of the common cutout region is strengthened by forming the direction control electrode to correspond to the common cutout, thereby reducing the width of the common cutout. Therefore, the aperture ratio is improved and the transmittance is improved.

또한, 공통 절개부 영역의 프린지 필드가 강해지므로 응답 속도가 향상된다는 장점이 있다. In addition, since the fringe field of the common cutout region is stronger, the response speed is improved.

Claims

First insulating substrate,

A gate line formed on the first insulating substrate,

A pixel cut formed on the first insulating substrate and insulated from and intersecting with the gate line, and formed in each pixel region defined by the gate line and the data line crossing each other, and including a general pixel cutout and a control pixel cutout; Pixel electrode having negative,

A first thin film transistor connected to a direction control electrode formed in each of the pixel regions, the storage electrode line to be insulated from and cross the data line, and to be applied with a common potential, the gate line at the main stage, the data line at the main stage, and the pixel electrode. A first display panel including a second thin film transistor connected to the gate line, the storage electrode line, and the direction control electrode of a front end;

A second display panel facing the first display panel and formed on the second insulating substrate and including a common electrode having a common cutout;

A liquid crystal layer injected between the first display panel and the second display panel

Including;

The normal pixel cutout and the control pixel cutout are alternately arranged;

And the direction control electrode overlaps the control pixel cutout corresponding to the common cutout.

In claim 1,

The direction control electrode voltage is larger than the pixel electrode voltage by a predetermined value or more.

delete

First insulating substrate,

A gate line formed on the first insulating substrate, a data line formed on the first insulating substrate and insulated from and intersecting the gate line, and formed in each pixel region defined by the gate line and the data line crossing each other. A pixel electrode having a pixel cutout including a pixel cutout and a control pixel cutout;

Directional control electrodes formed for each of the pixel regions, the gate line at the main stage, the data line at the main stage, and the first thin film transistor connected to the pixel electrode, the gate line at the front end, the data line at the main stage, and the direction control. A first display panel including a second thin film transistor connected to an electrode;

Including;

The normal pixel cutout and the control pixel cutout are alternately arranged;

A first insulating substrate, a gate line formed on the first insulating substrate, a data line formed on the first insulating substrate and insulated from and intersecting the gate line, and a pixel region defined by the gate line and the data line crossing each other. A pixel electrode having a pixel cutout including a general pixel cutout and a control pixel cutout, a direction control electrode formed at each pixel region, the gate line at the main end, the data line at the main end, and the pixel electrode; A first display panel including a first thin film transistor, a second thin film transistor connected to the gate line at the front end, the data line at the front end, and the direction control electrode;

Including;

The normal pixel cutout and the control pixel cutout are alternately arranged;

A first insulating substrate, a gate line formed on the first insulating substrate, a data line formed on the first insulating substrate and insulated from and intersecting the gate line, and a pixel region defined by the gate line and the data line crossing each other. A pixel electrode having a pixel cutout including a general pixel cutout and a control pixel cutout, a direction control electrode formed in each pixel region, a sustain electrode line insulated from and intersecting with the data line, and having a common potential applied thereto; A first thin film transistor connected to the gate line, the data line at the main terminal, and the pixel electrode, a gate line at the front end, a second thin film transistor connected to the sustain electrode line, and the direction control electrode, and a gate line at the front end A third line connected to the data line and the pixel electrode of the main terminal; A first display panel including a thin film transistor;

Including;

The normal pixel cutout and the control pixel cutout are alternately arranged;

A first insulating substrate, a gate line formed on the first insulating substrate, a data line formed on the insulating substrate and insulated from and intersecting the gate line, and formed for each pixel region defined by the gate line and the data line crossing each other. A pixel electrode having a pixel cutout including a general pixel cutout and a control pixel cutout, a direction control electrode formed in each of the pixel regions, a sustain electrode line insulated from and intersecting the data line, and having a common potential applied thereto; A first thin film transistor connected to a gate line, the data line at the main stage and the pixel electrode, the gate line at the front end, the second thin film transistor connected to the data line at the front end and the direction control electrode, and the gate at the front end A line connected to the line, the storage electrode line, and the pixel electrode. A first display panel including three thin film transistors;

Including;

The normal pixel cutout and the control pixel cutout are alternately arranged;

delete

The method according to any one of claims 10 to 13,

And the general pixel cutout includes a horizontal cutout dividing the pixel electrode up and down and a diagonal cutout having a mirror image symmetry around the horizontal cutout.

The method according to any one of claims 10 to 13,

And the direction control electrode has mirror image symmetry with respect to the horizontal cutout of the pixel electrode.

The method according to any one of claims 10 to 13,

And the direction control electrode is made of the same material on the same layer as the data line.

The method according to any one of claims 10 to 13,

And the direction control electrode is formed of the same material on the same layer as the gate line.