KR101067280B1 - Fabrication of ?????? Nanowires Using ???? Seed Nanowires - Google Patents
Fabrication of ?????? Nanowires Using ???? Seed Nanowires Download PDFInfo
- Publication number
- KR101067280B1 KR101067280B1 KR1020090014614A KR20090014614A KR101067280B1 KR 101067280 B1 KR101067280 B1 KR 101067280B1 KR 1020090014614 A KR1020090014614 A KR 1020090014614A KR 20090014614 A KR20090014614 A KR 20090014614A KR 101067280 B1 KR101067280 B1 KR 101067280B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowires
- gesbte
- gst
- seed
- substrate
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910000618 GeSbTe Inorganic materials 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010931 gold Substances 0.000 claims abstract description 40
- 229910005900 GeTe Inorganic materials 0.000 claims abstract description 24
- 230000008859 change Effects 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 229910018321 SbTe Inorganic materials 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 5
- 239000007787 solid Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000002776 aggregation Effects 0.000 abstract description 10
- 238000005054 agglomeration Methods 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 229910017629 Sb2Te3 Inorganic materials 0.000 abstract 1
- 239000012071 phase Substances 0.000 description 9
- 239000003054 catalyst Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000004626 scanning electron microscopy Methods 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02653—Vapour-liquid-solid growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Abstract
본 발명은 기상-액상-고상(vapor-liquid-solid, VLS)법에 의한 GeSbTe 나노선의 제조 방법에 있어서 금(Au) 박막이 형성된 기판 상에 Sb2Te3(ST)를 공급하여 VLS 법에 의해 SbTe 씨앗 나노선(seed 나노선)을 성장시키는 단계; 및 상기 씨앗 나노선에 GeTe(GT)와 Sb2Te3(ST)를 동시에 공급하여 VLS 법에 의해 GeSbTe 나노선을 성장시키는 단계;를 포함하는 것을 특징으로 하는 GeSbTe 나노선의 제조 방법에 관한 것이다.The present invention provides a method for producing GeSbTe nanowires by vapor-liquid-solid (VLS) method, by supplying Sb 2 Te 3 (ST) on a substrate on which gold (Au) thin films are formed and Growing SbTe seed nanowires (seed nanowires) by; And growing GeSbTe nanowires by VLS method by simultaneously supplying GeTe (GT) and Sb 2 Te 3 (ST) to the seed nanowires.
본 발명에 의하면, Si 웨이퍼 기판 위에서 GST가 뭉치는 현상 없이 GST 나노선을 제조할 수 있을 뿐만 아니라, 제조되는 GST 나노선의 지름을 사용한 Au 금속 박막의 두께에 따라 균일하게 제어할 수 있다. 또한 본 발명에 의한 GST 나노선의 제조방법을 상변이 메모리 소자의 제조에 적용하면, 나노선 개개를 응용한 소자들의 특성을 균일하게 제어할 수 있다.According to the present invention, the GST nanowires can be manufactured without the phenomenon of GST agglomeration on the Si wafer substrate, and can be uniformly controlled according to the thickness of the Au metal thin film using the diameter of the manufactured GST nanowires. In addition, if the method of manufacturing the GST nanowires according to the present invention is applied to the fabrication of a phase change memory device, the characteristics of the devices to which the individual nanowires are applied can be uniformly controlled.
GeSbTe, GeTe, Sb2Te3, 상변화메모리, PRAM, 비휘발성 메모리, 나노선, VLS GeSbTe, GeTe, Sb2Te3, Phase Change Memory, PRAM, Nonvolatile Memory, Nanowire, VLS
Description
본 발명은 GeSbTe(GST) 나노선의 제조 방법에 관한 것으로, 기판에서 GST가 서로 뭉치지 않고 형성된 나노선의 크기 및 형상이 균일한 GST 나노선의 제조 방법에 관한 것이다.The present invention relates to a method for producing GeSbTe (GST) nanowires, and to a method for producing GST nanowires having uniform sizes and shapes of nanowires formed without agglomeration of GST on a substrate.
상변화메모리(phase change RAM: PRAM)는 전원이 차단되어도 내용이 지워지지 않는 비휘발성 메모리의 한종류로, 플래쉬 메모리의 비휘발성과 RAM의 빠른 속도의 장점을 모두 가지고 있는 차세대 메모리 반도체이다. 상변화메모리소자는 재료의 결정질과 비정질과의 큰 저항차이를 메모리의 개념으로 도입한 것이다.1) 상변화메모리의 재료는 결정과 비정질 상태에서 큰 저항 차이를 가져야 할 뿐만 아니라, 가역적인 상변화에 작은 전력을 소모하면서도 빠른 스위칭동작이 요구된다. 현재 PRAM에 쓰이는 대표적인 상변화 재료로는 칼코게나이드계 합금을 들 수 있으 며, 그중 GeSbTe (GST)가 대표적으로 연구개발되고 있다.2-4) GST 소재를 이용하여 보다 빠른 스위칭 특성을 갖고 전력 소모가 적은 PRAM을 제작하기 위해서는, GST 셀의 크기를 줄이는 것이 필수적이다. Phase change RAM (PRAM) is a type of nonvolatile memory whose contents are not erased even when the power is cut off. It is a next-generation memory semiconductor that has both the advantages of nonvolatile flash memory and fast RAM. The phase change memory device introduces a large resistance difference between crystalline and amorphous materials as a concept of memory. 1) The material of phase change memory should not only have a large resistance difference in crystal and amorphous state, but also require fast switching operation while consuming small power for reversible phase change. Representative phase change materials used in PRAM are chalcogenide-based alloys, and GeSbTe (GST) is being researched and developed. 2-4) It is essential to reduce the size of the GST cell in order to fabricate a PRAM with faster switching characteristics and lower power consumption using GST materials.
종래 기술에서 GST를 이용한 PRAM 소자는 사진 식각 공정(photolithography)에 의해 제조할 수 있다. 그러나 사진식각공정에 의하면 100nm 이하에서는 사진식각공정 중에 재료손상에 의해 set 저항값이 커지고 sensing 영역이 작아질 뿐만 아니라 읽는 속도 또한 느려지게 된다.5) 더욱이 30nm 미만의 크기는 현재 사진식각공정기술의 한계로 인식되고 있을 뿐만 아니라 공정비용 또한 크게 증가하는 문제점이 있다. In the prior art, a PRAM device using GST may be manufactured by photolithography. However, according to the photolithography process, the set resistance value is increased, the sensing area is decreased, and the reading speed is also slowed down by the damage of the material during the photolithography process. 5) Moreover, the size of less than 30nm is not only recognized as a limitation of the current photolithography process technology, but also has a problem in that the process cost is greatly increased.
이러한 top-down 방식의 문제점을 보완하기 위한 대안으로서 bottom-up 방식에 의한 GT나 GST 소자의 제조가 큰 관심을 끌고 있다.4,6,7) 이 중 나노선은 바텀업방식을 구현한 주요한 소재이며, bottom-up 방식에 의한 대표적인 GT나 GST 나노선 제조방법으로는 Au 등의 금속촉매를 사용한 기상-액상-고상(vapor-liquid-solid, VLS)법을 들 수 있다. 보다 구체적으로 GeTe(GT)와 Sb2Te3(ST) 분말을 증발시켜 동시에 Au 촉매가 있는 기판으로 공급함으로써 GST 나노선 성장을 유도한다.4) VLS법에 의하면, ~30-150nm 직경의 GT나 GST 나노선을 제조할 수 있으며, 결함이 매우 적기 때문에 reset 전류소모 및 데이터보존기간이 기존 사진식각공정에 의해 제조된 PRAM 소자에 비해 크게 향상된다고 보고되고 있다.4,6) 그러나 GT의 경우 Si 웨 이퍼 위에서는 증착이 안되지만, Au가 존재하는 경우 이를 매개로 하여 기판위에서 서로 뭉쳐 존재하는 특성이 있다. 이렇게 기판위에서 뭉쳐있는 GT의 일부는 나노선 성장에 기여하지만, 상당 부분은 그대로 기판에 존재하면서 GT와 ST를 동시에 공급하여 GST 나노선을 제조할 때 기판 위에서 GST가 서로 뭉치는 현상을 유도하게 된다.6,7) 또한 원하지 않는 나선형 형태의 나노선이 함께 성장되는 등의 문제점도 보고 되고 있다.4,6,7) 따라서, VLS법에 의한 GST 나노선의 제조방법을 PRAM 소자에 응용하기 위해서는 이와 같은 원하지 않는 부위에 GST가 서로 뭉치는 현상을 억제하여야 할 뿐만 아니라 나노선의 크기 및 형상을 균일하게 제어할 수 있는 방법을 개발하는 것이 필수적이다.As an alternative to supplement the problems of the top-down method, the manufacture of GT or GST devices by the bottom-up method has attracted great attention. 4,6,7) Among these, nanowire is the main material that implements the bottom-up method, and the typical GT or GST nanowire manufacturing method using the bottom-up method is a gas phase-liquid-solid phase using a metal catalyst such as Au. vapor-liquid-solid (VLS) method. More specifically, GeTe (GT) and Sb 2 Te 3 (ST) powders are evaporated and simultaneously supplied to a substrate with Au catalyst to induce GST nanowire growth. 4) According to the VLS method, GT or GST nanowires with a diameter of ˜30-150 nm can be manufactured, and since there are very few defects, the reset current consumption and data retention period are much larger than those of the PRAM device manufactured by the conventional photolithography process. It is reported to improve. 4,6) However, in case of GT, it cannot be deposited on Si wafer, but when Au exists, it has a characteristic of being agglomerated on the substrate. Part of the GT that is aggregated on the substrate contributes to the growth of the nanowires, but a significant portion of the GT is present in the substrate, and when the GST nanowires are manufactured by supplying GT and ST at the same time, the GST aggregates on the substrate. . 6,7) Problems such as the growth of unwanted spiral nanowires have also been reported. 4,6,7) Therefore, in order to apply the method of manufacturing GST nanowires by the VLS method to a PRAM device, the GSTs should not only be prevented from agglomerating at such unwanted sites, but the size and shape of the nanowires should be uniform. Developing a controllable method is essential.
종래 기술의 문제점을 해소하기 위한 본 발명은 기판 위에서 GST가 서로 뭉치는 현상 없이 GST 나노선을 성장시킬 수 있는 방법을 제공하는 것을 목적으로 한다. The present invention for solving the problems of the prior art aims to provide a method for growing the GST nanowires without the phenomenon of GST agglomeration on the substrate.
본 발명은 또한 GST 나노선의 성장 방향과 크기 및 형상을 보다 균일하게 제어할 수 있는 GST 나노선의 제조방법을 제공하는 것을 또 다른 목적으로 한다.Another object of the present invention is to provide a method for producing GST nanowires which can more uniformly control the growth direction, size and shape of the GST nanowires.
전술한 과제를 해결하기 위한 본 발명은, 기상-액상-고상(vapor-liquid-solid, VLS)법에 의한 GeSbTe 나노선의 제조 방법에 있어서 금(Au) 박막이 형성된 기판 상에 Sb2Te3(ST)를 공급하여 VLS 법에 의해 SbTe 씨앗 나노선(seed 나노선)을 성장시키는 단계; 및 상기 씨앗 나노선에 GeTe(GT)와 Sb2Te3(ST)를 동시에 공급하여 VLS 법에 의해 GeSbTe 나노선을 성장시키는 단계;를 포함하는 것을 특징으로 하는 GeSbTe 나노선의 제조 방법에 관한 것이다.The present invention for solving the above problems, Sb 2 Te 3 (Su 2 Te 3 (Su 2 Te 3 ) on the substrate on which the gold (Au) thin film is formed in the GeSbTe nanowire manufacturing method by vapor-liquid-solid (VLS) method Supplying ST) to grow SbTe seed nanowires (seed nanowires) by VLS method; And growing GeSbTe nanowires by VLS method by simultaneously supplying GeTe (GT) and Sb 2 Te 3 (ST) to the seed nanowires.
본 발명의 방법에 의해 ST를 먼저 공급하여 ST 나노선을 성장시키면 촉매금속인 금(Au) ball이 ST 나노선 위에 존재하게 되다. Au 촉매를 매개로 한 VLS법에 의하여 ST는 GT와 달리 서로 뭉치는 현상 없이 비정질 기판 위에서 수직방향으로 성장하는 나노선으로 성장될 수 있다. 이후 상기 ST 나노선을 씨앗 나노선으로 사용하여 ST와 GT를 동시에 공급하여 GST 나노선을 성장시키면, 공급되는 GT는 기판 위에 Au 매개체가 없으므로 기판 위에서 뭉치지 않고 GST 나노선의 성장에만 기여하게 된다.When the ST nanowire is grown by supplying ST first by the method of the present invention, a gold (Au) ball, which is a catalytic metal, is present on the ST nanowire. Unlike the GT, the ST can be grown as a nanowire growing vertically on an amorphous substrate without agglomeration. Thereafter, when the ST nanowires are used as seed nanowires to grow GST nanowires by simultaneously supplying ST and GT, the supplied GTs do not have Au mediators on the substrate, thereby contributing to the growth of the GST nanowires without aggregation.
상기 기판은 실리콘 웨이퍼 또는 비정질 유리 기판일 수 있다. 또한 상기 기판 상에는 전극, 도전막, 도전막 패턴, 절연막 또는 절연막 패턴이 형성되어 있을 수 있다. The substrate may be a silicon wafer or an amorphous glass substrate. In addition, an electrode, a conductive film, a conductive film pattern, an insulating film, or an insulating film pattern may be formed on the substrate.
기판 상에 증착된 Au 촉매의 두께는 추후 나노선 성장온도에서 형성될 Au ball의 크기를 결정하고, 이어 Au ball의 크기에 따라 성장되는 GST 나노선의 직경이 결정되게 된다. GST 나노선의 성장에 적절한 Au 박막의 두께를 결정하기 위하여 ST 나노선을 성장시킨 후 그 표면 형상을 주사전자현미경(SEM)으로 관측한 결과, 3nm Au가 증착된 경우 ~20-30nm 직경의 ST 및 GST 나노선이 형성되었지만 균일성이 떨어졌고, 10nm 이상의 Au가 증착된 기판의 경우에는 기판에 형성되는 Au 볼의 평균 지름이 100nm 이상이 되어 ST 및 GST 나노선 성장에 적합하지 못하였다. 따라서 상기 Au 박막은 3nm보다 두껍고 10nm보다 얇은 것이 바람직하다.The thickness of the Au catalyst deposited on the substrate determines the size of Au balls to be formed at a later nanowire growth temperature, and the diameter of the grown GST nanowires is determined according to the size of the Au balls. In order to determine the thickness of the Au thin film suitable for the growth of the GST nanowires, the surface shape was observed by scanning electron microscopy (SEM) after growing the ST nanowires. Although GST nanowires were formed, they were inferior in uniformity, and in the case of Au deposited 10 nm or more, the average diameter of Au balls formed on the substrate was 100 nm or more, which was not suitable for the growth of ST and GST nanowires. Therefore, the Au thin film is preferably thicker than 3nm and thinner than 10nm.
상기 방법에 의해 생성되는 ST 씨앗 나노선의 길이는 0.05-0.2μm인 것이 바람직하다. ST 씨앗 나노선의 길이가 너무 짧으면 Au 촉매가 기판에 너무 가까이 위치하므로 추후 GST 나노선의 성장과정에서 기판상에 GST가 뭉치는 현상이 발생할 수 있다. ST 씨앗 나노선은 GST 나노선의 성장 시 Au 촉매를 매개로 뭉치는 것을 방지하고자 하는 것이고, 씨앗 나노선에서 Au 촉매 ball의 지름이 통상 100nm, 즉 0.1μm 이하이므로 씨앗 나노선의 길이는 0.2μm이면 충분하다.The length of the ST seed nanowires produced by the method is preferably 0.05-0.2 μm. If the length of the ST seed nanowires is too short, the Au catalyst is located too close to the substrate, which may cause GST aggregation on the substrate during the growth of the GST nanowires. The ST seed nanowires are intended to prevent agglomeration of Au catalysts through the growth of GST nanowires, and the diameter of the Au catalyst balls in the seed nanowires is usually 100 nm, that is, 0.1 μm or less, so that the length of the seed nanowires is 0.2 μm. Do.
상기 SbTe 씨앗 나노선과 GeSbTe 나노선은 하기 실시예와 같은 구조의 전기 튜브로를 사용하여 in-situ 공정으로 제조될 수 있다. 즉, 각각 온도를 독립적으로 제어할 수 있는 최소 3개의 heating 구역(zone)을 갖는 전기 튜브로에 Au 박막층이 형성된 기판, ST 소스 및 GT 소스를 차례로 장입하고 씨앗 나노선의 제조시에는 ST 소스를 휘발시키기 위하여 ST 구역과, 기판에 나노선을 성장시키기 위하여 기판 구역만을 가열하여 씨앗 나노선을 제조하고, 그 후 세구역을 모두 가열하면서 GST 나노선을 성장시키는 것에 의해 GST 나노선을 제조할 수 있다. 그러나, ST 씨앗 나노선과 GST 나노선을 단계적으로 제조하여도 무방하다.The SbTe seed nanowires and GeSbTe nanowires may be prepared by an in-situ process using an electric tube furnace having a structure as in the following example. That is, the substrate, the ST source and the GT source, each of which is formed with the Au thin film layer, are sequentially loaded into an electric tube path having at least three heating zones, each of which can independently control the temperature, and volatilize the ST source when manufacturing the seed nanowires. GST nanowires can be prepared by heating the ST zone and only the substrate zone to grow the nanowires on the substrate, and then growing the GST nanowires by heating all three zones. . However, ST seed nanowires and GST nanowires may be prepared in stages.
VLS법에 의한 상기 ST 및 GST 나노선 성장온도는 ST와 Au와의 공정점 온도(454℃)보다 10-30℃ 높은 465-485℃ 정도가 가장 바람직하였다. VLS법에 의한 나노선 성장온도는 액상을 형성하기 위해 공정점 온도 보다 높아야 한다. 그러나 너무 높은 경우 나노선 성장에 필요한 과포화가 작아지기 때문에 나노선 성장이 억제된다. The growth temperature of the ST and GST nanowires by VLS method was most preferably about 465-485 ° C., which is 10-30 ° C. higher than the process point temperature (454 ° C.) between ST and Au. Nanowire growth temperature by VLS method must be higher than the process point temperature to form a liquid phase. However, if too high, supersaturation required for nanowire growth is reduced, and nanowire growth is suppressed.
상기 나노선의 제조 시, 기상-액상-고상 반응에 의한 GST 나노선의 제조방법에서 이미 널리 알려진 것과 같이 ST 소스 및 GT 소스의 가열 온도를 조절하는 것에 의해 다양한 조성의 GST 나노선을 제조할 수 있음은 당연하다. In the production of the nanowires, GST nanowires of various compositions can be prepared by controlling the heating temperature of the ST source and the GT source, as is well known in the method for producing the GST nanowires by gas phase-liquid-solid phase reaction. Of course.
또한, 상기 SbTe 씨앗 나노선 및 GeSbTe 나노선은 성장되는 나노선의 산화를 억제하기 위하여 0.5~10torr 범위의 압력하에서 아르곤(Ar)에 수소(H2)가 3-10%(v/v) 혼합된 가스를 공급하며 제조하는 것이 바람직하다. 압력이 0.5 torr 미만으로 너무 낮은 경우 GST 나노선 성장을 위한 원료 공급량이 작아지면서 액상에서의 과포화가 작아져 나노선 성장이 억제될 수 있다. 반면에 압력이 10 torr 이상인 경우 원료공급이 과잉되어 GST가 기판 위에서 뭉치는 경향이 커지게 된다. 아르곤과 수소의 혼합 가스에서 수소 비율이 너무 낮으면 환원성이 떨어져 튜브로에 잔존 산소에 의한 원료 및 나노선의 산화가 발생할 수 있다. 수소 가스의 폭발성으로 인한 안정성을 고려하면 수소의 혼합 비율은 10% 미만인 것이 바람직하다.In addition, the SbTe seed nanowires and GeSbTe nanowires are mixed with hydrogen (H 2 ) in argon (Ar) 3-10% (v / v) at a pressure ranging from 0.5 to 10 torr to suppress oxidation of the grown nanowires. It is preferred to make the gas supply. If the pressure is too low, less than 0.5 torr, the raw material supply amount for the GST nanowire growth is small, the supersaturation in the liquid phase can be reduced, and nanowire growth can be suppressed. On the other hand, if the pressure is more than 10 torr, the raw material supply is excessive and the GST tends to aggregate on the substrate. If the ratio of hydrogen in the mixed gas of argon and hydrogen is too low, the reduction may be reduced and oxidation of the raw material and the nanowires by oxygen remaining in the tube furnace may occur. In consideration of stability due to explosiveness of hydrogen gas, the mixing ratio of hydrogen is preferably less than 10%.
또한 본 발명은 상기 방법에 의해 제조된 GeSbTe 나노선이 적용된 상변화 메모리 소자에 관한 것이다. 상변화 메모리 소자는 상기 제조된 나노선을 기판으로부터 분리하여 별도의 기판 위에 수평 배열하고 금속 패터닝을 통해 source, drain 및 gate 전극을 형성하여 전계효과 트랜지스터 형태로 제작할 수 있다. 또는 이미 상용화된 상변화 메모리소자 구조의 트랜치 구조에 직접 상기 GST 나노선을 수직 방향으로 성장시켜 소자에 응용할 수 있다. GST 나노선이 적용된 상변화 메모리 소자의 구체적인 구조나 제조 방법은 종래 기술의 영역에 해당하므로 구체적인 기재는 생략한다. The present invention also relates to a phase change memory device to which a GeSbTe nanowire manufactured by the above method is applied. The phase change memory device may be manufactured in the form of a field effect transistor by separating the prepared nanowires from a substrate and horizontally arranging them on a separate substrate and forming source, drain, and gate electrodes through metal patterning. Alternatively, the GST nanowires may be directly grown in a trench of a commercially available phase change memory device structure and applied to the device. Since the specific structure or manufacturing method of the phase change memory device to which the GST nanowires are applied is within the scope of the prior art, a detailed description thereof is omitted.
본 발명에 의하면, Si 웨이퍼 기판 위에서 GST가 뭉치는 현상 없이 GST 나노선을 제조할 수 있을 뿐만 아니라, 제조되는 GST 나노선의 지름을 사용한 Au 금속 박막의 두께에 따라 균일하게 제어할 수 있다. GST 나노선 성장방향 또한 씨앗 나노선으로 사용된 ST 나노선과 같이 수직방향으로 제어할 수 있다.According to the present invention, the GST nanowires can be manufactured without the phenomenon of GST agglomeration on the Si wafer substrate, and can be uniformly controlled according to the thickness of the Au metal thin film using the diameter of the manufactured GST nanowires. The growth direction of the GST nanowires can also be controlled in the vertical direction as the ST nanowires used as seed nanowires.
본 발명에 의한 GST 나노선의 제조방법을 상변이 메모리 소자의 제조에 적용하면, 나노선 개개를 응용한 소자들의 특성이 균일하게 제어될 수 있을 뿐만 아니 라, 도전막 등이 패터닝된 기판 위에서 GST가 뭉치는 현상 없이 원하는 부분에 GST 나노선을 상장시킬 수 있는 장점이 있다. When the method of manufacturing the GST nanowires according to the present invention is applied to the fabrication of a phase change memory device, the characteristics of the devices to which the individual nanowires are applied can be uniformly controlled, and the GST is formed on the substrate on which the conductive film is patterned. There is an advantage that the GST nanowires can be listed on the desired part without aggregation.
이하 첨부된 도면과 실시 예를 참조하여 본 발명을 보다 상세히 설명한다. 그러나 이러한 도면과 실시 예는 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 또한 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings and embodiments. However, these drawings and embodiments are only examples for easily explaining the contents and scope of the technical idea of the present invention, and thus the technical scope of the present invention is not limited or changed. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the technical idea of the present invention based on these examples.
실시예Example
하기 실시예의 ST 또는 GST 나노선은 도 1에 보인 것과 같이 3개의 heating 구역을 갖는 전기 튜브로를 사용하여 제조하였다. 3개의 heating 구역(zone)은 각각 온도를 독립적으로 제어할 수 있다. 구역 1에는 Au가 코팅된 Si 기판을 놓았으며, 구역 2와 3에는 각각 Sb2Te3(Kojundo사, 99.99%)와 GeTe 분말원료(Kojundo사, 99.99%)를 위치시켰다. The ST or GST nanowires of the following examples were prepared using an electric tube furnace having three heating zones as shown in FIG. 1. Three heating zones can each independently control the temperature. In
하기 실시예에서는 3개의 heating 구역을 갖는 전기 튜브로를 사용하여 GST 나노선을 in-situ로 제조하였으나, 이에 한정되는 것은 아니며 단계적으로 먼저 ST 소스만을 넣고 Au를 촉매로 ST 나노선을 제조한 후, 종래 기술의 VSL 방법에 의해 GST와 ST 소스를 동시에 공급하여 상기 ST 나노선을 씨앗 나노선으로 하여 GST 나노선을 제조하여도 무방하다.In the following example, the GST nanowires were manufactured in-situ using an electric tube furnace having three heating zones. In addition, the GST nanowires may be manufactured by simultaneously supplying the GST and the ST source by the VSL method of the prior art, using the ST nanowires as seed nanowires.
실시예 1 : Au 두께에 따른 ST 나노선의 구조 확인Example 1 Check the Structure of ST Nanowires According to Au Thickness
먼저 GST 나노선 제조에 적합한 Au 촉매의 조건을 선정하기 위하여 3nm, 7nm 및 10nm 두께의 Au가 증착된 Si(100) 기판을 각각 사용하여 ST 나노선을 제조하였다. 보다 구체적인 ST 나노선의 제조방법은 다음과 같다.First, ST nanowires were prepared using Si (100) substrates on which Au was deposited in 3 nm, 7 nm, and 10 nm thicknesses, respectively, in order to select suitable Au catalyst conditions for preparing GST nanowires. More specific method for producing ST nanowires is as follows.
도 1에 도시된 구조의 전기 튜브로의 각각의 heating 구역에 Au가 증착된 Si 기판 및 ST, GT 원료를 장입하였다. 진공펌프를 사용하여 전기 튜브로 내부를 진공 상태로 유지하였다. 전기 튜브로의 구역 1과 구역 2의 온도를 각각 ST 나노선 성장온도(480℃)와 ST 휘발온도인 500℃까지 상승시켰다. 각 구역의 온도가 목표 온도에 도달하면 1 torr의 압력을 유지하면서 150 SCCM의 유속으로 Ar+H2(10%) 혼합가스를 유입시키며 10분 또는 60분간의 ST 나노선을 형성시켰다. In each heating zone to the electric tube of the structure shown in FIG. 1, a Si substrate on which Au was deposited and ST and GT raw materials were charged. A vacuum pump was used to keep the interior vacuum with an electric tube. The temperatures in
상기 방법에 의해 제조된 ST 나노선에 대해 주사전자현미경(SEM)을 사용하여 표면 형상을 조사하고 그 결과를 도 2에 도시하였다. 도 2(a), (b), (c)는 각각 Au가 3, 7, 10nm로 증착된 기판에서 10분간 성장시킨 ST 나노선의 SEM 사진이다. 도 2에서 보는 것과 같이 일반적인 VLS 성장법에 의한 ST 나노선처럼 촉매제로 사용된 Au ball이 ST 나노선 위에 위치하고 있음을 알 수 있다. Au가 3nm 두께로 증 착된 기판에서는 가장 작은 ~10-20nm 두께의 ST 나노선이 성장된 반면에 부분적으로 나노선들이 서로 뭉쳐서 존재하는 현상을 관찰할 수 있었다. 10nm 두께의 Au 기판에서는 Au ball의 크기가 100-150nm 정도로 커서 ST 나노선이 효과적으로 성장하지 못하였다. 반면에 7nm 두께의 Au 기판에서는 ~50nm 두께의 ST 나노선이 가장 균일하게 형성된 것을 확인할 수 있었다. 도 2(d)는 나노선이 균일하게 성장된 7nm 두께의 Au 기판에서 나노선 성장 시간을 60분으로 늘려 성장시킨 결과로서 ST 나노선이 균일하게 수직방향으로 성장되었음을 보여주고 있다. ST nanowires prepared by the above method were examined using a scanning electron microscope (SEM) to investigate the surface shape, and the results are shown in FIG. 2. 2 (a), 2 (b) and 2 (c) are SEM images of ST nanowires grown on a substrate on which Au is deposited at 3, 7, and 10 nm for 10 minutes, respectively. As shown in Figure 2 it can be seen that the Au ball used as a catalyst is located on the ST nanowires as ST nanowires by the general VLS growth method. The smallest ~ 10-20nm-thick ST nanowires were grown on 3 nm-thick Au substrates, while the nanowires were partially agglomerated. In the Au substrate having a thickness of 10 nm, the size of the Au ball was about 100-150 nm, so that the ST nanowires did not grow effectively. On the other hand, in the Au substrate having a thickness of 7nm, it was confirmed that the ST nanowires having the thickness of ~ 50nm were most uniformly formed. 2 (d) shows that the ST nanowires were uniformly grown in the vertical direction as a result of increasing the nanowire growth time to 60 minutes on a 7 nm thick Au substrate where the nanowires were uniformly grown.
실시예 2 : 씨앗 ST 나노선을 이용한 GST 나노선 제조Example 2 Preparation of GST Nanowires Using Seed ST Nanowires
실시예 1에서 제조된 ST 나노선을 씨앗 나노선으로 하여 GST 나노선을 제조하였다. GST nanowires were prepared using ST nanowires prepared in Example 1 as seed nanowires.
보다 구체적으로 실시예 1의 조건 및 방법에 따라 7nm 두께의 Au가 증착된 Si(100) 기판에서 10분간 ST 나노선을 성장시켰다. 10분 후 Ar+H2(10%) 혼합가스의 공급을 중단하고, 구역1과 2의 온도를 각각 480℃와 500℃로 유지하면서 GT 원료가 위치한 구역 3의 온도를 GT 휘발온도 500-550℃로 올렸다. 원하는 성장 및 휘발온도에 도달하면 1torr의 압력을 유지하면서 150 SCCM의 유속으로 Ar+H2(10%) 혼합가스를 다시 유입시키고 20분 또는 3시간 동안 GST 나노선을 성장시켰다. More specifically, the ST nanowires were grown for 10 minutes on a Si (100) substrate on which Au was deposited with a thickness of 7 nm according to the conditions and method of Example 1. After 10 minutes, the supply of Ar + H 2 (10%) gas was stopped, and the temperature of the
상기 방법에 따라 제조된 GST 나노선의 표면 형상을 주사전자현미경(SEM)을 사용하여 조사하고 그 결과를 도 3에 도시하였다. 도 3(a)는 GT 휘발온도를 520℃으로 하여 20분간 성장시킨 GST 나노선의 표면 형상을 보여주는 SEM 사진으로 기판 위에서 GST가 전혀 뭉치지 않고 나노선이 성장되어 있음을 볼 수 있다. 도 3(b)는 GT 휘발온도를 530℃으로 하여 3시간 동안 성장시킨 GST 나노선의 SEM 사진으로 성장시간이 늘어남에 따라 GST 나노선의 길이가 길어졌으며, 역시 기판 위에서는 GST가 뭉치는 현상은 관찰할 수 없었다. The surface shape of the GST nanowires prepared according to the above method was investigated using a scanning electron microscope (SEM) and the results are shown in FIG. 3. Figure 3 (a) is a SEM photograph showing the surface shape of the GST nanowires grown for 20 minutes at a GT volatilization temperature of 520 ℃ it can be seen that the nanowires are grown without GST aggregated on the substrate at all. Figure 3 (b) is a SEM image of GST nanowires grown for 3 hours at a GT volatilization temperature of 530 ℃ as the growth time increases the length of the GST nanowires, also observed the phenomenon of GST agglomeration on the substrate I could not.
<참고문헌><References>
1. R. Ovshinsky, Phys. Rev. Lett. 21, 1450 (1968).R. Ovshinsky, Phys. Rev. Lett. 21, 1450 (1968).
2. Lai, S. & Lowrey, T. IEDM Tech. Dig. 803 (2001).2. Lai, S. & Lowrey, T. IEDM Tech. Dig. 803 (2001).
3. M. H. R. Lankhorst, B. W. S. M. M. Ketelaars, & R. A. M. Wolters, Nature Mater. 4, 347 (2005).3. M. H. R. Lankhorst, B. W. S. M. M. Ketelaars, & R. A. M. Wolters, Nature Mater. 4, 347 (2005).
4. S. H. Lee, Y. Jung, and R. Agarwal, Nature Nanotechnol. 2, 626 (2007).4. S. H. Lee, Y. Jung, and R. Agarwal, Nature Nanotechnol. 2, 626 (2007).
5. H. Lee, Y. N. Hwang, S. Y. Lee, K. C. Ryoo, S. J. Ahn, H. C. Koa, C. W. leong, Y.-T. Kim, G. H. Koh, G. T. Jeong, H. S. Jeong, and K. Kim, Tech. Dig. VLSI Symp. 20 (2004).5.H. Lee, Y. N. Hwang, S. Y. Lee, K. C. Ryoo, S. J. Ahn, H. C. Koa, C. W. leong, Y.-T. Kim, G. H. Koh, G. T. Jeong, H. S. Jeong, and K. Kim, Tech. Dig. VLSI Symp. 20 (2004).
6. S. H. Lee, D. K. Ko, Y. Jung, and R. Agarwal, Appl. Phys, Lett. 89, 223116 (2006).6. S. H. Lee, D. K. Ko, Y. Jung, and R. Agarwal, Appl. Phys, Lett. 89, 223116 (2006).
7. S. Meister, H. Peng, K. Mcllwrath, K. Jarausch, X. F. Zhang, and Y. Cui, Nano Lett. 7, 1514 (2006).7. S. Meister, H. Peng, K. Mcllwrath, K. Jarausch, X. F. Zhang, and Y. Cui, Nano Lett. 7, 1514 (2006).
도 1은 본 발명에서 일실시예에서 ST 및 GST 나노선 제조에 사용된 전기 튜브로의 개략도.1 is a schematic diagram of an electric tube used to manufacture ST and GST nanowires in one embodiment in the present invention.
도 2는 본 발명의 일실시예에 의해 제조된 ST 나노선의 주사전자현미경 사진.Figure 2 is a scanning electron micrograph of the ST nanowires prepared by one embodiment of the present invention.
도 3은 본 발명에서 일실시예에 의해 제조된 GST 나노선의 주사전자현미경 사진.Figure 3 is a scanning electron micrograph of the GST nanowires prepared by one embodiment in the present invention.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090014614A KR101067280B1 (en) | 2009-02-23 | 2009-02-23 | Fabrication of ?????? Nanowires Using ???? Seed Nanowires |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090014614A KR101067280B1 (en) | 2009-02-23 | 2009-02-23 | Fabrication of ?????? Nanowires Using ???? Seed Nanowires |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100095680A KR20100095680A (en) | 2010-09-01 |
| KR101067280B1 true KR101067280B1 (en) | 2011-09-23 |
Family
ID=43003528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090014614A KR101067280B1 (en) | 2009-02-23 | 2009-02-23 | Fabrication of ?????? Nanowires Using ???? Seed Nanowires |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101067280B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103496675A (en) * | 2013-09-23 | 2014-01-08 | 国家纳米科学中心 | Tellurium nanowire array with field emission characteristic and preparation method as well as application thereof |
| KR101620981B1 (en) | 2014-11-11 | 2016-05-16 | 연세대학교 산학협력단 | Method for etching substrate |
| CN108015292B (en) * | 2017-11-30 | 2021-01-05 | 先导薄膜材料（广东）有限公司 | Preparation method of GeSbTe alloy powder |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070099332A1 (en) | 2005-07-07 | 2007-05-03 | Honeywell International Inc. | Chalcogenide PVD components and methods of formation |
| KR20070050107A (en) * | 2004-09-27 | 2007-05-14 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Electric device with nanowires comprising a phase change material |
-
2009
- 2009-02-23 KR KR1020090014614A patent/KR101067280B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070050107A (en) * | 2004-09-27 | 2007-05-14 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Electric device with nanowires comprising a phase change material |
| US20070099332A1 (en) | 2005-07-07 | 2007-05-03 | Honeywell International Inc. | Chalcogenide PVD components and methods of formation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100095680A (en) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hayden et al. | Semiconductor nanowire devices | |
| US7811883B2 (en) | Method of forming a nanowire based non-volatile floating-gate memory | |
| Hardtdegen et al. | Modern chemical synthesis methods towards low-dimensional phase change structures in the Ge–Sb–Te material system | |
| Yu et al. | Chalcogenide-nanowire-based phase change memory | |
| JP4662704B2 (en) | Method for forming uniform and controlled size semiconductor material nanostructures on dielectric material by CVD method | |
| KR101067280B1 (en) | Fabrication of ?????? Nanowires Using ???? Seed Nanowires | |
| JP4116790B2 (en) | Method for forming silicon-germanium film | |
| KR102220381B1 (en) | Manufacturing method for oxide semiconductor | |
| WO2022134211A1 (en) | Phase change memory based on nano-current channel | |
| CN112687359B (en) | Screening and matching method for insulating heat-insulating material and nanocrystalline metal material in nano current channel layer | |
| CN101299454B (en) | Method for preparing nano composite phase-changing material | |
| US20100163419A1 (en) | Method for fabricating multi-component nanowires | |
| Jung et al. | Chalcogenide phase-change memory nanotubes for lower writing current operation | |
| Sun et al. | Germanium antimonide phase-change nanowires for memory applications | |
| Imanishi et al. | Spontaneous room-temperature formation of broccoli-like Ag–GeTe nanostructures assisting filamentary resistive switching | |
| CN104810475B (en) | A kind of nanometer composite Ti O2‑Sb2Te phase transiting storing thin-film materials and preparation method thereof | |
| CN110335941B (en) | Phase change memory structure and forming method thereof | |
| KR100945251B1 (en) | Single crystal nano-structures manufacturing method capable of the synthesis of morphology controlled and device thereof | |
| CN103390590B (en) | Storage manufacturing method based on P-type ZnSe/ N-type Si core shell nanowire heterojunction | |
| CN105633279A (en) | Phase-change memory unit comprising partially defined phase-change material structures and fabrication method | |
| KR100946704B1 (en) | Fabrication method of GeTe nanowire using Vapor Liquid Solid method | |
| KR102450023B1 (en) | Chalcogenide nanowire memory device and manufacturing method thereof | |
| CN114959636B (en) | Two-dimensional transition metal sulfide and preparation method and application thereof | |
| Kodambaka et al. | Growth kinetics of Si and Ge nanowires | |
| Chiu et al. | Fabrication method of high-quality Ge nanocrystals on patterned Si substrates by local melting point control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140829 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150901 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160825 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190829 Year of fee payment: 9 |