KR101065393B1 - Electron emission device and electron emission display device using the same - Google Patents

Electron emission device and electron emission display device using the same Download PDF

Info

Publication number
KR101065393B1
KR101065393B1 KR1020050088074A KR20050088074A KR101065393B1 KR 101065393 B1 KR101065393 B1 KR 101065393B1 KR 1020050088074 A KR1020050088074 A KR 1020050088074A KR 20050088074 A KR20050088074 A KR 20050088074A KR 101065393 B1 KR101065393 B1 KR 101065393B1
Authority
KR
South Korea
Prior art keywords
electron emission
electrodes
opening
substrate
cathode electrodes
Prior art date
Application number
KR1020050088074A
Other languages
Korean (ko)
Other versions
KR20070033655A (en
Inventor
김시명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050088074A priority Critical patent/KR101065393B1/en
Publication of KR20070033655A publication Critical patent/KR20070033655A/en
Application granted granted Critical
Publication of KR101065393B1 publication Critical patent/KR101065393B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)

Abstract

본 발명은 전극들 사이에 발생하는 기생 캐패시턴스를 낮추어 신호 왜곡을 억제할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스는 기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들과 중첩되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함한다. 이때 각각의 게이트 전극은 캐소드 전극들과의 중첩 부위에서 개구부와 임의의 거리를 두고 이 개구부의 외측 일부를 둘러싸는 적어도 하나의 절개부를 형성하여 절개부 아래의 절연층 표면을 노출시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emission device capable of suppressing signal distortion by lowering parasitic capacitance generated between electrodes, and an electron emission display device using the same, wherein the electron emission device according to the present invention includes a substrate and a cathode formed on the substrate. Electrodes, electron emission portions electrically connected to the cathode electrodes, and gate electrodes forming overlapping positions of the cathode electrodes with an insulating layer interposed therebetween and openings for opening the electron emission portions. At this time, each gate electrode forms at least one cutout that surrounds an outer portion of the opening at an arbitrary distance from the overlapping portion with the cathode electrodes to expose the surface of the insulating layer under the cutout.

전자방출부, 캐소드전극, 게이트전극, 절연층, 캐패시터, 캐패시턴스 Electron emission part, cathode electrode, gate electrode, insulating layer, capacitor, capacitance

Description

전자 방출 디바이스와 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.1 is a partially exploded perspective view of an electron emission display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.2 is a partial cross-sectional view of an electron emission display device according to an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 전자 방출 디바이스의 부분 평면도이다.3 is a partial plan view of an electron emitting device according to an embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 전자 방출 디바이스에서 절개부의 첫번째 변형예를 나타낸 부분 평면도이다.4 is a partial plan view showing a first modification of the cutout in the electron emitting device according to the embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 전자 방출 디바이스에서 절개부의 두번째 변형예를 나타낸 부분 평면도이다.5 is a partial plan view showing a second modification of the cutout in the electron emitting device according to the embodiment of the present invention.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전극들의 중첩 부위에서 발생하는 기생 캐패시턴스를 줄이기 위하여 전극 형상을 개선한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emission device, and more particularly, to an electron emission device having an improved electrode shape in order to reduce parasitic capacitance occurring at overlapping portions of electrodes, and an electron emission display device using the same.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.In general, electron emission elements may be classified into a method using a hot cathode and a cold cathode according to the type of electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.Here, the electron-emitting device using the cold cathode is a field emitter array (FEA) type, a surface conduction emission type (SCE) type, a metal-insulation layer-metal Metal (MIM) type and Metal-Insulator-Semiconductor (MIS) type are known.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.Among them, the FEA type electron emission device includes an electron emission unit and driving electrodes for controlling electron emission of the electron emission unit, and includes one cathode electrode and one gate electrode. Electrons can be easily attracted by an electric field in a vacuum using a tip structure having a sharp tip, mainly made of molybdenum (Mo) or silicon (Si), or a carbon-based material such as carbon nanotubes. Use the principle of release.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.On the other hand, the electron emission elements are formed in an array on one substrate to form an electron emission device, and the electron emission device is combined with another substrate having a light emitting unit composed of a fluorescent layer and an anode electrode to emit electrons. A display device (electron emission display device) is constituted.

즉 통상의 전자 방출 디바이스는 전자 방출부와 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 이루게 된다.That is, the conventional electron emitting device includes a plurality of driving electrodes that function as scan electrodes and data electrodes in addition to the electron emitting part, thereby controlling the on / off and electron emission amount of electron emission for each pixel by the action of the electron emitting part and the driving electrodes. To control. The electron emission display device excites the fluorescent layer with electrons emitted from the electron emission unit to achieve a predetermined light emission or display function.

이와 같이 구성되는 전자 방출 디바이스에 있어서, 구동 전극들은 절연층을 사이에 두고 서로 중첩되는 영역을 가지며 위치할 수 있다.In the electron emitting device configured as described above, the drive electrodes may be positioned with regions overlapping each other with an insulating layer interposed therebetween.

가령 FEA형 전자 방출 디바이스에서 캐소드 전극들과 게이트 전극들은 제1 절연층을 사이에 두고 서로 교차하는 방향을 따라 스트라이프 패턴으로 형성되며, 전자빔 집속을 위해 집속 전극을 더욱 구비하는 경우 집속 전극은 제2 절연층을 사이에 두고 게이트 전극들 상부에 위치하는 것이 일반적이다.For example, in the FEA type electron emission device, the cathode electrodes and the gate electrodes are formed in a stripe pattern along a direction crossing each other with a first insulating layer interposed therebetween, and the focusing electrode may further include a second focusing electrode for electron beam focusing. It is generally located above the gate electrodes with an insulating layer interposed therebetween.

이때 제1 절연층과 제2 절연층은 대략 12 정도의 유전율을 가지며, 이러한 유전 특성에 의해 캐소드 전극들과 게이트 전극들이 중첩되는 부분과 게이트 전극들과 집속 전극이 중첩되는 부분에서 비교적 높은 캐패시턴스를 가지는 기생 캐패시터가 존재하게 된다.At this time, the first insulating layer and the second insulating layer have a dielectric constant of about 12, and due to this dielectric property, a relatively high capacitance is generated at the portion where the cathode electrodes and the gate electrodes overlap and the portion where the gate electrodes and the focus electrode overlap. The branch will have parasitic capacitors.

따라서 캐소드 전극들과 게이트 전극들 중 어느 한 전극들에 주사 구동 전압을 인가하고 다른 한 전극들에 데이터 구동 전압을 인가하여 화소별 전자 방출량을 제어하고자 할 때, 전술한 기생 캐패시터로 인해 구동 신호가 지연되는 등 신호 왜곡이 발생하게 된다.Therefore, when the scan driving voltage is applied to one of the cathode electrodes and the gate electrodes and the data driving voltage is applied to the other electrodes to control the electron emission amount for each pixel, the driving signal is generated due to the parasitic capacitor described above. Signal distortion occurs such as delay.

더욱이 전술한 구조에서 게이트 전극들은 기판의 두께 방향을 따라 캐소드 전극들 및 집속 전극 모두와 중첩되어 위치하므로 집속 전극을 구비하지 않은 전자 방출 디바이스와 비교할 때 집속 전극을 구비한 전자 방출 디바이스에서 캐패시턴 스 상승에 따른 신호 왜곡이 더욱 크게 발생하는 문제가 있다.Furthermore, in the above-described structure, the gate electrodes are positioned overlapping with both the cathode electrodes and the focusing electrodes along the thickness direction of the substrate, so that the capacitance in the electron emitting device with the focusing electrodes as compared with the electron emitting device without the focusing electrodes There is a problem in that signal distortion occurs more significantly as a result of the surge.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전극들 사이에 발생하는 기생 캐패시턴스를 낮추어 신호 왜곡을 억제하고 표시 품질을 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to provide an electron emission device and an electron emission display device using the same, which can suppress signal distortion and improve display quality by reducing parasitic capacitance generated between electrodes. To provide.

상기의 목적을 달성하기 위하여 본 발명은,According to an aspect of the present invention,

기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들과 중첩되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함하며, 각각의 게이트 전극이 캐소드 전극들과의 중첩 부위에서 개구부와 임의의 거리를 두고 이 개구부의 외측 일부를 둘러싸는 적어도 하나의 절개부를 형성하는 전자 방출 디바이스를 제공한다.A gate electrode forming a substrate, cathode electrodes formed on the substrate, electron emitters electrically connected to the cathode electrodes, and openings positioned overlying the cathode electrodes with an insulating layer interposed therebetween and opening the electron emitters; Wherein each gate electrode forms at least one incision that surrounds an outer portion of the opening at an arbitrary distance from the opening at the overlapping region with the cathode electrodes.

상기 절개부는 개구부를 둘러싸며 서로 이격되어 위치하는 복수개의 호(弧) 형상으로 이루어지거나, 단일의 호(弧) 형상으로 이루어질 수 있다.The cutout may be formed in a plurality of arc shapes that are spaced apart from each other and surround the opening, or may have a single arc shape.

상기 전자 방출 디바이스는 게이트 전극들 상부에서 추가 절연층을 사이에 두고 게이트 전극들과 중첩되어 위치하는 집속 전극을 더욱 포함할 수 있다.The electron emitting device may further include a focusing electrode positioned overlying the gate electrodes with an additional insulating layer over the gate electrodes.

또한, 상기의 목적을 달성하기 위하여 본 발명은,In addition, the present invention, in order to achieve the above object,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 절연층을 사 이에 두고 캐소드 전극들과 중첩되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 위치하는 애노드 전극을 포함하며, 각각의 게이트 전극이 캐소드 전극들과의 중첩 부위에서 개구부와 임의의 거리를 두고 이 개구부의 외측 일부를 둘러싸는 적어도 하나의 절개부를 형성하는 전자 방출 표시 디바이스를 제공한다.A first substrate and a second substrate disposed opposite to each other, cathode electrodes formed on the first substrate, electron emission portions electrically connected to the cathode electrodes, and overlapping the cathode electrodes with an insulating layer disposed therebetween. Gate electrodes forming openings for opening the electron emission portions, fluorescent layers formed on one surface of the second substrate, and anode electrodes positioned on one surface of the fluorescent layers, and each gate electrode includes the cathode electrodes; An electron emission display device is provided that forms at least one cutout at any distance from an overlapping portion of the opening to surround an outer portion of the opening.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 표시 디바이스 중 캐소드 전극들과 게이트 전극들의 부분 확대 평면도이다.1 and 2 are partially exploded perspective and partial cross-sectional views of an electron emission display device according to an exemplary embodiment of the present invention, and FIG. 3 is a partial enlarged view of cathode and gate electrodes of the electron emission display device shown in FIG. 1. Top view.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.Referring to the drawings, the electron emission display device includes a first substrate 10 and a second substrate 12 which are disposed to face each other in parallel at predetermined intervals. Sealing members (not shown) are disposed at the edges of the first substrate 10 and the second substrate 12 to bond the two substrates, and the internal space is evacuated with a vacuum of approximately 10 −6 torr to form the first substrate 10. ), The second substrate 12 and the sealing member constitute a vacuum container.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.On the opposite surface of the first substrate 10 to the second substrate 12, electron emission elements are arranged in an array to form the electron emission device 100 together with the first substrate 10, and the electron emission device ( 100 is combined with the second substrate 12 and the light emitting unit 110 provided on the second substrate 12 to form an electron emission display device.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.First, the cathode electrodes 14, which are first electrodes, are formed in a stripe pattern along one direction of the first substrate 10 on the first substrate 10, and cover the cathode electrodes 14. 10) The first insulating layer 16 is formed on the whole. Gate electrodes 18, which are second electrodes, are formed on the first insulating layer 16 in a stripe pattern along a direction orthogonal to the cathode electrodes 14.

본 실시예에서 캐소드 전극(14)과 게이트 전극(18)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(14) 위로 각 화소 영역마다 하나 또는 그 이상의 전자 방출부(20)가 형성되고, 제1 절연층(16)과 게이트 전극(18)에는 각 전자 방출부(20)에 대응하는 개구부(161, 181)가 형성되어 제1 기판(10) 상에 전자 방출부(20)가 노출되도록 한다.In the present exemplary embodiment, when the intersection region of the cathode electrode 14 and the gate electrode 18 is defined as a pixel region, one or more electron emission portions 20 are formed in each pixel region over the cathode electrode 14, and Openings 161 and 181 corresponding to the electron emission portions 20 are formed in the first insulating layer 16 and the gate electrode 18 to expose the electron emission portions 20 on the first substrate 10. .

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), C60, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 스퍼터링 또는 화학기상증착(CVD) 등을 적용할 수 있다.The electron emission unit 20 may be formed of materials that emit electrons when an electric field is applied in a vacuum, such as a carbon-based material or a nanometer (nm) size material. The electron emission unit 20 may include, for example, carbon nanotubes (CNT), graphite, graphite nanofibers, diamonds, diamond-like carbons (DLC), C 60 , silicon nanowires, and combinations thereof. Screen printing, direct growth, sputtering or chemical vapor deposition (CVD) can be applied.

그리고 게이트 전극(18)과 제1 절연층(16) 위로 제3 전극인 집속 전극(22)이 형성된다. 집속 전극(22) 하부에는 제2 절연층(24)이 위치하여 게이트 전극(18)과 집속 전극(22)을 절연시키며, 집속 전극(22)과 제2 절연층(24)에도 전자빔 통과를 위한 개구부(221, 241)가 마련된다. 이때 전자 방출부(20)에 대해 집속 전극(22)이 높게 위치할수록 전자빔 집속 효과가 높아지므로 제2 절연층(24) 두께를 제1 절연층(16) 두께보다 크게 형성하는 것이 바람직하다.The focusing electrode 22, which is a third electrode, is formed on the gate electrode 18 and the first insulating layer 16. A second insulating layer 24 is positioned below the focusing electrode 22 to insulate the gate electrode 18 and the focusing electrode 22, and also to pass the electron beam through the focusing electrode 22 and the second insulating layer 24. Openings 221 and 241 are provided. In this case, the higher the focusing electrode 22 is with respect to the electron emission part 20, the higher the electron beam focusing effect is. Therefore, the thickness of the second insulating layer 24 may be greater than the thickness of the first insulating layer 16.

전술한 구조에서 게이트 전극(18)은 제1 절연층(16) 및 제2 절연층(24)을 사이에 두고 캐소드 전극(14) 및 집속 전극(22)과 중첩되는 부위를 가진다. 본 실시예에서 게이트 전극(18)은 전극들간 중첩 부위에서 발생하는 기생 캐패시턴스를 낮출 수 있도록 중첩 부위에서 전극 물질이 차지하는 면적을 감소시킨 형상으로 이루어진다.In the above-described structure, the gate electrode 18 has a portion overlapping with the cathode electrode 14 and the focusing electrode 22 with the first insulating layer 16 and the second insulating layer 24 therebetween. In this embodiment, the gate electrode 18 has a shape in which the area occupied by the electrode material in the overlapping portion is reduced so as to lower the parasitic capacitance occurring at the overlapping portion between the electrodes.

보다 구체적으로, 게이트 전극(18)은 전자 방출부(20)를 개방시키는 개구부(181) 외측에서 이 개구부(181)와 임의의 거리를 두고 위치하는 한 쌍의 절개부(26)를 구비하여 절개부(26) 아래의 제1 절연층(16) 표면을 노출시킨다. 이 절개부(26)는 개구부(181) 형상에 대응하여 개구부(181)의 외측을 둘러싸는 반개의 고리 모양으로 이루어질 수 있고, 개구부(181)를 둘러싸는 게이트 전극(18) 부위가 고립되지 않도록 한 쌍의 절개부(26)가 서로 이격되어 위치한다.More specifically, the gate electrode 18 is provided with a pair of cutouts 26 positioned at an arbitrary distance from the opening 181 outside the opening 181 that opens the electron emission part 20. The surface of the first insulating layer 16 under the portion 26 is exposed. The cutout 26 may have a half annular shape surrounding the outer side of the opening 181 corresponding to the shape of the opening 181, so that the portion of the gate electrode 18 surrounding the opening 181 is not isolated. A pair of incisions 26 are spaced apart from each other.

즉 본 실시예에서 게이트 전극(18)은 상기한 절개부(26) 형상에 의해 개구부(181)를 둘러싸 전자빔 방출에 기여하는 에미션 기여부(182, 도 3 참고)를 형성하며, 이 에미션 기여부(182)는 한 쌍의 절개부(26) 사이에 위치하는 브릿지(183, 도 3 참고)에 의해 게이트 전극(18) 본체와 전기적으로 연결된다.In other words, in the present embodiment, the gate electrode 18 forms an emission contributing portion 182 (see FIG. 3) that surrounds the opening 181 by the shape of the cutout 26 and contributes to the electron beam emission. The contributing portion 182 is electrically connected to the main body of the gate electrode 18 by a bridge 183 (see FIG. 3) positioned between the pair of cutouts 26.

상기 절개부(26)는 도 1 내지 도 3에 도시한 바와 같이 개구부(181) 외측에서 개구부를 둘러싸는 한 쌍의 호(弧) 형상으로 이루어질 수 있으며, 다른 실시예 로서 도 4에 도시한 바와 같이 4개의 호 형상 절개부(26')가 개구부(181)를 둘러싸며 서로간 거리를 두고 형성될 수 있다. 또다른 실시예로서 도 5에 도시한 바와 같이 하나의 호 형상 절개부(26")가 하나의 브릿지(183)를 형성하며 개구부(181) 외측에 형성될 수 있다. 절개부의 형상은 도시한 예들에 한정되지 않고 다양하게 변형 가능하다.As shown in FIGS. 1 to 3, the cutout 26 may have a pair of arc shapes surrounding the opening outside the opening 181, and as another embodiment, as shown in FIG. 4. Likewise, four arc-shaped cutouts 26 ′ may be formed at a distance from each other surrounding the opening 181. As another embodiment, as shown in Fig. 5, one arc-shaped cutout 26 " may be formed outside the opening 181, forming one bridge 183. The shape of the cutout is shown in the examples shown. It is not limited to this and can be variously modified.

상기한 절개부(26)는 게이트 전극(18) 중 캐소드 전극(14) 및 집속 전극(22)과 중첩되는 부위에서 전극 물질이 차지하는 면적을 감소시켜 기생 캐패시턴스를 줄이는 역할을 한다.The cutout 26 reduces parasitic capacitance by reducing an area occupied by the electrode material in a portion overlapping with the cathode electrode 14 and the focusing electrode 22 of the gate electrode 18.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(28), 일례로 적색과 녹색 및 청색의 형광층들(28R, 28G, 28B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(28) 사이로 화면의 콘트라스트 향상을 위한 흑색층(30)이 형성된다. 그리고 형광층(28)과 흑색층(30) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(32)이 형성된다.Next, on one surface of the second substrate 12 opposite to the first substrate 10, the fluorescent layer 28, for example, the red, green, and blue fluorescent layers 28R, 28G, and 28B may be randomly selected from each other. It is formed at intervals, and a black layer 30 is formed between the fluorescent layers 28 to improve the contrast of the screen. An anode electrode 32 made of a metal film such as aluminum (Al) is formed on the fluorescent layer 28 and the black layer 30.

애노드 전극(32)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(28)을 고전위 상태로 유지시키며, 형광층(28)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.The anode electrode 32 receives the high voltage necessary for accelerating the electron beam from the outside to maintain the fluorescent layer 28 in a high potential state, and visible light emitted toward the first substrate 10 of the visible light emitted from the fluorescent layer 28. Is reflected toward the second substrate 12 to increase the brightness of the screen.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(28)과 흑색층(30)의 일면에 위치하며, 소정의 형상으로 패터닝되어 복수개로 형성 될 수 있다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 사용하는 구조도 가능하다.On the other hand, the anode electrode may be made of a transparent conductive film such as indium tin oxide (ITO) rather than a metal film. In this case, the anode electrode is positioned on one surface of the fluorescent layer 28 and the black layer 30 facing the second substrate 12, and may be formed in a plurality of patterns by patterning a predetermined shape. Moreover, the structure which uses simultaneously the above-mentioned transparent conductive film and a metal film as an anode electrode is also possible.

상기 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 다수의 스페이서들(34, 도 2 참고)이 배치된다. 스페이서들(34)은 형광층(28)을 침범하지 않도록 흑색층(30)에 대응하여 위치한다.A plurality of spacers 34 (see FIG. 2) are disposed between the first substrate 10 and the second substrate 12 to support the compressive force applied to the vacuum container and to keep the distance between the two substrates constant. The spacers 34 are positioned corresponding to the black layer 30 so as not to invade the fluorescent layer 28.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 집속 전극(22) 및 애노드 전극(32)에 소정의 전압을 공급하여 구동한다.The electron emission display device having the above-described configuration is driven by supplying a predetermined voltage to the cathode electrodes 14, the gate electrodes 18, the focusing electrodes 22, and the anode electrodes 32 from the outside.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(22)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(32)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.For example, any one of the cathode electrodes 14 and the gate electrodes 18 receives a scan driving voltage to serve as scan electrodes, and the other electrodes receive a data driving voltage to serve as data electrodes. In addition, the focusing electrode 22 receives a voltage required for electron beam focusing, for example, 0 V or a negative DC voltage of several to several tens of volts, and the anode electrode 32 requires a voltage for accelerating the electron beam, for example, several hundred to several thousand volts. DC voltage of is applied.

그러면 캐소드 전극(14)과 게이트 전극(18)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극 개구부(221)를 통과하면서 전자빔 다발의 중심부의 집속되며, 애노드 전극(32)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(28)에 충돌함으로써 이를 발광시킨다.As a result, an electric field is formed around the electron emission part 20 in the pixels in which the voltage difference between the cathode electrode 14 and the gate electrode 18 is greater than or equal to the threshold, and electrons are emitted therefrom. The emitted electrons are focused at the center of the electron beam bundle while passing through the focusing electrode opening 221, and are attracted by the high voltage applied to the anode electrode 32 to collide with the fluorescent layer 28 of the corresponding pixel to emit light.

전술한 구동 과정에 있어서 본 실시예의 전자 방출 표시 디바이스는 게이트 전극(18)에 형성된 절개부(26)에 의해 전극들간 중첩 부위에서 발생하는 기생 캐패시턴스를 줄임에 따라, 구동 신호 왜곡을 최소화하여 우수한 표시 품질을 구현할 수 있다.In the above-described driving process, the electron emission display device of the present embodiment reduces parasitic capacitance generated at overlapping portions between the electrodes by the cutouts 26 formed in the gate electrode 18, thereby minimizing driving signal distortion, thereby achieving excellent display. Quality can be achieved.

상기에서는 전계 방출 어레이(FEA)형 전자 방출 소자를 이용한 표시 디바이스에 대해 설명하였으나, 본 발명은 이러한 FEA형에 한정되지 않고 전극들간 중첩 부위를 가지는 다른 타입의 전자 방출 소자 및 이를 이용한 표시 디바이스에도 용이하게 적용 가능하다.In the above, the display device using the field emission array (FEA) type electron emission device has been described. However, the present invention is not limited to the FEA type, but is easy for other types of electron emission devices having overlapping regions between the electrodes and the display device using the same. Is applicable.

또한 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.In addition, while the preferred embodiment of the present invention has been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

이와 같이 본 발명에 의한 전자 방출 디바이스 및 이를 이용한 표시 디바이스는 게이트 전극에 형성된 절개부에 의해 전극들간 중첩 부위에서 발생하는 기생 캐패시턴스를 효과적으로 줄일 수 있으며, 그 결과 구동 신호 왜곡을 최소화하여 우수한 표시 품질을 구현할 수 있다.As described above, the electron emission device and the display device using the same can effectively reduce parasitic capacitance occurring at overlapping regions between the electrodes by the cutout formed in the gate electrode, and as a result, excellent display quality is minimized by minimizing driving signal distortion. Can be implemented.

Claims (8)

기판과;A substrate; 상기 기판 위에 형성되는 캐소드 전극들과;Cathode electrodes formed on the substrate; 상기 캐소드 전극들에 전기적으로 연결되는 전자 방출부들; 및Electron emission parts electrically connected to the cathode electrodes; And 절연층을 사이에 두고 상기 캐소드 전극들과 중첩되어 위치하고 상기 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함하며,Gate electrodes overlapping the cathode electrodes with an insulating layer interposed therebetween to form openings for opening the electron emission portions, 상기 각각의 게이트 전극이 상기 캐소드 전극들과의 중첩 부위에서 상기 개구부와 임의의 거리를 두고 이 개구부의 외측 일부를 둘러싸는 적어도 하나의 절개부를 형성하는 전자 방출 디바이스.And each gate electrode forms at least one cutout surrounding the outer portion of the opening at an arbitrary distance from the opening at an overlapping portion with the cathode electrodes. 제1항에 있어서,The method of claim 1, 상기 절개부가 상기 개구부를 둘러싸며 서로 이격되어 위치하는 복수개의 호(弧) 형상으로 이루어지는 전자 방출 디바이스.And said cutout portion comprises a plurality of arc-shaped shapes surrounding the opening and spaced apart from each other. 제1항에 있어서,The method of claim 1, 상기 절개부가 상기 개구부를 둘러싸는 단일의 호(弧) 형상으로 이루어지는 전자 방출 디바이스.An electron emission device, wherein the cutout has a single arc shape surrounding the opening. 제1항에 있어서,The method of claim 1, 상기 게이트 전극들 상부에서 추가 절연층을 사이에 두고 게이트 전극들과 중첩되어 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.And a focusing electrode positioned overlying said gate electrodes with an additional insulating layer therebetween over said gate electrodes. 제1항에 있어서,The method of claim 1, 상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C60 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.And the electron emitting unit comprises at least one material selected from the group consisting of carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, C 60 and silicon nanowires. 서로 대향 배치되는 제1 기판 및 제2 기판과;A first substrate and a second substrate disposed to face each other; 상기 제1 기판 위에 형성되는 캐소드 전극들과;Cathode electrodes formed on the first substrate; 상기 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과;Electron emission parts electrically connected to the cathode electrodes; 절연층을 사이에 두고 상기 캐소드 전극들과 중첩되어 위치하고 상기 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들과;Gate electrodes overlapping the cathode electrodes with an insulating layer interposed therebetween to form openings for opening the electron emission portions; 상기 제2 기판의 일면에 형성되는 형광층들; 및Fluorescent layers formed on one surface of the second substrate; And 상기 형광층들의 일면에 위치하는 애노드 전극을 포함하며,An anode located on one surface of the fluorescent layers, 상기 각각의 게이트 전극이 상기 캐소드 전극들과의 중첩 부위에서 상기 개구부와 임의의 거리를 두고 이 개구부의 외측 일부를 둘러싸는 적어도 하나의 절개부를 형성하는 전자 방출 표시 디바이스.And each gate electrode forms at least one cutout that surrounds an outer portion of the opening at an arbitrary distance from the opening at an overlapping portion with the cathode electrodes. 제6항에 있어서,The method of claim 6, 상기 절개부가 상기 개구부를 둘러싸며 서로 이격되어 위치하는 복수개의 호(弧) 형상으로 이루어지는 전자 방출 표시 디바이스.And a plurality of arc shapes in which the cutouts surround the openings and are spaced apart from each other. 제6항에 있어서,The method of claim 6, 상기 절개부가 상기 개구부를 둘러싸는 단일의 호(弧) 형상으로 이루어지는 전자 방출 표시 디바이스.An electron emission display device in which the cutout has a single arc shape surrounding the opening.
KR1020050088074A 2005-09-22 2005-09-22 Electron emission device and electron emission display device using the same KR101065393B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088074A KR101065393B1 (en) 2005-09-22 2005-09-22 Electron emission device and electron emission display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088074A KR101065393B1 (en) 2005-09-22 2005-09-22 Electron emission device and electron emission display device using the same

Publications (2)

Publication Number Publication Date
KR20070033655A KR20070033655A (en) 2007-03-27
KR101065393B1 true KR101065393B1 (en) 2011-09-16

Family

ID=45089569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088074A KR101065393B1 (en) 2005-09-22 2005-09-22 Electron emission device and electron emission display device using the same

Country Status (1)

Country Link
KR (1) KR101065393B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970071901A (en) * 1996-04-16 1997-11-07 가네꼬 히사시 Field emission electron guns that can minimize non-uniform effects of the ambient electrical potential state of the electron phase emitted from the emitter
KR980005145A (en) * 1996-06-24 1998-03-30 가네고 히사시 Field emission device
JP2001160355A (en) 1999-12-02 2001-06-12 Canon Inc Electron-emitting element and image display device
KR20050077957A (en) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 Field emission display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970071901A (en) * 1996-04-16 1997-11-07 가네꼬 히사시 Field emission electron guns that can minimize non-uniform effects of the ambient electrical potential state of the electron phase emitted from the emitter
KR980005145A (en) * 1996-06-24 1998-03-30 가네고 히사시 Field emission device
JP2001160355A (en) 1999-12-02 2001-06-12 Canon Inc Electron-emitting element and image display device
KR20050077957A (en) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 Field emission display device

Also Published As

Publication number Publication date
KR20070033655A (en) 2007-03-27

Similar Documents

Publication Publication Date Title
US7427831B2 (en) Electron emission device and electron emission display device
KR20060124332A (en) Electron emission device
KR101065393B1 (en) Electron emission device and electron emission display device using the same
US7541725B2 (en) Electron emission display including a cathode having resistance layer electrically connecting isolation electrodes having electron emission regions to a line electrode
KR20070047455A (en) Electron emission display device
KR20080088884A (en) Light emission device
JP4557954B2 (en) Electron emission device, electron emission display
KR101107132B1 (en) Electron emission device and electron emission display device using the same
KR20070056611A (en) Electron emission display device
KR20070083112A (en) Electron emission device and electron emission display device using the same
KR20070103900A (en) Electron emission display device
KR20070078905A (en) Electron emission display device
KR20070083119A (en) Electron emission display device
KR20060060483A (en) Electron emission device
KR20070046655A (en) Electron emission device and electron emission display device using the same
KR20070044580A (en) Spacers and electron emission display device with the same
KR20070046540A (en) Electron emission device and electron emission dispaly device using the same
KR20080011538A (en) Electron emission device and electron emission display device using the same
KR20070095051A (en) Electron emission device and electron emission display device using the same
KR20060060484A (en) Electron emission device
KR20070076643A (en) Electron emission display device
KR20070093536A (en) Electron emission device and electron emission display using the same
KR20070111615A (en) Electron emission device and electron emission display device using the same
KR20070083115A (en) Electron emission device and electron emission display device using the same
KR20070099842A (en) Electron emission device and electron emission display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee