KR101057658B1 - Silicon photomultiplier and its manufacturing method - Google Patents
Silicon photomultiplier and its manufacturing method Download PDFInfo
- Publication number
- KR101057658B1 KR101057658B1 KR1020080122019A KR20080122019A KR101057658B1 KR 101057658 B1 KR101057658 B1 KR 101057658B1 KR 1020080122019 A KR1020080122019 A KR 1020080122019A KR 20080122019 A KR20080122019 A KR 20080122019A KR 101057658 B1 KR101057658 B1 KR 101057658B1
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- substrate
- trench
- forming
- layer
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 35
- 239000010703 silicon Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000010292 electrical insulation Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 238000004132 cross linking Methods 0.000 abstract 1
- 238000009271 trench method Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 평판형 구조를 가지면서, 각 마이크로픽셀 간을 효과적으로 격리시켜 동작의 정확성 및 안정성을 높인 실리콘 포토멀티플라이어 및 그 제조방법에 관한 것으로서, 상기 실리콘 포토멀티플라이어는, 기판과, 상기 기판의 상부에 형성되어 입력광에 의한 전류의 생성 및 증폭이 이루어지는 활성층과, 상기 활성층 보다 더 깊게 형성되고, 전기적 절연 및 광반사 기능을 갖는 물질로 내부가 매립되어, 인접한 마이크로픽셀의 활성층 간의 누화(Cross talk)를 방지하는 트렌치와, 상기 활성층의 상부면에 각각 형성된 애노드 전극 및 캐소드 전극과, 상기 활성층의 애노드 전극 및 캐소드 전극이 형성되지 않은 나머지 상부면에 형성된 절연층을 포함하여 이루어진다.The present invention relates to a silicon photomultiplier and a method of manufacturing the same, which have a flat plate structure and effectively isolate each micropixel, thereby increasing the accuracy and stability of the operation. Cross-linking between the active layer formed on the active layer to generate and amplify the current by the input light, and formed deeper than the active layer and embedded in a material having an electrical insulation and light reflection function, the active layer of the adjacent micropixel and a trench for preventing talk, an anode electrode and a cathode electrode formed on the upper surface of the active layer, and an insulating layer formed on the remaining upper surface of the anode and cathode electrodes of the active layer.
실리콘 포토멀티플라이어(SIPM), 평판형, 트렌치 공법, 애벌런치 효과 Silicon Photomultiplier (SIPM), Flat Plate, Trench Method, Avalanche Effect
Description
본 발명은 평판형 구조를 가지며, 마이크로픽셀 간을 효과적으로 격리시켜 누화(Cross talk)를 줄여 위치 정보에 대한 정확성을 높인 실리콘 포토멀티플라이어 및 그 제조방법에 관한 것이다. BACKGROUND OF THE
SIPM(Silicon Photomultiplier)은 제한된 가이거 모드에서 동작하는 반도체 광센서로 광전증배관 정도의 신호증폭율로 단일광자의 검출에 이용될 수 있으면서도 크기가 작고 자기장의 영향을 받지 않는 등 장점이 많다. 이런 SIPM은 500개 이상의 마이크로픽셀로 이루어져 있으며, 한 마이크로픽셀은 약 20㎛ 정도의 크기를 갖는다. 각 마이크로픽셀은 독립적으로 광자를 검출하고 증폭한다. 각각의 마이크로픽셀에 광자가 들어가 전자와 홀 쌍이 생성되면, SIPM 내부의 전기장에 의하여 증폭이 일어나고 일정 크기의 신호를 생성하여 출력하는데, 이때의 SIPM의 출력 신호는 모든 마이크로픽셀의 신호가 합해진 신호이다.SIPM (Silicon Photomultiplier) is a semiconductor optical sensor that operates in a limited Geiger mode. It can be used for the detection of single photons with a signal amplification factor similar to that of photomultiplier, but it is small in size and not affected by magnetic field. This SIPM consists of more than 500 micropixels, and one micropixel is about 20 μm in size. Each micropixel independently detects and amplifies photons. When a photon enters each micropixel to generate an electron and hole pair, the amplification is caused by an electric field inside the SIPM, and a signal of a certain size is output. The output signal of the SIPM is the sum of all the micropixel signals. .
도 1은 기존에 사용되던 SIPM의 구조를 보인 단면도이다.1 is a cross-sectional view showing the structure of a conventional SIPM used.
도 1을 참조하면, 기존의 SIPM은, 기판(11)의 상부에 입력된 광에 의해 전류가 생성 및 증폭되는 활성층(12)이 형성되고, 상기 활성층(12)의 상부에, 전기적 접촉을 위한 애노드 전극(16)과, 상기 애노드 전극(16)과 접촉되지 않은 나머지 부분의 전기적 절연을 위한 절연층(15)이 형성되며, 기판(11)의 하부면에 캐소드 전극(17)이 형성되어 이루어진다.Referring to FIG. 1, in the conventional SIPM, an
상기에서, 기판(11)은 n형 실리콘 기판 혹은 p 형 실리콘 기판으로 이루어질 수 있는데, 보통 SIPM 소자에서 전자의 이동도가 홀의 이동도보다 크기 때문에 p 형 보다는 주로 n-형 실리콘 기판을 사용한다. In the above, the
그리고, 상기 활성층(12)은, Avalanche multiplication을 얻기 위한 것으로, Avalanche multiplication이 일어나는 매몰층(13)을 얻기 위하여 고 에너지 이온주입 공정을 통해 형성된다. In addition, the
상기 절연층(15)은, 실리콘 산화막으로 이루어진다.The
그리고, 상기 활성층(12)에는, SIPM 소자의 반송자를 만들어 내는 접합부(14)가 고농도의 이온주입 공정에 의해 형성되고, 상기 접합부(14)가 형성된 활성층(12)의 상부면에 애노드 전극(16)이 형성된다.In the
그리고, 기존의 SIPM 소자는 전극이 전면과 후면에 각각 형성되는데, 후면에 전극을 형성하기 위해서는, 옴 접촉(ohmic contact)을 위하여 기판(11)과 같은 타입의 불순물을 주입하는 이온 주입 공정을 기판(11) 후면에서 수행하여야만 한다.In the conventional SIPM device, electrodes are formed on the front and rear surfaces, and in order to form the electrodes on the rear surface, an ion implantation process of injecting impurities of the same type as the
이상에서 설명한 바와 같이, 기존의 SIPM 소자는, 전극이 양면에 각각 형성 되기 때문에, 웨이퍼 기판을 뒤집어서 후면에 전극을 형성하는 과정을 다시 수행하여야 하는 번거로움이 있으며, 더하여, 고농도의 이온주입 공정을 사용하여 매몰층을 생성하기 때문에, 이온 주입 과정에서 실리콘 격자의 손상을 보정하기가 쉽지 않았다. As described above, in the conventional SIPM device, since the electrodes are formed on both sides, the process of inverting the wafer substrate and forming the electrode on the back surface is cumbersome, and in addition, a high concentration ion implantation process is performed. Because of the use of the buried layer, the damage of the silicon lattice during the ion implantation process was not easy.
더하여, 기존의 SIPM은 수백개의 마이크로픽셀로 이루어지는 소자의 동작 특성 안정을 위해 인접한 마이크로픽셀간을 격리시켜야 하는데, 이에 대해 보다 효과적인 해결 방안을 제시하지 못하고 있다.In addition, the existing SIPM has to isolate the adjacent micropixels to stabilize the operation characteristics of the device consisting of hundreds of micropixels, which does not provide a more effective solution.
본 발명은 기존의 SIPM에서 나타나는 문제점을 해결하고자 제안된 것으로서, 평판형 구조로 구현되어 제조가 용이하면서, 각 마이크로픽셀 간을 효과적으로 격리시켜 동작의 정확성 및 안정성을 높인 실리콘 포토멀티플라이어 및 그 제조방법을 제공하고자 한다.The present invention is proposed to solve the problems appearing in the existing SIPM, a silicon photomultiplier and a method for manufacturing the same, which is implemented in a flat structure and is easy to manufacture, and effectively isolates each micropixel and improves the accuracy and stability of the operation. To provide.
또한, 본 발명은, 매몰층의 불순물 농도를 좁고 가파르게 형성하여 애벌런치 효과를 극대화시킬 수 있으면서, 격자 손상을 최소화하고 전기적 특성을 개선함으로써, 소자의 누설전류 등 동작특성 개선 및 안정화를 이룰 수 있는 실리콘 포토멀티플라이어 및 그 제조방법을 제공하고자 한다.In addition, the present invention can maximize the avalanche effect by forming a narrow and steep impurity concentration of the buried layer, while minimizing lattice damage and improving electrical characteristics, thereby improving and stabilizing operating characteristics such as leakage current of the device SUMMARY To provide a silicon photomultiplier and a method of manufacturing the same.
상기 과제를 해결하기 위한 수단으로서, 본 발명에 의한 실리콘 포토멀리플라이어는, 기판; 상기 기판의 상부에 형성되어 입력광에 의한 전류의 생성 및 증폭이 이루어지는 활성층; 상기 활성층 보다 더 깊게 형성되고, 전기적 절연 및 광반사 기능을 갖는 물질로 내부가 매립되어, 인접한 마이크로픽셀 간의 누화를 방지하는 트렌치; 상기 활성층의 상부면에 각각 형성된 애노드 전극 및 캐소드 전극; 및 상기 활성층의 애노드 전극 및 캐소드 전극이 형성되지 않은 나머지 상부면에 형성된 절연층을 포함하여 이루어진다.As a means for solving the above problems, the silicon photo-muffler according to the present invention, the substrate; An active layer formed on the substrate and configured to generate and amplify a current by input light; A trench formed deeper than the active layer and buried inside with a material having electrical insulation and light reflection functions to prevent crosstalk between adjacent micropixels; An anode electrode and a cathode electrode formed on an upper surface of the active layer, respectively; And an insulating layer formed on the remaining upper surface of the anode electrode and the cathode electrode of the active layer.
상기 실리콘 포토멀티플라이어에 있어서, 상기 활성층은, 상기 기판 위에 상 기 기판과 같은 타입의 불순물을 낮은 에너지로 이온 주입한 후, 그 위에 에피층을 형성함에 의해 이루어진 매몰층을 포함한다.In the silicon photomultiplier, the active layer includes a buried layer formed by ion implanting impurities of the same type as the substrate on the substrate at low energy and then forming an epi layer thereon.
상기 실리콘 포토멀티플라이어에 있어서, 상기 트렌치의 내부는 표면으로부터 차례대로 실리콘 산화막, 실리콘 질화막, 및 폴리 실리콘막이 형성되어 있는 것을 특징으로 한다.In the silicon photomultiplier, the inside of the trench is characterized in that a silicon oxide film, a silicon nitride film, and a polysilicon film are formed in order from the surface.
또한, 상기 실리콘 포토멀티플라이어에 있어서, 상기 절연층은 실리콘 산화막인 것을 특징으로 한다.In the silicon photomultiplier, the insulating layer is characterized in that the silicon oxide film.
또한, 상기 과제를 해결하기 위한 다른 수단으로서, 본 발명에 의한 실리콘 포토멀티플라이어의 제조 방법은, 기판위에 활성층을 형성하는 단계; 인접한 마이크로픽셀의 경계부분에서 깊이 방향으로 상기 활성층에서 기판까지 식각하여 트렌치를 형성하는 단계; 전기적 절연 및 광학적 반사 기능을 갖는 하나 이상의 물질로 상기 트렌치의 내부를 매립하는 단계; 상기 트렌치에 의해 격리된 활성층의 상부에 애노드 전극 및 캐소드 전극을 형성하는 단계; 및 상기 애노드 전극 및 캐소드 전극이 형성되지 않은 활성층의 상부면에 절연층을 형성하는 단계를 포함한다.In addition, as another means for solving the above problems, a method for producing a silicon photomultiplier according to the present invention, forming an active layer on a substrate; Forming a trench by etching from the active layer to the substrate in a depth direction at a boundary of an adjacent micropixel; Embedding the interior of the trench with one or more materials having electrical insulation and optical reflection capabilities; Forming an anode electrode and a cathode electrode on top of the active layer isolated by the trench; And forming an insulating layer on an upper surface of the active layer in which the anode electrode and the cathode electrode are not formed.
상기 실리콘 포토멀티플라이어의 제조 방법에 있어서, 활성층을 형성하는 단계는, 상기 기판 상부에서 상기 기판과 같은 타입의 불순물을 낮은 에너지로 이온주입한 후 에피층의 형성을 통해 매몰층을 형성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing the silicon photomultiplier, the step of forming an active layer may include forming a buried layer through the formation of an epi layer after ion implantation of impurities of the same type as the substrate on the substrate with low energy. It is characterized by including.
상기 실리콘 포토멀티플라이어의 제조 방법에 있어서, 상기 트렌치의 내부를 매립하는 단계는, 상기 트렌치의 표면에 절연막과, 반사막을 형성하는 단계인 것을 특징으로 한다.In the method of manufacturing the silicon photomultiplier, filling the inside of the trench may include forming an insulating film and a reflective film on a surface of the trench.
상기 실리콘 포토멀티플라이어의 제조 방법에 있어서, 상기 절연막은 실리콘 산화막으로 이루어지고, 상기 반사막은 실리콘 질화막 및 폴리 실리콘막으로 이루어진다.In the method of manufacturing the silicon photomultiplier, the insulating film is made of a silicon oxide film, and the reflective film is made of a silicon nitride film and a polysilicon film.
또한, 상기 실리콘 포토멀티플라이어의 제조 방법에 있어서, 상기 트렌치의 내부를 매립하는 단계는, 상기 활성층의 상부면에 존재하는 상기 절연막과 반사막을 제거하는 단계를 포함한다.In the method of manufacturing the silicon photomultiplier, the filling of the inside of the trench may include removing the insulating film and the reflective film on the upper surface of the active layer.
또한, 상기 실리콘 포토멀티플라이어의 제조 방법은, 캐소드 전극과 활성층의 옴 접촉을 위하여, 상기 활성층의 상부면중 상기 캐소드 전극이 형성될 부분에 상기 기판과 같은 타입의 불순물을 이온 주입하는 단계를 더 포함하여 이루어진다.The method of manufacturing the silicon photomultiplier may further include ion implanting an impurity of the same type as the substrate into a portion of the upper surface of the active layer where the cathode electrode is to be formed for ohmic contact between the cathode electrode and the active layer. It is made to include.
또한, 상기 실리콘 포토멀티플라이어의 제조 방법은, 상기 애노드 전극을 형성하기 전에, 상기 활성층의 상부 일부 영역에 상기 기판과 다른 타입의 불순물을 이온주입하여 반송자를 만들어 내는 접합부를 형성하는 단계를 더 포함한다.The method of manufacturing the silicon photomultiplier may further include forming a junction to form a carrier by ion implanting impurities of a different type from the substrate in a portion of the upper portion of the active layer before forming the anode electrode. do.
또한, 상기 실리콘 포토멀티플라이어의 제조 방법에 있어서, 상기 활성층의 상부에 형성되는 절연층은, 실리콘 산화막인 것을 특징으로 한다.In the method for producing a silicon photomultiplier, the insulating layer formed on the active layer is a silicon oxide film.
본 발명에 의한 SIPM은, 애노드전극과 캐소드전극이 동일면 상에 형성되는 평판형 구조로 이루어져 제조가 용이하며, 기존과는 달리 트렌치 아이솔레이션(trench isolation)을 통해 각 마이크로픽셀간을 격리시킴으로써, 기존의 소자 제조방법으로 이룰 수 없는 인접한 마이크로픽셀간의 격리를 가능케하여 누화를 현격히 줄일 수 있으며, CMOS 공정을 통해 제조가 가능하여 다른 CMOS회로와의 접근성을 높일 수 있는 우수한 효과가 있다.SIPM according to the present invention is made of a plate-like structure in which the anode electrode and the cathode electrode is formed on the same surface, and is easy to manufacture, and unlike the conventional, by separating each micropixel through the trench isolation (trench isolation), Crosstalk can be significantly reduced by enabling isolation between adjacent micropixels, which cannot be achieved by device manufacturing methods, and can be manufactured through a CMOS process, thereby increasing accessibility with other CMOS circuits.
또한, 본 발명은 실리콘 에피층을 사용하여 매몰층의 불순물 농도를 좁고 가파르게 형성함으로써 소자의 전기적 특성을 개선하고, 실리콘 에피층의 두께 조절만으로 항복전압을 조절할 수 있게 된다. In addition, the present invention improves the electrical characteristics of the device by forming a narrow and steep impurity concentration of the buried layer using a silicon epilayer, it is possible to adjust the breakdown voltage only by adjusting the thickness of the silicon epilayer.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, in describing in detail the operating principle of the preferred embodiment of the present invention, if it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.In addition, the same reference numerals are used for parts having similar functions and functions throughout the drawings.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . In addition, the term 'comprising' a certain component means that the component may be further included, without excluding the other component unless specifically stated otherwise.
도 2는 본 발명의 바람직한 실시 예에 따른 SIPM의 구조를 나타낸 단면도이다.2 is a cross-sectional view showing the structure of a SIPM according to a preferred embodiment of the present invention.
도 2를 참조하면, 본 발명에 의한 SIPM은, 기판(21)과, 상기 기판(21)의 상부에 형성되어 입력광에 의하여 전류가 생성 및 증폭되는 활성층(22)과, 상기 활성층(22) 보다 더 깊게 형성되고, 내부가 전기적 절연 및 광자의 차폐 기능을 갖는 물질로 매립되어, 인접한 마이크로픽셀 간의 누화를 방지하는 트렌치(24)과, 상기 활성층(22)의 상부에 형성되는 절연층(27)과, 상기 활성층(22)의 상측에 상기 활성층(22)과 접촉되도록 형성된 애노드 전극(28) 및 캐소드 전극(29)을 포함하여 이루어진다.Referring to FIG. 2, the SIPM according to the present invention includes a
상기 기판(21)은, n형 실리콘 기판이나 p형 실리콘 기판 중 어느 것이라도 사용가능하며, 동일 CMOS 공정을 통해 다른 CMOS 소자와 함께 구현되는 경우, 해당 CMOS 소자의 규격에 맞는 기판을 사용할 수 있으므로, CMOS 회로와의 접목이 가능해진다.The
상기 활성층(22)에는, 상기 기판(21) 위에 상기 기판(21)과 같은 타입의 불순물을 낮은 에너지로 이온 주입한 후, 그 위에 에피층을 형성함에 의해 매몰층(23)이 형성된다. 이때, 같은 타입의 불순물을 사용하기 때문에, 접합부가 존재하지 않으며, 도 2에 있어서의 점선은 단순히 기판(21)과 활성층(22)과 매몰층(23)간의 경계를 표시하기 위한 것이다.The buried
상기 트렌치(24)는 인접한 마이크로픽셀의 경계부에 깊이 방향으로 상기 활 성층(22) 보다 깊게 형성되며, 바람직하게는 활성층(22)에서 기판(21)까지 연장 형성되는 것이 바람직하다. 또한, 상기 트렌치(24)의 내부는 전기적 및 광학적 차폐 기능을 갖는 물질로 매립된다. 상기에 의해 트렌치(24)는 인접한 마이크로픽셀 간을 전기적 및 광학적으로 차폐시켜, 인접한 마이크로픽셀간의 누화를 방지할 수 있다. 이를 위해, 상기 트렌치(24)의 매립은, 그 표면으로부터 실리콘 산화막(SiO2)(251)과, 실리콘 질화막(Si3N4)(252)과, 폴리 실리콘막(253)을 차례로 형성함에 의해 이루어진다. 상기에서, 실리콘 산화막(251)은 인접한 마이크로픽셀 간의 전기적 절연을 가능케하고, 상기 실리콘 질화막(252) 및 폴리실리콘막(253)은, 실리콘으로 이루어진 활성층(22)과의 밀도차이에 의해 빛을 활성층(22) 내부로 반사시킴으로써, 빛의 이동에 의한 인접 마이크로픽셀간의 누화 현상을 감소시킬 수 있다.The
상술한 구조의 SIPM 소자는, 상기 트렌치(24)에 의하여 인접한 마이크로픽셀간의 전기적 및 광학적 격리가 가능해진다.The SIPM device having the above-described structure enables electrical and optical isolation between adjacent micropixels by the
다음으로, 도 3a 내지 도 3g는 본 발명에 의한 SIPM의 제조 과정에 따른 각 공정 단면도이다.3A to 3G are cross-sectional views of each process according to the manufacturing process of the SIPM according to the present invention.
이하에서, 상기 도 3a 내지 도 3g를 참조하여 본 발명에 의한 SIPM의 제조 방법을 설명한다.Hereinafter, a method of manufacturing SIPM according to the present invention will be described with reference to FIGS. 3A to 3G.
본 발명은, 상기 도 2에 보인 구조의 SIPM을 제조하기 위하여, 먼저, 도 3a 에 도시된 바와 같이, 기판(31) 상에 SIPM의 활성층(32)을 형성한 후, 인접한 마이크로픽셀의 경계부분을 상기 활성층(32)에서 기판(31)까지 소정 폭으로 식각하여 트렌치(34)를 형성한다. In the present invention, in order to manufacture the SIPM having the structure shown in FIG. 2, first, as shown in FIG. 3A, the
상기 활성층(32)의 형성시, 상기 기판(31)에 상기 기판(31)과 같은 타입의 불순물을 낮은 에너지로 이온주입한 후 필요 두께만큼 에피층을 형성함에 의하여, 애벌런치 효과를 일으키는 매몰층(33)을 형성한다. 상기 기판(31)과 활성층(32)은 같은 타입의 불순물을 가지므로 접합부가 존재하지 않으며, 상기 도 3a의 점선은 본 발명에 대한 이해를 돕기 위하여 기판(31)과 활성층(32)과 매몰층(33)의 경계를 표시한 것이다.In the formation of the
도 3b는 상기 도 3a에 표시된 구조에 있어서, 활성층(32)의 에피층 농도와 기판(31)의 농도를 같게 하였을 때, 깊이 방향으로의 불순물 농도 분포를 측정하여 나타낸 것이다. 도시된 바와 같이, 본 발명에 의하여 활성층(32)을 형성한 경우, 중간에 불순물 농도가 큰 층이 존재하게 되며, 농도 기울기가 급격한 것을 볼 수 있다.FIG. 3B shows the measurement of the impurity concentration distribution in the depth direction when the epi layer concentration of the
이어서, 상기 트렌치(34)가 형성되면, 상기 트렌치(34)의 내부를 전기적 절연 및 광학적 반사가 가능한 물질로 매립한다.Subsequently, when the
이를 위하여, 본 발명은, 도 3c에 도시된 바와 같이, 트렌치(34)가 형성된 소자의 상부에서 실리콘 산화막(351)과 실리콘 질화막(352)과 폴리 실리콘 막(353)을 순차적으로 형성한다. 상기 실리콘 산화막(351)과 실리콘 질화막(352)과 폴리 실리콘 막(353)은, 그 형성 순서 및 각각의 두께와 함께 중요한 의미를 가지며, 각 각 물리적, 전기적 성질이 다르기 때문에 각각의 기능도 달라진다. 더 구체적으로, 상기 실리콘 산화막(351)은, 인접한 마이크로픽셀간의 누설전류를 차단하여 전기적 특성을 개선하고, 실리콘 질화막(352)과 폴리 실리콘 막(353)은 활성층(32)으로 유입된 광자가 인접한 마이크로픽셀로 이동하지 못하도록 반사막을 형성하게 된다. 또한, 상기 폴리 실리콘 막(353)은 불순물이 전혀 포함되어 있지 않으므로, 최종적인 아이솔레이션(isolation)의 역할을 담당한다.To this end, in the present invention, as shown in FIG. 3C, the silicon oxide film 351, the silicon nitride film 352, and the
다음으로, 도 3d에 도시된 바와 같이, CMP 공정을 이용하여 소자의 상부 표면을 평탄화시킴으로써, 불필요한 부분, 즉, 활성층(32)의 상부면에 형성된 상기 실리콘 산화막(351)과 실리콘 질화막(352)와 폴리 실리콘 막(353)을 제거한다.Next, as illustrated in FIG. 3D, the top surface of the device is planarized using a CMP process, thereby forming the silicon oxide film 351 and the silicon nitride film 352 formed on an unnecessary portion, that is, the top surface of the
이에 의하여, 상기 트렌치(34)의 내부에만 실리콘 산화막(351)과 실리콘 질화막(352)과 폴리 실리콘 막(353)의 적층 구조를 형성한다.As a result, a stacked structure of the silicon oxide film 351, the silicon nitride film 352, and the
이어, 캐소드 전극을 형성시킨 부분의 옴 접촉을 위하여, 도 3e에 도시된 바와 같이, 포토 마스크 작업을 통해 상기 캐소드 전극이 형성될 부분이외의 활성층(32) 상부면에 포토레지스트층(37)을 형성한 후, 기판(31)과 같은 타입의 불순물을 이온 주입한다. 이온 주입후에 불필요해진 상기 포트레지스트층(37)은 제거한다. Subsequently, for ohmic contact of the portion where the cathode electrode is formed, as shown in FIG. 3E, a
또한, 도 3f에 도시된 바와 같이, 반송자를 만들어내는 접합부(39)을 형성하기 위하여, 포토 마스크 작업을 통하여, 활성층(32) 상부면에서 접합부(39)가 형성될 부분을 제외한 나머지 부분에 포트레지스트층(38)을 형성하고, 기판(31)과 다른 타입의 불순물을 이온주입하여 활성층(32) 내부에 접합부(39)을 형성한다. 상기 이 온주입후, 불필요해진 포토레지스트층(38)은 제거한다.In addition, as shown in FIG. 3F, in order to form a
마지막으로, 도 3g에 도시된 바와 같이, 절연층(40)과 애노드 전극(41) 및 캐소드 전극(42)을 상기 활성층(32)의 상부면에 형성한다. 여기서, 애노드 전극(41)은 상기 접합부(39)의 상측에 위치하고, 상기 캐소드 전극(42)은 상기 도 3e에 의해 옴접촉이 형성된 부분에 위치하고, 활성층(32)의 나머지 상부면에 상기 절연층(40)을 형성한다. 상기 절연층(40)은 실리콘 산화막으로 구현된다.Finally, as illustrated in FIG. 3G, the insulating
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those skilled in the art.
본 발명에 의한 SIPM은 인접한 마이크로픽셀간의 누화을 현저하게 줄일 수 있도록 구현되었기 때문에, 영상 장치의 센서로 사용될 경우 위치 정보의 오류를 개선할 수 있으며, 또한 CMOS 공정을 그대로 이용 가능하여 다른 CMOS 회로와 함께 사용되는 것이 가능해지고, 그 결과 SIPM 소자의 응용분야 및 활용도를 넓힐 수 있다.Since the SIPM according to the present invention is implemented to significantly reduce crosstalk between adjacent micropixels, when used as a sensor of an imaging device, the error of position information can be improved, and the CMOS process can be used as it is, together with other CMOS circuits. It is possible to be used, and as a result, it is possible to broaden the applications and applications of SIPM devices.
또한, 본 발명은, SIPM의 제조 공정을 단순화함으로써, 소자의 전기적 특성을 개선할 수 있으며, 매몰층의 안정화로 인하여 낮은 전압에서도 애벌런치 효과를 극대화 할 수 있을 뿐만 아니라, 그 결과를 쉽게 예측할 수 있어 용이한 회로설계를 가능하게 한다. In addition, the present invention can improve the electrical characteristics of the device by simplifying the manufacturing process of the SIPM, not only can maximize the avalanche effect even at low voltage due to stabilization of the buried layer, it is easy to predict the result This enables easy circuit design.
도 1은 기존 SIPM의 구조를 보인 단면도이다.1 is a cross-sectional view showing the structure of an existing SIPM.
도 2는 본 발명에 따른 SIPM의 구조를 나타낸 단면도이다.2 is a cross-sectional view showing the structure of a SIPM according to the present invention.
도 3a 내지 도 3g는 본 발명에 의한 SIPM의 제조 과정을 나타낸 공정 단면도이다.3A to 3G are cross-sectional views illustrating a manufacturing process of the SIPM according to the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080122019A KR101057658B1 (en) | 2008-12-03 | 2008-12-03 | Silicon photomultiplier and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080122019A KR101057658B1 (en) | 2008-12-03 | 2008-12-03 | Silicon photomultiplier and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100063479A KR20100063479A (en) | 2010-06-11 |
| KR101057658B1 true KR101057658B1 (en) | 2011-08-18 |
Family
ID=42363421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080122019A KR101057658B1 (en) | 2008-12-03 | 2008-12-03 | Silicon photomultiplier and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101057658B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101648023B1 (en) * | 2010-12-21 | 2016-08-12 | 한국전자통신연구원 | Silicon photomultiplier with trench isolation |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103614A (en) | 2006-10-20 | 2008-05-01 | Mitsui Eng & Shipbuild Co Ltd | Photoelectric transducer device |
| JP2008246206A (en) | 2007-03-27 | 2008-10-16 | General Electric Co <Ge> | Photon counting ct detector using solid-state photomultiplier and scintillator |
-
2008
- 2008-12-03 KR KR1020080122019A patent/KR101057658B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103614A (en) | 2006-10-20 | 2008-05-01 | Mitsui Eng & Shipbuild Co Ltd | Photoelectric transducer device |
| JP2008246206A (en) | 2007-03-27 | 2008-10-16 | General Electric Co <Ge> | Photon counting ct detector using solid-state photomultiplier and scintillator |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100063479A (en) | 2010-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294882B2 (en) | Photonic mixer and use thereof | |
| US10594966B2 (en) | Optical sensor device and method for manufacturing the optical sensor device | |
| US8507962B2 (en) | Isolation structures for global shutter imager pixel, methods of manufacture and design structures | |
| KR100748342B1 (en) | Method for manufacturing a cmos image sensor | |
| US8440495B2 (en) | Method for reducing crosstalk in image sensors using implant technology | |
| JP7296479B2 (en) | Avalanche photodiode array | |
| KR101687603B1 (en) | Fabrication process of a hybrid semiconductor substrate | |
| US10978606B2 (en) | Avalanche diode and method of manufacturing an avalanche diode | |
| JP2016092178A (en) | Solid state imaging device | |
| JP6103712B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR101057658B1 (en) | Silicon photomultiplier and its manufacturing method | |
| US20120161266A1 (en) | Methods and systems of isolating segmented radiation detectors using alumina | |
| US7902621B2 (en) | Integrated circuit comprising mirrors buried at different depths | |
| KR101638549B1 (en) | Method for silicon photomultiplier using diffusion barrier and apparatus | |
| US20200161361A1 (en) | Image sensor and forming method thereof | |
| KR102009931B1 (en) | Cmos image sensor and method for fabricating the same | |
| KR102682692B1 (en) | Avalanche photodiode array | |
| CN104282702B (en) | Pickup device structure within a device isolation region | |
| CN110729307B (en) | SiC-SOI device and method for manufacturing the same | |
| CN116632105A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| KR101033362B1 (en) | Image Sensor and Method for Manufacturing thereof | |
| US8674468B2 (en) | Imaging array with dual height semiconductor and method of making same | |
| KR20150063882A (en) | Silicon photomultiplier and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160726 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170727 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190725 Year of fee payment: 9 |