KR101053729B1 - Image sensor and its manufacturing method - Google Patents

Image sensor and its manufacturing method Download PDF

Info

Publication number
KR101053729B1
KR101053729B1 KR1020080111421A KR20080111421A KR101053729B1 KR 101053729 B1 KR101053729 B1 KR 101053729B1 KR 1020080111421 A KR1020080111421 A KR 1020080111421A KR 20080111421 A KR20080111421 A KR 20080111421A KR 101053729 B1 KR101053729 B1 KR 101053729B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
contact plug
bonding silicon
impurity region
Prior art date
Application number
KR1020080111421A
Other languages
Korean (ko)
Other versions
KR20100052620A (en
Inventor
정성훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080111421A priority Critical patent/KR101053729B1/en
Publication of KR20100052620A publication Critical patent/KR20100052620A/en
Application granted granted Critical
Publication of KR101053729B1 publication Critical patent/KR101053729B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Abstract

실시예에 따른 이미지 센서는 제 1 금속 배선을 구비하는 기판; 상기 기판 상에 위치하고, 제 1 불순물 영역과 제 2 불순물 영역을 포함하는 본딩 실리콘; 상기 본딩 실리콘 상에 형성되는 제 1 층간 절연막; 상기 본딩 실리콘을 관통하여 상기 제 1 금속 배선과 연결되는 제 1 컨택 플러그; 상기 제 1 층간 절연막 상에 형성되는 제 2 층간 절연막; 상기 제 2 층간 절연막을 관통하여 상기 제 1 불순물 영역과 연결되는 제 2 컨택 플러그; 및 상기 제 2 층간 절연막 상에 형성되어, 상기 제 2 컨택 플러그와 연결되는 제 2 금속 배선;을 포함하고, 상기 제 1 컨택 플러그의 일측에는 상기 제 1 불순물 영역과의 아이솔레이션을 위한 절연막이 형성되어 있는 것을 특징으로 한다. An image sensor according to an embodiment includes a substrate having a first metal wire; Bonding silicon on the substrate, the bonding silicon comprising a first impurity region and a second impurity region; A first interlayer insulating film formed on the bonding silicon; A first contact plug penetrating the bonding silicon and connected to the first metal wire; A second interlayer insulating film formed on the first interlayer insulating film; A second contact plug penetrating the second interlayer insulating layer and connected to the first impurity region; And a second metal wire formed on the second interlayer insulating layer and connected to the second contact plug, wherein an insulating layer for isolation with the first impurity region is formed on one side of the first contact plug. It is characterized by being.

실시예의 이미지 센서에 의해서, 단위 픽셀을 구성하는 포토 다이오드영역에 있어서, 제 1 불순물 영역간에는 보다 효과적인 아이솔레이션이 이루어질 수 있으며, 제 2 불순물 영역에 대해서는 컨택 플러그와의 컨택이 정교하게 이루어질 수 있다. According to the image sensor of the embodiment, in the photodiode region constituting the unit pixel, more effective isolation can be achieved between the first impurity regions, and contact with the contact plug can be precisely made for the second impurity regions.

이미지 센서 Image sensor

Description

이미지 센서 및 그 제조 방법{Image sensor and method for manufacturign thesame}Image sensor and method for manufacturing the same {Image sensor and method for manufacturign thesame}

실시예는 이미지 센서 및 그 제조방법에 관하여 개시한다. The embodiment discloses an image sensor and a method of manufacturing the same.

일반적으로, 이미지 센서는 광학적 영상을 전기적 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD)와 씨모스(CMOS : Complementary Metal Oxide Silicon) 이미지 센서로 구분된다. In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is generally classified into a charge coupled device (CCD) and a CMOS (Complementary Metal Oxide Silicon) image sensor.

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써, 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. The CMOS image sensor forms a photodiode and a MOS transistor in a unit pixel, and sequentially detects an electrical signal of each unit pixel in a switching manner to implement an image.

기존의 CMOS 이미지 센서 제조 공정은, 포토 다이오드 형성 후 복수의 메탈 라인과 절연막을 포함하는 멀티 레이어 형성을 위한 화학기계적 연마 공정등이 수반된다. The conventional CMOS image sensor manufacturing process involves a chemical mechanical polishing process for forming a multilayer including a plurality of metal lines and an insulating layer after photodiode formation.

이는, 포토 다이오드에서 칼라 필터등에 이르는 간격의 증가로 인한 광감도 저하 및 디펙트(defect) 증가로 인한 배드 픽셀의 증가를 야기한다. This causes a decrease in light sensitivity due to an increase in the distance from the photodiode to the color filter or the like and an increase in bad pixels due to an increase in defects.

본 발명의 실시예는 두 개의 칩을 이용하여 포토 다이오드 형성후 칼라필터 어레이와 마이크로 렌즈를 형성시키는 이미지 칩과, 이를 구동하는 드라이버 IC 및 기타 부가기능을 부여할 수 있는 로직 어레이로 구성되는 로직 칩으로 분리하여 이미지 칩과 로직 칩을 하나의 패드를 이용하여 3차원 집적할 수 있는 이미지 센서 및 그 제조방법을 제공하고자 한다. An embodiment of the present invention is a logic chip consisting of an image chip for forming a color filter array and a micro lens after forming a photodiode using two chips, a driver IC for driving the same, and a logic array for providing additional functions. The present invention is to provide an image sensor and a method of manufacturing the same that can be three-dimensional integration of the image chip and logic chip using a single pad.

그리고, 포토 다이오드 상부에서의 다수의 메탈 라인들이 생략되도록 함으로써, 포토 다이오드와 마이크로 렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시키고, 이로 인하여 광감도를 향상시킬 수 있는 이미지 센서 및 그 제조 방법을 제안한다. In addition, by eliminating a plurality of metal lines on the top of the photodiode, by reducing the distance between the photodiode and the micro lens, the optical path is dramatically reduced, and thereby an image sensor and a method of manufacturing the same are proposed. do.

실시예는, 단위 픽셀을 구성하는 포토 다이오드 영역간의 절연과 컨택이 효과적으로 수행될 수 있도록 하는 제조 방법에 대해서 제안하며, 예를 들어, 포토 다이오드 영역을 포함하는 본딩 실리콘에서 포토 다이오드 각각의 p+영역간의 절연을 실현하는 방법과, 포토 다이오드의 n+영역과 컨택 플러그간의 컨택이 효과적으로 실형될 수 있는 방법에 대해서 개시한다. The embodiment proposes a manufacturing method for effectively performing insulation and contact between photodiode regions constituting a unit pixel, for example, between p + regions of each photodiode in a bonding silicon including the photodiode region. A method of realizing insulation and a method in which a contact between an n + region of a photodiode and a contact plug can be effectively implemented.

실시예에 따른 이미지 센서는 제 1 금속 배선을 구비하는 기판; 상기 기판 상에 위치하고, 제 1 불순물 영역과 제 2 불순물 영역을 포함하는 본딩 실리콘; 상기 본딩 실리콘 상에 형성되는 제 1 층간 절연막; 상기 본딩 실리콘을 관통하여 상 기 제 1 금속 배선과 연결되는 제 1 컨택 플러그; 상기 제 1 층간 절연막 상에 형성되는 제 2 층간 절연막; 상기 제 2 층간 절연막을 관통하여 상기 제 1 불순물 영역과 연결되는 제 2 컨택 플러그; 및 상기 제 2 층간 절연막 상에 형성되어, 상기 제 2 컨택 플러그와 연결되는 제 2 금속 배선;을 포함하고, 상기 제 1 컨택 플러그의 일측에는 상기 제 1 불순물 영역과의 아이솔레이션을 위한 절연막이 형성되어 있는 것을 특징으로 한다. An image sensor according to an embodiment includes a substrate having a first metal wire; Bonding silicon on the substrate, the bonding silicon comprising a first impurity region and a second impurity region; A first interlayer insulating film formed on the bonding silicon; A first contact plug penetrating the bonding silicon and connected to the first metal wire; A second interlayer insulating film formed on the first interlayer insulating film; A second contact plug penetrating the second interlayer insulating layer and connected to the first impurity region; And a second metal wire formed on the second interlayer insulating layer and connected to the second contact plug, wherein an insulating layer for isolation with the first impurity region is formed on one side of the first contact plug. It is characterized by being.

또한, 실시예의 이미지 센서의 제조 방법은 제 1 금속 배선이 형성된 기판을 준비하는 단계; 상기 기판의 상부면 실리콘을 본딩함으로써, 본딩 실리콘을 형성하는 단계; 상기 본딩 실리콘 내에 제 1 불순물 영역과 제 2 불순물 영역을 형성하는 단계; 상기 본딩 실리콘 상에 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막의 일부를 식각하여, 상기 본딩 실리콘의 표면 일부를 노출시키는 단계; 상기 본딩 실리콘에 대해서, 비등방성 식각공정을 수행하는 단계; 상기 본딩 실리콘 내부 및 상기 제 1 층간 절연막 상에 산화막을 증착하는 단계; 상기 제 1 금속 배선의 일부가 노출되도록 상기 산화막을 식각하는 단계; 상기 제 1 금속 배선과 연결되는 제 1 컨택 플러그를 형성하는 단계; 및 상기 제 1 층간 절연막을 관통하는 제 2 컨택 플러그를 형성하는 단계;를 포함한다. In addition, the manufacturing method of the image sensor of the embodiment comprises the steps of preparing a substrate on which the first metal wiring is formed; Bonding the top surface silicon of the substrate to form bonding silicon; Forming a first impurity region and a second impurity region in the bonding silicon; Forming a first interlayer insulating film on the bonding silicon; Etching a portion of the first interlayer insulating film to expose a portion of the surface of the bonding silicon; Performing an anisotropic etching process on the bonding silicon; Depositing an oxide film on the bonding silicon and on the first interlayer insulating film; Etching the oxide film so that a portion of the first metal wire is exposed; Forming a first contact plug connected with the first metal wire; And forming a second contact plug penetrating the first interlayer insulating film.

제안되는 바와 같은 본 발명의 실시예에 의해서, 포토 다이오드 영역을 관통하는 컨택 플러그 형성시에 웨트 에치에 의하여 본딩 실리콘이 식각됨으로써, 플라즈마 식각의 실시 횟수를 줄여 기판이나 포토 다이오드 영역에 디펙트가 발생하는 경우를 줄일 수 있다. According to an embodiment of the present invention, bonding silicon is etched by wet etch when forming a contact plug penetrating the photodiode region, thereby reducing the number of times of plasma etching and causing defects in the substrate or photodiode region. Can reduce the number of cases.

또한, 단위 픽셀을 구성하는 포토 다이오드영역에 있어서, 제 1 불순물 영역간에는 보다 효과적인 아이솔레이션이 이루어질 수 있으며, 제 2 불순물 영역에 대해서는 컨택 플러그와의 컨택이 정교하게 이루어질 수 있다. In addition, in the photodiode region constituting the unit pixel, more effective isolation may be achieved between the first impurity regions, and contact with the contact plug may be precisely formed on the second impurity regions.

이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경등의 실시변형을 포함한다고 할 것이다. Hereinafter, with reference to the accompanying drawings for the present embodiment will be described in detail. However, the scope of the idea of the present invention may be determined from the matters disclosed by the present embodiment, and the idea of the invention of the present embodiment may be performed by adding, deleting, or modifying components to the proposed embodiment. It will be said to include variations.

그리고, 이하의 설명에서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다. In the following description, the word 'comprising' does not exclude the presence of other elements or steps than those listed.

도 1은 본 발명의 실시예에 따른 이미지 센서의 구성을 보여주는 도면이고, 도 2는 본 발명의 실시예에 따라 포토 다이오드 영역간의 절연과 컨택이 수행되는 구성을 상세히 도시한 도면이다. 1 is a diagram illustrating a configuration of an image sensor according to an exemplary embodiment of the present invention, and FIG. 2 is a diagram illustrating a configuration in which insulation and contact between photodiode regions are performed according to an exemplary embodiment of the present invention.

참고로, 본 발명에 대한 설명은 포토 다이오드가 형성된 픽셀 영역에 대한 부분을 중심으로 설명하며, 하부 배선과 상부 배선이 형성되는 로직 영역은 상기의 픽셀 영역의 일측에 형성될 수 있으며, 다만 구체적으로 도시되지 않은 상태이다. For reference, the description of the present invention will be described with reference to a part of the pixel region in which the photodiode is formed, and the logic region in which the lower wiring and the upper wiring are formed may be formed on one side of the pixel region, but specifically, It is not shown.

먼저, 도 1을 참조하면, 실시예의 이미지 센서는 제 1 금속 배선(101)을 구비한 기판(100)을 포함하고, c-Si를 클레비지(cleavage)하여 트랜지스터등의 연산 부등이 구성되어 있는 상기 기판(100)에 본딩함으로써 본딩 실리콘(120)이 상기 기판(100) 상에 형성된다. First, referring to FIG. 1, the image sensor of the embodiment includes a substrate 100 provided with a first metal wiring 101, and c-Si is cleaved to form computational inequalities such as transistors. Bonding silicon 120 is formed on the substrate 100 by bonding to the substrate 100.

그리고, 상기 본딩 실리콘(120) 내에는 복수의 불순물 영역들로 이루어진 포토 다이오드가 형성되어 있으며, 상기 포토 다이오드는 상기 본딩 실리콘(120)의 상부측에 형성된 제 1 불순물 영역(121)과, 상기 본딩 실리콘(120)의 하부측에 형성된 제 2 불순물 영역(121)을 포함한다. 예를 들면, 상기 포토 다이오드는 상기 본딩 실리콘(120)의 하부측에 n+ 도전형의 불순물이 주입된 영역과, 상기 본딩 실리콘(120)의 상부측에 p+ 도전형의 불순물이 주입된 영역을 갖을 수 있다. A photodiode composed of a plurality of impurity regions is formed in the bonding silicon 120, and the photodiode includes a first impurity region 121 formed on an upper side of the bonding silicon 120 and the bonding. The second impurity region 121 formed on the lower side of the silicon 120 is included. For example, the photodiode may have a region in which n + conductive impurities are implanted in the lower side of the bonding silicon 120 and a region in which p + conductive impurities are implanted in the upper side of the bonding silicon 120. Can be.

여기서, 상기 본딩 실리콘(120)내의 포토 다이오드는 전기적인 신호로서 전자(electron)을 사용할 것인지, 홀(hole)을 사용할 것인지는 그 실시예에 따라 다양하게 적용할 수 있을 것이다. Here, whether the photodiode in the bonding silicon 120 uses an electron or a hole as an electrical signal may be variously applied according to the embodiment.

이와 관련하여, 도 1에 도시된 포토 다이오드는 p+ 영역을 실리콘의 상부측에 형성하고 n+ 영역을 실리콘의 하부측에 형성하여, 빛이 수광될 때 전자(electron)를 시그널로 사용하여 상기 n+영역으로 모여드는 전자들이 컨택 플러그 및 메탈 라인을 통하여 이동되도록 하는 것이다. 하지만, 그 반대로 시그널로서 홀(hole)을 이용하는 경우에는 불순물의 형성이 다르게 형성될 것임을 알 수 있다. In this regard, the photodiode shown in FIG. 1 forms a p + region on the upper side of the silicon and an n + region on the lower side of the silicon, using electrons as a signal when light is received and the n + region. The electrons gathered to the surface are moved through the contact plug and the metal line. On the contrary, it can be seen that when holes are used as signals, the formation of impurities will be different.

한편, 상기 본딩 실리콘(120)에는 각 픽셀 영역의 포토 다이오드 사이의 영역에 제 1 컨택 플러그(160)가 형성되어 있으며, 상기 제 1 컨택 플러그(160)의 일부 측면에는 포토 다이오드의 제 1 불순물 영역(121)간의 절연을 위한 절연막(140)이 형성되어 있으며, 상기 절연막(140)은 포토 다이오드의 제 2 불순물 영역(122) 에 인접한 영역에는 형성되어 있지 않다. In the bonding silicon 120, a first contact plug 160 is formed in a region between photodiodes of each pixel region, and a first impurity region of the photodiode is formed on some side surfaces of the first contact plug 160. An insulating film 140 for insulating between 121 is formed, and the insulating film 140 is not formed in a region adjacent to the second impurity region 122 of the photodiode.

즉, 상기 상기 절연막(140)은 포토 다이오드의 제 1 불순물 영역(121)간의 아이솔레이션을 위한 역할의 수행과 함께, 상기 제 2 불순물 영역(122)간에는 제 1 컨택 플러그(160)에 의한 컨택이 수행되도록 상기 제 2 불순물 영역(122)의 측부에는 형성되지 않는다. That is, the insulating layer 140 plays a role for isolation between the first impurity regions 121 of the photodiode, and the contact by the first contact plug 160 is performed between the second impurity regions 122. It is not formed on the side of the second impurity region 122 as much as possible.

또한, 복수의 불순물 영역이 형성된 포토 다이오드를 구비하는 본딩 실리콘(120) 상측에는, 층간 절연을 위한 산화막(131)과 질화막(132)이 순차적으로 적층형성되어 있으며, 상기 산화막(131)과 질화막(132)에는 포토 다이오드의 제 1 불순물 영역(121)과의 컨택을 위한 제 2 컨택 플러그(180)가 관통하며, 상기 질화막(132) 상에는 층간 절연을 위한 층간 절연막(170)이 형성된다. In addition, an oxide film 131 and a nitride film 132 are sequentially stacked on the bonding silicon 120 including a photodiode having a plurality of impurity regions, and the oxide film 131 and the nitride film ( A second contact plug 180 for contacting the first impurity region 121 of the photodiode penetrates through 132, and an interlayer insulating layer 170 for interlayer insulation is formed on the nitride film 132.

여기서, 상기 본딩 실리콘(120) 상에 형성되는 산화막(131) 또는 질화막(132)을 제 1 층간 절연막이라고 한다면, 상기 질화막(132)상에 형성되는 층간 절연막(170)을 제 2 층간 절연막이라고 할 수 있다. If the oxide film 131 or the nitride film 132 formed on the bonding silicon 120 is a first interlayer insulating film, the interlayer insulating film 170 formed on the nitride film 132 may be referred to as a second interlayer insulating film. Can be.

또한, 상기 제 2 층간 절연막(170)상에는 상기 제 2 컨택 플러그(180)와의 전기적인 접속을 위한 제 2 금속 배선(190)이 형성된다. In addition, a second metal wire 190 for electrical connection with the second contact plug 180 is formed on the second interlayer insulating layer 170.

그리고, 도시되어 있지는 않지만, 상기 제 2 금속 배선(190)의 상측에는, 보호막(passivation layer)이 더 형성될 수 있으며, 또한 상기 보호막 상부에는 칼라필터를 형성하고, 상기 칼라 필터 상측에는 광의 수광을 위한 마이크로 렌즈가 형성된다. Although not shown, a passivation layer may be further formed on the second metal wire 190, a color filter may be formed on the passivation layer, and light may be received on the color filter. Microlenses are formed.

한편, 본 발명의 실시예에 따른 이미지 센서에서는, 단위 픽셀을 구성하는 각 포토 다이오드간의 아이솔레인션 및 컨택이 수행되어야 하는데, 이에 대해서는 전술한 설명에 부연하기 위하여, 도 2를 참조하여 보기로 한다. On the other hand, in the image sensor according to an embodiment of the present invention, isolation and contact between each photodiode constituting the unit pixel should be performed, which will be described with reference to FIG. do.

도 2에는 단위 픽셀을 구성하는 각각의 포토 다이오드가 제 1 컨택 플러그(160)를 중심으로 양측에 형성된 것이 도시되어 있으며, 포토 다이오드는 수광시에 홀 또는 전자를 시그널로서 발생시키기 위하여 제 1 불순물 영역(121)과 제 2 불순물 영역(122)을 포함한다. 2 shows that each photodiode constituting the unit pixel is formed on both sides of the first contact plug 160, and the photodiode has a first impurity region in order to generate holes or electrons as a signal upon receiving light. And a second impurity region 122.

전술의 예에서와 같이, 전자를 시그널로서 이용하는 경우에, 본딩 실리콘(120)내부에는 p+형 불순물이 주입되어 있는 제 1 불순물 영역(121)이 형성되어 있고, 상기 제 1 불순물 영역(121)의 형성 위치 아래에는 n+형 불순물이 주입되어 있는 제 2 불순물 영역(122)이 형성되어 있다. As in the above example, in the case of using electrons as a signal, a first impurity region 121 into which a p + type impurity is implanted is formed inside the bonding silicon 120, and the first impurity region 121 is formed. Under the formation position, the second impurity region 122 into which the n + type impurity is implanted is formed.

빛의 수광시에, 포토 다이오드에서 발생하는 전자(electron)는 상기 제 2 불순물 영역(122) 및 제 1 컨택 플러그(160)를 통하여 상기 제 1 금속 배선(101)으로 이동하게 된다. 이로써, 빛의 수광에 따른 전기적인 신호가 전달된다. When light is received, electrons generated in the photodiode are transferred to the first metal wire 101 through the second impurity region 122 and the first contact plug 160. As a result, an electrical signal is transmitted according to light reception.

다만, 여기서 단위 픽셀을 구성하는 포토 다이오드 각각의 제 1 불순물 영역(121)들간에는 아이솔레이션이 효과적으로 수행되어야 한다. However, isolation should be effectively performed between the first impurity regions 121 of each of the photodiodes constituting the unit pixel.

따라서, 상기 제 1 컨택 플러그(140)의 주변에 형성되어 있는 아이솔레이션 막으로서, 상기 절연막(140)은 상기 제 1 불순물 영역(121)을 중심으로 형성되어 있으며, 상기 제 2 불순물 영역(122)에 인접한 영역에는 형성되지 않도록 한다. Therefore, as an isolation film formed around the first contact plug 140, the insulating layer 140 is formed around the first impurity region 121 and is formed on the second impurity region 122. Do not form in adjacent areas.

특히, 상기 절연막(140)은 효과적인 아이솔레이션을 위하여 그 일부가 상기 제 1 층간 절연막인 산화막(131)의 하측에까지 형성되어 있으며, 이로 인하여 상기 절연막(140)은 상기 산화막(131)의 하측영역에 위치하는 제 1 면(141)을 구비한다.Particularly, the insulating layer 140 is partially formed below the oxide layer 131 which is a part of the first interlayer insulating layer for effective isolation. As a result, the insulating layer 140 is positioned in the lower region of the oxide layer 131. The first surface 141 is provided.

그리고, 상기 절연막(140)은 상기 제 1 불순물 영역(121)으로부터 제 2 불순물 영역(122)으로 갈수록 그 두께가 점차 작아지는 형상으로 제공되고, 이로 인하여 제 1 불순물 영역간의 아이솔레인션 및 제 2 불순물 영역간의 컨택이 효과적으로 이루어지도록 한다. In addition, the insulating layer 140 is provided in a shape in which the thickness thereof gradually decreases from the first impurity region 121 to the second impurity region 122, thereby providing isolation and first separation between the first impurity regions. The contact between the impurity regions is effectively made.

만약, 단위 픽셀의 포토 다이오드내의 제 1 불순물 영역간에 아이솔레이션이 적절히 수행되지 않을 경우에는, 도 15에 도시된 바와 같이, 제 1 불순물 영역이 컨택 플러그에 직접 연결되는 경우가 발생할 수 있다. 또한, 제 2 불순물 영역간의 컨택이 적절히 수행되지 않을 경우에는, 도 14에 도시된 바와 같이, 제 2 불순물 영역이 컨택 플러그에 연결되지 않는 경우가 발생할 수 있다. If isolation is not properly performed between the first impurity regions in the photodiodes of the unit pixels, as shown in FIG. 15, the first impurity region may be directly connected to the contact plug. In addition, when the contact between the second impurity regions is not properly performed, as shown in FIG. 14, the second impurity region may not be connected to the contact plug.

본 발명의 실시예에 따른 이미지 센서는, 상기 절연막의 형성에 의하여, 제 2 불순물 영역은 컨택 플러그에 컨택이 수행되고, 제 1 불순물 영역은 아이솔레이션되어 컨택 플러그에 직접 컨택되지 않게 된다. In the image sensor according to the exemplary embodiment of the present invention, the second impurity region is contacted to the contact plug by the formation of the insulating layer, and the first impurity region is isolated to not directly contact the contact plug.

본 발명의 실시예에 따라 그 유니포머티가 보장된 이미지 센서는 도 13에 도시된 바와 같이, 컨택 플러그의 하부에서 포토 다이오드의 n+영역과 컨택되고 컨택 플러그의 상부에서 포토 다이오드의 p+영역과는 아이솔레이션이 정확히 수행되는 것이다. According to an embodiment of the present invention, the uniformity guaranteed image sensor is contacted with the n + region of the photodiode at the bottom of the contact plug and with the p + region of the photodiode at the top of the contact plug, as shown in FIG. 13. Isolation is performed correctly.

전술한 바와 같은 이미지 센서를 제조하는 방법에 대해서 상세히 살펴보도록 한다. The method of manufacturing the image sensor as described above will be described in detail.

도 3 내지 도 10은 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면이고, 도 11은 도 6에 대응하는 구성을 촬영한 이미지를 도시한 도면이고, 도 12는 도 7에 대응하는 구성을 촬영한 이미지를 도시한 도면이다. 3 to 10 are views for explaining a manufacturing method of an image sensor according to an embodiment, FIG. 11 is a view showing an image photographing a configuration corresponding to FIG. 6, and FIG. 12 is a configuration corresponding to FIG. 7. Is a view showing the image taken.

먼저, 도 3을 참조하면, 제 1 금속 배선(101)을 구비한 기판(100)을 준비하고, 상기 기판(100) 상에 c-Si를 클레비지(cleavage)하여 연산부가 구성되어 있는 상기 기판(100)에 본딩하여 본딩 실리콘(120)을 형성한다. First, referring to FIG. 3, the substrate 100 including the first metal wiring 101 is prepared, and c-Si is cleaved on the substrate 100 so that the computing unit is configured. Bonding to (100) to form a bonding silicon (120).

그리고, 상기 본딩 실리콘(120) 내부에 포토 다이오드를 형성하기 위한 공정을 진행하며, 상기 본딩 실리콘(120) 내부에 제 1 도전형의 불순물이 주입된 제 1 불순물 영역(121)과, 제 2 도전형의 불순물이 주입된 제 2 불순물 영역(122)을 형성한다.In addition, a process of forming a photodiode in the bonding silicon 120 is performed, and a first impurity region 121 in which impurities of a first conductivity type are injected into the bonding silicon 120 and a second conductivity The second impurity region 122 into which the impurities of the type are implanted is formed.

여기서, 상기 제 1 불순물 영역(121)은 상기 본딩 실리콘(120)내부의 상측에 형성하고, 상기 제 2 불순물 영역(122)은 상기 제 1 불순물 영역(121) 아래에 형성한다. 상기 제 1 불순물 영역(121)과 제 2 불순물 영역(122)사이의 영역에는 n-의 불순물 영역을 형성하거나 디플리션 레이어가 형성될 수 있다. The first impurity region 121 is formed on the inside of the bonding silicon 120, and the second impurity region 122 is formed under the first impurity region 121. An n− impurity region or a depletion layer may be formed in the region between the first impurity region 121 and the second impurity region 122.

그 다음, 도 4를 참조하면, 포토 다이오드를 구비하는 상기 본딩 실리콘(120)상에 제 1 층간 절연막으로서, 산화막(131)과 질화막(132)을 증착 형성한다. Next, referring to FIG. 4, an oxide film 131 and a nitride film 132 are deposited as a first interlayer insulating film on the bonding silicon 120 including the photodiode.

제 1 층간 절연막으로서, 상기 산화막(131)과 질화막(132)중 어느 하나만을 형성하는 것도 가능하며, 상기 산화막(131)은 SiH4를 1000Å의 두께로 형성하고, 상기 질화막(132) 역시 1000Å의 두께로 형성할 수 있다. As the first interlayer insulating film, the oxide film 131 and nitride film 132 in can be formed either only one, and the oxide film 131, to form a SiH 4 in a thickness of 1000Å the nitride film 132 is also 1000Å It can be formed in thickness.

그 다음, 도 5를 참조하면, 상기 질화막(132)상에 포토 레지스트(미도시)를 도포하고, 포토 레지스트를 패터닝하여 제 1 컨택 플러그와 포토다이오드의 불순물 영역간의 아이솔레이션을 위한 절연막이 형성될 영역에 대해서 상기 질화막(132)의 일부가 노출되도록 한다. Next, referring to FIG. 5, a photoresist (not shown) is coated on the nitride layer 132, and the photoresist is patterned to form an insulating layer for isolation between the first contact plug and the impurity region of the photodiode. Part of the nitride film 132 is exposed.

그리고, 패터닝된 포토 레지스트를 식각 마스크로 이용하여 상기 질화막(132)과 산화막(131)을 식각하는 공정을 실시하여, 도시된 바와 같은 형태와 같이, 제 1 컨택 플러그 및 절연막이 형성될 영역에 대하여 상기 본딩 실리콘(120)의 일부를 노출시킨다. Then, the nitride film 132 and the oxide film 131 are etched by using the patterned photoresist as an etching mask, and as shown in the figure, for the region where the first contact plug and the insulating film are to be formed. A portion of the bonding silicon 120 is exposed.

그 다음, 도 6을 참조하면, 상기 질화막(132)과 산화막(131)의 일부 식각에 따라 그 일부가 노출되는 상기 본딩 실리콘(120)에 대해서 비등방성 에치 공정을 실시한다. Next, referring to FIG. 6, an anisotropic etch process is performed on the bonding silicon 120 to which a portion of the nitride layer 132 and the oxide layer 131 are exposed.

예컨대, 80℃의 KOH용액에서 대략 2초 내지 8초동안에 딥(dip)처리를 실시한다. 이 경우, 실리콘 표면([100]방향)에서 실리콘의 [111]방향으로 비등방성 식각이 발생된다. 따라서, 상기의 딥 처리 공정에서는 상기 실리콘의 [111]방향에 대해서 비등방성 식각을 발생시킬 수 있는 용액을 사용하며, 그 예가 KOH용액으로 설명되고 있다. For example, dip treatment is performed for about 2 to 8 seconds in a KOH solution at 80 ° C. In this case, anisotropic etching occurs in the [111] direction of the silicon at the silicon surface (the [100] direction). Therefore, in the dip treatment process, a solution capable of generating anisotropic etching in the [111] direction of the silicon is used, an example of which is described as a KOH solution.

이러한 비등방성 식각 공정이 수행됨에 따라, 도 6에 도시된 바와 같이, 상기 본딩 실리콘(120)내부에 삼각 또는 피라미드 형상의 홀(135)이 형성된다. 여기서, 상기 홀(135)은 피라미드 형상으로 형성될 수 있는데, 그 이유는 상기의 비등방성 식각에 의하여 기판(100)의 일부가 상기 홀(135)에 의하여 노출될 수 있기 때문이다. As the anisotropic etching process is performed, as illustrated in FIG. 6, a triangular or pyramid-shaped hole 135 is formed in the bonding silicon 120. Here, the hole 135 may be formed in a pyramid shape, because part of the substrate 100 may be exposed by the hole 135 by the anisotropic etching.

특히, 상기의 비등방성 식각 공정에 의하여, 상기 산화막(131)의 하부 일부면이 노출되며, 즉, 상기 본딩 실리콘(120)의 상부면 보다 잔여 산화막(131)의 하부면이 더 큰 사이즈로 남게 된다. In particular, by the anisotropic etching process, the lower part of the lower surface of the oxide film 131 is exposed, that is, the lower surface of the remaining oxide film 131 is larger than the upper surface of the bonding silicon 120. do.

도 11에는, 이러한 구성의 사진에 대해 도시한 도면이 개시되어 있으며, 아주 미세한 크기의 홀이 형성되어 상기 기판(100)의 일부가 노출될 수 있다. In FIG. 11, a diagram illustrating a photograph having such a configuration is disclosed. A hole having a very small size may be formed to expose a portion of the substrate 100.

그 다음으로, 도 7을 참조하면, 상기 본딩 실리콘(120)내부 및 상기 질화막(132)상에 산화막(140)을 증착시키는 공정을 진행한다. 상기 산화막(140)은 SiO2가 사용될 수 있다. Next, referring to FIG. 7, a process of depositing an oxide layer 140 inside the bonding silicon 120 and on the nitride layer 132 is performed. SiO 2 may be used as the oxide layer 140.

여기서, 상기 산화막(140)이 제 1 층간 절연막으로서 역할을 수행하는 산화막(131)과 혼동될 수도 있겠으나, 구성요소의 명칭과 함께 기재되어 있는 도면부호를 통하여 그 식별이 용이할 것이다. Here, the oxide film 140 may be confused with the oxide film 131 serving as the first interlayer insulating film. However, the oxide film 140 may be easily identified through reference numerals described along with the names of the components.

한편, 상기 본딩 실리콘(120) 내부 및 질화막(132)상에 산화막(140)을 증착 형성함에 있어서, 상기 산화막(140)은 800Å정도의 두께로 증착되도록 할 수 있다. Meanwhile, in depositing the oxide film 140 inside the bonding silicon 120 and on the nitride film 132, the oxide film 140 may be deposited to a thickness of about 800 μm.

상기 산화막(140)의 증착에 의하여 상기 본딩 실리콘(120)내부에 형성된 홀(135)의 일부가 채워지게 되며, 이에 대한 사진 이미지의 도시 도면은 도 12에 첨부되어 있다. A portion of the hole 135 formed in the bonding silicon 120 is filled by the deposition of the oxide layer 140, and a drawing of a photographic image thereof is attached to FIG. 12.

그 다음, 도 8을 참조하면, 상기 본딩 실리콘(120) 내부 및 질화막(132)상에 형성된 산화막(140)에 대해서 식각 공정이 수행되며, 상기 산화막(140)의 식각 공정은 에치백 공정을 수행하여 균일한 두께로 식각이 수행된다. 여기서, 상기 산화막(140)의 식각 공정은 상기 본딩 실리콘(120)의 하측에 위치한 기판(100) 및 상기 기판(100) 내에 형성된 제 1 금속 배선(101)이 노출될 때까지 수행된다. Next, referring to FIG. 8, an etching process is performed on the oxide film 140 formed in the bonding silicon 120 and on the nitride film 132, and the etching process of the oxide film 140 is performed by an etch back process. Etching is carried out to a uniform thickness. The etching process of the oxide layer 140 is performed until the substrate 100 positioned below the bonding silicon 120 and the first metal wiring 101 formed in the substrate 100 are exposed.

즉, 에치백 공정등에 의하여 상기 제 1 금속 배선(101)을 노출시키도록 한다. That is, the first metal wiring 101 is exposed by an etch back process or the like.

상기 산화막(140)의 식각 공정에 의하여, 상기 제 1 금속 배선(101)과의 컨택을 위한 컨택 플러그가 위치할 수 있는 컨택홀(150)이 마련된다. By the etching process of the oxide layer 140, a contact hole 150 in which a contact plug for contact with the first metal wire 101 is located is provided.

그리고, 상기 질화막(132)상에 형성된 산화막(140)을 제거하기 위한 식각 공정이 더 수행될 수 있으며, 이러한 산화막 제거 공정은 반드시 필요한 공정이 아니다. In addition, an etching process for removing the oxide film 140 formed on the nitride film 132 may be further performed, and such an oxide film removing process is not a necessary process.

그 다음, 도 9를 참조하면, 상기 본딩 실리콘(120) 및 기판(100)에 형성된 컨택홀(150) 내부에 제 1 컨택 플러그(160)를 형성한다. 상기 제 1 컨택 플러그(160)의 형성은 공지의 다양한 기술에서와 같이, 텅스텐등의 금속물질을 갭 필한 다음 평탄화 공정을 실시할 수 있다. Next, referring to FIG. 9, a first contact plug 160 is formed in the contact hole 150 formed in the bonding silicon 120 and the substrate 100. The first contact plug 160 may be formed by gap-filling a metal material such as tungsten, and then performing a planarization process, as in various known techniques.

그 다음, 도 10을 참조하면, 상기 질화막(132) 및 제 1 컨택 플러그(160) 상에 절연막을 증착시켜, 제 2 층간 절연막(170)을 형성한다. Next, referring to FIG. 10, an insulating film is deposited on the nitride film 132 and the first contact plug 160 to form a second interlayer insulating film 170.

그리고, 상기 제 2 층간 절연막(170) 상에 포토 레지스트를 도포하여 패터닝한 다음, 제 2 층간 절연막(170) 및 제 1 층간 절연막(132,131)을 식각하여 제 2 컨택 플러그(180)를 형성할 컨택홀을 형성하고, 그 컨택홀 내부에 제 2 컨택 플러그(180)를 형성한다. After the photoresist is applied and patterned on the second interlayer insulating layer 170, the second interlayer insulating layer 170 and the first interlayer insulating layer 132 and 131 are etched to form a second contact plug 180. A hole is formed, and a second contact plug 180 is formed in the contact hole.

특히, 상기 제 2 컨택 플러그(170)은, 상기 본딩 실리콘(120)내의 포토 다이오드영역에서 제 1 불순물 영역(121)과 접속될 수 있도록 형성된다. 이는, 상기 포 토 다이오드에 대해서 리버스 바이어스를 인가하기 위함이다. In particular, the second contact plug 170 is formed to be connected to the first impurity region 121 in the photodiode region of the bonding silicon 120. This is to apply a reverse bias to the photodiode.

그리고, 상기 제 2 컨택 플러그(180)와 전기적으로 접속할 제 2 금속 배선(190)을 상기 제 2 층간 절연막(170)상에 형성한다. 상기 제 2 금속배선(190)의 형성에 대해서는, 공지의 다양한 기술들이 적용될 수 있으므로 자세한 설명은 생략하기로 한다. In addition, a second metal wire 190 to be electrically connected to the second contact plug 180 is formed on the second interlayer insulating layer 170. For the formation of the second metal wire 190, various known techniques may be applied, and thus a detailed description thereof will be omitted.

도시되어 있지는 않지만, 상기 제 2 금속 배선(190)상에는 보호막을 형성하기 위한 공정이 더 수행될 수 있으며, 또한 상기 보호막 상에 컬러 필터층를 형성하는 공정과, 상기 컬러 필터층 상에 포토 레지스트를 도포하여 마이크로 렌즈를 형성하는 공정이 더 수행된다. Although not shown, a process for forming a protective film may be further performed on the second metal wire 190, and further, a process of forming a color filter layer on the protective film, and a photoresist applied on the color filter layer to form a micro The process of forming the lens is further performed.

이러한 과정에 의하여, 본 발명의 실시예에 따른 이미지 센서가 도 1과 같은 형태로 제조된다. By this process, the image sensor according to the embodiment of the present invention is manufactured in the form as shown in FIG.

제안되는 바와 같은 본 발명의 실시예에 의해서, 포토 다이오드 영역을 관통하는 컨택 플러그 형성시에 웨트 에치에 의하여 본딩 실리콘이 식각됨으로써, 플라즈마 식각의 실시 횟수를 줄여 기판이나 포토 다이오드 영역에 디펙트가 발생하는 경우를 줄일 수 있다. According to an embodiment of the present invention, bonding silicon is etched by wet etch when forming a contact plug penetrating the photodiode region, thereby reducing the number of times of plasma etching and causing defects in the substrate or photodiode region. Can reduce the number of cases.

또한, 단위 픽셀을 구성하는 포토 다이오드영역에 있어서, 제 1 불순물 영역간에는 보다 효과적인 아이솔레이션이 이루어질 수 있으며, 제 2 불순물 영역에 대해서는 컨택 플러그와의 컨택이 정교하게 이루어질 수 있다. In addition, in the photodiode region constituting the unit pixel, more effective isolation may be achieved between the first impurity regions, and contact with the contact plug may be precisely formed on the second impurity regions.

도 1은 본 발명의 실시예에 따른 이미지 센서의 구성을 보여주는 도면.1 is a view showing the configuration of an image sensor according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따라 포토 다이오드 영역간의 절연과 컨택이 수행되는 구성을 상세히 도시한 도면. FIG. 2 is a diagram illustrating in detail a configuration in which insulation and contact between photodiode regions are performed according to an embodiment of the present invention; FIG.

도 3 내지 도 10은 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 도면.3 to 10 are views for explaining a manufacturing method of the image sensor according to the embodiment.

도 11은 도 6에 대응하는 구성을 촬영한 이미지를 도시한 도면.FIG. 11 is a view showing an image of a configuration corresponding to FIG. 6. FIG.

도 12는 도 7에 대응하는 구성을 촬영한 이미지를 도시한 도면. FIG. 12 is a view showing an image photographing a configuration corresponding to FIG. 7. FIG.

도 13은 본 발명의 실시예에 따라 형성된 절연막과 컨택 플러그를 보여주는 이미지를 나타내는 도면.13 is a view showing an image showing an insulating film and a contact plug formed in accordance with an embodiment of the present invention.

도 14 및 도 15는 컨택 플러그의 하부 및 상부에서 불량이 발생되는 경우를 예시적으로 보여주기 위한 도면. 14 and 15 are views for exemplarily showing a case where a failure occurs in the lower part and the upper part of the contact plug.

Claims (11)

제 1 금속 배선을 구비한 기판;A substrate having a first metal wiring; 상기 기판 상에 위치하고, 상측에 형성된 제 1 불순물 영역과 하측에 형성된 제 2 불순물 영역을 포함하는 본딩 실리콘;Bonding silicon on the substrate, the bonding silicon comprising a first impurity region formed at an upper side and a second impurity region formed at a lower side thereof; 상기 본딩 실리콘 상에 형성되는 제 1 층간 절연막;A first interlayer insulating film formed on the bonding silicon; 상기 본딩 실리콘을 관통하여 상기 제 1 금속 배선과 연결되는 제 1 컨택 플러그;A first contact plug penetrating the bonding silicon and connected to the first metal wire; 상기 제 1 층간 절연막 상에 형성되는 제 2 층간 절연막;A second interlayer insulating film formed on the first interlayer insulating film; 상기 제 2 층간 절연막을 관통하여 상기 제 1 불순물 영역과 연결되는 제 2 컨택 플러그; A second contact plug penetrating the second interlayer insulating layer and connected to the first impurity region; 상기 제 2 층간 절연막 상에 형성되어, 상기 제 2 컨택 플러그와 연결되는 제 2 금속 배선; 및A second metal wire formed on the second interlayer insulating layer and connected to the second contact plug; And 상기 제 2 금속 배선 상에 형성되는 컬러필터층과 마이크로 렌즈;를 포함하고, And a color filter layer and a micro lens formed on the second metal wire. 상기 제 1 컨택 플러그의 일측에는 상기 제 1 불순물 영역과의 아이솔레이션을 위한 절연막이 형성되어 있는 것을 특징으로 하는 이미지 센서. And an insulating film formed on one side of the first contact plug for isolation with the first impurity region. 제 1 항에 있어서, The method of claim 1, 상기 절연막의 일부는 상기 제 1 층간 절연막의 하부면 일부에 접하도록 형 성되는 것을 특징으로 하는 이미지 센서. A portion of the insulating film is formed to contact a portion of a lower surface of the first interlayer insulating film. 제 1 항에 있어서, The method of claim 1, 상기 제 1 층간 절연막은 상기 본딩 실리콘 상에 형성되는 산화막과, 상기 산화막 상에 형성되는 질화막을 포함하는 것을 특징으로 하는 이미지 센서. And the first interlayer insulating film includes an oxide film formed on the bonding silicon and a nitride film formed on the oxide film. 제 1 항에 있어서, The method of claim 1, 상기 제 1 컨택 플러그와 상기 제 1 불순물 영역의 사이에 상기 절연막이 형성되고, The insulating film is formed between the first contact plug and the first impurity region, 상기 제 2 불순물 영역은 상기 제 1 컨택 플러그의 일부에 접하는 것을 특징으로 하는 이미지 센서. And the second impurity region is in contact with a portion of the first contact plug. 제 1 항에 있어서, The method of claim 1, 상기 본딩 실리콘 내부의 제 1 불순물 영역은 p+형 불순물로 이루어지고, 상기 제 2 불순물 영역은 n+형 불순물로 이루어지는 것을 특징으로 하는 이미지 센서. The first impurity region inside the bonding silicon is made of p + type impurity, and the second impurity region is made of n + type impurity. 제 1 금속 배선이 형성된 기판을 준비하는 단계;Preparing a substrate on which the first metal wiring is formed; 상기 기판의 상부면에 실리콘을 본딩함으로써, 본딩 실리콘을 형성하는 단계;Bonding silicon to the top surface of the substrate to form bonding silicon; 상기 본딩 실리콘 상측에 형성된 제 1 불순물 영역과 하측에 형성된 제 2 불순물 영역을 형성하는 단계;Forming a first impurity region formed above the bonding silicon and a second impurity region formed below; 상기 본딩 실리콘 상에 제 1 층간 절연막을 형성하는 단계;Forming a first interlayer insulating film on the bonding silicon; 상기 제 1 층간 절연막의 일부를 식각하여, 상기 본딩 실리콘의 표면 일부를 노출시키는 단계;Etching a portion of the first interlayer insulating film to expose a portion of the surface of the bonding silicon; 상기 본딩 실리콘에 대해서, 비등방성 식각공정을 수행하는 단계;Performing an anisotropic etching process on the bonding silicon; 상기 본딩 실리콘 내부 및 상기 제 1 층간 절연막 상에 산화막을 증착하는 단계;Depositing an oxide film on the bonding silicon and on the first interlayer insulating film; 상기 제 1 금속 배선의 일부가 노출되도록 상기 산화막을 식각하는 단계;Etching the oxide film so that a portion of the first metal wire is exposed; 상기 제 1 금속 배선과 연결되는 제 1 컨택 플러그를 형성하는 단계; 및 Forming a first contact plug connected with the first metal wire; And 상기 제 1 층간 절연막을 관통하는 제 2 컨택 플러그를 형성하는 단계;를 포함하는 이미지 센서의 제조 방법. And forming a second contact plug penetrating the first interlayer insulating film. 제 6 항에 있어서, The method of claim 6, 상기 제 2 컨택 플러그를 형성하는 단계는, 상기 제 1 층간 절연막 상에 제 2 층간 절연막을 형성한 다음 상기 제 2 층간 절연막 및 제 1 층간 절연막의 일부를 식각하고, 상기 제 2 층간 절연막 및 제 1 층간 절연막을 관통하는 제 2 컨택 플러그를 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법. The forming of the second contact plug may include forming a second interlayer insulating film on the first interlayer insulating film, and then etching a portion of the second interlayer insulating film and the first interlayer insulating film, and forming the second interlayer insulating film and the first interlayer insulating film. And a second contact plug penetrating the interlayer insulating film. 제 7 항에 있어서, The method of claim 7, wherein 상기 제 2 컨택 플러그를 형성한 다음에는, 상기 제 2 층간 절연막 상에 상 기 제 2 컨택 플러그와 전기적으로 연결되기 위한 제 2 금속 배선을 형성하는 것을 특징으로 하는 이미지 센서의 제조 방법. And after forming the second contact plug, forming a second metal wire on the second interlayer insulating layer to be electrically connected to the second contact plug. 제 6 항에 있어서, The method of claim 6, 상기 제 2 컨택 플러그를 형성하는 단계는, 상기 제 1 불순물 영역이 형성된 본딩 실리콘의 일부를 노출하기 위한 상기 제 1 층간 절연막의 식각 공정을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법. The forming of the second contact plug may include etching the first interlayer insulating layer to expose a portion of the bonding silicon in which the first impurity region is formed. 제 6 항에 있어서, The method of claim 6, 상기 본딩 실리콘에 대해서, 비등방성 식각공정을 수행하는 단계는, 실리콘의 [111]방향에 대해서 비등방성 식각 수행되도록 하는 것을 특징으로 하는 이미지 센서의 제조 방법. The performing of an anisotropic etching process on the bonding silicon may include performing anisotropic etching on the [111] direction of silicon. 제 10 항에 있어서, 11. The method of claim 10, 상기의 비등방성 식각 공정은 KOH 용액을 이용한 딥 처리 공정인 것을 특징으로 하는 이미지 센서의 제조 방법. The anisotropic etching process is a method of manufacturing an image sensor, characterized in that the dip treatment process using a KOH solution.
KR1020080111421A 2008-11-11 2008-11-11 Image sensor and its manufacturing method KR101053729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111421A KR101053729B1 (en) 2008-11-11 2008-11-11 Image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111421A KR101053729B1 (en) 2008-11-11 2008-11-11 Image sensor and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20100052620A KR20100052620A (en) 2010-05-20
KR101053729B1 true KR101053729B1 (en) 2011-08-02

Family

ID=42277834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111421A KR101053729B1 (en) 2008-11-11 2008-11-11 Image sensor and its manufacturing method

Country Status (1)

Country Link
KR (1) KR101053729B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same
KR20060120260A (en) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Photodetecting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same
KR20060120260A (en) * 2006-08-25 2006-11-24 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 Photodetecting device

Also Published As

Publication number Publication date
KR20100052620A (en) 2010-05-20

Similar Documents

Publication Publication Date Title
US8187909B2 (en) Backside illuminated image sensor having deep light reflective trenches
US8053353B2 (en) Method of making connections in a back-lit circuit
TWI749682B (en) Isolation structure for bond pad structure and manufacturing method thereof
US9293630B2 (en) Semiconductor package and method of forming semiconductor package
TWI390721B (en) Imagers with contact plugs extending through the substrates thereof and imager fabrication methods
US10559464B2 (en) Method for manufacturing photoelectric conversion device
KR20210016272A (en) Bsi chip with backside alignment mark
US7598553B2 (en) CMOS image sensor and method of manufacturing thereof
US7683411B2 (en) Image sensor and method of manufacturing the same
KR101116574B1 (en) Method for manufacturing an image sensor
KR101038807B1 (en) Image Sensor and Method for Manufacturing the same
KR20100076522A (en) Back side illumination image sensor and method for manufacturing the same
US20130277787A1 (en) Backside illumination cmos image sensor and method for fabricating the same
US7985613B2 (en) Method for manufacturing back side illumination image sensor
KR101053729B1 (en) Image sensor and its manufacturing method
US9305960B2 (en) Semiconductor device and method of manufacturing the same
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
KR20100079087A (en) Image sensor and method for manufacturing the same
KR100856948B1 (en) Method for manufacturing of image sensor
KR101088204B1 (en) Image sensor and method for manufacturign thesame
KR101053743B1 (en) Manufacturing Method of Image Sensor
KR20100080210A (en) Image sensor and manufacturing method of image sensor
US20100102367A1 (en) Image sensor and method of fabricating the same
KR20100078163A (en) Image sensor and method for manufacturing the same
KR20100078361A (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee