KR101053285B1 - Liquid Crystal Display Manufacturing Method - Google Patents

Liquid Crystal Display Manufacturing Method Download PDF

Info

Publication number
KR101053285B1
KR101053285B1 KR1020040038055A KR20040038055A KR101053285B1 KR 101053285 B1 KR101053285 B1 KR 101053285B1 KR 1020040038055 A KR1020040038055 A KR 1020040038055A KR 20040038055 A KR20040038055 A KR 20040038055A KR 101053285 B1 KR101053285 B1 KR 101053285B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
gate
layer
electrode
Prior art date
Application number
KR1020040038055A
Other languages
Korean (ko)
Other versions
KR20050113420A (en
Inventor
정훈
장정우
하용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040038055A priority Critical patent/KR101053285B1/en
Publication of KR20050113420A publication Critical patent/KR20050113420A/en
Application granted granted Critical
Publication of KR101053285B1 publication Critical patent/KR101053285B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치의 패드부가 ACF 접촉에 의한 전식(부식) 방지와 신호 전달 특성을 향상시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계; 상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계; 상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및 상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.The present invention discloses a liquid crystal display device and a method of manufacturing the liquid crystal display device in which the pad portion of the liquid crystal display device is improved against corrosion (corrosion) and signal transmission characteristics by ACF contact. The present invention includes forming an insulating film and a metal film sequentially on a substrate on which a channel layer is formed, and then forming a gate pattern on the gate electrode and the pad region; Coating an insulating layer on the substrate on which the gate electrode and the gate pattern are formed, and depositing and etching a transparent metal to form a protective pattern on the pixel electrode and the pad region; Forming a contact hole after applying a first passivation layer on the pixel electrode and the substrate on which the protection pattern is formed; Depositing and etching a metal layer on the first passivation layer on which the contact hole is formed to form a contact portion electrically connecting the passivation pattern and the gate pattern on the source / drain electrode and the pad region; And applying a second passivation layer on the substrate on which the source / drain electrodes are formed.

액정표시장치, 반사, 투과, 패드, 신호, ITO, 패턴LCD, Reflection, Transmission, Pad, Signal, ITO, Pattern

Description

액정표시장치 제조방법{METHOD FOR MANUFACTURING LCD}Liquid crystal display manufacturing method {METHOD FOR MANUFACTURING LCD}

도 1은 종래 기술에 따른 반사투과형 액정표시장치의 구조를 개략적으로 도시한 도면.1 is a view schematically showing the structure of a transflective liquid crystal display device according to the prior art.

도 2a 내지 도 2f는 종래 기술에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면.2A to 2F illustrate a process of manufacturing a reflective transmissive liquid crystal display device according to the prior art;

도 3a는 종래 기술에 따른 액정표시장치 패드 영역을 도시한 평면도.3A is a plan view illustrating a liquid crystal display pad region according to the related art.

도 3b는 상기 도 3a의 A-A' 영역을 절단한 단면도.3B is a cross-sectional view taken along the line AA ′ of FIG. 3A;

도 4a 내지 도 4f는 본 발명에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면.4A to 4F illustrate a process of manufacturing a reflective transmissive liquid crystal display device according to the present invention;

도 5a는 본 발명에 따른 액정표시장치 패드 영역을 도시한 평면도.5A is a plan view illustrating a liquid crystal display pad region according to the present invention;

도 5b는 상기 도 5a의 B-B' 영역을 절단한 단면도.5B is a cross-sectional view taken along the line BB ′ of FIG. 5A.

도 6은 본 발명의 다른 실시 예를 도시한 도면.6 is a view showing another embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 하부 기판 101: 버퍼층100: lower substrate 101: buffer layer

102: 게이트 절연막 103: 층간 절연막102: gate insulating film 103: interlayer insulating film

104: 보호막 106: 감광막104: protective film 106: photosensitive film

114: 채널층 118: 게이트 전극 114: channel layer 118: gate electrode                 

120: 보호 패턴 130: 게이트 패턴120: protection pattern 130: gate pattern

135: 콘택부135: contact part

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치의 패드부가 ACF(Anisotropic Conductive Film) 접촉에 의한 전식 방지와 신호 전달 특성을 향상시킨 액정표시장치 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method of manufacturing a liquid crystal display device in which a pad portion of the liquid crystal display device is prevented from being spread by ACF (Anisotropic Conductive Film) contact and improved signal transmission characteristics.

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 발전하고 있다. 최근까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있다. Recently, as the information society has progressed rapidly, a display field for processing and displaying a large amount of information has been developed. Until recently, cathode-ray tubes (CRTs) have been the mainstream of display devices and have been developing.

그러나, 최근 들어 소형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시소자(Flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.However, in recent years, the need for a flat panel display has emerged in order to meet the times of miniaturization, light weight, and low power consumption. Accordingly, a thin film transistor-liquid crystal display (hereinafter referred to as TFT-LCD) having excellent color reproducibility and thinness has been developed.

상기 TFT-LCD의 동작을 살펴보면, 박막 트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부 광원의 빛 투과 량을 조절할 수 있게 한다.Referring to the operation of the TFT-LCD, when an arbitrary pixel is switched by the thin film transistor, the arbitrary pixel that is switched makes it possible to adjust the light transmission amount of the lower light source.

상기 스위칭 소자는 반도체 층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor ; a-Si:H TFT)가 주류를 이루고 있다. 이는 비정질 실리콘 박막이 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문이다.The switching device is mainly composed of an amorphous silicon thin film transistor (a-Si: H TFT) in which a semiconductor layer is formed of amorphous silicon. This is because the amorphous silicon thin film can be formed at a low temperature on a large insulating substrate such as a low-cost glass substrate.

일반적으로 사용되는 TFT-LCD는 패널의 하부에 위치한 백라이트라는 광원의 빛에 의해 영상을 표현하는 방식을 써왔다.Commonly used TFT-LCDs have used a method of representing an image by the light of a light source called a backlight located under the panel.

그러나, TFT-LCD는 백라이트에 의해 입사된 빛의 3∼8%만 투과하는 매우 비효율적인 광 변조기이다.However, TFT-LCDs are very inefficient light modulators that transmit only 3-8% of the light incident by the backlight.

두 장의 편광판의 투과율은 45%, 하판과 상판의 유리 두 장의 투과율은 94%, TFT어레이 및 화소의 투과율은 약 65%, 컬러필터의 투과율은 27%라고 가정하면 TFT-LCD의 광 투과율은 약 7.4%이다.The light transmittance of the TFT-LCD is about assuming that the transmittance of the two polarizers is 45%, the transmittances of the two glass plates of the lower and upper plates are 94%, the TFT array and the pixel transmittance are about 65%, and the color filter transmittance is 27%. 7.4%.

그래서, 액정표시장치의 외부 광원과 내부 광원을 디스플레이를 위한 광원으로 사용할 수 있는 반사투과형 액정표시장치가 제안되어져 왔는데, 그 구조는 다음과 같다.Thus, a reflection-transmissive liquid crystal display device that can use an external light source and an internal light source of a liquid crystal display device as a light source for a display has been proposed. The structure is as follows.

도 1은 종래 기술에 따른 반사투과형 액정표시장치의 구조를 개략적으로 도시한 도면이다.1 is a view schematically showing the structure of a reflective transmissive liquid crystal display device according to the prior art.

도 1에 도시된 바와 같이, 일반적인 반사투과형 액정표시장치의 구조는 크게 컬러 필터 기판과 어레이 기판 및 액정층으로 구분되는데, 상기 컬러 필터 기판은 투명성 절연 기판(20) 상에 크롬을 이용하여 블랙 매트릭스(23)가 형성되어 있고, 상기 블랙 매트릭스(23)가 형성된 내부 공간에 R, G, B 컬러 필터층(25)이 형성되어 있으며, 화소에서 사용하는 공통 전압을 인가하기 위하여 투명 금속으로 형성된 공통전극(21)이 배치되어 있다. As shown in FIG. 1, the structure of a general reflection-transmissive liquid crystal display device is largely divided into a color filter substrate, an array substrate, and a liquid crystal layer. The color filter substrate is formed of a black matrix using chromium on a transparent insulating substrate 20. (23) is formed, the R, G, and B color filter layers 25 are formed in the inner space where the black matrix 23 is formed, and a common electrode formed of a transparent metal to apply a common voltage used in the pixel. 21 is arrange | positioned.                         

그리고, 상기 컬러 필터 기판과 대응하는 상기 어레이 기판은 투명성 절연 기판으로된 하부 기판(10) 상에 다수개의 게이트 배선(12)과 데이터 배선(11)을 수직으로 교차시켜 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에 스위칭 동작을 하는 TFT(15)와 투과 영역의 화소 전극(13b) 및 반사 영역의 반사 판(13a)이 형성되어 있다.The array substrate corresponding to the color filter substrate may define a unit pixel region by vertically crossing a plurality of gate lines 12 and data lines 11 on a lower substrate 10 that is a transparent insulating substrate. On the unit pixel region, a TFT 15 for switching operation, a pixel electrode 13b in the transmissive region and a reflecting plate 13a in the reflecting region are formed.

상기 어레이 기판과 컬러 필터 기판은 액정층(30)을 사이에 두고 합착되며, 상기 어레이 기판에 배치되어 있는 게이트 배선(12)으로부터 구동 신호에 의해 TFT가 턴온(Turn On)되면, 데이터 배선(11)으로부터 데이터 신호가 턴 온(turn on)된 TFT(15)의 드레인 전극과 연결된 화소 전극에 전달된다.The array substrate and the color filter substrate are bonded to each other with the liquid crystal layer 30 interposed therebetween. When the TFT is turned on by a drive signal from the gate wiring 12 disposed on the array substrate, the data wiring 11 ) Is transferred to the pixel electrode connected to the drain electrode of the TFT 15 turned on.

상기 컬러 필터 기판 상에 배치되어 있는 상기 공통전극(21)과 데이터 신호 전압이 인가된 화소 전극(13b)의 전압에 의해 액정의 배열을 바꾸어 각화소별로 투과율을 다르게 하여, 외부에서 입사되는 광 또는 내부의 백라이트에서 입사되는 광을 이용하여 화상을 디스플레이 한다.The light is incident from the outside by varying the transmittance of each pixel by changing the arrangement of liquid crystals by the voltages of the common electrode 21 disposed on the color filter substrate and the pixel electrode 13b to which the data signal voltage is applied. The image is displayed using the light incident from the internal backlight.

이와 같이 반투과형 액정표시장치는 밝은 낮에는 외부광을 주로 이용하여 화상을 디스플레이하고, 어두운 밤이나 공간에서는 내부 광원을 주로 이용함으로 화상 품질을 유지하면서 전력소비를 감소시킬 수 있는 이점이 있다.As described above, the transflective liquid crystal display displays an image mainly by using external light during a bright day, and reduces power consumption while maintaining image quality by mainly using an internal light source in a dark night or a space.

도 2a 내지 도 2f는 종래 기술에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면이다.2A to 2F illustrate a process of manufacturing a reflective transmissive liquid crystal display device according to the prior art.

도 2a에 도시된 바와 같이, 박막 트랜지스터 영역과 패드 영역을 도시하였다. As shown in FIG. 2A, the thin film transistor region and the pad region are illustrated.                         

먼저, 하부 기판(10)의 전 영역 상에 버퍼층(buffer: 1)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(1)이 형성된 하부 기판(10) 상에 형성한 다음, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다.First, a buffer layer 1 is formed on the entire area of the lower substrate 10, and then amorphous silicon is formed on the lower substrate 10 having the buffer layer 1 formed thereon, and then low-temperature heat treatment polycrystalline. (poly crystallization).

상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(14)을 패터닝하여 형성한다.When the amorphous silicon is crystallized from polysilicon, a mask process is performed on the crystallized polysilicon to form the channel layer 14 on the region where the TFT is to be formed.

그런 다음, 도 2b에 도시된 바와 같이, 상기 채널층(14)이 형성된 하부 기판(10)의 전 영역 상에는 게이트 절연막(2)을 도포하고, 계속해서 게이트 금속막을 증착한 다음, 식각하여 게이트 전극(18)을 형성한다.Then, as shown in FIG. 2B, the gate insulating film 2 is coated on the entire region of the lower substrate 10 on which the channel layer 14 is formed, the gate metal film is subsequently deposited, and then the gate electrode is etched. (18) is formed.

이때, 상기 게이트 전극(18)은 상기 채널층(14) 상부에 형성되고, 패드 영역 상에는 버퍼층(1)과 게이트 절연막(2)이 형성된다.In this case, the gate electrode 18 is formed on the channel layer 14, and the buffer layer 1 and the gate insulating layer 2 are formed on the pad region.

상기와 같이, 게이트 전극(18)이 형성되면 도 2c에 도시된 바와 같이, 상기 하부 기판(10) 상에 층간절연막(3)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 식각하여 화소 전극(13b)을 형성한다.As described above, when the gate electrode 18 is formed, as shown in FIG. 2C, the interlayer insulating film 3 is applied to the entire area of the substrate on the lower substrate 10, and then an ITO transparent metal film is deposited. Etching is performed to form the pixel electrode 13b.

이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위한 보호 패턴(20)을 형성한다.In this case, the ITO metal layer is patterned on the pad region to form a protective pattern 20 for preventing electrical corrosion (corrosion) on the pad surface when contacting with an anisotropic conductive film (ACF) metal.

상기와 같이 하부 기판(10) 상에 화소 전극(13b)이 형성되면, 도 2d에 도시된 바와 같이, 보호막(4)을 기판의 전 영역 상에 도포한 다음, 콘택홀(contact hole) 공정을 진행한다. When the pixel electrode 13b is formed on the lower substrate 10 as described above, as shown in FIG. 2D, the protective film 4 is coated on the entire area of the substrate, and then a contact hole process is performed. Proceed.                         

상기 보호막(4) 상에 형성되는 콘택홀은 상기 화소 전극(13b)과 채널층(14) 및 드레인 전극(17b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(14)이 오픈 되도록 홀을 형성한다.The contact hole formed on the passivation layer 4 forms a hole such that the channel layer 14 is opened in an area where the pixel electrode 13b, the channel layer 14, and the drain electrode 17b can be electrically connected. do.

또한, 패드 영역에서는 상기 보호 패턴(20) 상에 도포되어 있는 보호막(4)을 식각하여 상기 보호 패턴(20)이 외부로 노출되도록 한다.In addition, in the pad region, the protective layer 4 coated on the protective pattern 20 is etched to expose the protective pattern 20 to the outside.

그런 다음, 금속막을 기판(10)의 전 영역에 증착하고 식각하여 소스/드레인 전극(17a, 17b)을 형성하여 TFT를 완성한다.Then, a metal film is deposited on the entire region of the substrate 10 and etched to form source / drain electrodes 17a and 17b to complete the TFT.

상기와 같이 소스/드레인 전극(17a, 17b)이 형성되면, 도 2e에 도시된 바와 같이, 하부 기판(10)의 전 영역 상에 포토 아크릴 성분의 감광막(6)을 도포하고, 반사 전극이 형성될 영역에 감광막(6)이 남도록 패터닝한다.When the source / drain electrodes 17a and 17b are formed as described above, as shown in FIG. 2E, the photosensitive film 6 of the photoacrylic component is coated on the entire region of the lower substrate 10, and the reflective electrode is formed. The photosensitive film 6 is patterned so as to remain in the region to be left.

이때, 상기 감광막(6) 상에 형성될 반사 전극의 반사율을 높이기 위하여 상기 감광막(6) 표면을 요철구조(embossing)로 형성한다.At this time, in order to increase the reflectance of the reflective electrode to be formed on the photosensitive film 6, the surface of the photosensitive film 6 is formed with an embossing structure (embossing).

그런 다음, 도 2f에 도시된 바와 같이, 반사율이 높은 금속막을 증착하고, 이를 식각하여 반사전극(13a)을 형성한다.Then, as shown in FIG. 2F, a metal film having a high reflectance is deposited and etched to form a reflective electrode 13a.

상기 반사 전극(13a)은 요철 구조를 갖는 상기 감광막(6) 패턴을 따라 증착되기 때문에 요철 구조로 형성되고, 이것은 외부 광의 반사율을 향상시키는 역할을 하게 된다.Since the reflective electrode 13a is deposited along the photosensitive film 6 pattern having the uneven structure, the reflective electrode 13a is formed of the uneven structure, which serves to improve the reflectance of external light.

도 3a는 종래 기술에 따른 액정표시장치 패드 영역을 도시한 평면도이다.3A is a plan view illustrating a liquid crystal display pad region according to the related art.

도 3a에 도시된 바와 같이, 패드 영역 상에는 ITO 투명 금속으로 패터닝된 보호 패턴(20) 상에 보호막(4)이 오픈된 구조를 하고 있다. As shown in FIG. 3A, the protective film 4 is opened on the protective pattern 20 patterned with an ITO transparent metal on the pad region.                         

정확하게는 상기 보호막(4)과 감광막(미도시)이 오픈된 구조로 되어 있어, 상기 보호 패턴(20)이 외부로 노출되도록 하고 있다.Precisely, the protective film 4 and the photoresist film (not shown) are open so that the protective pattern 20 is exposed to the outside.

그리고 상기 보호 패턴(20)은 소스/드레인 전극 형성시에 데이터 패드(21)와 전기적으로 연결된다.The protective pattern 20 is electrically connected to the data pad 21 when the source / drain electrodes are formed.

도 3b는 상기 도 3a의 A-A' 영역을 절단한 단면도이다.3B is a cross-sectional view taken along the line AA ′ of FIG. 3A.

도 3b에 도시된 바와 같이, 하부 기판(10) 상에 버퍼층(1), 게이트 절연막(2), 층간절연막(3)이 적층 형태로 형성되어 있고, 상기 층간절연막(3) 상에 보호 패턴(20)이 형성되어 있다.As shown in FIG. 3B, a buffer layer 1, a gate insulating film 2, and an interlayer insulating film 3 are formed on the lower substrate 10 in a stacked form, and a protective pattern (eg, on the interlayer insulating film 3) is formed. 20) is formed.

상기 보호 패턴(20) 상에 형성되어 있는 보호막(4)과 감광막(6)은 상기 보호 패턴을 외부로 노출시키기 위해서 콘택홀을 형성하였다.The protective layer 4 and the photoresist layer 6 formed on the protective pattern 20 form contact holes to expose the protective pattern to the outside.

상기 보호 패턴(20)은 ACF(Anisotropic Conductive Film)와 전기적으로 접촉하여 액정표시장치의 패드 영역에 신호를 공급한다.The protective pattern 20 is in electrical contact with an anisotropic conductive film (ACF) to supply a signal to the pad region of the liquid crystal display.

상기와 같은 구조를 갖는 액정표시장치의 패드 구조는 ACF와 패드 금속이 직접 접촉하면, 패드 금속막 표면이 전식(부식)되는 문제점이 발생하여 ITO 금속으로 패터닝된 보호 패턴을 형성하였다.In the pad structure of the liquid crystal display device having the above structure, when the ACF is directly in contact with the pad metal, a problem occurs that the surface of the pad metal film is corroded (corrosion), thereby forming a protective pattern patterned with ITO metal.

하지만, ITO 금속은 게이트 또는 데이터 배선의 금속에 비해서 전기적 저항이 높기 때문에 신호 전달이 원활하지 않거나 신호 왜곡이 발생하는 문제점이 있다.However, since ITO metal has higher electrical resistance than metal of gate or data wiring, signal transmission is not smooth or signal distortion occurs.

또한, 이러한 신호 왜곡을 방지하기 위해서 패드부와 ACF를 집적 전기적으로 접촉시키면, 패드 표면에 전식이 발생하게 된다.In addition, in order to prevent such signal distortion, when the pad part and the ACF are integrally and electrically contacted, electrical generation occurs on the pad surface.

본 발명은, 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉할 때 패드 표면에 발생되는 전식 불량을 방지할 수 있도록 한 액정표시장치 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a liquid crystal display device in which a liquid crystal display pad structure is connected to an ACF without electrical resistance, and at the same time, it is possible to prevent an electrical failure caused on the surface of the pad when contacting the ACF.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,In order to achieve the above object, the liquid crystal display device manufacturing method according to the present invention,

채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;Forming an insulating film and a metal film sequentially on the substrate on which the channel layer is formed, and then forming a gate pattern on the gate electrode and the pad region;

상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;Coating an insulating layer on the substrate on which the gate electrode and the gate pattern are formed, and depositing and etching a transparent metal to form a protective pattern on the pixel electrode and the pad region;

상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계; Forming a contact hole after applying a first passivation layer on the pixel electrode and the substrate on which the protection pattern is formed;

상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및Depositing and etching a metal layer on the first passivation layer on which the contact hole is formed to form a contact portion electrically connecting the passivation pattern and the gate pattern on the source / drain electrode and the pad region; And

상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 한다.And applying a second passivation layer on the substrate on which the source / drain electrodes are formed.

여기서, 상기 콘택부는 적어도 두 개 이상이고, 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 한다.Here, at least two contact parts may be formed, and the gate pattern and the contact part may be electrically connected to the protective pattern to form a low resistance pattern.

또한, 본 발명에 따른 액정표시장치 제조방법은,In addition, the liquid crystal display device manufacturing method according to the present invention,

버퍼층과 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;Forming an insulating film and a metal film sequentially on the substrate on which the buffer layer and the channel layer are formed, and then forming a gate pattern on the gate electrode and the pad region;

상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;Coating an insulating layer on the substrate on which the gate electrode and the gate pattern are formed, and depositing and etching a transparent metal to form a protective pattern on the pixel electrode and the pad region;

상기 화소 전극과 보호 패턴이 형성된 기판 상에 보호막을 도포한 다음 콘택홀을 형성하는 단계; Forming a contact hole after applying a passivation layer on the substrate on which the pixel electrode and the protection pattern are formed;

상기 콘택홀이 형성된 보호막 상에 금속막을 증착하고 식각하여, 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계;Depositing and etching a metal film on the passivation layer on which the contact hole is formed to form a contact portion electrically connecting the passivation pattern and the gate pattern on a source / drain electrode and a pad region;

상기 소스/드레인 전극이 형성된 기판 상에 감광막을 도포하여 요철 구조로 패터닝하는 단계; 및Applying a photoresist film on the substrate on which the source / drain electrodes are formed and patterning the concave-convex structure; And

상기 요철구조로 패터닝된 감광막 상에 금속막을 증착하고 식각하여 반사 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.And depositing and etching a metal film on the photoresist patterned with the concave-convex structure to form a reflective electrode.

여기서, 상기 콘택부는 적어도 두 개 이상이고, 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 한다.Here, at least two contact parts may be formed, and the gate pattern and the contact part may be electrically connected to the protective pattern to form a low resistance pattern.

삭제delete

삭제delete

삭제delete

본 발명에 의하면, 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉할 때, 패드 표면에 발생되는 전식 불량을 방지할 수 있다.According to the present invention, it is possible to connect the liquid crystal display pad structure with the ACF without electrical resistance, and to prevent the electrical failure caused on the surface of the pad when the ACF contacts the ACF.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4f는 본 발명에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면이다.4A to 4F illustrate a process of manufacturing a reflective transmissive liquid crystal display device according to the present invention.

도 4a에 도시된 바와 같이, 하부 기판(100)의 전 영역 상에 버퍼층(buffer: 101)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(101)이 형성된 하부 기판(100) 상에 형성하고, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다.As shown in FIG. 4A, a buffer layer 101 is formed on the entire area of the lower substrate 100, and then amorphous silicon is formed on the lower substrate 100 on which the buffer layer 101 is formed. Low temperature heat treatment is performed for poly crystallization.

상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(114)을 패터닝 하여 형성한다.When the amorphous silicon is crystallized from polysilicon, a mask process is performed on the crystallized polysilicon to form the channel layer 114 on the region where the TFT is to be formed.

그런 다음, 도 4b에 도시된 바와 같이, 상기 채널층(114)이 형성된 하부 기판(100)의 전 영역 상에는 게이트 절연막(102)을 도포하고, 계속해서 게이트 금속막을 증착한 다음, 식각하여 게이트 전극(118)과 패드 영역 상에 게이트 패턴(130)을 형성한다.Next, as shown in FIG. 4B, the gate insulating layer 102 is coated on the entire region of the lower substrate 100 on which the channel layer 114 is formed, the gate metal layer is subsequently deposited, and the gate electrode is etched. A gate pattern 130 is formed on the 118 and the pad region.

상기 게이트 패턴(130)은 패드 영역의 전식(부식)을 방지하기 위하여 형성하는 ITO 금속으로된 보호 패턴이 전기적 저항이 높은 단점을 보완하는 역할을 한다.The gate pattern 130 compensates for the disadvantage that the protective pattern made of ITO metal formed to prevent the corrosion of the pad region is high.

따라서, 상기 보호 패턴보다 저항이 낮은 금속으로 형성하는데, 본 발명에서는 게이트 배선과 동일한 금속을 사용하였다.Therefore, although the resistance is lower than that of the protective pattern, the same metal as the gate wiring is used in the present invention.

이때, 상기 게이트 전극(118)은 상기 채널층(114) 상부에 형성되고, 상기 게이트 패턴(130)은 패드 영역 상에 형성된다.In this case, the gate electrode 118 is formed on the channel layer 114, and the gate pattern 130 is formed on the pad region.

상기와 같이, 게이트 전극(118)과 게이트 패턴(130)이 형성되면 도 4c에 도시된 바와 같이, 상기 하부 기판(100) 상에 층간절연막(103)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 이를 식각하여 화소 전극(113b)을 형성한다.As described above, when the gate electrode 118 and the gate pattern 130 are formed, as shown in FIG. 4C, the interlayer insulating film 103 is applied to the entire area of the substrate on the lower substrate 100, and the ITO transparent layer is formed. A metal film is deposited and then etched to form the pixel electrode 113b.

이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위해 보호 패턴(120)을 형성한다.In this case, the ITO metal layer is patterned on the pad region to form a protective pattern 120 to prevent the generation of corrosion (corrosion) on the pad surface when contacted with an anisotropic conductive film (ACF) metal.

상기 화소 전극(113b)은 이후 형성될 드레인 전극과의 전기적 콘택(contact)을 위해서 상기 드레인 전극과 전기적으로 연결될 영역에 홀이 형성되어 있고, 상 기 패드 영역 상에 형성된 보호 패턴(120)은 상기 게이트 패턴(130)과 전기적 연결을 위해서 다수개의 홀이 형성되어 있다.The pixel electrode 113b has a hole formed in an area to be electrically connected to the drain electrode for electrical contact with a drain electrode to be formed later, and the protection pattern 120 formed on the pad area is A plurality of holes are formed for electrical connection with the gate pattern 130.

상기와 같이 하부 기판(100) 상에 화소 전극(113b)이 형성되면, 도 4d에 도시된 바와 같이, 보호막(104)을 기판의 전 영역 상에 도포한 다음, 콘택홀 공정을 진행한다.When the pixel electrode 113b is formed on the lower substrate 100 as described above, as shown in FIG. 4D, the protective film 104 is coated on the entire area of the substrate, and then a contact hole process is performed.

상기 보호막(104) 상에 형성되는 콘택홀은 상기 화소 전극(113b)과 채널층(114) 및 드레인 전극(117b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(114)이 오픈되도록 홀을 형성한다.The contact hole formed on the passivation layer 104 forms a hole to open the channel layer 114 in an area where the pixel electrode 113b, the channel layer 114, and the drain electrode 117b can be electrically connected. do.

또한, 패드 영역에서는 상기 보호 패턴(120) 상에 도포되어 있는 보호막(104)과 상기 보호 패턴(120)에 형성되어 있는 홀을 관통하여, 상기 보호 패턴(120)과 게이트 패턴(130) 사이에 형성되어 있는 층간절연막(103)을 식각하여, 상기 게이트 패턴(130)이 노출되도록 한다.In addition, the pad region penetrates the passivation layer 104 applied on the passivation pattern 120 and the hole formed in the passivation pattern 120, and between the passivation pattern 120 and the gate pattern 130. The interlayer insulating layer 103 is etched to expose the gate pattern 130.

그런 다음, 금속막을 기판(100)의 전 영역에 증착하고 식각하여 소스/드레인 전극(117a, 117b)을 형성한다.Then, the metal film is deposited on the entire region of the substrate 100 and etched to form source / drain electrodes 117a and 117b.

상기 드레인 전극(117b)은 상기 화소 전극(113b)과 채널층(114)에 전기적으로 연결되고, 패드 영역에서는 상기 보호 패턴(120)과 게이트 패턴(130)이 소스/드레인 전극 금속으로된 콘택부(135)에 의해서 전기적으로 연결된다.The drain electrode 117b is electrically connected to the pixel electrode 113b and the channel layer 114, and, in the pad region, the contact portion in which the protection pattern 120 and the gate pattern 130 are made of source / drain electrode metal. Electrical connection by 135.

상기와 같이, 소스/드레인 전극(117a, 117b)과 콘택부(135)가 형성되면, 도 4e에 도시된 바와 같이, 하부 기판(100)의 전 영역 상에 포토 아크릴 성분의 감광막(106)을 도포하고, 반사 전극이 형성될 영역에 감광막(106)이 존재할 수 있도록 패터닝한다.As described above, when the source / drain electrodes 117a and 117b and the contact portion 135 are formed, as shown in FIG. 4E, the photoresist film 106 having the photoacryl component is formed on the entire region of the lower substrate 100. It is applied and patterned so that the photosensitive film 106 can exist in the area where a reflective electrode is to be formed.

그리고 패드 영역에서는 보호 패턴(120)과 콘택부(135)가 외부로 노출될 수 있도록 상기 감광막(106)을 제거시킨다.In addition, the photoresist layer 106 may be removed from the pad region so that the protective pattern 120 and the contact portion 135 may be exposed to the outside.

이때, 상기 감광막(106) 상에 형성될 반사 전극의 반사율을 높이기 위해서 상기 감광막(106) 표면을 요철 구조(embossing)로 형성한다.In this case, in order to increase the reflectance of the reflective electrode to be formed on the photosensitive film 106, the surface of the photosensitive film 106 is formed with an embossing structure (embossing).

그런 다음, 도 4f에 도시된 바와 같이, 반사율이 높은 금속막을 증착하고, 이를 식각하여 반사 전극(113a)을 형성한다.Next, as shown in FIG. 4F, a metal film having a high reflectance is deposited and etched to form a reflective electrode 113a.

상기 반사 전극(113a)은 요철 구조를 갖는 상기 감광막(106) 패턴을 따라 형성되기 때문에 요철 구조를 갖고 있어, 외부 광의 반사율을 향상시켰다.Since the reflective electrode 113a is formed along the photosensitive film 106 pattern having an uneven structure, the reflective electrode 113a has an uneven structure, thereby improving the reflectance of external light.

도 5a는 본 발명에 따른 액정표시장치 패드 영역을 도시한 평면도이다.5A is a plan view illustrating a liquid crystal display pad region according to the present invention.

도 5a에 도시된 바와 같이, 패드 영역 상에는 게이트 전극이 형성된층과 동일한 층 상에 게이트 패턴(130)이 형성되어 있고, 상기 게이트 패턴(130) 상에는 층간 절연막(미도시)을 사이에 두고 ITO 투명 금속으로 패터닝된 보호 패턴(120)이 형성되어 있다.As shown in FIG. 5A, the gate pattern 130 is formed on the same layer as the layer on which the gate electrode is formed, and the ITO transparent layer is disposed on the gate pattern 130 with an interlayer insulating film (not shown) therebetween. A protective pattern 120 patterned with metal is formed.

그리고 상기 보호 패턴(120) 형성되어 있는 보호막(104)을 오픈 시켜, 상기 보호 패턴(120), 상기 보호 패턴(120)과 게이트 패턴(130)을 전기적으로 연결시키는 콘택부(135)를 외부로 노출시켰다.In addition, the protection layer 104 formed with the protection pattern 120 is opened, and the contact portion 135 electrically connecting the protection pattern 120, the protection pattern 120, and the gate pattern 130 to the outside. Exposed.

그리고 상기 보호 패턴(120)은 소스/드레인 전극 형성시에 데이터 패드(21)와 전기적으로 연결되어 있다.The protective pattern 120 is electrically connected to the data pad 21 when the source / drain electrodes are formed.

도 5b는 상기 도 3a의 B-B' 영역을 절단한 단면도이다. 5B is a cross-sectional view taken along the line BB ′ of FIG. 3A.                     

도 5b에 도시된 바와 같이, 하부 기판(100) 상에 버퍼층(101), 게이트 절연막(102)이 형성되어 있고, 상기 게이트 절연막(102) 상에는 게이트 패턴(130)이 형성되어 있다.As shown in FIG. 5B, a buffer layer 101 and a gate insulating layer 102 are formed on the lower substrate 100, and a gate pattern 130 is formed on the gate insulating layer 102.

상기 게이트 패턴(130) 상에는 층간 절연막(103)을 사이에 두고, 보호 패턴(120)이 형성되어 있으며, 상기 보호 패턴(120)과 게이트 패턴(130)은 콘택부(135)에 의해서 전기적으로 연결되어 있다.A protective pattern 120 is formed on the gate pattern 130 with an interlayer insulating layer 103 interposed therebetween, and the protective pattern 120 and the gate pattern 130 are electrically connected by the contact portion 135. It is.

그리고 상기 보호 패턴(120) 상에 형성되어 있는 보호막(104)과 감광막(106)은 상기 보호 패턴(120)과 콘택부(135)를 외부로 노출시키기 콘택홀이 형성되어 있는 구조를 하고 있다.The passivation layer 104 and the photoresist layer 106 formed on the passivation pattern 120 have a structure in which contact holes are formed to expose the passivation pattern 120 and the contact portion 135 to the outside.

따라서, 상기 보호 패턴(120)은 ACF와 전기적으로 접촉되면서, 패드 표면에 전식(부식)이 발생하는 문제점을 제거하고, 상기 게이트 패턴(130)과 콘택부(135)는 신호 전달을 위한 저 저항 배선 역할을 하여 신호 왜곡 없이 패드 영역에 신호가 전달될 수 있도록 하였다.Accordingly, the protective pattern 120 is in electrical contact with the ACF, thereby eliminating the problem of corrosion on the pad surface, and the gate pattern 130 and the contact portion 135 have low resistance for signal transmission. By acting as a wiring, the signal can be transmitted to the pad area without signal distortion.

상기에서는 반사투과형 액정표시장치를 중심으로 설명하였지만, 투과형 액정표시장치의 경우에도 그대로 사용할 수 있는데, 도 6은 본 발명의 다른 실시 예를 도시한 도면이다.In the above description, the reflection-transmissive liquid crystal display device has been described, but the transmissive liquid crystal display device can be used as it is. FIG. 6 is a view showing another embodiment of the present invention.

도 6에 도시된 바와 같이, 하부 기판(200)의 전 영역 상에 버퍼층(buffer: 201)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(201)이 형성된 하부 기판(200) 상에 형성한 다음, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다. As shown in FIG. 6, after forming a buffer layer 201 on the entire area of the lower substrate 200, amorphous silicon is formed on the lower substrate 200 on which the buffer layer 201 is formed. It is polycrystallinelized by low temperature heat treatment.

상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실 리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(214)을 패터닝하여 형성한다.When the amorphous silicon is crystallized from polysilicon, a mask process is performed on the crystallized polysilicon to form the channel layer 214 on the region where the TFT is to be formed.

그런 다음, 상기 하부 기판(200)의 전 영역 상에는 게이트 절연막(202)을 도포하고, 계속해서 게이트 금속막을 증착하고 식각하여, 게이트 전극(218)과 패드 영역 상에 게이트 패턴(230)을 형성한다.Thereafter, the gate insulating layer 202 is coated on the entire region of the lower substrate 200, and the gate metal layer is subsequently deposited and etched to form the gate pattern 230 on the gate electrode 218 and the pad region. .

상기 게이트 패턴(230)은 패드 영역의 전식(부식)을 방지하기 위하여 ITO 금속으로된 보호 패턴이 전기적 저항이 높은 단점을 보완하기 위하여 저항이 낮은 금속 패턴을 형성하기 위해서이다.The gate pattern 230 is to form a metal pattern having a low resistance in order to compensate for the disadvantage that a protective pattern made of ITO metal has a high electrical resistance in order to prevent corrosion (corrosion) of the pad region.

이때, 상기 게이트 전극(218)은 상기 채널층(114) 상부에 형성되고, 상기 게이트 패턴(230)은 패드 영역 상에 형성된다.In this case, the gate electrode 218 is formed on the channel layer 114, and the gate pattern 230 is formed on the pad region.

그런 다음, 상기 하부 기판(200) 상에 층간절연막(203)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 이를 식각하여 화소 전극(213b)을 형성한다.Then, the interlayer insulating film 203 is applied to the entire area of the substrate on the lower substrate 200, an ITO transparent metal film is deposited, and then etched to form the pixel electrode 213b.

이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위한 보호 패턴(220)을 형성한다.In this case, the ITO metal layer is patterned on the pad region to form a protective pattern 220 to prevent electrical corrosion (corrosion) on the pad surface upon contact with an anisotropic conductive film (ACF) metal.

상기 화소 전극(213b)은 이후 형성될 드레인 전극과의 전기적 콘택(contact)을 위해서 상기 드레인 전극과 전기적으로 연결될 영역에 홀이 형성되어 있고, 상기 패드 영역 상에 형성된 보호 패턴(220)은 상기 게이트 패턴(230)과 전기적 연결을 위해서 다수개의 홀이 형성되어 있다. The pixel electrode 213b has a hole formed in an area to be electrically connected to the drain electrode for electrical contact with a drain electrode to be formed later, and the protection pattern 220 formed on the pad area is formed in the gate. A plurality of holes are formed for electrical connection with the pattern 230.                     

상기와 같이 하부 기판(200) 상에 화소 전극(213b)이 형성되면, 상기 보호막(204)을 기판의 전 영역 상에 도포한 다음, 콘택홀 공정을 진행한다.When the pixel electrode 213b is formed on the lower substrate 200 as described above, the protective layer 204 is coated on the entire area of the substrate, and then a contact hole process is performed.

상기 보호막(204) 상에 형성되는 콘택홀은 상기 화소 전극(213b)과 채널층(214) 및 드레인 전극(217b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(214)이 오픈되도록 홀을 형성한다.The contact hole formed on the passivation layer 204 forms a hole to open the channel layer 214 in an area where the pixel electrode 213b, the channel layer 214, and the drain electrode 217b can be electrically connected. do.

또한, 패드 영역에서는 상기 보호 패턴(220) 상에 도포되어 있는 보호막(204)과 상기 보호 패턴(220)에 형성되어 있는 홀을 관통하여, 상기 보호 패턴(220)과 게이트 패턴(230) 사이에 형성되어 있는 층간 절연막(203)을 식각하여, 상기 게이트 패턴(230)이 노출되도록 한다.In addition, the pad region penetrates the passivation layer 204 applied on the passivation pattern 220 and the hole formed in the passivation pattern 220, and between the passivation pattern 220 and the gate pattern 230. The interlayer insulating layer 203 is etched to expose the gate pattern 230.

그런 다음, 금속막을 기판(200)의 전 영역에 증착하고 식각하여 소스/드레인 전극(217a, 217b)을 형성한다.Then, the metal film is deposited on the entire region of the substrate 200 and etched to form source / drain electrodes 217a and 217b.

상기 드레인 전극(217b)은 상기 화소 전극(213b)과 채널층(214)에 전기적으로 연결되고, 패드 영역에서는 상기 보호 패턴(220)과 게이트 패턴(230)이 소스/드레인 전극 금속으로된 콘택부(235)에 의해서 전기적으로 연결된다.The drain electrode 217b is electrically connected to the pixel electrode 213b and the channel layer 214, and a contact portion in which the protective pattern 220 and the gate pattern 230 are made of a source / drain electrode metal in a pad region. And electrically connected by 235.

상기 소스/드레인 전극(217a, 217b)이 형성된 기판의 전 영역 상에 포토 아크릴 성분의 감광막(206)을 도포하여 평탄화하는데, 투과형 액정표시장치의 경우에는 상기 감광막(206)은 보호막 역할을 한다.The photoacryl photosensitive film 206 of the photoacrylic component is coated and planarized on the entire region of the substrate on which the source / drain electrodes 217a and 217b are formed. In the case of a transmissive liquid crystal display, the photosensitive film 206 serves as a protective film.

이때, 반사투과형 액정표시장치와 달리 반사 전극이 형성되지 않기 때문에 감광막(206)에 의하여 평탄화 처리만 한다.At this time, unlike the reflective liquid crystal display device, since the reflective electrode is not formed, only the planarization process is performed by the photosensitive film 206.

따라서, 상기 감광막(206)은 투과형에서는 소자 보호를 위한 보호막 역할 및 표면 평탄화를 위한 오버코트층(overcoat) 역할을 한다.Accordingly, the photoresist layer 206 serves as a protective film for protecting the device and an overcoat for surface planarization in the transmissive type.

상기와 같이 투과형 액정표시장치의 경우에도 패드 영역에서 ITO 보호 패턴에 의한 저항 증가로 신호 전달이 용이하지 못한 문제점을 게이트 패턴(230)과 콘택부(235)에 의해서 저 저항 패드를 형성하여 신호 왜곡을 방지하였다.As described above, even in the transmissive liquid crystal display device, a signal resistance cannot be easily transmitted due to an increase in resistance due to the ITO protection pattern in the pad region. Was prevented.

또한, ITO 금속막으로된 보호 패턴은 ACF 접촉에 의하여 발생하는 패드 표면 전식을 방지할 수 있도록 하였다.In addition, a protective pattern made of ITO metal film can prevent pad surface spreading caused by ACF contact.

이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉에 의해서 패드 표면에 발생되는 전식 불량을 방지할 수 있는 효과가 있다.As described in detail above, the present invention has the effect of connecting the liquid crystal display pad structure with the ACF without electrical resistance, and also preventing the electrical failure caused on the pad surface by contacting the ACF.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (9)

채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;Forming an insulating film and a metal film sequentially on the substrate on which the channel layer is formed, and then forming a gate pattern on the gate electrode and the pad region; 상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;Coating an insulating layer on the substrate on which the gate electrode and the gate pattern are formed, and depositing and etching a transparent metal to form a protective pattern on the pixel electrode and the pad region; 상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계; Forming a contact hole after applying a first passivation layer on the pixel electrode and the substrate on which the protection pattern is formed; 상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및Depositing and etching a metal layer on the first passivation layer on which the contact hole is formed to form a contact portion electrically connecting the passivation pattern and the gate pattern on the source / drain electrode and the pad region; And 상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And applying a second passivation layer on the substrate on which the source / drain electrodes are formed. 제 1 항에 있어서,The method of claim 1, 상기 콘택부는 적어도 두 개 이상인 것을 특징으로 하는 액정표시장치 제조방법.And at least two contact portions. 제 1 항에 있어서,The method of claim 1, 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.And the gate pattern and the contact portion are electrically connected to the protection pattern to form a low resistance pattern. 버퍼층과 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;Forming an insulating film and a metal film sequentially on the substrate on which the buffer layer and the channel layer are formed, and then forming a gate pattern on the gate electrode and the pad region; 상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;Coating an insulating layer on the substrate on which the gate electrode and the gate pattern are formed, and depositing and etching a transparent metal to form a protective pattern on the pixel electrode and the pad region; 상기 화소 전극과 보호 패턴이 형성된 기판 상에 보호막을 도포한 다음 콘택홀을 형성하는 단계; Forming a contact hole after applying a passivation layer on the substrate on which the pixel electrode and the protection pattern are formed; 상기 콘택홀이 형성된 보호막 상에 금속막을 증착하고 식각하여, 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계;Depositing and etching a metal film on the passivation layer on which the contact hole is formed to form a contact portion electrically connecting the passivation pattern and the gate pattern on a source / drain electrode and a pad region; 상기 소스/드레인 전극이 형성된 기판 상에 감광막을 도포하여 요철 구조로 패터닝하는 단계; 및Applying a photoresist film on the substrate on which the source / drain electrodes are formed and patterning the concave-convex structure; And 상기 요철구조로 패터닝된 감광막 상에 금속막을 증착하고 식각하여 반사 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.And depositing and etching a metal film on the photoresist patterned with the uneven structure to form a reflective electrode. 제 4 항에 있어서,The method of claim 4, wherein 상기 콘택부는 적어도 두 개 이상인 것을 특징으로 하는 액정표시장치 제조 방법.And at least two contact portions. 제 4 항에 있어서,The method of claim 4, wherein 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.And the gate pattern and the contact portion are electrically connected to the protection pattern to form a low resistance pattern. 삭제delete 삭제delete 삭제delete
KR1020040038055A 2004-05-28 2004-05-28 Liquid Crystal Display Manufacturing Method KR101053285B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038055A KR101053285B1 (en) 2004-05-28 2004-05-28 Liquid Crystal Display Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038055A KR101053285B1 (en) 2004-05-28 2004-05-28 Liquid Crystal Display Manufacturing Method

Publications (2)

Publication Number Publication Date
KR20050113420A KR20050113420A (en) 2005-12-02
KR101053285B1 true KR101053285B1 (en) 2011-08-01

Family

ID=37288037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038055A KR101053285B1 (en) 2004-05-28 2004-05-28 Liquid Crystal Display Manufacturing Method

Country Status (1)

Country Link
KR (1) KR101053285B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769435B1 (en) * 2005-11-30 2007-10-22 삼성에스디아이 주식회사 Liquid crystal display
KR102179563B1 (en) 2014-10-28 2020-11-18 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066904A (en) * 2002-02-06 2003-08-14 삼성전자주식회사 Method of manufacturing liquid crystal display device having reflective electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066904A (en) * 2002-02-06 2003-08-14 삼성전자주식회사 Method of manufacturing liquid crystal display device having reflective electrode

Also Published As

Publication number Publication date
KR20050113420A (en) 2005-12-02

Similar Documents

Publication Publication Date Title
CN100440017C (en) Liquid crystal display and fabricating method thereof
US8400606B2 (en) Liquid crystal display apparatus and method of manufacturing the same
KR101252001B1 (en) Liquid crystal display and method of manufacturing thereof
KR100531410B1 (en) Arrau Substrate for Trans-Reflection type Liquid Crystal Display Device and the Method of Manufacturing the same
US6490019B2 (en) Reflective liquid crystal display device and the fabricating method thereof
KR20040100489A (en) Transflective liquid crystal display device and fabrication method of the same
US6781653B2 (en) LCD device having a reflective electrode and a fabricating method thereof
GB2431504A (en) Array substrate for liquid crystal display with increased storage capacitance
KR20090060756A (en) Display panel and manufacturing method thereof
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
US6808868B2 (en) Method for manufacturing a substrate for a display panel
KR20080011948A (en) Dual side display and method for manufactruing the same
US8441012B2 (en) Array substrate, method for manufacturing array substrate, and display device
KR20080056813A (en) Display substrate and liquid crystal display device having the same
KR101053285B1 (en) Liquid Crystal Display Manufacturing Method
KR100413512B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR101108380B1 (en) Liquid crystal display device and method for manufacturing lcd
KR100793723B1 (en) Reflective-transmissive type liquid crystal display device and method of manufacturing the same
KR100878202B1 (en) Transflective type Liquid crystal display device and method of manufacturing the same
KR100744401B1 (en) Array substrate of transflective type liquid crystal display device and method of manufacturing thereof
KR100852169B1 (en) Liquid crystal display device and method for manufacturing array substrate thereof
KR20050104785A (en) Lcd and method for manufacturing lcd
KR20060017964A (en) Transflective liquid crystal display and color filter panel for transflective lcd
KR20060079695A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9