KR101052116B1 - Flexible Oxide Semiconductor Device Manufacturing Method - Google Patents
Flexible Oxide Semiconductor Device Manufacturing Method Download PDFInfo
- Publication number
- KR101052116B1 KR101052116B1 KR1020090069350A KR20090069350A KR101052116B1 KR 101052116 B1 KR101052116 B1 KR 101052116B1 KR 1020090069350 A KR1020090069350 A KR 1020090069350A KR 20090069350 A KR20090069350 A KR 20090069350A KR 101052116 B1 KR101052116 B1 KR 101052116B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- semiconductor device
- flexible
- substrate
- sacrificial layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000004033 plastic Substances 0.000 claims description 9
- 229920003023 plastic Polymers 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 4
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005336 cracking Methods 0.000 claims description 3
- 229920006254 polymer film Polymers 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005411 Van der Waals force Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 61
- 239000010408 film Substances 0.000 description 22
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 238000000354 decomposition reaction Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium arsenide compound Chemical class 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920005787 opaque polymer Polymers 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Abstract
본 발명은 희생층을 이용한 플렉시블 산화물 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 실리콘 기판상에 희생층을 형성하고 상기 희생층 상에 산화물 반도체 소자를 제조하여 전기적 특성 향상을 위한 고온에서의 열처리가 가능하고, 상기 희생층을 선택적 식각율이 높은 재료를 사용하여 산성 및 염기에 의한 산화물 반도체 막의 손상을 제거할 수 있는 플렉시블 산화물 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a flexible oxide semiconductor device using a sacrificial layer, and more particularly, to form a sacrificial layer on a silicon substrate and to manufacture an oxide semiconductor device on the sacrificial layer to heat-treat at a high temperature to improve electrical properties. The present invention relates to a method for manufacturing a flexible oxide semiconductor device capable of removing the damage of an oxide semiconductor film due to acid and base using a material having a high selective etching rate.
플렉시블, 산화물 반도체 소자, 열처리, 전사 Flexible, Oxide Semiconductor Devices, Heat Treatment, Transfer
Description
본 발명은 희생층을 이용한 플렉시블 산화물 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 실리콘 기판상에 희생층을 형성하고 상기 희생층 상에 산화물 반도체 소자를 제조하여 전기적 특성 향상을 위한 고온에서의 열처리가 가능하고, 상기 희생층을 선택적 식각율이 높은 재료를 사용하여 산성 및 염기에 의한 산화물 반도체 막의 손상을 제거할 수 있는 플렉시블 산화물 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a flexible oxide semiconductor device using a sacrificial layer, and more particularly, to form a sacrificial layer on a silicon substrate and to manufacture an oxide semiconductor device on the sacrificial layer to heat-treat at a high temperature to improve electrical properties. The present invention relates to a method for manufacturing a flexible oxide semiconductor device capable of removing the damage of an oxide semiconductor film due to acid and base using a material having a high selective etching rate.
투명 전자소자는 투명한 반도체 및 전도체, 절연체를 기반으로 투명 기판상에 제조되며 기존 실리콘(Si) 계열의 박막 트랜지스터(Thin Film Transistor, TFT)에 비하여 상대적으로 단순한 구조를 가지고 있어 실리콘 기반의 반도체 소자에 비해 대면적으로 저가의 소자 개발이 가능한 장점을 가지고 있다.Transparent electronic devices are manufactured on transparent substrates based on transparent semiconductors, conductors, and insulators, and have a relatively simple structure compared to conventional silicon (Si) based thin film transistors (TFTs). Compared to this, it is possible to develop low-cost device in large area.
상기와 같은 투명전자소자로 적합한 산화물 반도체는 높은 이동도 값과 넓은 밴드갭(Band gap)을 갖는 반도체 소재로써 주로 산화 인듐(Induim Oxide), 산화 갈륨(Gallium oxide), 산화 주석(Tin oxide), 산화 아연(Zinc oxide) 등의 산화물들이 사용되며 특히 플렉서블 투명 전자소자는 구부릴 수 있는 전자소자에 응용이 가능할 뿐만 아니라 기존의 불투명 소자를 대체할 수 있는 신축성이 향상된 투명 전자소자로의 개발 또한 용이한 장점을 가지고 있다.Oxide semiconductors suitable for such transparent electronic devices are semiconductor materials having high mobility values and wide band gaps, and are mainly indium oxide, gallium oxide, tin oxide, Oxides such as zinc oxide are used. In particular, flexible transparent electronic devices are not only applicable to bendable electronic devices but also easy to develop into flexible electronic devices that can be replaced with existing opaque devices. It has advantages
현재 플렉서블 투명 소자를 제조하는 방법으로는 유연한 플라스틱 기판상에 반도체 소자를 직접 제조하는 방법이 사용되고 있으나 열에 약한 플라스틱 기판의 특성상 250℃ 이하의 저온에서 이루어지게 된다.Currently, a method of manufacturing a semiconductor device directly on a flexible plastic substrate is used as a method of manufacturing a flexible transparent device, but is made at a low temperature of 250 ° C. or less due to the characteristics of a plastic substrate that is weak to heat.
그러나 활성층으로 사용되는 산화물 재료는 전기적으로 안정된 특성과 소자로서 신뢰성을 확보하기 위해 고온 공정의 열처리가 요구된다.However, the oxide material used as the active layer requires heat treatment of a high temperature process in order to secure electrically stable characteristics and reliability as an element.
보다 구체적으로, 플라스틱 기판상에 저온 공정으로 제조되는 산화물 반도체의 경우 대부분 비정질(amorphous) 또는 다결정(polycrystalline) 형태의 산화물로서 나노 구조(nanostructure)를 갖게 된다. 그러나, 저온 공정만으로 구현되는 반도체 소재의 특성을 개선하기 위해서는 채널의 캐리어 농도를 조절이 필요하고, 특히 ZnO의 경우 산소공핍과 Zinc-interstitials은 소재의 전기적 물성을 나타내는데 가장 중요한 요소로 열처리 공정을 통한 조절이 필요하다.More specifically, in the case of an oxide semiconductor manufactured by a low temperature process on a plastic substrate, most of them have a nanostructure as an oxide in an amorphous or polycrystalline form. However, in order to improve the characteristics of the semiconductor material, which is realized only by low temperature process, it is necessary to adjust the carrier concentration of the channel. Especially in the case of ZnO, oxygen depletion and zinc-interstitials are the most important factors in indicating the electrical properties of the material. Adjustment is necessary.
상기와 같은 고온 공정의 열처리가 불가능한 문제를 해결하기 위해 전사 방식이 개발되고 있다. The transfer method has been developed to solve the problem that the heat treatment of the high temperature process as described above is impossible.
유연한 소자를 구현하기 위해 기존에 사용되는 전사방법은 SOI 웨이퍼를 이용하여 산화 실리콘(Silicon oxide)를 희생층으로 불산과 같은 산성용액에 담가 제 거하고, 모 기판으로부터 실리콘 박막을 분리하고 탄성을 지닌 폴리머 재질의 고무 기판을 이용하여 유연성을 지닌 플라스틱 기판상에 반데르 발스의 원리를 이용하여 전사하는 방식이다.Conventional transfer methods used to realize flexible devices include SOI wafers, which are immersed in silicon oxide (Silicon oxide) as a sacrificial layer in an acid solution such as hydrofluoric acid. Using a rubber substrate made of a polymer material, the flexible plastic substrate is transferred using the van der Waals principle.
그러나 상기와 같은 종래의 전사 방식은 산성 또는 염기에 취약한 산화물 반도체가 실리콘 막에 비해 산화 실리콘과의 선택적 식각률이 낮아서 옮기고자 하는 대상 기판에 전사되지 못하는 단점이 있다.However, the conventional transfer method as described above has the disadvantage that the oxide semiconductor, which is vulnerable to acid or base, is not transferred to the target substrate to be transferred because the selective etching rate with silicon oxide is lower than that of the silicon film.
특히, 대표적인 산화물 반도체 재료인 ZnO 박막의 경우 약산성 또는 약 염기에도 쉽게 에칭이 되는 재료이기 때문에 종래의 전사 방식으로는 반도체 소자 제작이 어려운 문제가 있었다.In particular, the ZnO thin film, which is a typical oxide semiconductor material, is a material that is easily etched even in weak acids or weak bases, and thus, it is difficult to manufacture a semiconductor device using a conventional transfer method.
또한, 종래의 전사 방식은 실리콘, 갈륨비소화합물 반도체 층에 SiO2, AlGaAs 등의 선택성이 높은 희생층을 습식 에칭하고 반도체 층만을 플라스틱 기판 상에 전사한 후, 유전막, 금속전극 형성등의 후공정을 실시하여야 하므로 공정이 매우 복잡하여 제조 시간 증가로 공정의 효율성이 떨어지는 문제가 있었다.In addition, the conventional transfer method wet-etches a sacrificial layer having high selectivity, such as SiO 2 , AlGaAs, on a silicon or gallium arsenide compound semiconductor layer, transfers only the semiconductor layer onto a plastic substrate, and then post-processes such as forming a dielectric film and a metal electrode. Since the process is very complex, there is a problem that the efficiency of the process is reduced by increasing the manufacturing time.
한편, 질화갈륨(GaN)을 희생층으로 하여 유리 기판 상에 반도체 소자의 모든 공정을 제조하고 유리기판으로부터 분리하여 플라스틱 기판에 정렬한 후 레이저를 이용하여 투과시켜 희생층을 분해하여 플라스틱 기판 상에 구현하는 방법이 있다.Meanwhile, all processes of semiconductor devices are manufactured on a glass substrate using gallium nitride (GaN) as a sacrificial layer, separated from the glass substrate, aligned on a plastic substrate, and then transmitted using a laser to decompose the sacrificial layer on the plastic substrate. There is a way to implement it.
그러나 상기와 같은 방법은 레이저에 의해 희생층을 분해하는 과정에서 분해가스가 발생하고 이로 인해 막의 손상이 발생하고, 레이저 조사를 위한 공정시스템이 추가되어야 하므로 공정의 효율성이 떨어지고 비용이 크게 증가하는 문제가 있 었다.However, in the above method, decomposition gas is generated in the process of decomposing the sacrificial layer by the laser, and thus the film is damaged, and a process system for laser irradiation must be added, thereby reducing the efficiency of the process and greatly increasing the cost. There was.
상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은 열에 의한 기판의 변형 없이 고온에서 열처리 공정을 수행하여 소자의 전기적 특성을 향상시키기 위해 희생층을 이용한 전사 방식에 의해 플렉시블 산화물 반도체 소자를 제조하되, 상기 희생층을 산화물 반도체와의 선택적 식각율이 높은 재료로 형성하여 산성 또는 염기에 의한 산화물 반도체 막의 손상을 최소화할 수 있는 플렉서블 산화물 반도체 소자를 제공하는 데 있다.In order to solve the above problems, an object of the present invention is to provide a flexible oxide semiconductor device by a transfer method using a sacrificial layer in order to improve the electrical properties of the device by performing a heat treatment process at a high temperature without deformation of the substrate by heat. The present invention provides a flexible oxide semiconductor device capable of minimizing damage to an oxide semiconductor film due to acid or base by forming the sacrificial layer with a material having a high selective etching rate with an oxide semiconductor.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 플렉시블 산화물 반도체 소자 제조 방법은 플렉시블 산화물 반도체 소자 제조 방법에 있어서, 기판 상에 산화물 반도체와의 선택적 식각률이 높은 재료로 희생층을 형성하는 단계와 상기 희생층 상에 산화물 반도체 소자를 형성하는 단계와 상기 산화물 반도체 소자의 전기적 특성을 향상시키기 위해 고온에서 열처리하는 단계와 상기 희생층을 제거하여 상기 기판으로부터 산화물 반도체 소자를 분리하는 단계와 상기 분리된 산화물 반도체 소자를 유연 기판에 전사하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the method for manufacturing a flexible oxide semiconductor device according to the present invention includes the steps of: forming a sacrificial layer made of a material having a high selective etching rate with an oxide semiconductor on a substrate in the flexible oxide semiconductor device manufacturing method; Forming an oxide semiconductor device on the layer, heat-treating at a high temperature to improve electrical characteristics of the oxide semiconductor device, separating the sacrificial layer to separate the oxide semiconductor device from the substrate, and the separated oxide semiconductor. And transferring the device to the flexible substrate.
여기서, 상기 희생층은 게르마늄(Germanium) 또는 산화 게르마늄(Germanium oxide)이거나 이들 중 적어도 하나가 혼합된 재료로 제조된 것을 특징으로 한다.The sacrificial layer may be made of germanium or germanium oxide, or at least one of them.
그리고 상기 희생층을 형성한 후 상기 산화물 반도체 소자 형성 전에 상기 희생층 상에 반도체 소자를 보호하기 위한 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.And after forming the sacrificial layer, before forming the oxide semiconductor device, forming a buffer layer on the sacrificial layer to protect the semiconductor device.
또한, 상기 버퍼층은 산화 실리콘(Silicon oxide) 또는 질화 실리콘(Silicon nitride)이거나 이들 중 적어도 하나가 혼합된 재료로 제조된 것을 특징으로 한다.The buffer layer may be made of silicon oxide, silicon nitride, or at least one of them.
그리고 상기 버퍼층은 상기 희생층 또는 균열로부터 상기 반도체 소자를 보호하기 위해 두께가 500nm 이상으로 형성하는 것을 특징으로 한다.The buffer layer may be formed to have a thickness of 500 nm or more to protect the semiconductor device from the sacrificial layer or the crack.
또한, 상기 산화물 반도체 소자를 형성하는 단계는 소스 및 드레인 전극을 형성하는 단계와 상기 소스 및 드레인 전극이 형성된 기판 상에 산화물 반도체막을 형성하는 단계와 상기 산화물 반도체막 상에 게이트 절연막을 형성하는 단계와 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The forming of the oxide semiconductor device may include forming source and drain electrodes, forming an oxide semiconductor film on the substrate on which the source and drain electrodes are formed, and forming a gate insulating film on the oxide semiconductor film; And forming a gate electrode on the gate insulating film.
그리고 상기 산화물 반도체 소자는 상기 희생층이 에천트에 쉽게 노출되고 에칭 시간을 줄이기 위해 패드 형태로 형성되는 것을 특징으로 한다.And the oxide semiconductor device is characterized in that the sacrificial layer is formed in the form of a pad in order to easily expose to the etchant and reduce the etching time.
또한, 상기 열처리하는 단계 후 전사하는 단계 전 상기 반도체 소자 상에 소자의 균열을 방지하기 위한 보호층으로 폴리머 막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include forming a polymer film on the semiconductor device as a protective layer to prevent cracking of the device on the semiconductor device after the heat treatment.
여기서, 상기 폴리머 막은 두께가 200nm 이상인 것을 특징으로 한다.Here, the polymer film is characterized in that the thickness is 200nm or more.
그리고 상기 산화물 반도체 소자를 분리하는 단계는 상기 산화물 반도체 소자가 형성된 기판을 에천트에 담가 희생층을 제거하는 습식 에칭 방법에 의해 상기 산화물 반도체 소자를 분리하는 것을 특징으로 한다.In the separating of the oxide semiconductor device, the oxide semiconductor device may be separated by a wet etching method of immersing the substrate on which the oxide semiconductor device is formed in an etchant to remove the sacrificial layer.
여기서, 상기 에천트는 물(DI water)인 것을 특징으로 한다.Here, the etchant is characterized in that the water (DI water).
그리고 상기 습식 에칭 방법은 80~ 95℃ 온도에서 수행되는 것을 특징으로 한다.And the wet etching method is characterized in that it is carried out at a temperature of 80 ~ 95 ℃.
또한, 상기 전사하는 단계는 상기 분리된 산화물 반도체 소자를 탄성을 구비한 고분자 스탬프를 이용하여 유연 기판 상에 전사하는 것을 특징으로 한다.In the transferring, the separated oxide semiconductor device may be transferred onto a flexible substrate using a polymer stamp having elasticity.
그리고 상기 유연 기판은 플라스틱 또는 고무 기판인 것을 특징으로 한다.And the flexible substrate is characterized in that the plastic or rubber substrate.
상기에서 살펴본 바와 같이 본 발명에 따른 플렉시블 산화물 반도체 소자 제조 방법은 전사법을 통해 산성 또는 염기에 의한 산화물 반도체 막의 손상을 없애고 소자 제조시 열에 의한 기판 변형 없이 고온에서 열처리 공정이 가능하여 소자의 전기적 특성을 높일 수 있다.As described above, the method for manufacturing a flexible oxide semiconductor device according to the present invention eliminates damage to an oxide semiconductor film by acid or base through a transfer method and enables a heat treatment process at a high temperature without deformation of a substrate due to heat during device fabrication. Can increase.
그리고 본 발명은 종래의 레이저를 이용하여 희생층을 분해하는 과정에서 발생하는 분해가스로부터 자유로우며 상기 분해가스로 인한 막의 손상을 제거할 수 있으며 분해 시 야기되는 열로 인한 손상을 최소화하기 위한 열방지층을 추가로 증착할 필요가 없으므로 공정을 단축시킬 수 있다.In addition, the present invention is free from the decomposition gas generated in the process of decomposing the sacrificial layer using a conventional laser and can remove the damage of the film due to the decomposition gas and a heat prevention layer for minimizing the damage due to heat caused during decomposition No further deposition is required, which shortens the process.
또한, 모든 소자화 공정을 모재 기판 상에서 마친 후, 전체 소자 배열을 플라스틱 또는 고무 등의 유연 기판에 전사하여 제작하기 때문에 전체 소자 제작 공정을 획기적으로 단축시킬 수 있으며 이로 인해 단가 절감 및 공정의 효율성을 높일 수 있다.In addition, after all the deviceization processes are completed on the base substrate, the entire device array is transferred to a flexible substrate such as plastic or rubber, thereby significantly reducing the overall device fabrication process, thereby reducing the unit cost and increasing the efficiency of the process. Can be.
그리고 종래에 희생층을 제거하기 위한 에천트로 사용되던 HF, BOE 등의 강산성 용액 대신 증류수를 사용함으로써 친환경적인 제조가 가능한 탁월한 효과가 발생한다.In addition, by using distilled water instead of a strong acid solution such as HF, BOE, etc., which was conventionally used as an etchant for removing the sacrificial layer, an excellent effect of eco-friendly manufacturing occurs.
이하, 본 발명의 구체적인 실시예에 대하여 도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 바람직한 실시예에 따른 플렉시블 산화물 반도체 소자를 개략적으로 도시한 단면도이고, 도 2는 도 1의 제조 방법을 개략적으로 도시한 순서도이고, 도 3은 도 1에 의해 제조된 플렉시블 산화물 반도체 소자가 유연 기판 상에 전사된 것을 도시한 사진도이다.1 is a cross-sectional view schematically showing a flexible oxide semiconductor device according to a preferred embodiment of the present invention, FIG. 2 is a flowchart schematically showing the manufacturing method of FIG. 1, and FIG. 3 is a flexible oxide manufactured by FIG. 1. It is a photograph figure which shows that the semiconductor element was transferred on the flexible substrate.
먼저, 도 4a와 같이 모재 기판(50) 상에 희생층(40)을 형성한다.(S110)First, a
여기서, 상기 모재 기판(50)은 실리콘 기판, 유리 기판 등으로 형성될 수 있으며, 상기 희생층(40)은 제거 시 화학약품으로부터 산화물 반도체 막의 손상을 제거하기 위해 상기 산화물 반도체막 보다 상대적으로 선택적 식각률이 높은 재료이어야 한다.Here, the
이를 위해, 산화물 반도체 막에 손상을 주지 않는 물에 쉽게 제거되는 게르마늄(Germanium) 또는 산화 게르마늄(Germanium oxide)이 희생층 재료로 사용될 수 있다.For this purpose, germanium or germanium oxide, which is easily removed in water that does not damage the oxide semiconductor film, may be used as the sacrificial layer material.
그리고 상기 게르마늄 또는 산화 게르마늄 중 적어도 하나가 포함되어 혼합 된 재료를 희생층 재료로 사용될 수 있다.In addition, at least one of the germanium or germanium oxide may be included and the mixed material may be used as the sacrificial layer material.
본 실시예에서는 게르마늄을 상기 기판 상에 전자빔 증착기(e-beam evaporator)를 통해 10nm/SEC의 증착속도로 증착하여 희생층을 형성하였다.In this embodiment, germanium was deposited on the substrate at an evaporation rate of 10 nm / SEC through an e-beam evaporator to form a sacrificial layer.
이어서, 도 4b와 같이 상기 희생층 상에 버퍼층을 형성한다.(S120)Subsequently, a buffer layer is formed on the sacrificial layer as shown in FIG. 4B.
상기 버퍼층(20)은 산화물 반도체 소자에 대한 고온에서의 열처리 시 상기 희생층으로부터의 확산(Diffusion)을 막고 유연한 소자를 위해 재료 내에 발생할 수 있는 균열을 막기 위해 사용된다. 여기서, 상기 버퍼층(20)은 희생층과 산화물 반도체 소자 사이에서 샌드위치 구조로 형성되어 산화물 반도체막을 보호하게 된다.The
상기 버퍼층(20)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)과 같은 산화물 또는 질화물로 형성될 수 있다.The
상기 버퍼층(20)은 희생층(40)이 에칭될 경우 소자에 균열을 최소화하기 위해 두께를 500nm 이상으로 증착하여야 하고, 바람직하게는 500 ~ 1000nm 두께로 증착하는 것이 좋다. 상기 버퍼층은 희생층과 마찬가지로 전자 빔 증착기를 이용하여 증착할 수 있다.When the
이어서, 도 4c와 같이 상기 버퍼층 상에 산화물 반도체 소자(30)를 형성한다.(S130)Subsequently, an
보다 구체적으로, 먼저 버퍼층(20) 상에 소스 및 드레인 전극(310)을 형성한다.More specifically, first, the source and drain
상기 버퍼층(20) 상에 ITO를 증착한 후 포토리소그래피 공정에 의해 패터닝하여 소스 및 드레인 전극(310)을 형성한다. 그리고 상기 소스 및 드레인 전극이 형성된 기판 상에 산화 아연(Zinc oxide)를 스퍼터 장비로 증착하고 포토리소그래피 공정에 의해 패터닝하여 활성층으로 산화물 반도체막(320)을 형성한다.ITO is deposited on the
여기서, 상기 산화물 반도체막(320)은 활성층으로 산화인듐갈륨아연(Indium Gallium Zinc Oxide, IGZO) 등의 산화물 반도체막을 포함할 수 있다.Here, the oxide semiconductor film 320 may include an oxide semiconductor film such as indium gallium zinc oxide (IGZO) as an active layer.
이어서, 상기 산화물 반도체막(320) 상에 게이트 절연막(330)과 상기 게이트 절연막 상에 게이트 전극(340)을 순차적으로 형성한다.Subsequently, the
여기서, 상기 산화물 반도체 소자(30)는 탑 게이트 방식의 투명 박막 트랜지스터에 대한 실시예이지만 버틈 게이트 방식은 물론 어떠한 형태의 반도체 소자로도 형성될 수 있음은 자명한 것이다.Here, the
상기와 같이 산화물 반도체 소자가 형성되면 도 4d와 같이 산화물 반도체의 전기적 특성을 향상시키기 위해 열처리 공정을 수행한다.(S140)When the oxide semiconductor device is formed as described above, a heat treatment process is performed to improve electrical characteristics of the oxide semiconductor as shown in FIG. 4D.
산화물 반도체의 전기적 특성을 향상시키기 위해 400도 이상의 온도에서 열처리를 하고, 바람직하게는 400 ~ 650도 범위의 온도에서 열처리를 수행하는 것이 좋다. 따라서, 상기 열처리 공정은 400도 이상의 고온의 챔버내에서 공기(air) 또는 질소(N2) 분위기에서 수행될 수 있으며 30분 ~ 2시간 범위 내에서 열처리가 수행될 수 있다.In order to improve electrical characteristics of the oxide semiconductor, heat treatment is performed at a temperature of 400 degrees or more, and preferably, heat treatment is performed at a temperature in the range of 400 to 650 degrees. Therefore, the heat treatment process may be performed in an air or nitrogen (N 2 ) atmosphere in a high temperature chamber of 400 degrees or more, and the heat treatment may be performed within a range of 30 minutes to 2 hours.
상기와 같은 열처리를 통해 산화물 반도체의 그레인 크기(grain size)를 넓 히고 안정성을 확보하여 소자의 전하이동도를 향상시켜 고성능의 반도체 소자를 얻을 수 있다.Through the heat treatment as described above it is possible to obtain a high-performance semiconductor device by increasing the grain size (oxide size) of the oxide semiconductor and ensuring the stability to improve the charge mobility of the device.
도 5는 본 발명의 바람직한 실시예에 따른 산화물 반도체 소자가 희생층 상에 형성된 것을 도시한 예시도이다.5 is an exemplary view illustrating that an oxide semiconductor device according to a preferred embodiment of the present invention is formed on a sacrificial layer.
도 5를 참조하면, 희생층 제거시 에천트가 좀 더 쉽게 희생층을 제거할 수 있도록 각 산화물 반도체 소자를 패드형태로 패터닝하여 건식 식각 방법을 이용하여 버퍼층과 함께 에칭할 수 있다.Referring to FIG. 5, each oxide semiconductor device may be patterned in a pad form to be etched together with a buffer layer using a dry etching method so that the etchant may remove the sacrificial layer more easily when removing the sacrificial layer.
상기 패드 형태로 산화물 반도체 소자를 패터닝할 경우 소자와 소자의 간격은 3 ~ 10um 간격을 유지하는 것이 바람직하다.When the oxide semiconductor device is patterned in the pad form, the distance between the device and the device is preferably maintained at a distance of 3 to 10 μm.
상기와 같이 열처리 공정이 수행되면 도 4e와 같이 소자의 균열을 방지하기 위해 보호층(350)을 형성한다.(S150)When the heat treatment process is performed as described above to form a
여기서, 상기 보호층(350)은 투명성 또는 불투명성의 폴리머막을 스핀 코팅(Spin coating)하여 형성할 수 있다. Here, the
상기와 같이 제조된 산화물 반도체 소자를 모재 기판(50)으로부터 분리시키기 위해 희생층(40)을 제거한다.(S160)The
여기서, 희생층을 제거하기 위해 에천트에 상기 제조된 산화물 반도체 소자를 담구는 습식 식각을 이용할 수 있다. 상기 에천트로는 물(DI water)을 사용할 수 있으며, 에칭 속도를 높이기 위해 80 ~ 95도 온도에서 진행하는 것이 바람직하다.Here, wet etching may be used to immerse the prepared oxide semiconductor device in an etchant to remove the sacrificial layer. As the etchant, water (DI water) may be used, and it is preferable to proceed at a temperature of 80 to 95 degrees in order to increase the etching rate.
희생층이 제거되면 도 4e와 같이 분리된 산화물 반도체 소자를 유연 기 판(10) 상에 전사한다.(S170)When the sacrificial layer is removed, the oxide semiconductor device separated as illustrated in FIG. 4E is transferred onto the flexible substrate 10 (S170).
여기서, 상기 분리된 산화물 반도체 소자를 탄성을 지닌 폴리머 재질의 스탬프(60)를 이용하여 유연 기판에 전사하게 되는데, 이 때 전사되는 유연 기판(10)과 반도체 소자가 형성된 버퍼층(20)과의 접촉력을 높이기 위해 에폭시 수지를 사용하여 상기 유연기판 상에 반도체 소자를 전사할 수 있다.Here, the separated oxide semiconductor device is transferred to the flexible substrate by using a
보다 구체적으로, 희생층이 에천트에 의해 제거됨에 따라 모재 기판으로부터 산화물 반도체 소자가 분리되고, 이때 탄성을 지닌 폴리머 스탬프(60) 또는 고무기판을 이용하여 소자에 접촉시키면 반데르발스 힘에 의해 소자가 폴리머 스탬프(60)에 붙게된다.More specifically, the oxide semiconductor device is separated from the base substrate as the sacrificial layer is removed by the etchant. At this time, when the contact with the device using the
이후, 유연기판 상에 상기 폴리머 스탬프에 전사된 소자를 전사시키는데, 상기 유연 기판 상에 소자를 옮기기 위해서는 소자와 스탬프와의 접착력보다 유연기판과 소자 사이에 더 큰 접착력을 가져야 하므로 유연 기판 상에 에폭시 수지와 같은 접착제(미도시)를 얇게 코팅하여 접착력을 높인다. 여기서, 상기 유연 기판 상에 코팅되는 접착제는 1um 미만으로 얇게 코팅하는 것이 바람직하다. Thereafter, the device transferred to the polymer stamp is transferred onto the flexible substrate, and in order to move the device on the flexible substrate, an epoxy on the flexible substrate needs to have a greater adhesive force between the flexible substrate and the device than the adhesion between the device and the stamp. A thin coating of an adhesive such as resin (not shown) enhances adhesion. Here, it is preferable that the adhesive coated on the flexible substrate is a thin coating of less than 1um.
이후, 같은 방식으로 소자가 전사된 스탬프(60)를 접착제가 코팅된 유연 기판(10)에 접촉시키면 접착제에 의한 더 큰 접착력으로 인해 소자는 상기 유연 기판(10)으로 옮겨 붙게 되고 열처리 또는 UV 경화 등으로 접착제를 경화시킴으로서 소자와 유연기판과의 접착력을 더욱 높여줄 수 있다.Subsequently, contacting the
여기서, 상기 유연 기판(10)은 플라스틱 기판 또는 고무 기판과 같이 플렉시블한 특성을 지닌 기판은 모두 포함될 수 있다.In this case, the
상기와 같은 과정을 거쳐 유연하고(flexible),확장성있고(stretchable) 투명 반도체 소자를 얻을 수 있다.Through the above process, a flexible, stretchable and transparent semiconductor device can be obtained.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.
도 1은 본 발명의 바람직한 실시예에 따른 플렉시블 산화물 반도체 소자를 개략적으로 도시한 단면도이고, 도 2는 도1의 제조 방법을 개략적으로 도시한 순서도이고, 도 3은 도 1에 의해 제조된 플렉시블 산화물 반도체 소자가 유연 기판 상에 전사된 것을 도시한 사진도이다.1 is a cross-sectional view schematically showing a flexible oxide semiconductor device according to a preferred embodiment of the present invention, FIG. 2 is a flowchart schematically showing the manufacturing method of FIG. 1, and FIG. 3 is a flexible oxide manufactured by FIG. 1. It is a photograph figure which shows that the semiconductor element was transferred on the flexible substrate.
도 4는 본 발명의 바람직한 실시예에 따른 단계별 공정도이다.4 is a step-by-step process diagram according to a preferred embodiment of the present invention.
도 5는 본 발명의 바람직한 실시예에 따른 산화물 반도체 소자가 희생층 상에 형성된 것을 도시한 예시도이다.5 is an exemplary view illustrating that an oxide semiconductor device according to a preferred embodiment of the present invention is formed on a sacrificial layer.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 유연 기판 20 : 버퍼층10: flexible substrate 20: buffer layer
30 : 산화물 반도체 소자 310 : 소스 및 드레인 전극30
320 : 산화물 반도체막 330 : 게이트 절연막320: oxide semiconductor film 330: gate insulating film
340 : 게이트 전극 350 : 보호층340: gate electrode 350: protective layer
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090069350A KR101052116B1 (en) | 2009-07-29 | 2009-07-29 | Flexible Oxide Semiconductor Device Manufacturing Method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090069350A KR101052116B1 (en) | 2009-07-29 | 2009-07-29 | Flexible Oxide Semiconductor Device Manufacturing Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110011889A KR20110011889A (en) | 2011-02-09 |
| KR101052116B1 true KR101052116B1 (en) | 2011-07-26 |
Family
ID=43771885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090069350A KR101052116B1 (en) | 2009-07-29 | 2009-07-29 | Flexible Oxide Semiconductor Device Manufacturing Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101052116B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9782940B2 (en) | 2013-10-17 | 2017-10-10 | Korea University Research And Business Foundation | Method for manufacturing a three dimensional stretchable electronic device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070059794A (en) * | 2005-12-07 | 2007-06-12 | 삼성전자주식회사 | Method for preparing a flexible semiconductor electrode, semiconductor electrode prepared by the same and solar cell using the same |
| JP2007288078A (en) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | Flexible electronic device and manufacturing method thereof |
| KR20080076747A (en) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | Method of forming oxide semiconductor layer and method of manufacturing semiconductor device using the same |
-
2009
- 2009-07-29 KR KR1020090069350A patent/KR101052116B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070059794A (en) * | 2005-12-07 | 2007-06-12 | 삼성전자주식회사 | Method for preparing a flexible semiconductor electrode, semiconductor electrode prepared by the same and solar cell using the same |
| JP2007288078A (en) * | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | Flexible electronic device and manufacturing method thereof |
| KR20080076747A (en) * | 2007-02-16 | 2008-08-20 | 삼성전자주식회사 | Method of forming oxide semiconductor layer and method of manufacturing semiconductor device using the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9782940B2 (en) | 2013-10-17 | 2017-10-10 | Korea University Research And Business Foundation | Method for manufacturing a three dimensional stretchable electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110011889A (en) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910920B2 (en) | Thin film transistor and method of forming the same | |
| CN102412199B (en) | Thin-film circuit device and electronic apparatus | |
| KR101120139B1 (en) | Method for manufacturing flexible semiconductor using laser lift off | |
| JP6078063B2 (en) | Method for manufacturing thin film transistor device | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US20140209895A1 (en) | Array substrate, fabrication method thereof and display device | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| Eun et al. | Mechanical flexibility of zinc oxide thin-film transistors prepared by transfer printing method | |
| US20120280235A1 (en) | Thin film fet device and method for forming the same | |
| US10985320B2 (en) | Organic transistor and manufacturing method thereof, array substrate, display device | |
| JP5211645B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| US11257955B2 (en) | Thin film transistor, array substrate, and method for fabricating the same | |
| KR101052116B1 (en) | Flexible Oxide Semiconductor Device Manufacturing Method | |
| KR100997992B1 (en) | Fabrication method of thin film device | |
| CN112002711A (en) | Array substrate and preparation method thereof | |
| US10411132B2 (en) | Thin film transistor and method for manufacturing the same | |
| CN107240550B (en) | The production method of method for fabricating thin film transistor and array substrate | |
| JPS6146069A (en) | Manufacture of semiconductor device | |
| US20230395616A1 (en) | Method of manufacturing array substrate, array substrate, and display device | |
| RU2793798C1 (en) | Process for increasing adhesion | |
| US20230378368A1 (en) | Regeneration anneal of metal oxide thin-film transistors | |
| KR20050106256A (en) | A method of fabricating thin film transistor | |
| JP2002110490A (en) | Substrate for semiconductor device and its production method | |
| KR100841370B1 (en) | Manufacturing method of thin film transistor | |
| CN114093889A (en) | Array substrate, preparation method and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140617 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150703 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |