KR101050945B1 - 횡전계모드 액정표시소자 - Google Patents

횡전계모드 액정표시소자 Download PDF

Info

Publication number
KR101050945B1
KR101050945B1 KR1020030065210A KR20030065210A KR101050945B1 KR 101050945 B1 KR101050945 B1 KR 101050945B1 KR 1020030065210 A KR1020030065210 A KR 1020030065210A KR 20030065210 A KR20030065210 A KR 20030065210A KR 101050945 B1 KR101050945 B1 KR 101050945B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
pixels
crystal display
electric field
Prior art date
Application number
KR1020030065210A
Other languages
English (en)
Other versions
KR20050028698A (ko
Inventor
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030065210A priority Critical patent/KR101050945B1/ko
Publication of KR20050028698A publication Critical patent/KR20050028698A/ko
Application granted granted Critical
Publication of KR101050945B1 publication Critical patent/KR101050945B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자는 고화질을 구현하기 위한 것으로, 게이트라인 및 데이터라인에 의해 정의되는 복수의 도메인으로 이루어진 복수의 제1∼제3화소; 상기 제1화소 및 제3화소내에 형성된 제1박막트랜지스터; 게이트라인의 양측에 배열된 제2화소의 각 도메인에 형성된 제2박막트랜지스터; 및 상기 제1∼제3화소의 각 도메인에 형성되어 횡전계를 생성하는 적어도 한쌍의 공통전극 및 화소전극으로 구성된다.
Figure R1020030065210
횡전계모드, 도메인, 도트, 횡방향, 지그재그, 화소배열

Description

횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1a 및 도 1b는 횡전계모드 액정표시소자의 기본적인 개념을 나타내는 도면.
도 2a는 종래 횡전계모드 액정표시소자의 구조를 나타내는 평면도.
도 2b는 도 2a의 II-II'선 단면도.
도 3은 종래 횡전계모드 액정표시소자의 R, G, B화소의 배열을 나타내는 도면.
도 4는 본 발명에 따른 횡전계모드 액정표시소자의 R, G, B화소의 배열을 나타내는 도면.
도 5는 본 발명의 일실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
102 : 게이트라인 103 : 데이터라인
105 : 공통전극 107 : 화소전극
108 : 공통라인 109 : 화소전극라인
115 : 박막트랜지스터 116 : 게이트전극
117 : 반도체층 118 : 소스전극
119 : 드레인전극
본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 R,G,B화소를 횡방향으로 지그재그로 형성하여 고화질을 구현할 수 있는 횡전계모드 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 전압을 인가했을 때 평면상의 횡전계를 형성하여 액정분자를 평면상으로 배향함으로써 시야각특성을 향상시킨 것으로, 도 1a 및 도 1b에 그 기본적인 개념이 도시되어 있다.
도 1a에 도시된 바와 같이, IPS모드 액정표시소자에서는 액정패널(1) 상에 공통전극(5) 및 화소전극(7)이 실질적으로 평행하게 배열되어 있고, 패널(1) 위에 형성되는 배향막의 러빙방향은 상기 공통전극(5)과 화소전극(7)과 일정한 각도의 형성된다. 따라서, 화소전극(7)이 전압이 인가되지 않는 경우 액정분자(42)는 러빙방향을 따라 배열되어 공통전극(5) 및 화소전극(7)과 일정한 각도로 배향된다.
상기 공통전극(5)과 화소전극(7)에 전압이 인가되면, 공통전극(5)과 화소전극(7) 사이에 패널(1)의 표면과 실질적으로 평행한 횡전계가 발생하여, 도 1b에 도시된 바와 같이 액정분자(42)가 공통전극(5) 및 화소전극(7)과 수직방향으로 배향된다.
다시 말해서, 전압이 인가되는 경우 액정분자(42)는 횡전계를 따라 동일 평면상에서 회전하게 되며, 그 결과 액정분자(42)의 굴절률 이방성에 의한 계조반전을 방지할 수 있게 된다.
그런데, 상기와 같은 IPS모드 액정표시장치에서는 시야각방향에 따라 색상이 변하는 문제가 있었다. 도면에는 도시하지 않았지만, 공통전극(5)과 화소전극(7)은 액정표시소자의 제1기판(박막트랜지스터가 형성되는 TFT기판)에 형성되어 있으므로, 전압이 인가된 경우 상기 제1기판 근처의 액정분자(42a)는 횡전계에 의해 공통전극(5) 및 화소전극(7)과 수직하게 배향되는 반면, 제2기판(컬러필터가 형성되는 컬러필터기판) 근처의 액정분자(42b)는 공통전극(5)과 화소전극(7)과 일정 각도로 배향된다. 즉, 제1기판에서 제2기판으로 액정분자(42a,42b)가 트위스트(twist)되는 것이다. 이때, 액정분자(42)는 특정방향으로 트위스트되므로, 도 1b에 도시된 바와 같이 X,Y의 시야각방향에서 색변환이 발생하여 화질이 저하된다.
상기와 같은 문제를 해결하기 위해, 도 2에 도시된 바와 같은 구조의 IPS모드 액정표시소자가 제안되고 있다. 도면에 도시된 바와 같이, 이 구조의 IPS모드 액정표시소자에서는 데이터라인(3)이 게이트라인(2)과 수직으로 배열되는 것이 아니고 일정한 각도로 배열된다. 또한, 상기 게이트라인(2)과 데이터라인(3)에 의해 정의되는 화소내에 배열되어 횡전계를 형성하는 공통전극(5)과 화소전극(7) 역시 게이트라인(2)과 일정한 각도로, 즉 데이터라인(3)과 평행하게 배열된다. 화소내에는 상기 공통전극(5)이 접속되는 공통라인(8) 및 화소전극(7)이 접속되는 화소전극라인(9)이 오버랩되어 축적용량(storage capacitance)를 형성한다.
상기 화소는 화소내에 형성된 공통라인(8) 및 화소전극라인(9)을 중심으로 2개의 도메인으로 분할되어 있다. 즉, 공통라인(8)과 화소전극라인(9)을 중심으로 공데이터라인(3)과 공통전극(5) 및 화소전극(7)이 대칭으로 배열되어 있다. 따라서, 상부의 도메인과 하부의 도메인에서의 횡전계는 서로 대칭으로 인가되기 때문 에, 한 화소내에서의 주시야각이 보상되어 시야각특성을 향상시킬 수 있게 되는 것이다.
상기 화소내의 게이트라인(2)과 데이터라인(3)이 교차하는 영역에는 게이트전극(16), 반도체층(17), 소스전극(18) 및 드레인전극(19)으로 이루어진 박막트랜지스터(15)가 배치되어, 외부로부터 입력되는 신호를 화소전극(7)에 인가하며, 상기 신호가 인가됨에 따라 액정층에는 횡전계가 생성되는 것이다.
상기한 구조의 IPS모드 액정표시소자에서는 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다. 또한, 화소를 주시야각방향이 다른 2개의 도메인으로 구성함으로써 시야각특성을 향상시킬 수 있게 되는 것이다.
상기한 구조의 종래 IPS모드 액정표시소자를 도 2b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 2b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(16)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(17)이 형성되어 있으며, 그 위에 소스전극(18) 및 드레인전극(19)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.
또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(3)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.
제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), G(Green), B(Blue)로 구성되어 실제 컬러를 구현하기 위한 것이다. 각각의 R, G, B컬러필터층(34)은 각각 하나의 화소에 형성되어 R, G, B화소를 형성하며, 이 R, G, B화소에 의해 구현된 컬러에 의해 화상을 표시하는 도트(dot)가 표시된다.
상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.
상기 구조의 IPS모드 액정표시소자에서는 데이터라인(3), 공통전극(5) 및 화소전극(7)이 게이트라인(2)과 일정한 각도를 갖고 대칭으로 배열되어 있다. 따라서, 전체적으로 공통전극(5)과 화소전극(7)이 지그재그(zigzag)형상으로 배열되는 것이다.
도 3은 상기 구조를 갖는 화소의 배열을 나타내는 도면이다. 도면에 도시된 바와 같이, 각각 2개의 도메인으로 구성된 R, G, B화소는 일정한 형식으로 배열되어 있다. 즉, 종방향으로는 동일한 화소가 배치되고 횡방향으로는 R, G, B화소가 차례로 배치된다. 따라서, R, G, B화소는 하나의 직사각형상을 이루는데, 이러한 사각형상의 R, G, B화소는 실제 영상을 표현할 때 불연속적으로 표시되므로, 액정표시소자의 화질이 저하되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, R, G, B화소를 횡방향으로 차례로 지그재그로 배열함으로써 부드럽고 자연스러운 화질을 구현할 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 게이트라인 및 데이터라인에 의해 정의되는 복수의 도메인으로 이루어진 복수의 제1∼제3화소; 상기 제1화소 및 제3화소내에 형성된 제1박막트랜지스터; 게이트라인의 양측에 배열된 제2화소의 각 도메인에 형성된 제2박막트랜지스터; 및 상기 제1∼제3화소의 각 도메인에 형성되어 횡전계를 생성하는 적어도 한쌍의 공통전극 및 화소전극으로 구성된다.
상기 제1∼제3화소는 각각 R, G, B화소이다. 상기 제1화소 및 제3화소내에는 해당 화소의 공통전극과 접속되는 제1공통라인과 상기 제1공통라인과 오버랩되어 축적용량을 생성하는 제1화소전극라인이 형성된다.
또한, 제2화소에는 그 경계에 배열되어 해당 화소의 공통전극 및 인접하는 화소의 공통전극과 접속되는 제2공통라인과, 각 도메인에 형성되어 해당 도메인의 공통전극이 접속되는 제3공통라인과, 상기 제2공통라인과 오버랩되며 해당 화소의 화소전극과 접속되는 제2화소전극라인과, 상기 제2공통라인과 오버랩되며 인접 화소의 화소전극과 접속되는 제3화소전극라인과, 상기 제3공통라인과 오버랩되며 해당 도메인의 화소전극과 접속되는 제4화소전극라인이 형성된다.
각각의 제1∼3화소의 각 도메인은 서로 대칭으로 배열되며, 상기 제1∼제3화 소는 종방향으로 지그재그로 배열된다. 또한, 상기 제1∼제3화소는 횡방향으로 차례로 지그재그로 배열된다.
본 발명에서는 화상이 화면상에 불연속적으로 표시되는 것을 방지하여 액정표시소자의 화질을 향상시킨다. 본 발명에서는 구조상의 대폭적인 변경없이 단지 화소의 배열만을 새롭게 함으로써 화질을 대폭 개선시킬 수 있으므로, 절감된 비용으로 액정표시소자의 품질을 향상시킬 수 있게 된다. 이때, 화소의 배열 변화에 따른 구조적인 변화는 물론 수반될 것이다.
화면상에 불연속적인 화상이 표시되는 것은 화상을 표시하는 기본 단위인 도트를 형성하는 R, G, B화소가 종횡으로 반복되는 사각형상으로 이루어지므로, 상기 도트에 의해 표시되는 화상 역시 불연속적인 사각형상으로 표시되기 때문이다. 실질적으로 도트는 매우 작은 크기이므로, 이러한 화상의 불연속은 사람의 눈으로는 확인하기가 어렵다. 그러나, 이를 확대했을 때 그 불연속성이 확연히 나타날 뿐만 아니라 확대하지 않은 경우에도 불연속 자체는 인식하지 못하더라도 사람의 눈에는 불연속에 의해 부드럽지 못한 화상(자연스럽지 못한 화상)으로 인식된다.
본 발명에서는 R, G, B화소를 사각형상의 반복적인 배열이 아닌 다른 배열로 변경함으로써 화상의 불연속성을 제거한다. 도 4에 본 발명에 따른 R, G, B화소의 기본적인 배열이 도시되어 있다. 도 4에 도시된 바와 같이, 각각의 R, G, B화소는 서로 대칭방향으로 연장되는 2개의 도메인으로 이루어지며, 이러한 2개의 도메인에 의해 종방향으로 화소는 지그재그형상을 이룬다. 또한, 상기 종방향으로는 동일한 화소가 배열되어 있다. 한편, 횡방향으로 배열되는 화소는 인접 화소와는 어긋나 있다. 즉, R화소의 제1도메인은 G화소의 제2도메인과 접하고 있고, G화소의 제2도메인은 B화소의 제1도메인과 접하고 있다. 마찬가지로 R화소의 제2도메인은 G화소의 제1도메인과 접하고 있고, G화소의 제1도메인은 B화소의 제2도메인과 접하고 있다. 따라서, 화소의 중앙을 기준으로 보면, 화소가 지그재그로 배열되는 것이다. 따라서, 한 도트를 형성하는 R, G, B화소가 사각형상을 형성하지 않게 되므로, 불연속적인 부분이 제거된 부드러운 화상을 화면상에 구현할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 횡전계모드 액정표시소자의 구조를 상세히 설명한다.
도 5는 본 발명의 일시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 도면이다. 도 5에 도시된 바와 같이, 본 발명의 횡전계모드 액정표시소자는 횡방향으로 배열된 복수의 게이트라인(102)과 종방향으로 지그재그로 배열된 복수의 데이터라인(103)으로 이루어진 복수의 화소로 구성된다. 이때, 화소는 게이트라인(102)의 연장방향을 중심으로 대칭으로 경사진 2개의 도메인으로 이루어진다.
각각의 화소내에는 게이트라인(102)과 접속된 게이트전극(116), 상기 게이트전극(116) 위에 형성된 반도체층(117), 상기 반도체층(117) 위에 형성된 소스전극(118) 및 드레인전극(119)으로 이루어진 박막트랜지스터(115,165a,165b,185)가 형성되어 있다. 또한, 화소내에는 실질적으로 평행하게 배열되어 화소내에 기판과 평행한 횡전계를 형성하는 적어도 한쌍의 공통전극(105) 및 화소전극(107)이 형성되어 있다. 이때, 상기 공통전극(105)과 화소전극(107)은 데이터라인(103)과 평행하게 배열되므로, 결국 종방향으로 지그재그로 형성되어 화소내에 게이트라인(102)을 중심으로 대칭인 횡전계를 형성한다.
상기 화소내에는 공통전극(105)과 전기적으로 접속되는 공통라인(108)과 화소전극(107)과 전기적으로 접속되는 화소전극라인(109)이 배열되어 있다. 이때, 상기 공통라인(108)과 화소전극라인(109)은 오버랩되어 축적용량을 생성한다.
한편, 화소는 R, G, B화소(100a,100b,100c)로 이루어지는데, 종방향으로는 동일한 화소가 배열되며, 횡방향으로는 R, G, B화소(100a,100b,100c)가 차례로 배열된다. 이때, 횡방향으로 인접하는 화소는 지그재그로 배열된다. 즉, R화소(100a) 및 B화소(100c)는 공통라인(108)을 중심으로 분할된 2개의 도메인으로 이루어지므로 게이트라인(102)을 따라 화소가 구분되는 반면에, 상기 R화소(100a) 및 B화소(100c) 사이에 위치하는 G화소(100b)는 게이트라인(102)을 중심으로 분할된 2개의 도메인으로 이루어지므로 공통라인(108)을 따라 화소가 구분된다. 즉, R화소(100a) 및 B화소(100c)에서는 화소의 중심(즉, 2도메인의 중심)이 공통라인(108)인 반면에, B화소(100a)에서는 화소의 중심이 게이트라인(102)이 된다. 따라서, 화소의 중심이 게이트라인-공통라인-게이트라인으로 이루어지는 지그재그형상으로 되므로, 화소가 지그재그형태로 배열되는 것이다.
R화소(100a)및 B화소(100c)는 화소에 하나의 박막트랜지스터(115,185)가 형성된 도 2a에 도시된 종래 IPS모드 액정표시소자와 동일한 구조로 형성되는 반면에, G화소(100b)는 게이트라인(102)을 중심으로 상하부의 도메인이 하나의 화소를 형성하므로 각 도메인을 구동하기 위한 2개의 박막트랜지스터(165a,165)가 화소내에 형성된다(각 박막트랜지스터가 G화소(100b)의 각 도메인에 하나씩 형성된다).
상기와 같이, G화소(100b)에서는 공통라인(108)을 중심으로 2개의 화소가 배치되므로 R화소(100a) 및 B화소(100c)와는 달리 공통라인(108) 위에는 서로 인접하는 화소의 화소전극라인(169a,169b)이 2개 형성되며, 이 2개의 화소전극라인(169a,169b)는 서로 전기적으로 절연되어야만 한다. 이때, 상기 화소전극라인(169a,169b)의 폭은 R화소(100a) 및 B화소(100c)에 형성된 화소전극라인(109)의 폭 보다는 훨씬 작기 때문에, 해당 화소에 충분한 축적용량을 제공할 수 없게 된다. 따라서, G화소(100b)의 도메인 내에는 서로 오버랩되는 부가의 공통라인(168)과 화소전극라인(169c)을 형성하여 원하는 충분한 양의 축적용량을 확보한다.
도면에서는 R화소(100a) 및 B화소(100c)가 공통라인(108)을 중심으로 배열된 2개의 도메인으로 구성되고 G화소(100b)가 게이트라인(102)를 중심으로 배열된 2개의 도메인으로 구성된다. 그러나, 본 발명은 이러한 화소배열에 한정되는 것은 아니다. 즉, R화소(100a) 및 B화소(100c)가 게이트라인(102)을 중심으로 배열된 2개의 도메인으로 구성되고 G화소(100b)가 공통라인(108)를 중심으로 배열된 2개의 도메인으로 구성될 수도 있을 것이다. 다시 말해서, 본 발명의 IPS모드 액정표시소자에서는 R, G, B화소(100a,100b,100c)가 횡방향으로 지그재그로 배열된다면 어떠한 화소배열도 가능할 것이다.
상기한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 하나의 화소를 구 성하는 복수의 도메인을 R, G, B화소별로 다르게 배치함으로서 R, G, B화소를 횡방향으로 지그재그형상으로 배열한다. 이러한 배열을 위해 화소내에 형성되는 박막트랜지스터를 화소내에 1개 또는 2개 형성하고 부가의 공통라인과 화소전극라인을 구비한다.
상기한 도면에서는 박막트랜지스터의 구체적인 구조, 공통라인 및 화소전극라인의 형성위치 등을 자세히 도시하지 않았지만, 본 발명에 따른 IPS모드 액정표시소자는 도 2b에 도시된 구조를 포함한 현재 알려진 모든 구조를 포함할 것이다. 즉, 본 발명의 특징은 대칭되는 2개의 도메인으로 이루어진 R, G, B화소가 각각 종방향으로 지그재그형상으로 배열되고 횡방향으로는 차례로 지그재그형상으로 배열되며, 이러한 화소배열을 위해 화소내에 1개 또는 2개의 박막트랜지스터를 형성하는 것이다. 따라서, 이러한 본 발명의 특징을 포함하는 모든 구조의 IPS모드 액정표시소자는 본 발명의 권리에 포함되어야만 할 것이다.
또한, 도면에는 2개의 공통전극(105)과 1개의 화소전극(107)으로 이루어진 2-블럭(이때, 블럭은 횡전계가 형성되는 영역으로 실제 화상이 구현되는 영역을 의미한다) IPS모드 액정표시소자가 도시되어 있지만, 이것은 설명의 편의를 위한 것으로 본 발명의 IPS모드 액정표시소자는 4-블럭(3개의 공통전극 및 2개의 화소전극)이나 6-블럭(4개의 공통전극 및 3개의 화소전극) 등과 같은 모든 블럭의 액정표시소자에 적용 가능할 것이다.
본 발명에서는 상기한 바와 같이, R, G, B화소를 횡방향으로 지그재그형상으로 배열한다. 따라서, 상기 R, G, B화소에 의해 형성되는 도트가 사각형상으로 되 지 않는다. 따라서, 화상의 구현시 사각형상의 도트에 의한 불연속적인 화상이 표시되지 않으며, 부드러운 화상(자연스러운 화상)을 구현할 수 있게 되어 화질이 향상된 액정표시소자를 제작할 수 있게 된다.
상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 R, G, B화소를 대칭되는 주시야각을 가진 2개의 도메인을 형성하므로써 시야각특성을 향상시킬 수 있게 된다. 또한, 본 발명의 IPS모드 액정표시소자에서는 R, G, B화소를 횡방향으로 차례로 지그재그형상으로 배열함으로써 부드러운 화질의 화상을 얻을 수 있게 된다.

Claims (18)

  1. 게이트라인 및 데이터라인에 의해 정의되는 복수의 도메인으로 이루어진 복수의 제1∼제3화소;
    상기 제1화소 및 제3화소내에 각각 형성된 제1박막트랜지스터 및 제2박막트랜지스터;
    게이트라인의 양측에 배열된 제2화소의 각 도메인에 형성된 제3박막트랜지스터 및 제4박막트랜지스터;
    상기 제1∼제3화소의 각 도메인에 형성되어 횡전계를 생성하는 적어도 한쌍의 공통전극 및 화소전극;
    상기 제1화소 및 제3화소내에 형성되어 해당 화소의 공통전극과 접속되는 제1공통라인;
    상기 제1공통라인과 오버랩되어 축적용량을 생성하는 제1화소전극라인;
    상기 제2화소의 경계에 배열되어 해당 화소의 공통전극 및 인접하는 화소의 공통전극과 접속되는 제2공통라인;
    상기 제2화소의 각 도메인에 형성되어 해당 도메인의 공통전극이 접속되는 제3공통라인;
    상기 제2공통라인과 오버랩되며 해당 화소의 화소전극과 접속되는 제2화소전극라인;
    상기 제2공통라인과 오버랩되며 인접 화소의 화소전극과 접속되는 제3화소전극라인; 및
    상기 제3공통라인과 오버랩되며 해당 도메인의 화소전극과 접속되는 제4화소전극라인으로 구성된 횡전계모드 액정표시소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 제1∼제3화소의 도메인은 서로 대칭으로 배열되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  7. 제6항에 있어서, 상기 제1∼제3화소는 종방향으로 지그재그로 배열되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  8. 제6항에 있어서, 상기 제1∼제3화소는 R(Red), G(Green), B(Blue)화소를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  9. 복수의 게이트라인 및 데이터라인에 의해 정의되는 제1화소 및 제3화소;
    공통라인 및 상기 데이터라인에 의해 정의되는 제2화소;
    상기 공통라인과 오버랩되는 화소전극라인;
    각 화소내에 형성되어 각각 공통라인과 화소전극라인에 접속되어 횡전계를 형성하는 적어도 한쌍의 공통전극 및 화소전극으로 구성되며,
    상기 제1∼제3화소는 횡방향을 따라 상호간에 차례로 지그재그로 배열되고 종방향을 따라서는 각각 지그재그로 배열된 것을 특징으로 하는 횡전계모드 액정표시소자.
  10. 삭제
  11. 삭제
  12. 제9항에 있어서, 제1화소 및 제3화소는 상기 공통라인에 의해 분할되는 2개의 도메인을 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  13. 제12항에 있어서, 상기 2개의 도메인은 서로 대칭되는 방향으로 배열된 것을 특징으로 하는 횡전계모드 액정표시소자.
  14. 제12항에 있어서, 상기 제1화소 및 제3화소에 각각 배치된 박막트랜지스터를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  15. 제9항에 있어서, 상기 제2화소는 게이트라인에 의해 분할되는 2개의 도메인을 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  16. 제15항에 있어서, 상기 2개의 도메인은 서로 대칭되는 방향으로 배열된 것을 특징으로 하는 횡전계모드 액정표시소자.
  17. 제15항에 있어서, 상기 제2화소의 도메인에 각각 배치된 박막트랜지스터를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  18. 제17항에 있어서, 상기 제1∼제3화소는 R(Red), G(Green), B(Blue)화소를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
KR1020030065210A 2003-09-19 2003-09-19 횡전계모드 액정표시소자 KR101050945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030065210A KR101050945B1 (ko) 2003-09-19 2003-09-19 횡전계모드 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030065210A KR101050945B1 (ko) 2003-09-19 2003-09-19 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20050028698A KR20050028698A (ko) 2005-03-23
KR101050945B1 true KR101050945B1 (ko) 2011-07-20

Family

ID=37385601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065210A KR101050945B1 (ko) 2003-09-19 2003-09-19 횡전계모드 액정표시소자

Country Status (1)

Country Link
KR (1) KR101050945B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251996B1 (ko) * 2005-12-07 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR19980051467A (ko) * 1996-12-23 1998-09-15 구자홍 액정 디스플레이장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR19980051467A (ko) * 1996-12-23 1998-09-15 구자홍 액정 디스플레이장치

Also Published As

Publication number Publication date
KR20050028698A (ko) 2005-03-23

Similar Documents

Publication Publication Date Title
US11835827B2 (en) Liquid crystal device and electronic apparatus
KR100978254B1 (ko) 4화소구조 횡전계모드 액정표시소자
KR100546258B1 (ko) 수평 전계 인가형 액정 표시 패널
US7768597B2 (en) Liquid crystal display
KR100675635B1 (ko) 대조비가 향상된 횡전계모드 액정표시소자
US20160187743A1 (en) Pixel structure of transparent liquid crystal display panel
KR101050348B1 (ko) 횡전계 액정표시장치
US8243238B2 (en) Transflective liquid crystal display device
KR20070070722A (ko) 액정표시장치
KR101189267B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
US10768486B2 (en) Display device
KR20070072129A (ko) 멀티도메인 횡전계모드 액정표시소자
KR101050945B1 (ko) 횡전계모드 액정표시소자
CN112562605A (zh) 一种显示面板的驱动方法、驱动装置及显示装置
JP4501979B2 (ja) 液晶表示装置
US11460745B2 (en) Display with two thin film transistor substrates
CN111458942B (zh) 像素阵列
TWI591408B (zh) 透明液晶顯示面板之畫素結構
KR100876404B1 (ko) 횡전계모드 액정표시소자
KR100789456B1 (ko) 횡전계모드 액정표시소자
KR101287641B1 (ko) 시야각 제어 가능한 액정 패널의 칼라 필터 기판과 그 제조방법
KR101297247B1 (ko) 횡전계모드 액정표시소자
KR20070072201A (ko) 횡전계모드 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9