KR101040544B1

KR101040544B1 - Power detector

Info

Publication number: KR101040544B1
Application number: KR1020090118997A
Authority: KR
Inventors: 최정기; 고진호
Original assignee: 주식회사 파이칩스
Priority date: 2009-12-03
Filing date: 2009-12-03
Publication date: 2011-06-16
Also published as: KR20110062310A

Abstract

본 발명은 전력 검출기에 관한 것이다.The present invention relates to a power detector.

본 발명에 따른 전력 검출기는 입력단을 통해 송신신호로서 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.The power detector according to the present invention receives an AC signal as a transmission signal through an input terminal, a full-wave rectifying unit for full-wave rectifying the AC signal, and an output unit for canceling the harmonic components of the full-wave rectified signal through the full-wave rectifying unit to output through the output terminal Include.

본 발명에 따르면, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있어 공정 편차를 줄일 수 있다. 또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없으므로 전력소모를 줄일 수 있다.According to the present invention, the detection signal can be output without being influenced by external variables, thereby reducing process variation. In addition, a desired DC value can be obtained using the full-wave rectified signal, and power consumption can be reduced because there is no DC current path.

전력 검출기, RF, MOSFET, 전파 정류 Power Detectors, RF, MOSFETs, Full-wave Rectification

Description

Power detector {POWER DETECTOR}

CMOS 공정을 통해 구현된 RF 전력 검출기의 구성요소로서 주로 MOSFET이 사용된다. RF 대역에서의 전력 검출기는 검출신호의 주파수가 높을 경우 충분히 넓은 대역폭(bandwidth)을 확보해야 하기 때문에 수신신호강도측정기(Received Signal Strength Indication, RSSI)와 같은 복잡한 구조를 적용하기 어려우며, 가능하더라도 전력소모가 증가하는 문제점이 있다.MOSFETs are mainly used as components of RF power detectors implemented through CMOS processes. Power detectors in the RF band are difficult to apply complex structures, such as Received Signal Strength Indication (RSSI), because they require a sufficiently wide bandwidth when the frequency of the detected signal is high. There is a problem that increases.

도 1a 및 도 1b는 종래의 전력 검출기에서 사용되는 MOSFET의 속성을 설명하기 위해 나타낸 도면이다. 보다 구체적으로, 도 1a는 NMOS의 엑티브(active) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10a)를 나타낸 도면이며, 도 1b는 NMOS의 선형(linear) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10b)를 나타낸 도면이다(참고문헌: [1] Yijun Zhou et al., “A Low-Power Ultra-Wideband CMOS True RMS Power Detector,” in IEEE Tranactions on Microwave Theory and Techniques, Vol. 56, No. 5, May. 2008, pp.1052-1058, [2] Kenneth A. Townsend, et al., “A Wideband Power Detection System Optimized for the UWB Spectrum,” in IEEE JSSC,, Vol. 44, No. 2, Feb. 2009, pp.371-381). 1A and 1B are diagrams for explaining the properties of a MOSFET used in a conventional power detector. More specifically, FIG. 1A shows a conventional NMOS RF power detector 10a utilizing the voltage-current characteristics of the active region of the NMOS, and FIG. 1B shows the voltage-current characteristics of the linear region of the NMOS. FIG. 1 shows a conventional NMOS RF power detector 10b using ([Reference] Yijun Zhou et al., “A Low-Power Ultra-Wideband CMOS True RMS Power Detector,” in IEEE Tranactions on Microwave Theory and Techniques, Vol. 56, No. 5, May. 2008, pp. 1052-1058, [2] Kenneth A. Townsend, et al., “A Wideband Power Detection System Optimized for the UWB Spectrum,” in IEEE JSSC ,, 44, No. 2, Feb. 2009, pp . 371-381) .

도 1a 및 도 1b에 도시된 전력 검출기(10a, 10b)의 출력전류(iout)는 모두 하기의 수식과 같이 표현할 수 있다.The output currents iout of the power detectors 10a and 10b illustrated in FIGS. 1A and 1B may be expressed by the following equation.

도 1a 및 도 1b에서 도시된 R||C 부하는, R_L, C_L이 병렬 연결되어 있으므로,

으로 나타낼 수 있다. 여기서, w는 각주파수이다. 전력 검출기의 출력전압(Vout)은 i_outZ_L이므로,

와 같이 표현될 수 있다. 여기서, 1/(1+jwR_LC_L)은 cut-off 주파수가 1/R_LC_L인 저역통과 필터이며, 1/R_LC_L가 Vin의 주파수 보다 충분히 낮을 경우, 일종의 적분기의 역할을 할 수 있다. 여기서, rms값은

으로 정의될 수 있다. 이에 따라, 전력 검출기 출력은 R||C 부하에 의해서 rms값을 나타내게 된다.The load R || C shown in FIGS. 1A and 1B, since R _L and C _L are connected in parallel,

It can be represented as Where w is the angular frequency. Since the output voltage (Vout) of the power detector is i _out Z _L ,

It can be expressed as Where 1 / (1 + jwR _L C _L ) is a lowpass filter with a cut-off frequency of 1 / R _L C _L , and if 1 / R _L C _L is sufficiently lower than the frequency of Vin, it acts as a kind of integrator. can do. Where rms is

It can be defined as. The power detector output thus exhibits an rms value by the R || C load.

k는 MOSFET의 공정상수로서 공정특성 및 온도의 함수특성을 가지고 있으므로 편차가 큰 단점이 있다. 따라서, 종래의 전력 검출기는 MOSFET의 공정 및 온도 변화가 커서 정확한 전력 검출이 필요한 응용 제품에 적용하기 어려운 단점이 있다.k is a process constant of the MOSFET has a process characteristic and a function of temperature, so there is a big deviation. Therefore, the conventional power detector has a disadvantage in that it is difficult to apply to applications requiring accurate power detection due to large process and temperature changes of the MOSFET.

이러한 문제점을 해결하기 위한 본 발명은, 공정 및 온도 편차가 적고, 전력소모를 최소화하며, 전력 검출에 있어서 정확도를 높일 수 있는 저전력 고주파 전력 검출기를 제공함에 그 목적이 있다.An object of the present invention to solve this problem is to provide a low-power high-frequency power detector that has a low process and temperature variation, minimizes power consumption, and improves accuracy in power detection.

본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.The power detector according to the present invention receives an AC signal through an input terminal, and includes a full-wave rectifying unit for full-wave rectifying the AC signal, and an output unit for canceling the harmonic components of the full-wave rectified signal through the full-wave rectifying unit to output through the output terminal.

전파 정류부는,Full wave rectification part,

드레인이 입력단 중 제1 입력단과 연결되고, 게이트가 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터, 및 드레인이 입력단 중 제2 입력단과 연결되고, 드레인이 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,A first MOS transistor having a drain connected to a first input terminal of an input terminal, a gate connected to a second input terminal of an input terminal, a second MOS transistor connected to a second input terminal of a drain, and a drain connected to a first input terminal of an input terminal; Including,

제1 MOS 트랜지스터와 제2 MOS 트랜지스터의 소오스는 서로 연결되고,The source of the first MOS transistor and the second MOS transistor are connected to each other,

제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적으로 온/오프하는 것이 바람직하다.It is preferable that the first MOS transistor and the second MOS transistor are complementarily turned on / off according to the polarity of the AC signal.

전파 정류부의 동작 주파수는 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.The operating frequency of the full wave rectifier is preferably higher than the operating frequency of the radio transmission system.

출력부는,Output part,

전파 정류부로부터 전파 정류된 신호가 출력되는 출력노드와 출력단 사이에 연결된 출력 저항, 출력노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.It is preferable to include an output resistor connected between the output node and the output terminal from which the full-wave rectified signal is output, a first output capacitor connected between the output node and ground, and a second output capacitor connected between the output terminal and ground.

본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 입력단의 임피던스 변화를 보상하기 위해 교류신호를 승압하여 출력하는 승압부, 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.The power detector according to the present invention receives an AC signal through an input terminal, a booster for boosting and outputting an AC signal to compensate for the impedance change of the input terminal, a full-wave rectifier for receiving the output signal of the booster and full-wave rectifying, and a full-wave rectifier. It includes an output unit for canceling the harmonic components of the full-wave rectified signal through the output terminal.

승압부는,The booster part,

일단이 입력단 중 제1 입력단과 연결된 제1 입력 커패시터, 일단이 입력단 중 제2 입력단과 연결된 제2 입력 커패시터, 및 제1 입력 커패시터의 타단과 제2 입력 커패시터의 타단 사이에 연결된 인덕터를 포함하고,A first input capacitor having one end connected to a first input end of the input terminal, a second input capacitor connected to a second input end of the input terminal, and an inductor connected between the other end of the first input capacitor and the other end of the second input capacitor,

인덕터의 양단은 각각 제1 출력노드와 제2 출력노드를 이루는 것이 바람직하다.Both ends of the inductor preferably form a first output node and a second output node, respectively.

전파 정류부는,Full wave rectification part,

드레인이 제1 출력노드와 연결되고, 게이트가 제2 출력노드와 연결된 제1 MOS 트랜지스터, 및 드레인이 제2 출력노드과 연결되고, 게이트가 제1 출력노드와 연결된 제2 MOS 트랜지스터를 포함하고,A first MOS transistor having a drain connected to the first output node, a gate connected to the second output node, a drain connected to the second output node, and a gate connected to the first output node;

제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적 으로 온/오프하는 것이 바람직하다.Preferably, the first MOS transistor and the second MOS transistor are complementarily turned on / off according to the polarity of the AC signal.

출력부는,Output part,

전파 정류부로부터 전파 정류된 신호가 출력되는 제3 출력노드와 출력단 사이에 연결된 출력 저항, 제3 출력 노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.An output resistor connected between the third output node and the output terminal from which the full-wave rectified signal is output, a first output capacitor connected between the third output node and ground, and a second output capacitor connected between the output terminal and ground. It is preferable.

본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부, 및 출력단의 출력신호에 따라 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부를 포함한다.The power detector according to the present invention receives an AC signal through an input terminal, a full-wave rectifying unit for full-wave rectifying the AC signal, an output unit for canceling the harmonic components of the full-wave rectified signal through the full-wave rectifying unit and outputting through the output stage, and It includes a bias unit for providing a bias voltage for the operation of the full-wave rectifier according to the output signal.

전파 정류부는,Full wave rectification part,

드레인이 입력단 중 제1 입력단과 연결되고, 게이트가 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터, 및 드레인이 입력단 중 제2 입력단과 연결되고, 게이트가 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,A first MOS transistor having a drain connected to a first input terminal among the input terminals, a gate connected to a second input terminal among the input terminals, and a second MOS transistor connected to a second input terminal among the input terminals and a gate connected to a first input terminal among the input terminals; Including,

바이어스부는,The bias portion,

비반전 단자가 출력단과 연결된 연산 증폭기, 드레인이 공급전원과 연결되고, 소오스가 연산 증폭기의 반전 단자와 연결되고, 게이트가 연산 증폭기의 출력단자, 제1 MOS 트랜지스터의 게이트, 및 제2 MOS 트랜지스터의 게이트와 연결된 제3 MOS 트랜지스터, 및 연산 증폭기의 반전 단자와 제3 MOS 트랜지스터의 소오스를 연결하는 연결노드 및 접지 사이에 연결된 정전류원을 포함하는 것이 바람직하다.An operational amplifier having a non-inverting terminal connected to an output terminal, a drain connected to a supply power source, a source connected to an inverting terminal of the operational amplifier, a gate connected to an output terminal of the operational amplifier, a gate of the first MOS transistor, and a second MOS transistor A third MOS transistor connected to the gate and a constant current source connected between the inverting terminal of the operational amplifier and the source node of the third MOS transistor and the ground are connected.

전파 정류부는,Full wave rectification part,

제1 입력단 및 제2 입력단으로부터 입력되는 신호의 DC 성분을 제거하기 위한 제1 커플링 커패시터 및 제2 커플링 커패시터를 더 포함하고,A first coupling capacitor and a second coupling capacitor for removing the DC component of the signal input from the first input terminal and the second input terminal,

제1 커플링 커패시터는,The first coupling capacitor,

제2 입력단과 제1 MOS 트랜지스터의 게이트 사이에 연결되고,Connected between the second input terminal and the gate of the first MOS transistor,

제2 커플링 커패시터는,The second coupling capacitor,

제1 입력단과 제2 MOS 트랜지스터의 게이트 사이에 연결되고,Connected between a first input terminal and a gate of a second MOS transistor,

바이어스부로부터 입력되는 신호 중 DC 바이어스 전압만을 공급하기 위한 제1 바이어스 저항 및 제2 바이어스 저항을 더 포함하고,And a first bias resistor and a second bias resistor for supplying only a DC bias voltage among signals input from the bias unit,

제1 바이어스 저항은 제1 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결되고,The first bias resistor is connected between the gate of the first MOS transistor and the output terminal of the operational amplifier,

제2 바이어스 저항은 제2 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결된 것이 바람직하다.The second bias resistor is preferably connected between the gate of the second MOS transistor and the output terminal of the operational amplifier.

출력부는,Output part,

본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 입력단의 임피던스 변화를 보상하기 위해 교류신호를 승압하여 출력하는 승압부, 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부, 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부, 및 출력단의 출력신호에 따라 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부를 포함한다.The power detector according to the present invention receives an AC signal through an input terminal, a booster for boosting and outputting an AC signal to compensate for the impedance change of the input terminal, a full-wave rectifier for receiving a full-wave rectified output signal of the booster, and a full-wave rectifier. An output unit for canceling the harmonic components of the full-wave rectified signal through the output stage, and a bias unit for providing a bias voltage for the operation of the full-wave rectifier according to the output signal of the output terminal.

승압부는,The booster part,

전파 정류부는,Full wave rectification part,

바이어스부는,The bias portion,

전파 정류부는,Full wave rectification part,

제1 커플링 커패시터는,The first coupling capacitor,

제2 커플링 커패시터는,The second coupling capacitor,

제1 바이어스 저항은 제1 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단 자 사이에 연결되고,The first bias resistor is connected between the gate of the first MOS transistor and the output terminal of the operational amplifier,

출력부는,Output part,

본 발명에 따르면, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있어 공정 편차 및 온도 편차를 줄일 수 있다. According to the present invention, the detection signal can be output without being influenced by external variables, thereby reducing process variation and temperature variation.

또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없으므로 전력소모를 줄일 수 있다.In addition, a desired DC value can be obtained using the full-wave rectified signal, and power consumption can be reduced because there is no DC current path.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전력 검출기에 대하여 상세히 설명한다.Hereinafter, a power detector according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

[제1 실시예][First Embodiment]

도 2a는 본 발명의 제1 실시예에 따른 전력 검출기(100)의 구성을 나타낸 도면이다. 2A is a diagram showing the configuration of the power detector 100 according to the first embodiment of the present invention.

도 2a를 참조하면, 본 발명의 제1 실시예에 따른 전력 검출기(100)는 전파 정류부(110) 및 출력부(120)를 포함한다.Referring to FIG. 2A, the power detector 100 according to the first embodiment of the present invention includes a full wave rectifying unit 110 and an output unit 120.

<전파 정류부(110)>Radio wave rectifying unit 110

전파 정류부(110)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=V_Psinθ(t))를 입력 받고, 입력된 교류신호(Vin=V_Psinθ(t))를 전파 정류하는 역할을 한다.The full-wave rectifier 110 receives an AC signal Vin = V _P sinθ (t) through the input terminals Vin + and Vin-, and performs a full-wave rectification of the input AC signal Vin = V _P sinθ (t). Do it.

이러한 전파 정류부(110)는 도 2a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터(M2)로 구성될 수 있다.As shown in FIG. 2A, the full wave rectifying unit 110 may include a first MOS transistor M1 and a second MOS transistor M2.

제1 MOS 트랜지스터(M1)의 드레인 (drain) 은 제1 입력단(Vin+)과 연결되고, 게이트는 제2 입력단(Vin-)과 연결될 수 있다.The drain of the first MOS transistor M1 may be connected to the first input terminal Vin + and the gate may be connected to the second input terminal Vin−.

제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-)과 연결되고, 드레인은 제1 입력단(Vin+)과 연결될 수 있다.The drain of the second MOS transistor M2 may be connected to the second input terminal Vin−, and the drain may be connected to the first input terminal Vin +.

제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 소오스 사이를 연결하는 연결노드(V_SS)를 통해 전파 정류된 신호가 출력될 수 있다.The sources of the first MOS transistor M1 and the second MOS transistor M2 are connected to each other, and a signal that is full-wave rectified through a connection node V _SS connecting between the sources may be output.

<출력부(120)><Output unit 120>

출력부(120)는 전파 정류부(110)의 출력노드(V_SS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.The output unit 120 may cancel the harmonic components of the full-wave rectified signal output through the output node V _SS of the full-wave rectifying unit 110 to output the same through the output terminal Vout.

이러한 출력부(120)는 도 2a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.As illustrated in FIG. 2A, the output unit 120 may include an output resistor R, a first output capacitor C1, and a second output capacitor C2.

출력 저항(R)은 전파 정류부(110)의 출력노드(V_SS)와 출력단(Vout) 사이에 연결될 수 있다.The output resistor R may be connected between the output node V _SS and the output terminal Vout of the full wave rectifier 110.

제1 출력 커패시터(C1)는 전파 정류부(110)의 출력노드(V_SS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(110)의 출력노드(V_SS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.The first output capacitor C1 may be connected between the output node V _SS of the full wave rectifier 110 and the ground. Here, since the output node (V _SS ) of the full-wave rectifier 110 is connected to one end of the output resistor (R) that is not connected to the output terminal (Vout), the first output capacitor (C1) is the output resistor (R) It may be connected between one end of the and ground.

제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(110)의 출력노드(V_SS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.The second output capacitor C2 may be connected between the output terminal Vout and the ground. Here, the output terminal (Vout) is connected to the other end of the both ends of the output resistor (R) that is not connected to the output node (V _SS ) of the full-wave rectifier 110, the second output capacitor (C2) is the output resistor (R) It may be connected between the other end of the terminal and the ground.

도 2b는 본 발명의 실시예에 따른 전파 정류부(110)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 동작 타이밍도를 나타낸 도면이다.2B is a diagram illustrating an operation timing diagram of the first MOS transistor M1 and the second MOS transistor M2 of the full-wave rectifying unit 110 according to the exemplary embodiment of the present invention.

도 2b에 도시된 바와 같이, 입력신호(Vin=V_Psinθ(t))가 인가되면 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 온/오프 스위치로 동작하게 되어 전파 전류 회로의 역할을 하게 된다. 여기서, 입력신호(Vin=V_Psinθ(t))는 크기가 │V_P│이고 소정의 주기를 갖는 교류신호일 수 있으며, 무선 송신 시스템의 경우 전력 증폭기(power amplifier)의 출력과 같이 상대적으로 큰 신호를 의미할 수 있다.As shown in FIG. 2B, when an input signal Vin = V _P sin θ (t) is applied, the first transistor M1 and the second transistor M2 operate as on / off switches, thereby serving as a propagation current circuit. Will be Here, the input signal is larger _{(Vin = V P sinθ (t} )) │V P │ and may be an alternating current having a predetermined period, a relatively large output as in the case of a radio transmitting system power amplifier (power amplifier) It can mean a signal.

제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 게이트와 드레인은 상보적으로 연결되어 있어, 한 쪽이 온되면 다른 한 쪽은 오프되는 동작이 이루어지게 된다. 예를 들면, 입력신호(Vin=V_Psinθ(t))가 양의 크기를 가질 경우 제1 입력단(Vin+)의 전압에 의해 제2 MOS 트랜지스터(M2)가 온되며, 이때, 제2 MOS 트랜지스터(M2)는 오프된다. 반대로 입력신호(Vin=V_Psinθ(t))가 음의 크기를 가질 경우 제2 입력단(Vin-)의 전압에 의해 제2 MOS 트랜지스터(M2)가 온되며, 이때 제1 MOS 트랜지스터(M1)는 오프된다. 이에 따라, 전파 정류부(110)의 출력노드(V_SS)에서는 음의 신호만 전달되어 도 2b에 도시된 바와 같이 전파 정류된 신호가 나타나게 된다. The gate and the drain of the first transistor M1 and the second transistor M2 are complementarily connected, so that when one side is turned on, the other side is turned off. For example, when the input signal Vin = V _P sinθ (t) has a positive magnitude, the second MOS transistor M2 is turned on by the voltage of the first input terminal Vin +, where the second MOS transistor is turned on. M2 is turned off. On the contrary, when the input signal Vin = V _P sinθ (t) has a negative magnitude, the second MOS transistor M2 is turned on by the voltage of the second input terminal Vin−, where the first MOS transistor M1 is turned on. Is off. Accordingly, only the negative signal is transmitted from the output node V _SS of the full wave rectifying unit 110 so that the full wave rectified signal appears as shown in FIG. 2B.

전파 정류부(110)를 통해 전파 정류된 신호는, 출력부(120)의 출력 저항(R)과 제2 출력 커패시터(C2)에 의해 고조파 성분이 상쇄되어 출력단(Vout)을 통해 하기의 수식과 같이 표현되는 rms값을 출력하게 된다.The full-wave rectified signal through the full-wave rectifying unit 110, the harmonic components are canceled by the output resistance (R) and the second output capacitor (C2) of the output unit 120 through the output terminal (Vout) as shown in the following equation Outputs the rms value expressed.

여기서, 출력전압(Vout)의 시정수는 출력 저항(R)과 제2 출력 커패시터(C2)에 의해 결정된다.Here, the time constant of the output voltage Vout is determined by the output resistor R and the second output capacitor C2.

도 2c는 본 발명의 실시예에 따른 전파 정류부(110)의 등가회로를 나타낸 도면이다.2C is a diagram illustrating an equivalent circuit of the full-wave rectifying unit 110 according to the embodiment of the present invention.

전파 정류부(110)는 스위칭 동작이 일어나는 경우 도 2c에 도시된 바와 같이, 스위치 저항(R_ON)과 스위치 커패시턴스(C_S)를 통해 등가적으로 나타낼 수 있으며, 이러한 등가회로를 통해 RF 동작 주파수와 전압전달특성을 알 수 있다. 이때, 도 2c에 도시된 등가회로의 출력전압(V_SS)은 하기의 수식과 같이 표현할 수 있다.When the switching operation occurs, the full-wave rectifying unit 110 may be equivalently represented by the switch resistor R _ON and the switch capacitance C _S , as shown in FIG. 2C. Voltage transfer characteristics can be seen. At this time, the output voltage (V _SS ) of the equivalent circuit shown in Figure 2c can be expressed as the following formula.

수학식 3에서와 같이, 1>>sC_SR_ON일 경우, 출력전압(V_SS)은 입력신호(Vin)와 같아지게 된다. 즉, 전파 정류부(110)의 스위치 동작에 대한 동작 주파수가 충분히 높으면, 1>>sC_SR_ON의 조건을 만족하게 되어 입력신호(Vin)가 왜곡 없이 전달될 수 있다. 이러한 경우, 스위치 저항(R_ON)이 전달특성에 영향을 거의 주지 않게 되므로, MOS 트랜지스터의 온도 및 공정에 따른 변화량이 거의 없게 된다. 전파 정류부(110)의 동작 주파수(BW)는 하기의 수식과 같이 표현할 수 있다.As in Equation 3, when 1 >> sC _S R _ON , the output voltage V _SS becomes equal to the input signal Vin. That is, when the operating frequency of the switch operation of the full-wave rectifying unit 110 is sufficiently high, the condition of 1 >> sC _S R _ON is satisfied so that the input signal Vin may be transmitted without distortion. In this case, since the switch resistance R _ON hardly affects the transfer characteristics, there is almost no change in temperature and process of the MOS transistor. The operating frequency BW of the full wave rectifying unit 110 may be expressed by the following equation.

따라서, 전파 정류부(110)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 사이즈와 스위치 커패시턴스(C_S)의 크기를 적절히 설정하여, 동작 주파 수(BW)를 적용하고자 하는 응용제품의 동작 주파수보다 충분히 높게 설명하면 된다. 본 발명의 전력 검출기를 무선 송신 시스템에 적용할 경우, 전파 정류부(110)의 동작 주파수(BW)를 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.Accordingly, an application for which the operating frequency BW is to be applied by appropriately setting the size of the first MOS transistor M1 and the second MOS transistor M2 and the switch capacitance C _S of the full-wave rectifying unit 110. This can be explained above the operating frequency of the product. When the power detector of the present invention is applied to a wireless transmission system, it is preferable that the operating frequency BW of the full wave rectifying unit 110 is higher than the operating frequency of the wireless transmission system.

본 발명에 따르면, 전력 검출기의 MOS 트랜지스터를 게인-팩터(gain-factor)로서 이용하는 것이 아니라, 온/오프 스위치로 이용함으로써, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있으므로 공정 편차를 줄일 수 있다. According to the present invention, instead of using the MOS transistor of the power detector as a gain-factor, but using the on / off switch, the detection signal can be output without being influenced by external variables, thereby reducing process variation. Can be.

또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없어(즉, DC 전류가 형성되지 않음), 전력소모를 줄일 수 있다. In addition, a full-wave rectified signal can be used to obtain a desired DC value, and there is no DC current path (ie, no DC current is formed), thereby reducing power consumption.

또한, 무선 송신 시스템에 적용할 경우, 전력 증폭기(power amplifier)의 출력과 같이 큰 출력신호를 검출하는데 적합하다.In addition, when applied to a wireless transmission system, it is suitable for detecting a large output signal such as the output of a power amplifier.

[제2 실시예]Second Embodiment

도 3a는 본 발명의 제2 실시예에 따른 전력 검출기(200)를 나타낸 도면이다.3A is a diagram illustrating a power detector 200 according to a second embodiment of the present invention.

도 3a를 참조하면, 본 발명의 제2 실시예에 따른 전력 검출기(200)는, 승압부(210), 전파 정류부(220), 및 출력부(230)를 포함한다.Referring to FIG. 3A, the power detector 200 according to the second embodiment of the present invention includes a booster 210, a full wave rectifier 220, and an output 230.

<승압부(210)>Booster 210

승압부(210)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=V_Psinθ(t))를 입력 받고, 입력된 신호의 전압이 낮을 경우, 입력단(Vin+, Vin-)의 임피던스 변화를 보 상하기 위해 입력신호를 승압하여 출력할 수 있다.The booster 210 receives an AC signal Vin = V _P sinθ (t) through the input terminals Vin + and Vin−, and changes the impedance of the input terminals Vin + and Vin− when the voltage of the input signal is low. To compensate for this, the input signal can be boosted and output.

이러한 승압부(210)는 제1 입력 커패시터(Cin1), 제2 입력 커패시터(Cin2), 및 인덕터(L)로 구성될 수 있다.The booster 210 may include a first input capacitor Cin1, a second input capacitor Cin2, and an inductor L.

제1 입력 커패시터(Cin1)의 일단은 제1 입력단(Vin+)과 연결되며, 타단은 인덕터(L)의 일단과 연결될 수 있다.One end of the first input capacitor Cin1 may be connected to the first input terminal Vin +, and the other end thereof may be connected to one end of the inductor L.

제2 입력 커패시터(Cin2)의 일단은 제1 입력단(Vin-)과 연결되며, 타단은 인덕터(L)의 타단과 연결될 수 있다.One end of the second input capacitor Cin2 may be connected to the first input terminal Vin−, and the other end thereof may be connected to the other end of the inductor L.

인덕터(L)는 제1 입력 커패시터(Cin1)의 타단과, 제2 입력 커패시터(Cin2)의 타단 사이에 연결될 수 있다. 이러한 인덕터(L)의 양단은 제1 출력노드(Vin+')와 제2 출력노드(Vin-')를 이루며, 이는 전파 정류부(220)의 두 입력단(Vin+', Vin-')을 의미한다.The inductor L may be connected between the other end of the first input capacitor Cin1 and the other end of the second input capacitor Cin2. Both ends of the inductor L form a first output node Vin + 'and a second output node Vin-', which means two input terminals Vin + 'and Vin-' of the full-wave rectifier 220.

승압부(210)는 입력단의 임피던스 변화를 보상하기 위한 하나의 일례이며, 이에 한정되는 것이 아니라 'Capacitive coupling'을 이용할 수도 있다. 'Capacitive coupling'을 이용할 경우, 전력 검출기의 DC 전압은 전파 정류부(220)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 드레인 전압에 의해 결정되므로, 조절 가능한 전압을 이용하여 전력 검출기의 DC 인터페이스를 원하는 방향으로 선택할 수 있다.The booster 210 is one example for compensating for the impedance change of the input terminal, and is not limited thereto, and may use 'capacitive coupling'. In case of using 'capacitive coupling', the DC voltage of the power detector is determined by the drain voltages of the first MOS transistor M1 and the second MOS transistor M2 of the full-wave rectifier 220, and thus the power is controlled using the adjustable voltage. The DC interface of the detector can be selected in the desired direction.

<전파 정류부(220)>Radio wave rectifying unit 220

전파 정류부(220)는, 입력단(Vin+', Vin-')을 통해 입력된 교류신 호(Vin=V_Psinθ(t))를 전파 정류하는 역할을 한다.The full-wave rectifying unit 220 serves to full-wave rectify the AC signal (Vin = V _P sinθ (t)) input through the input terminals Vin + 'and Vin-'.

이러한 전파 정류부(220)는 도 3a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터(M2)로 구성될 수 있다.As shown in FIG. 3A, the full wave rectifying unit 220 may include a first MOS transistor M1 and a second MOS transistor M2.

제1 MOS 트랜지스터(M1)의 드레인은 제1 입력단(Vin+')과 연결되고, 게이트는 제2 입력단(Vin-')과 연결될 수 있다.The drain of the first MOS transistor M1 may be connected to the first input terminal Vin + 'and the gate may be connected to the second input terminal Vin-'.

제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-')과 연결되고, 드레인은 제1 입력단(Vin+')과 연결될 수 있다.The drain of the second MOS transistor M2 may be connected to the second input terminal Vin- ', and the drain may be connected to the first input terminal Vin +'.

제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 그 연결노드(V_SS)를 통해 전파 정류된 신호가 출력될 수 있다.Sources of the first MOS transistor M1 and the second MOS transistor M2 are connected to each other, and a signal that is full-wave rectified through the connection node V _SS may be output.

<출력부(230)><Output unit 230>

출력부(230)는, 전파 정류부(220)의 출력노드(V_SS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.The output unit 230 may cancel the harmonic components of the full-wave rectified signal output through the output node V _SS of the full-wave rectifying unit 220 to output the same through the output terminal Vout.

이러한 출력부(230)는 도 3a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.As illustrated in FIG. 3A, the output unit 230 may include an output resistor R, a first output capacitor C1, and a second output capacitor C2.

출력 저항(R)은 전파 정류부(220)의 출력노드(V_SS)와 출력단(Vout) 사이에 연결될 수 있다.The output resistor R may be connected between the output node V _SS and the output terminal Vout of the full-wave rectifier 220.

제1 출력 커패시터(C1)는 전파 정류부(220)의 출력노드(V_SS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(220)의 출력노드(V_SS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.The first output capacitor C1 may be connected between the output node V _SS of the full wave rectifying unit 220 and the ground. Here, since the output node (V _SS ) of the full-wave rectifier 220 is connected to one end of the output resistor (R) that is not connected to the output terminal (Vout), the first output capacitor (C1) is the output resistor (R) It may be connected between one end of the and ground.

제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(220)의 출력노드(V_SS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.The second output capacitor C2 may be connected between the output terminal Vout and the ground. Here, the output terminal (Vout) is connected to the other end of the both ends of the output resistor (R) that is not connected to the output node (V _SS ) of the full-wave rectifier 220, the second output capacitor (C2) is the output resistor (R) It may be connected between the other end of the terminal and the ground.

본 발명의 제2 실시예에 따른 전력 검출기(200)는 제1 실시예의 전력 검출기(100)와 비교하여 승압부(210)의 추가 구성을 가지며, 전파 정류부(220)와 출력부(230)의 구성은 동일하다. 따라서, 제2 실시예에 따른 전력 검출기(200)는 입력신호의 전압이 낮을 경우 입력단의 임피던스 변화를 보상하는데 더 나은 효과가 있으며, 그 밖의 다른 동작은 제1 실시예의 전력 검출기와 동일하다.The power detector 200 according to the second embodiment of the present invention has an additional configuration of the booster 210 as compared with the power detector 100 of the first embodiment, and includes the full wave rectifying unit 220 and the output unit 230. The configuration is the same. Therefore, the power detector 200 according to the second embodiment has a better effect of compensating for the impedance change of the input terminal when the voltage of the input signal is low, and other operations are the same as the power detector of the first embodiment.

도 3b는 본 발명의 제2 실시예에 따른 전력 검출기(200)의 시뮬레이션 결과를 나타낸 그래프이다. 보다 상세하게는, 입력신호 Vin을 dBm 단위로 증가시키면서 전력 검출기의 출력전압의 변화 특성을 확인한 결과이다. 3B is a graph illustrating a simulation result of the power detector 200 according to the second embodiment of the present invention. More specifically, this is a result of checking the change characteristic of the output voltage of the power detector while increasing the input signal Vin in dBm units.

도 3b의 가로축은 dBm 단위로 입력 신호 Vin을 4dBm에서 20dBm까지 변화시킨 것이며, 이때 전력 검출기(200)의 출력 전압(세로축)은 0V에서 약 1.6V의 값을 가 짐을 확인 할 수 있다. 온도 및 공정상수 변화에 대한 특성을 확인하기 위하여 공정변화는 반도체 공정에서 제공하는 산포 데이터인 TT(Typical), FF(Fast), SS(Slow)와 -45~+85도의 온도 구간에서 5개의 경우[(TT, +27도), (FF, +85도), (FF, -40도), (SS, +85도), (SS, -40도)]를 시뮬레이션 한 결과이다. 이로부터, 제2 실시예에 따른 전력 검출기(200)의 동작범위는 +4~20dBm 정도이며, 이때의 공정 및 온도 편차는 약 +/-0.5dB 정도로, 정확한 검출 특성을 갖는다는 것을 알 수 있다.The horizontal axis of FIG. 3b is a change in the input signal Vin from 4 dBm to 20 dBm in dBm units, where the output voltage (vertical axis) of the power detector 200 may have a value of about 1.6V at 0V. In order to verify the characteristics of temperature and process constant changes, process changes are made in five cases in the temperature range of -45 ~ + 85 degrees and TT (Typical), FF (Fast), SS (Slow) which are scatter data provided by semiconductor process. [(TT, +27 degrees), (FF, +85 degrees), (FF, -40 degrees), (SS, +85 degrees), (SS, -40 degrees)]. From this, it can be seen that the operating range of the power detector 200 according to the second embodiment is about +4 to 20dBm, and the process and temperature deviation at this time are about +/- 0.5dB, which has accurate detection characteristics. .

상술한 바와 같이, 본 발명의 전력 검출기는 검출하고자 하는 신호의 크기가 비교적 큰 신호인 경우에 보다 효과적이며, 특히 무선 송신 시스템에 적용할 경우 전력 증폭기의 출력신호 크기를 제어하기 위한 전력 검출용으로서 효과적이다.As described above, the power detector of the present invention is more effective when the signal to be detected is a relatively large signal, especially for power detection for controlling the output signal size of the power amplifier when applied to a wireless transmission system. effective.

[제3 실시예]Third Embodiment

도 3b에서 나타난 정확도 편차는 MOS 트랜지스터의 공정상수인 문턱전압의 영향에 의해 발생할 수 있으며, 제어신호로서 이용되는 입력신호의 크기가 MOS 트랜지스터의 문턱전압보다 상대적으로 클 경우 그 편차를 줄일 수 있다. The accuracy deviation shown in FIG. 3B may be caused by the influence of the threshold voltage, which is a process constant of the MOS transistor, and the deviation may be reduced when the magnitude of the input signal used as the control signal is larger than the threshold voltage of the MOS transistor.

이러한 점을 착안하여, 제3 실시예에서는, 전파 정류부의 각 MOS 트랜지스터에 바이어스 전압을 어뎁티브(adaptive)하게 공급해 줌으로써, 각 MOS 트랜지스터가 항상 문턱전압 근처에서 동작하는 전력 검출기에 대하여 상세히 설명한다.With this in mind, the third embodiment will be described in detail with respect to a power detector in which each MOS transistor always operates near a threshold voltage by adaptively supplying a bias voltage to each MOS transistor of the full-wave rectifying section.

도 4는 본 발명의 제3 실시예에 따른 전력 검출기(300)를 나타낸 도면이다.4 is a diagram illustrating a power detector 300 according to a third embodiment of the present invention.

도 4를 참조하면, 본 발명의 제3 실시예에 따른 전력 검출기(300)는, 전파 정류부(310), 출력부(320), 및 바이어스부(330)를 포함한다.Referring to FIG. 4, the power detector 300 according to the third embodiment of the present invention includes a full wave rectifying unit 310, an output unit 320, and a bias unit 330.

<전파 정류부(310)>Radio wave rectifying unit 310

전파 정류부(310)는, 입력단(Vin+, Vin-)을 통해 교류신호(Vin=V_Psinθ(t))를 입력 받고, 입력된 교류신호(Vin=V_Psinθ(t))를 전파 정류하는 역할을 한다.The full wave rectifying unit 310 receives an AC signal Vin = V _P sinθ (t) through the input terminals Vin + and Vin−, and performs full wave rectification of the input AC signal Vin = V _P sinθ (t). Play a role.

이러한 전파 정류부(310)는 도 4에 도시된 바와 같이, 제1 MOS 트랜지스터(M1), 제2 MOS 트랜지스터(M2), 제1 커플링 커패시터(C3), 제2 커플링 커패시터(C4), 제1 바이어스 저항(R_bias1) 및 제2 바이어스 저항(R_bias2)으로 구성될 수 있다.As shown in FIG. 4, the full wave rectifying unit 310 includes a first MOS transistor M1, a second MOS transistor M2, a first coupling capacitor C3, a second coupling capacitor C4, and a first MOS transistor M1. The first bias resistor R _bias1 and the second bias resistor R _bias2 may be configured.

제1 MOS 트랜지스터(M1)의 드레인은 제1 입력단(Vin+)과 연결되고, 게이트는 제2 입력단(Vin-)과 연결될 수 있다.The drain of the first MOS transistor M1 may be connected to the first input terminal Vin + and the gate may be connected to the second input terminal Vin−.

제1 커플링 커패시터(C3)는 제2 입력단(Vin-)과 제1 MOS 트랜지스터(M1)의 게이트 사이에 연결될 수 있다.The first coupling capacitor C3 may be connected between the second input terminal Vin− and the gate of the first MOS transistor M1.

제2 커플링 커패시터(C4)는 제1 입력단(Vin+)과 제2 MOS 트랜지스터(M2)의 게이트 사이에 연결될 수 있다.The second coupling capacitor C4 may be connected between the first input terminal Vin + and the gate of the second MOS transistor M2.

이러한, 제1 커플링 커패시터(C3)와 제2 커플링 커패시터(C4)는 제1 입력단(Vin+)과 제2 입력단(Vin-)으로부터 입력되는 신호의 DC 성분을 제거하는 역할을 한다.The first coupling capacitor C3 and the second coupling capacitor C4 remove DC components of a signal input from the first input terminal Vin + and the second input terminal Vin−.

제1 바이어스 저항(R_bias1)는 제1 MOS 트랜지스터(M1)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.The first bias resistor R _bias1 may be connected between the gate of the first MOS transistor M1 and the output terminal of the operational amplifier A1.

제2 바이어스 저항(R_bias2)는 제2 MOS 트랜지스터(M2)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.The second bias resistor R _bias2 may be connected between the gate of the second MOS transistor M2 and the output terminal of the operational amplifier A1.

이러한 제1 바이어스 저항(R_bias1)와 제2 바이어스 저항(R_bias2)는 바이어스부(330)로부터 제1 MOS 트랜지스터(M1)의 게이트와 제2 MOS 트랜지스터(M2)의 게이트에 DC 바이어스 전압만 공급하고 제1 입력단(Vin+)과 제2 입력단(Vin-)으로부터 입력되는 신호가 바이어스부(330)로 전달되는 것을 방지하는 역할을 한다.The first bias resistor R _bias1 and the second bias resistor R _bias2 supply only a DC bias voltage from the bias unit 330 to the gate of the first MOS transistor M1 and the gate of the second MOS transistor M2. And prevents a signal input from the first input terminal Vin + and the second input terminal Vin− from being transmitted to the bias unit 330.

<출력부(320)> <Output section 320>

출력부(320)는, 전파 정류부(310)의 출력노드(V_SS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.The output unit 320 may cancel the harmonic components of the full-wave rectified signal output through the output node V _SS of the full-wave rectifying unit 310 to output the same through the output terminal Vout.

이러한 출력부(320)는 도 4에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.As illustrated in FIG. 4, the output unit 320 may include an output resistor R, a first output capacitor C1, and a second output capacitor C2.

출력 저항(R)은 전파 정류부(310)의 출력노드(VSS)와 출력단(Vout) 사이에 연결될 수 있다.The output resistor R may be connected between the output node VSS and the output terminal Vout of the full wave rectifier 310.

제1 출력 커패시터(C1)는 전파 정류부(310)의 출력노드(V_SS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(310)의 출력노드(V_SS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.The first output capacitor C1 may be connected between the output node V _SS of the full wave rectifier 310 and the ground. Here, since the output node (V _SS ) of the full-wave rectifier 310 is connected to one end of the output resistor (R) that is not connected to the output terminal (Vout), the first output capacitor (C1) is the output resistor (R) It may be connected between one end of the and ground.

제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(310)의 출력노드(V_SS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.The second output capacitor C2 may be connected between the output terminal Vout and the ground. Here, the output terminal (Vout) is connected to the other end of the both ends of the output resistor (R) that is not connected to the output node (V _SS ) of the full wave rectifier 310, the second output capacitor (C2) is the output resistor (R) It may be connected between the other end of the terminal and the ground.

<바이어스부(330)><Bias section 330>

바이어스부(330)는 출력단(Vout)의 출력신호에 따라 전파 정류부(310)의 동작을 위한 바이어스 전압을 제공할 수 있다. 즉, 전파 정류부(310)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)가 문턱전압 근처에서 동작할 수 있도록 약간의 전력을 더 제공하여, 각 MOS 트랜지스터의 편차를 줄여 줌으로써 정확도를 높여 줄 수 있다.The bias unit 330 may provide a bias voltage for the operation of the full wave rectifier 310 according to the output signal of the output terminal Vout. That is, the first MOS transistor M1 and the second MOS transistor M2 configured in the full-wave rectifying unit 310 further provide a little power to operate near the threshold voltage, thereby reducing the deviation of each MOS transistor, thereby improving accuracy. Can increase.

이러한 바이어스부(330)는 도 4에 도시된 바와 같이, 연산 증폭기(A1), 제3 MOS 트랜지스터(M3), 및 정전류원(I_bias)으로 구성될 수 있다.As shown in FIG. 4, the bias unit 330 may include an operational amplifier A1, a third MOS transistor M3, and a constant current source I _bias .

연산 증폭기(A1)의 비반전 단자(+)는 출력부(320)의 출력단(Vout)과 연결되 고, 반전 단자(-)는 정전류원(I_bias)과 연결될 수 있다. 또한, 연산 증폭기(A1)의 출력단자는 제1 바이어스 저항(R_bias1)과 제2 바이어스 저항(R_bias2)의 일단과 연결될 수 있다.The non-inverting terminal (+) of the operational amplifier (A1) may be connected to the output terminal (Vout) of the output unit 320, the inverting terminal (-) may be connected to a constant current source (I _bias ). In addition, the output terminal of the operational amplifier A1 may be connected to one end of the first bias resistor R _bias1 and the second bias resistor R _bias2 .

제3 MOS 트랜지스터(M3)의 드레인은 공급전원(V_CC)과 연결되고, 소오스는 연산 증폭기(A1)의 반전 단자(-)와 연결되고, 게이트는 연산 증폭기(A1)의 출력단자, 제1 MOS 트랜지스터(M1)의 게이트, 및 제2 MOS 트랜지스터(M3)의 게이트와 연결될 수 있다.The drain of the third MOS transistor M3 is connected to the supply power supply V _CC , the source is connected to the inverting terminal (−) of the operational amplifier A1, and the gate is an output terminal of the operational amplifier A1, and the first The gate of the MOS transistor M1 and the gate of the second MOS transistor M3 may be connected to each other.

정전류원(I_bias)는 제3 MOS 트랜지스터(M3)와 연산 증폭기(A1)의 반전 단자(-)를 연결하는 연결노드 및 접지 사이에 연결될 수 있다.The constant current source I _bias may be connected between the connection node and ground connected to the third MOS transistor M3 and the inverting terminal (−) of the operational amplifier A1.

본 발명의 제3 실시예에 따른 전력 검출기(300)는 제1 실시예에 따른 전력 검출기(100)와 비교하여 바이어스부(340)의 추가 구성을 가지며, 전파 정류부(310)와 출력부(320)의 구성은 동일하다. 또한, 제2 실시예의 전력 검출기(200)와 비교하여 승압부(210)의 구성이 생략되었으며, 그 밖에 전파 정류부(310)와 출력부(320)의 구성은 동일하다. 따라서, 제3 실시예에 따른 전력 검출기(300)는 전파 정류부의 각 MOS 트랜지스터에 바이어스 전압을 어뎁티브하게 공급해 줌으로써, 각 MOS 트랜지스터가 항상 문턱전압 근처에서 동작할 수 있도록 하고, 이에 따라 문턱전압의 영향을 최소화시킬 수 있는 더 나은 효과가 있으며, 그 밖의 다른 동작은 제1 실시예 및 제2 실시예의 전력 검출기와 동일하다.The power detector 300 according to the third embodiment of the present invention has an additional configuration of the bias unit 340 as compared with the power detector 100 according to the first embodiment, and the full wave rectifying unit 310 and the output unit 320. The configuration of) is the same. In addition, the configuration of the booster 210 is omitted in comparison with the power detector 200 of the second embodiment, and the configuration of the full-wave rectifier 310 and the output 320 is the same. Accordingly, the power detector 300 according to the third embodiment adaptively supplies a bias voltage to each of the MOS transistors of the full-wave rectifying unit, so that each of the MOS transistors can always operate near the threshold voltage, thereby reducing the threshold voltage. There is a better effect of minimizing the influence, and the other operations are the same as the power detectors of the first and second embodiments.

[제4 실시예][Example 4]

도 5a는 본 발명의 제4 실시예에 따른 전력 검출기(400)를 나타낸 도면이다.5A is a diagram illustrating a power detector 400 according to a fourth embodiment of the present invention.

도 5a를 참조하면, 본 발명의 제4 실시예에 따른 전력 검출기(400)는, 승압부(410), 전파 정류부(420), 출력부(430), 및 바이어스부(440)를 포함한다.Referring to FIG. 5A, the power detector 400 according to the fourth embodiment of the present invention includes a boosting unit 410, a full-wave rectifying unit 420, an output unit 430, and a bias unit 440.

<승압부(410)>Booster 410

승압부(410)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=V_Psinθ(t))를 입력 받고, 입력된 신호의 전압이 낮을 경우, 입력단(Vin+, Vin-)의 임피던스 변화를 보상하기 위해 입력신호를 승압하여 출력할 수 있다.The booster 410 receives an AC signal Vin = V _P sinθ (t) through the input terminals Vin + and Vin−, and changes the impedance of the input terminals Vin + and Vin− when the voltage of the input signal is low. To compensate for this, the input signal may be boosted and output.

인덕터(L)는 제1 입력 커패시터(Cin1)의 타단과, 제2 입력 커패시터(Cin2)의 타단 사이에 연결될 수 있다. 이러한 인덕터(L)의 양단은 제1 출력노드(Vin+')와 제2 출력노드(Vin-')를 이루며, 이는 전파 정류부(420)의 두 입력단(Vin+', Vin-') 을 의미한다.The inductor L may be connected between the other end of the first input capacitor Cin1 and the other end of the second input capacitor Cin2. Both ends of the inductor L form a first output node Vin + 'and a second output node Vin-', which means two input terminals Vin + 'and Vin-' of the full-wave rectifier 420.

승압부(410)는 입력단의 임피던스 변화를 보상하기 위한 하나의 일례이며, 이에 한정되는 것이 아니라, 'Capacitive coupling'을 이용할 수도 있다. 'Capacitive coupling'을 이용할 경우, 전력 검출기의 DC 전압은 전파 정류부(420)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 드레인 전압에 의해 결정되므로, 조절 가능한 전압을 이용하여 전력 검출기의 DC 인터페이스를 원하는 방향으로 선택할 수 있다.The booster 410 is one example for compensating for the impedance change of the input terminal, and is not limited thereto, and may use 'capacitive coupling'. When using 'capacitive coupling', the DC voltage of the power detector is determined by the drain voltages of the first MOS transistor M1 and the second MOS transistor M2 of the full-wave rectifier 420, so that the power can be adjusted using the adjustable voltage. The DC interface of the detector can be selected in the desired direction.

<전파 정류부(420)>Radio wave rectifying unit 420

전파 정류부(420)는, 입력단(Vin+', Vin-')을 통해 입력된 교류신호(Vin=V_Psinθ(t))를 전파 정류하는 역할을 한다.The full wave rectifier 420 serves to full-wave rectify the AC signal Vin = V _P sinθ (t) input through the input terminals Vin + 'and Vin-'.

이러한 전파 정류부(420)는 도 5a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1), 제2 MOS 트랜지스터(M2), 제1 커플링 커패시터(C3), 제2 커플링 커패시터(C4), 제1 바이어스 저항(R_bias1) 및 제2 바이어스 저항(R_bias2)으로 구성될 수 있다.As shown in FIG. 5A, the full wave rectifying unit 420 includes a first MOS transistor M1, a second MOS transistor M2, a first coupling capacitor C3, a second coupling capacitor C4, and a first MOS transistor M1. The first bias resistor R _bias1 and the second bias resistor R _bias2 may be configured.

제1 커플링 커패시터(C3)는 제2 입력단(Vin-')과 제1 MOS 트랜지스터(M1)의 게이트 사이에 연결될 수 있다.The first coupling capacitor C3 may be connected between the second input terminal Vin− ′ and the gate of the first MOS transistor M1.

제2 커플링 커패시터(C4)는 제1 입력단(Vin+')과 제2 MOS 트랜지스터(M2)의 게이트 사이에 연결될 수 있다.The second coupling capacitor C4 may be connected between the first input terminal Vin + ′ and the gate of the second MOS transistor M2.

이러한, 제1 커플링 커패시터(C3)와 제2 커플링 커패시터(C4)는 제1 입력단(Vin+')과 제2 입력단(Vin-')으로부터 입력되는 신호의 DC 성분을 제거하는 역할을 한다.The first coupling capacitor C3 and the second coupling capacitor C4 remove the DC component of the signal input from the first input terminal Vin + 'and the second input terminal Vin-'.

이러한 제1 바이어스 저항(R_bias1)와 제2 바이어스 저항(R_bias2)는 바이어스부(440)로부터 제1 MOS 트랜지스터(M1)의 게이트와 제2 MOS 트랜지스터(M2)의 게이트에 DC 바이어스 전압만 공급하고 제1 입력단(Vin+')과 제2 입력단(Vin-')으로부터 입력되는 신호가 바이어스부(440)로 전달되는 것을 방지하는 역할을 한다.The first bias resistor R _bias1 and the second bias resistor R _bias2 supply only a DC bias voltage from the bias unit 440 to the gate of the first MOS transistor M1 and the gate of the second MOS transistor M2. And prevents a signal input from the first input terminal Vin + 'and the second input terminal Vin-' from being transmitted to the bias unit 440.

<출력부(430)><Output unit 430>

출력부(430)는, 전파 정류부(420)의 출력노드(V_SS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.The output unit 430 may cancel the harmonic components of the full-wave rectified signal output through the output node V _SS of the full-wave rectifying unit 420 to output the output through the output terminal Vout.

이러한 출력부(430)는 도 5a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.As illustrated in FIG. 5A, the output unit 430 may include an output resistor R, a first output capacitor C1, and a second output capacitor C2.

출력 저항(R)은 전파 정류부(420)의 출력노드(V_SS)와 출력단(Vout) 사이에 연결될 수 있다.The output resistor R may be connected between the output node V _SS and the output terminal Vout of the full wave rectifier 420.

제1 출력 커패시터(C1)는 전파 정류부(420)의 출력노드(V_SS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(420)의 출력노드(V_SS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.The first output capacitor C1 may be connected between the output node V _SS of the full wave rectifier 420 and the ground. Here, since the output node (V _SS ) of the full-wave rectifier 420 is connected to one end of the output resistor (R) that is not connected to the output terminal (Vout), the first output capacitor (C1) is the output resistor (R) It may be connected between one end of the and ground.

제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(420)의 출력노드(V_SS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.The second output capacitor C2 may be connected between the output terminal Vout and the ground. Here, the output terminal (Vout) is connected to the other end of the both ends of the output resistor (R) that is not connected to the output node (V _SS ) of the full wave rectifier 420, the second output capacitor (C2) is the output resistor (R) It may be connected between the other end of the terminal and the ground.

<바이어스부(440)><Bias section 440>

바이어스부(440)는 출력단(Vout)의 출력신호에 따라 전파 정류부(420)의 동작을 위한 바이어스 전압을 제공할 수 있다. 즉, 전파 정류부(420)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)가 문턱전압 근처에서 동작할 수 있도록 약간의 전력을 더 제공하여, 각 MOS 트랜지스터의 편차를 줄여 줌으로써 정확도를 높여 줄 수 있다.The bias unit 440 may provide a bias voltage for the operation of the full wave rectifier 420 according to the output signal of the output terminal Vout. That is, the first MOS transistor M1 and the second MOS transistor M2 configured in the full-wave rectifying unit 420 may provide a little more power to operate near the threshold voltage, thereby reducing the deviation of each MOS transistor, thereby improving accuracy. Can increase.

이러한 바이어스부(440)는 도 5에 도시된 바와 같이, 연산 증폭기(A1), 제3 MOS 트랜지스터(M3), 및 정전류원(Ibias)으로 구성될 수 있다.As shown in FIG. 5, the bias unit 440 may include an operational amplifier A1, a third MOS transistor M3, and a constant current source Ibias.

연산 증폭기(A1)의 비반전 단자(+)는 출력부(430)의 출력단(Vout)과 연결되고, 반전 단자(-)는 정전류원(Ibias)과 연결될 수 있다.The non-inverting terminal + of the operational amplifier A1 may be connected to the output terminal Vout of the output unit 430, and the inverting terminal − may be connected to the constant current source Ibias.

제3 MOS 트랜지스터(M3)의 드레인은 공급전원(VCC)과 연결되고, 소오스는 연산 증폭기(A1)의 반전 단자(-)와 연결되고, 게이트는 연산 증폭기(A1)의 출력단자, 제1 MOS 트랜지스터(M1)의 게이트, 및 제2 MOS 트랜지스터(M3)의 게이트와 연결될 수 있다.The drain of the third MOS transistor M3 is connected to the supply power supply VCC, the source is connected to the inverting terminal (−) of the operational amplifier A1, the gate is an output terminal of the operational amplifier A1, and the first MOS The gate of the transistor M1 and the gate of the second MOS transistor M3 may be connected to each other.

정전류원(Ibias)는 제3 MOS 트랜지스터(M3)와 연산 증폭기(A1)의 반전 단자(-)를 연결하는 연결노드 및 접지 사이에 연결될 수 있다.The constant current source Ibias may be connected between the connection node connecting the third MOS transistor M3 and the inverting terminal (−) of the operational amplifier A1 and ground.

본 발명의 제4 실시예에 따른 전력 검출기(400)는 제1 실시예에 따른 전력 검출기(100)의 구성을 기반으로, 제2 실시예에 따른 승압부(210)와 제3 실시예에 따른 바이어스부(330)를 추가 구성한 것이다. 따라서, 본 발명의 제4 실시예에 따른 전력 검출기(400)의 동작은 상술한 제1 내지 제3 실시예를 참조하면, 쉽게 이해할 수 있을 것이다.The power detector 400 according to the fourth embodiment of the present invention is based on the configuration of the power detector 100 according to the first embodiment, and according to the booster 210 and the third embodiment according to the second embodiment of the present invention. The bias unit 330 is further configured. Therefore, the operation of the power detector 400 according to the fourth embodiment of the present invention will be easily understood with reference to the first to third embodiments described above.

제4 실시예에 따른 전력 검출기(400)의 바이어스부(440)에서 제3 MOS 트랜지스터(M3)의 게이트 바이어스 전압(V_{G_M3})은 하기의 수식과 같이 표현할 수 있다.In the bias unit 440 of the power detector 400 according to the fourth embodiment, the gate bias voltage V _{G_M3} of the third MOS transistor M3 may be expressed by the following equation.

전파 정류부(420)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)는 바이어스 전류(I_bias)를 충분히 작게 설정할 경우, 출력부(430)의 출력전압(Vout)보다 항상 문턱전압(V_th)만큼 큰 전압이 인가되어, 보다 작은 입력신호에서도 잘 동작할 수 있게 된다. 또한, MOS 트랜지스터의 공정상수 및 온도 변화도 바이어스부(440)에 반영되므로 문턱전압(V_th)에 의한 영향을 줄일 수 있게 된다. 이러한 효과는 바이어스부를 포함하는 제3 실시예의 전력 검출기(300)에서도 나타날 수 있다.When the first MOS transistor M1 and the second MOS transistor M2 of the full-wave rectifying unit 420 are set to have a sufficiently small bias current I _bias , the threshold voltage always exceeds the output voltage Vout of the output unit 430. A voltage as large as V _th ) is applied, which makes it possible to operate well with smaller input signals. In addition, since the process constant and the temperature change of the MOS transistor are also reflected in the bias unit 440, the influence of the threshold voltage V _th may be reduced. This effect can also be seen in the power detector 300 of the third embodiment including the bias portion.

도 5b는 제4 실시예에 따른 전력 검출기(400) 특성과 종래의 전력 검출기(10)의 특성과 비교한 그래프이다. 5B is a graph comparing the characteristics of the power detector 400 and the characteristics of the conventional power detector 10 according to the fourth embodiment.

입력신호 Vin을 0에서 20dBm까지 변경했을 경우, 종래의 전력 검출기(10)는 약 4dBm이하에서 공정 및 온도변화에 영향을 많이 받으므로, 산포가 증가함을 알 수 있다. 그러나, 제4 실시예의 전력 검출기(400)와 같이, 어뎁티브 바이어스부를 추가할 경우 사용 가능한 입력신호의 범위가 0dBm 수준까지 확장됨을 알 수 있으 며, 전력검출기(400)의 출력전압에 대한 산포 역시 온도 및 공정변화에 대해서 훨씬 줄어들었음을 확인할 수 있다. 이와 같이, 바이어스부(440)를 추가한 경우(Add bias), 전력 검출기(400)의 동작범위는 낮은 신호 영역으로 확장되었으며, 그 산포도 개선되었음을 알 수 있다.When the input signal Vin is changed from 0 to 20 dBm, the conventional power detector 10 is affected by the process and the temperature change much below about 4 dBm, it can be seen that the dispersion increases. However, as in the power detector 400 of the fourth embodiment, it can be seen that when the adaptive bias unit is added, the range of the available input signal is extended to the level of 0 dBm, and the distribution of the output voltage of the power detector 400 is also increased. It can be seen that the temperature and process changes are much lower. As such, when the bias unit 440 is added (Add bias), it can be seen that the operating range of the power detector 400 has been extended to a low signal region, and the distribution thereof has also been improved.

도 6은 본 발명의 실시예에 따른 전력 검출기(PD)를 RF 송신기에 적용한 예를 나타낸 도면이다.6 is a diagram illustrating an example in which a power detector (PD) according to an embodiment of the present invention is applied to an RF transmitter.

RF 송신기의 출력신호가 전력 검출기(PD)로 커플링(coupling)되고, 출력신호의 전력을 검출하기 위해 DC 전압으로 변환될 수 있다. 검출된 DC 전압은 베이스 밴드 프로세서(Baseband Processor)로 전달되고, 전달된 DC 전압을 바탕으로 RF 송신기의 출력신호의 크기가 적절한 크기로 조절되도록 트랜스미터(transmitter)의 각 블록(RF, PA)을 조절하게 된다. 이에 따라 RF 송신기의 출력신호를 일정하게 유지하거나, 출력신호의 성능을 최적화할 수 있게 된다. 이러한 시스템에서의 성능을 결정하는 중요한 요소 중 하나가 전력 검출기(PD)의 정확도라고 할 수 있으며, 본 발명의 실시예에 따른 전력 검출기를 RF 송신기와 같은 시스템에 적용할 경우 저전력, 고성능의 시스템을 구성할 수 있다.The output signal of the RF transmitter may be coupled to the power detector PD and converted into a DC voltage to detect the power of the output signal. The detected DC voltage is transmitted to the baseband processor, and each block of the transmitter (RF, PA) is adjusted so that the output signal of the RF transmitter is appropriately sized based on the transmitted DC voltage. Done. Accordingly, the output signal of the RF transmitter can be kept constant or the performance of the output signal can be optimized. One of the important factors in determining the performance of such a system is the accuracy of the power detector (PD). When the power detector according to the embodiment of the present invention is applied to a system such as an RF transmitter, a low power, high performance system is used. Can be configured.

이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. As described above, those skilled in the art to which the present invention pertains will understand that the present invention may be implemented in other specific forms without changing the technical spirit or essential features.

그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above are to be understood in all respects as illustrative and not restrictive, and the scope of the present invention is indicated by the following claims rather than the above description, and the meaning and scope of the claims And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1a는 NMOS의 엑티브(active) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10a)를 나타낸 도면. 1A shows a conventional NMOS RF power detector 10a utilizing the voltage-current characteristics of the active region of the NMOS.

도 1b는 NMOS의 선형(linear) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10b)를 나타낸 도면.1B shows a conventional NMOS RF power detector 10b that utilizes the voltage-current characteristics of the linear region of the NMOS.

도 2a는 본 발명의 제1 실시예에 따른 전력 검출기(100)의 구성을 나타낸 도면.2A is a diagram showing the configuration of a power detector 100 according to a first embodiment of the present invention.

도 2b는 본 발명의 실시예에 따른 전파 정류부(110, 220, 310, 420)에 구성된 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터의 동작 타이밍도.2B is an operation timing diagram of a first MOS transistor M1 and a second MOS transistor configured in the full-wave rectifying units 110, 220, 310, and 420 according to the embodiment of the present invention.

도 2c는 본 발명의 실시예에 따른 전파 정류부(110, 220, 310, 420)의 등가회로를 나타낸 도면.Figure 2c is a diagram showing an equivalent circuit of the full-wave rectifier (110, 220, 310, 420) in accordance with an embodiment of the present invention.

도 3a는 본 발명의 제2 실시예에 따른 전력 검출기(200)를 나타낸 도면.3A shows a power detector 200 according to a second embodiment of the present invention.

도 3b는 본 발명의 제2 실시예에 따른 전력 검출기(200)의 시뮬레이션 결과를 나타낸 그래프.3B is a graph showing a simulation result of the power detector 200 according to the second embodiment of the present invention.

도 4는 본 발명의 제3 실시예에 따른 전력 검출기(300)를 나타낸 도면.4 shows a power detector 300 according to a third embodiment of the invention.

도 5a는 본 발명의 제4 실시예에 따른 전력 검출기(400)를 나타낸 도면.5A shows a power detector 400 according to a fourth embodiment of the invention.

도 5b는 본 발명의 제4 실시예에 따른 전력 검출기(400)의 시뮬레이션 결과를 나타낸 그래프.5B is a graph showing a simulation result of the power detector 400 according to the fourth embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 전력 검출기(PD)를 RF 송신기에 적용한 예를 나타낸 도면. 6 is a view showing an example in which a power detector (PD) according to an embodiment of the present invention is applied to an RF transmitter.

**********도면의 주요 부분에 대한 부호의 설명******************** Description of the symbols for the main parts of the drawings **********

110, 220, 310, 420: 전파 정류부110, 220, 310, 420: full wave rectifier

120, 230, 320, 430: 출력부120, 230, 320, 430: output

210, 410: 승압부210, 410: booster

330, 440: 바이어스부330 and 440: bias portion

Claims

A power detector for measuring the power of a transmission signal in a wireless transmission system,

A full-wave rectifying unit receiving an AC signal as the transmission signal through an input terminal and full-wave rectifying the AC signal; And

An output unit for canceling the harmonic components of the full-wave rectified signal through the full-wave rectifier and output through the output terminal

Power detector comprising a.

The method of claim 1,

The full wave rectifying unit,

A first MOS transistor having a drain connected to a first input terminal of the input terminal and a gate connected to a second input terminal of the input terminal; And

A drain is connected to a second input terminal of the input terminal, and a gate includes a second MOS transistor connected to a first input terminal of the input terminal,

Sources of the first and second MOS transistors are connected to each other,

And the first MOS transistor and the second MOS transistor complementarily turn on / off according to the polarity of the AC signal.

The method of claim 1,

The output unit,

An output resistor connected between the output node to which the full-wave rectified signal is output from the full-wave rectifier and the output terminal;

A first output capacitor connected between the output node and ground; And

And a second output capacitor coupled between the output terminal and ground.

A booster which receives an AC signal as the transmission signal through an input terminal and boosts the AC signal to output an impedance change of the input terminal;

A full-wave rectifier for receiving full-wave rectification by receiving the output signal of the boost unit; And

Power detector comprising a.

5. The method of claim 4,

The boosting unit,

A first input capacitor having one end connected to a first input end of the input end;

A second input capacitor having one end connected to a second input end of the input end; And

An inductor connected between the other end of the first input capacitor and the other end of the second input capacitor,

Opposite ends of the inductor form a first output node and a second output node, respectively.

The method of claim 5,

The full wave rectifying unit,

A first MOS transistor having a drain connected to the first output node and a gate connected to the second output node; And

A drain is connected to the second output node, and a gate comprises a second MOS transistor connected to the first output node,

Sources of the first and second MOS transistors are connected to each other,

5. The method of claim 4,

The output unit,

An output resistor connected between the third output node to which the full-wave rectified signal is output from the full-wave rectifier and the output terminal;

A first output capacitor coupled between the third output node and ground; And

And a second output capacitor coupled between the output terminal and ground.

A full-wave rectifying unit receiving an AC signal as the transmission signal through an input terminal and full-wave rectifying the AC signal;

An output unit for canceling the harmonic components of the full-wave rectified signal through the full-wave rectifying unit and outputting the harmonic component; And

A bias unit providing a bias voltage for operation of the full-wave rectifying unit according to an output signal of the output terminal

Power detector comprising a.

The method of claim 8,

The full wave rectifying unit,

Sources of the first MOS transistor and the second MOS transistor are connected to each other,

10. The method of claim 9,

The bias unit,

An operational amplifier having a non-inverting terminal connected to the output terminal;

A third MOS having a drain connected to a supply power source, a source connected to an inverting terminal of the operational amplifier, and a gate connected to an output terminal of the operational amplifier, a gate of the first MOS transistor, and a gate of the second MOS transistor transistor; And

And a constant current source coupled between ground and a connection node connecting the inverting terminal of the operational amplifier and the source of the third MOS transistor.

The method of claim 8,

The output unit,

A first output capacitor connected between the output node and ground; And

And a second output capacitor coupled between the output terminal and ground.

A full-wave rectifier for receiving full-wave rectification by receiving the output signal of the boost unit;

Power detector comprising a.

The method of claim 12,

The boosting unit,

The method of claim 13,

The full wave rectifying unit,

Sources of the first and second MOS transistors are connected to each other,

The method of claim 14,

The bias unit,

The method of claim 12,

The output unit,

A first output capacitor connected between the output node and ground; And

And a second output capacitor coupled between the output terminal and ground.

The method according to claim 10 or 15,

The full wave rectifying unit,

A first coupling capacitor and a second coupling capacitor for removing a DC component of a signal input from the first input terminal and the second input terminal,

The first coupling capacitor,

Connected between the second input terminal and a gate of the first MOS transistor,

The second coupling capacitor,

Connected between the first input terminal and a gate of the second MOS transistor,

And a first bias resistor and a second bias resistor for supplying only a DC bias voltage among the signals input from the bias unit,

The first bias resistor is connected between the gate of the first MOS transistor and the output terminal of the operational amplifier,

And the second bias resistor is coupled between the gate of the second MOS transistor and the output terminal of the operational amplifier.

The method according to claim 1, 4, 8 or 12,

And an operating frequency of the full wave rectifier is higher than an operating frequency of the wireless transmission system.