KR101040157B1 - Package using nanospring or microspring and method of fabricating the same - Google Patents

Package using nanospring or microspring and method of fabricating the same Download PDF

Info

Publication number
KR101040157B1
KR101040157B1 KR1020080126517A KR20080126517A KR101040157B1 KR 101040157 B1 KR101040157 B1 KR 101040157B1 KR 1020080126517 A KR1020080126517 A KR 1020080126517A KR 20080126517 A KR20080126517 A KR 20080126517A KR 101040157 B1 KR101040157 B1 KR 101040157B1
Authority
KR
South Korea
Prior art keywords
chip
nanosprings
substrate
forming
nanospring
Prior art date
Application number
KR1020080126517A
Other languages
Korean (ko)
Other versions
KR20100067918A (en
Inventor
김영호
김선철
최동주
홍명환
김선영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080126517A priority Critical patent/KR101040157B1/en
Publication of KR20100067918A publication Critical patent/KR20100067918A/en
Application granted granted Critical
Publication of KR101040157B1 publication Critical patent/KR101040157B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

나노스프링 또는 마이크로스프링을 이용한 패키지 및 그 제조 방법을 제공한다. 본 발명에 따른 패키지는 칩에 형성된 칩 패드 상에 상기 칩 패드에 수직 방향으로 구비된 나노스프링 또는 마이크로스프링에 의해서 상기 칩과 패키징용 기판이 본딩되어 있는 것이다. 본 발명에 따른 패키지 제조 방법의 일 구성에 따르면, 나노스프링 또는 마이크로스프링 형성용 기판 상에 패턴을 형성한 다음, 상기 나노스프링 또는 마이크로스프링 형성용 기판을 증발원에 대해 경사지게 배치하여 회전시키면서 상기 패턴 상에 나노스프링 또는 마이크로스프링을 형성한다. 칩 패드가 형성된 웨이퍼의 상기 칩 패드 상에 상기 나노스프링 또는 마이크로스프링을 이식하고 나서, 상기 웨이퍼의 스크라이브 라인(scribe line)을 따라 다이싱(dicing)하여 상기 나노스프링 또는 마이크로스프링을 갖는 칩으로 만든다. 이후, 상기 나노스프링 또는 마이크로스프링을 매개로 하여 상기 칩을 패키징용 기판에 본딩한다. Provided are a package using a nanospring or a microspring and a method of manufacturing the same. In the package according to the present invention, the chip and the packaging substrate are bonded to each other by a nanospring or a microspring provided on the chip pad in a direction perpendicular to the chip pad. According to one configuration of the method for manufacturing a package according to the present invention, after forming a pattern on the nano-spring or micro-spring formation substrate, the nano-spring or micro-spring formation substrate is inclined with respect to the evaporation source while rotating the pattern image To form nanosprings or microsprings. Implanting the nanosprings or microsprings on the chip pads of the wafer on which the chip pads are formed, and then dicing along the scribe lines of the wafer to form chips with the nanosprings or microsprings. . Thereafter, the chip is bonded to the packaging substrate through the nanospring or the microspring.

Description

나노스프링 또는 마이크로스프링을 이용한 패키지 및 그 제조 방법{Package using nanospring or microspring and method of fabricating the same}Package using nanospring or microspring and method of fabricating the same}

본 발명은 반도체 소자 또는 광전 소자의 패키징(packaging)에 관한 것으로, 보다 상세하게는 나노스프링 또는 마이크로스프링을 이용한 전자 패키지 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the packaging of semiconductor devices or optoelectronic devices, and more particularly, to an electronic package using nanosprings or microsprings and a method of manufacturing the same.

반도체 소자는 전공정 즉, 패브리케이션(fabrication) 공정 및 후공정 즉, 어셈블리(assembly) 공정을 거쳐 제조된다. 전공정을 거친 반도체 소자 집적 회로는 프로브(probe) 장비를 이용한 전기적 다이 분류 검사(electrical die sorting: EDS)를 받게 되며, 이 단계에서 양품으로 판정된 반도체 소자는 후공정에서 일련의 패키징 공정을 거쳐 반도체 칩 패키지로 재가공된다. The semiconductor device is manufactured through a pre-process, that is, a fabrication process and a post-process, that is, an assembly process. The preprocessed semiconductor device integrated circuit is subjected to electrical die sorting (EDS) using probe equipment, and semiconductor devices that are judged to be good at this stage are subjected to a series of packaging processes in a later process. It is reprocessed into a semiconductor chip package.

일반적으로 패키징은 칩에 전기적인 연결을 하고 외부의 충격에 견디도록 물리적인 기능과 형상을 갖게 하는 것을 말한다. 반도체 패키징은 반도체 칩을 각종 기판(substrate)과 연결하는 단계와 기판과 메인 보드(main board)를 연결하는 단계로 구성되며 적용 영역에 따라 다양한 패키징의 형태가 존재한다. In general, packaging refers to the electrical connection to the chip and the physical function and shape to withstand external shocks. Semiconductor packaging includes a step of connecting a semiconductor chip to various substrates and a step of connecting a substrate and a main board, and various types of packaging exist according to an application area.

기존에 전자 장치의 소형화 및 대용량화 추세에 따라 반도체 칩 패키지는 과 거의 리드프레임(lead-frame)을 사용하지 않고 솔더볼(solder ball) 또는 솔더 범프(solder bump)를 리드 대용으로 사용하는 방향으로 발전하였다. 종래 패키징은 일반적으로 실리콘 칩 상에 형성된 금속 범프 상에 스크린 프린팅이나 무전해도금 등으로 솔더 범프를 형성하고, 칩과 기판을 본딩할 때 솔더 범프를 리플로우(reflow)시켜 전기적, 기계적 연결을 형성한다. 또는 칩에 범프를 형성하고 기판에 전도성 또는 비전도성 폴리머 접착제를 도포하거나 접착 필름을 부착한 후, 칩과 기판을 열과 압력을 가해 본딩한다. With the trend of miniaturization and large-capacity of electronic devices, semiconductor chip packages have evolved to use solder balls or solder bumps as lead substitutes, with almost no lead-frames. . Conventional packaging generally forms solder bumps by screen printing or electroless plating on metal bumps formed on silicon chips, and reflows solder bumps when bonding chips and substrates to form electrical and mechanical connections. do. Alternatively, bumps are formed on the chip, a conductive or nonconductive polymer adhesive is applied to the substrate, or an adhesive film is attached, and then the chip and the substrate are bonded by applying heat and pressure.

그런데, 솔더를 이용하는 종래의 방식은 솔더 재질로 낮은 융점의 금속을 사용해야 하므로, 재료 선택의 한계가 있다. 특히 무연(Pb-free) 솔더는 기존의 Pb 합금 솔더보다 기계적인 특성이 나쁜 경우가 많은데, 이를 극복하기에 어려운 점이 많다. 그 예로 자동차 전장의 패키징처럼 외부충격이나 반복 하중에 노출되었을 때 신뢰성을 확보해야 하는데, 현재의 무연 솔더에서는 컴플라이언스(compliance)가 높지 않아 신뢰성 확보에 연구가 집중되고 있다. 또한, 현재 칩의 입/출력(I/O) 수가 증가를 하면서 범프의 크기 및 범프간 거리가 수십 ㎛까지 줄어들고 있는 추세이고 범프간 거리는 더욱 줄어들고 있다. 따라서 미세 피치(pitch)의 범프 구조와 이를 이용한 칩의 신뢰성 있는 접속이 필요한 실정이다. However, the conventional method using the solder has to use a low melting point metal as the solder material, there is a limit of material selection. In particular, Pb-free solders often have lower mechanical properties than conventional Pb alloy solders, which are difficult to overcome. For example, reliability should be secured when exposed to external shocks or cyclic loads, such as packaging in automotive electronics. In current lead-free solders, the research is focused on securing reliability because the compliance is not high. In addition, as the number of input / output (I / O) of the chip increases, the bump size and the distance between bumps are decreasing to several tens of micrometers, and the distance between bumps is further reduced. Therefore, it is necessary to reliably connect the bump structure of the fine pitch and the chip using the same.

한편, 나노소자 등의 패키징을 실시하려면, 나노 크기의 범프 구조가 필요하나 현재의 범프 형성기술로는 나노패키징에 적용하기가 어렵다. 나노 소자의 경우 범프 높이가 작아야 하며 범프 높이가 작아질수록 이러한 범프의 높이를 균일하게 구현하기가 어려워진다. 특히 각 범프의 높이 차이 때문에 본딩 후 접합이 제대로 이루어지지 않아 소자 동작 페일(fail)이 종종 발생하며, 칩과 기판과의 간격이 매우 좁기 때문에 신뢰성도 문제가 된다.On the other hand, the packaging of nano devices, such as nano-scale bump structure is required, but current bump forming technology is difficult to apply to nano-packaging. In the case of nano devices, bump heights should be small. As the bump heights become smaller, it becomes difficult to uniformly implement the heights of these bumps. In particular, due to the difference in height of each bump, the bonding is not performed properly after bonding, and device operation fail often occurs. Also, reliability is also a problem because the gap between the chip and the substrate is very small.

솔더 범프 대신 마이크로스프링을 이용하여 칩과 기판을 전기적으로 연결시키는 방법이 제안되어 있다. 여기서는 와이어 형태로 마이크로스프링을 만든 후 칩의 칩 패드 상에 직접 본딩한다. 또는 기판 상에 금속 스프링 핑거를 만든 뒤 칩 패드에 접촉시켜 전기적으로 연결시킨다.A method of electrically connecting a chip and a substrate by using a microspring instead of a solder bump has been proposed. Here, microsprings are made in the form of wires and bonded directly onto the chip pads of the chip. Alternatively, metal spring fingers are made on the substrate and contacted with the chip pads to make electrical connections.

그런데 대한민국 등록특허 제0365413호, 미국 등록특허 제6,560,861호에 개시된 바와 같이, 마이크로스프링이나 금속 스프링 핑거를 이용하여 칩과 기판을 전기적으로 연결시킬 경우 마이크로스프링이나 금속 스프링 핑거가 기판과 칩에 대해 수직으로 연결되지 않고 옆으로 기울어진 상태에서 칩과 기판을 전기적으로 연결하게 되는데, 이 경우 마이크로스프링이나 금속 스프링 핑거가 옆으로 기울어진 거리만큼 공간을 차지하게 되어 소자의 크기가 더욱 커지게 되는 문제점이 있다. 그리고 마이크로스프링의 크기는 수 ㎛에서 수십 ㎛이며 금속 스프링 핑거의 두께 역시 수 ㎛이므로 모두 나노 소자에 적용시키기에는 무리가 있다.However, as disclosed in Korean Patent No. 0365413 and US Patent No. 6,560,861, when the chip and the substrate are electrically connected using the microspring or the metal spring finger, the microspring or the metal spring finger is perpendicular to the substrate and the chip. The chip and the board are electrically connected to each other in an inclined side rather than connected to each other. In this case, the microspring or metal spring fingers occupy space by the inclined sideways, thereby increasing the size of the device. have. In addition, the microsprings range in size from several micrometers to several tens of micrometers, and the thickness of the metal spring fingers is also several micrometers.

최근 나노구조를 이용한 패키징에 응용하고자 탄소나노튜브나 금속 나노 와이어를 칩 상에 형성하여 기판과 본딩하는 방법이 제안되었다. 탄소나노튜브나 금속 나노 와이어를 사용하는 방법은 나노 크기의 범프를 형성할 수 있으나 범프 재료의 제한이 있으며 특히 범프의 높이 차이에서 오는 문제를 해결하기 힘들다. 그리고 탄소나노튜브나 금속 나노 와이어의 탄성력이 안 좋기 때문에 접합의 불량이 발생하거나 기계적 신뢰성에서 문제가 발생할 수 있다. Recently, a method of forming carbon nanotubes or metal nanowires on a chip and bonding them with a substrate has been proposed for application to packaging using nanostructures. The use of carbon nanotubes or metal nanowires can form nano-sized bumps, but there are limitations of the bump material, and it is difficult to solve the problem that comes from the difference in height of the bumps. In addition, the poor elastic force of the carbon nanotubes or metal nanowires may cause a poor bonding or problems in mechanical reliability.

본 발명이 해결하고자 하는 과제는 미세 피치 대응 및 기계적 신뢰성을 향상시키기 위해 기존의 솔더 범프 대신 나노 또는 마이크로 크기의 스프링을 이용하여 칩과 기판을 전기적 연결한 패키지 및 그 제조 방법을 제공하는 것이다. The problem to be solved by the present invention is to provide a package and a method of manufacturing the electrical connection between the chip and the substrate using a nano or micro-sized spring instead of the conventional solder bumps to improve the fine pitch response and mechanical reliability.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 패키지는 칩에 형성된 칩 패드 상에 상기 칩 패드에 수직 방향으로 구비된 나노스프링 또는 마이크로스프링에 의해서 상기 칩과 패키징용 기판이 본딩되어 있는 것이다.In the package according to the present invention for solving the above technical problem, the chip and the packaging substrate are bonded to each other by a nanospring or a microspring provided on the chip pad in a direction perpendicular to the chip pad.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 패키지 제조 방법의 일 구성에 따르면, 나노스프링 또는 마이크로스프링 형성용 기판 상에 패턴을 형성한 다음, 상기 나노스프링 또는 마이크로스프링 형성용 기판을 증발원에 대해 경사지게 배치하여 회전시키면서 상기 패턴 상에 나노스프링 또는 마이크로스프링을 형성한다. 칩 패드가 형성된 웨이퍼의 상기 칩 패드 상에 상기 나노스프링 또는 마이크로스프링을 이식하고 나서, 상기 웨이퍼의 스크라이브 라인(scribe line)을 따라 다이싱(dicing)하여 상기 나노스프링 또는 마이크로스프링을 갖는 칩으로 만든다. 이후, 상기 나노스프링 또는 마이크로스프링을 매개로 하여 상기 칩을 패키징용 기판에 본딩한다.According to one configuration of the method for manufacturing a package according to the present invention for solving the above technical problem, after forming a pattern on the substrate for forming a nano-spring or micro-spring, the substrate for forming the nano-spring or micro-spring is inclined with respect to the evaporation source Place and rotate to form nanosprings or microsprings on the pattern. Implanting the nanosprings or microsprings on the chip pads of the wafer on which the chip pads are formed, and then dicing along the scribe lines of the wafer to form chips with the nanosprings or microsprings. . Thereafter, the chip is bonded to the packaging substrate through the nanospring or the microspring.

본 발명에 따른 패키지 제조 방법의 다른 구성에 따르면, 금속 돌기가 형성된 칩 패드를 갖는 웨이퍼를 증발원에 대해 경사지게 배치하여 회전시키면서 상기 칩 패드 위의 금속 돌기 상에 나노스프링 또는 마이크로스프링을 형성한다. 상기 웨이퍼의 스크라이브 라인을 따라 다이싱하여 상기 나노스프링 또는 마이크로스프링을 갖는 칩으로 만든다. 상기 나노스프링 또는 마이크로스프링을 매개로 하여 상기 칩을 패키징용 기판에 본딩한다.According to another configuration of the method for manufacturing a package according to the present invention, a nanospring or microspring is formed on the metal protrusions on the chip pads while rotating the wafer having the chip pads with the metal protrusions formed thereon at an inclination with respect to the evaporation source. Dicing along the scribe line of the wafer into chips with the nanosprings or microsprings. The chip is bonded to the packaging substrate through the nanospring or the microspring.

본 발명에 따르면, 나노스프링 또는 마이크로스프링의 탄성을 이용한 접합 방식을 제안한다. 나노스프링을 패키징에 이용시 나노 크기의 스프링을 이용하므로 나노본딩이 가능하여 나노 소자, 나노 패키징 등 극미세 피치가 요구되는 패키징에 응용할 수 있다. 또한 나노스프링 또는 마이크로스프링은 탄성력이 좋기 때문에 접합의 불량이 발생하지 않으며 기계적 신뢰성이 향상된다. 본딩시 압력에 의해 스프링의 탄성에 의해 범프의 높이차를 보정할 수 있기 때문에 범프의 높이차가 커도 이를 극복할 수 있다. According to the present invention, a bonding method using elasticity of nanosprings or microsprings is proposed. When nano-springs are used for packaging, nano-sized springs are used for nanobonding, so they can be applied to packaging requiring extremely fine pitches such as nano devices and nano packaging. In addition, the nanosprings or microsprings have good elasticity, so that no defects in the bonding occur and mechanical reliability is improved. Since the height difference of the bumps can be corrected by the elasticity of the spring due to the pressure during bonding, even if the height difference of the bumps is large, it can be overcome.

스프링의 탄성을 이용하는 종래의 기술에서는 마이크로스프링이나 금속 스프링 핑거가 기울어진 상태에서 기판과 칩을 전기적으로 연결하므로 기울어진 거리만큼 소자의 크기가 커지게 되는데 이에 반해 본 발명에서 개발한 나노스프링 또는 마이크로스프링의 경우 칩 위 칩 패드에 수직 방향으로 형성되기 때문에 패키징용 기판과 칩을 최단거리로 연결시켜 불필요하게 차지되는 공간을 없애고 소자의 크기를 더욱 줄일 수 있다. In the conventional technology using the elasticity of the spring, the micro-spring or the metal spring finger is electrically connected to the substrate and the chip in an inclined state, so that the size of the device is increased by the inclined distance, whereas the nano-spring or micro developed in the present invention Since the spring is formed perpendicular to the chip pad on the chip, the packaging substrate and the chip are connected in the shortest distance to eliminate unnecessary space and further reduce the device size.

뿐만 아니라, 나노스프링 또는 마이크로스프링에는 다양한 소재를 사용할 수 있으므로 기존의 소재가 가지지 못했던 우수한 전기적, 기계적 성질을 가질 수 있 고, 비저항, 일렉트로마이그레이션(electromigration) 특성 등 패키징 성능 향상을 도모할 수 있다. 따라서, 자동차 전장 패키징이나 플렉시블(flexible) 기판 위의 패키징등 기계적 신뢰성이 중요한 응용의 칩 패키징이나, 고집적을 요구하는 휴대용 전자기기의 패키징에 이용될 수 있다. In addition, since a variety of materials can be used for nanosprings or microsprings, they can have excellent electrical and mechanical properties that conventional materials did not have, and can improve packaging performance such as specific resistance and electromigration characteristics. Therefore, the present invention can be used for chip packaging in applications where mechanical reliability is important, such as automotive electrical packaging or packaging on a flexible substrate, or for packaging portable electronic devices requiring high integration.

이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description.

본 발명에 따른 패키지 구조를 도 1에 나타내었다. The package structure according to the invention is shown in FIG.

도 1을 참조하면, 본 발명에서 제안하는 패키지는 웨이퍼(70)와 그 위의 회로배선(미도시)으로 이루어진 칩(80)에 형성된 칩 패드(60) 상에 칩 패드(60)에 수직 방향으로 구비된 나노스프링 또는 마이크로스프링(30)에 의해서 칩(80)과 패키징용 기판(100)이 본딩되어 있는 구조이며, 칩(80)과 패키징용 기판(100) 사이에 언더필(110)을 더 포함할 수 있는 구조이다. 그리고, 나노스프링 또는 마이크로스프링(30)과 패키징용 기판(100) 사이에도 본딩 패드(90)가 더 형성되어 있을 수 있다. 또한 1개 이상의 나노스프링 또는 마이크로스프링(30)을 사용하여 칩 패드(60)와 본딩 패드(90)를 전기적으로 연결시킬 수 있다. Referring to FIG. 1, the package proposed in the present invention is perpendicular to the chip pad 60 on the chip pad 60 formed on the chip 80 formed of the wafer 70 and a circuit wiring (not shown) thereon. The chip 80 and the packaging substrate 100 are bonded to each other by the nanospring or microspring 30 provided therein, and the underfill 110 is further interposed between the chip 80 and the packaging substrate 100. It is a structure that can be included. In addition, a bonding pad 90 may be further formed between the nanospring or microspring 30 and the packaging substrate 100. In addition, one or more nanosprings or microsprings 30 may be used to electrically connect the chip pad 60 and the bonding pad 90.

나노스프링 또는 마이크로스프링(30)은 Al, Au, Ag, Cu, Ni, Pd, Pt, Sn, W, Mo 및 이들의 합금 중 어느 하나의 재질로 형성될 수 있다. 이렇게 다양한 소재를 사용함으로써 기존의 소재가 가지지 못했던 우수한 전기적, 기계적 성질을 가질 수 있다. 그리고, 나노스프링의 크기가 10 nm ~ 10 ㎛로 형성되고 이러한 크기의 나노스프링의 경우 극미세 범프의 역할을 하므로, 나노 크기 피치에서도 본딩이 가능하다. 마이크로스프링의 크기는 1 ㎛ ~ 100 ㎛로 형성될 수 있다. 따라서, 나노스프링 또는 마이크로스프링이 어떤 크기 기준에 따라 이분되는 것은 아니다.The nanospring or microspring 30 may be formed of any one of Al, Au, Ag, Cu, Ni, Pd, Pt, Sn, W, Mo, and alloys thereof. By using such a variety of materials can have excellent electrical and mechanical properties that the existing materials did not have. In addition, since the size of the nanosprings is 10 nm to 10 μm and the nanosprings of this size play a role of ultra-fine bumps, bonding is possible even at nano-size pitches. The size of the microspring may be formed from 1 μm to 100 μm. Thus, nanosprings or microsprings are not divided into two according to some size criteria.

또한, 나노스프링 또는 마이크로스프링(30)을 이용하면, 스프링 고유의 우수한 탄성력 때문에 높은 기계적 신뢰성을 가지며, 본딩시 압력과 스프링의 탄성에 의해 높이차를 보정할 수 있기 때문에 나노스프링 또는 마이크로스프링(30)들 간에 높이차가 있어도 이를 극복할 수 있다.In addition, when using the nano-spring or micro-spring 30, it has a high mechanical reliability because of the excellent elastic force inherent to the spring, and because the height difference can be corrected by the elasticity of the spring and the pressure during bonding, the nano-spring or micro-spring (30) Even if there is a difference in height between them, it can be overcome.

스프링의 탄성을 이용하는 종래의 기술에서는 마이크로스프링이나 금속 스프링 핑거가 기울어진 상태에서 칩과 패키징용 기판을 전기적으로 연결하므로 기울어진 거리만큼 소자의 크기가 커지게 되는데, 이에 반해 본 발명에서 개발한 나노스프링 또는 마이크로스프링(30)의 경우 칩(80) 위 칩 패드(60)에 수직 방향으로 형성되기 때문에 칩(80)과 패키징용 기판(100)을 최단거리로 연결시켜 불필요하게 차지되는 공간을 없애고 소자의 크기를 더욱 줄일 수 있게 된다. In the conventional technology using the elasticity of the spring, since the micro-spring or metal spring finger is inclined to electrically connect the chip and the packaging substrate, the size of the device is increased by the inclined distance, whereas the nano-developed in the present invention In the case of the spring or microspring 30 is formed in the vertical direction to the chip pad 60 on the chip 80, the chip 80 and the packaging substrate 100 is connected in the shortest distance to eliminate unnecessary space The size of the device can be further reduced.

이후 본 발명에 따른 패키지 제조 방법을 설명한다. 본 발명에 따른 패키지 제조 방법에서는 나노스프링 또는 마이크로스프링 형성용 기판과 같은 중간 매개체 위에 나노스프링 또는 마이크로스프링을 형성하여 이것을 웨이퍼(칩으로 만들기 위 한 다이싱 전의 웨이퍼 또는 다이싱 후의 칩 상태 모두 포함할 수 있음)나 패키징용 기판에 이식하여 나노스프링 또는 마이크로스프링이 이식된 웨이퍼나 패키징용 기판을 그렇지 않은 패키징용 기판이나 웨이퍼에 본딩하는 방식이 있을 수 있고, 웨이퍼나 패키징용 기판에 직접 나노스프링 또는 마이크로스프링을 형성하여 나노스프링 또는 마이크로스프링이 없는 패키징용 기판이나 웨이퍼에 본딩하는 방식이 있을 수 있다. 이처럼 웨이퍼와 패키징용 기판을 본딩한다고 할 때, 그 중간에 개재되는 나노스프링 또는 마이크로스프링은 웨이퍼에 이식하거나 직접 형성하여도 되고 패키징용 기판에 이식하거나 직접 형성하여도 되는 것이다. 이후의 실시예들에서는 웨이퍼에 나노스프링을 이식하거나 직접 형성하는 경우를 예로 든다. 마이크로스프링의 경우도 아래의 실시예들과 동일하다.Hereinafter, a method for manufacturing a package according to the present invention will be described. In the method for manufacturing a package according to the present invention, a nanospring or a microspring is formed on an intermediate medium such as a nanospring or a microspring forming substrate to include a wafer (a wafer before dicing or a chip state after dicing to make a chip). Or a substrate in which a nanospring or microspring is implanted or a packaging substrate is bonded to a packaging substrate or a wafer that is not implanted, and that the nanospring or the substrate is directly bonded to the wafer or packaging substrate. There may be a method of forming a microspring and bonding it to a packaging substrate or wafer without a nanospring or a microspring. When bonding the wafer and the packaging substrate as described above, the nanospring or microspring interposed therebetween may be implanted or directly formed on the wafer, or may be implanted or directly formed on the packaging substrate. In the following embodiments, the case of implanting or directly forming nanosprings on a wafer is taken as an example. The microspring is also the same as the following embodiments.

제1 실시예: 나노스프링을 별도의 기판에 형성하고 칩 패드에 이식한 후 패턴을 제거하고 패키징 실시First Embodiment: A nanospring is formed on a separate substrate, implanted in a chip pad, and then a pattern is removed and packaging is performed.

본 발명에 따른 패키지 제조를 위한 제1 실시예의 전체적인 공정 흐름을 도 2에 나타내었다.The overall process flow of the first embodiment for the manufacture of a package according to the invention is shown in FIG. 2.

가. 제1 공정 : 나노스프링 형성용 기판의 준비end. First step: preparing a substrate for forming nanosprings

도 2의 (a)에서 보는 바와 같이 나노스프링이 증착될 나노스프링 형성용 기판(10)을 준비한다. 나노스프링 형성용 기판(10)은 보통 Si 웨이퍼를 사용하지만 Si 이외에 유리, 석영판 등 평탄도가 우수한 소재를 사용할 수 있다. 나노스프링 형성용 기판(10)을 세정한 후, 나노스프링 형성용 기판(10) 상에 포토레지스트를 도포하고 노광 및 현상 방법을 이용하여 낮은 사각 기둥 형태의 패턴(20)을 형성한 다. 이 때 그림자 효과(shadowing effect)를 줄 수 있으면 사각 기둥 형태 뿐만아니라 구, 반구, 원기둥 등의 다른 형태의 패턴을 형성하여도 무방하다. 또한 이 때 포토레지스트 도포와 노광 및 현상 방법 대신 금속 돌기를 형성하여도 되며 또는 폴리머 계열의 콜로이드를 자가정렬(self-assembly)시키는 방법에 의해 패턴(20)을 형성할 수도 있다. 즉 그림자 효과를 줄 수 있는 재료를 사용하여 패턴(20)을 형성할 수 있다.As shown in (a) of FIG. 2, a nanospring-forming substrate 10 on which nanosprings are to be deposited is prepared. The substrate 10 for forming the nanosprings usually uses a Si wafer, but besides Si, a material having excellent flatness such as glass and a quartz plate may be used. After the nano-spring forming substrate 10 is cleaned, a photoresist is applied on the nano-spring forming substrate 10, and a pattern 20 having a low rectangular pillar shape is formed by using an exposure and development method. In this case, if a shadowing effect can be provided, other shapes such as spheres, hemispheres, and cylinders as well as square pillars may be formed. In this case, a metal protrusion may be formed instead of the photoresist coating, exposure, and developing methods, or the pattern 20 may be formed by a method of self-assemblying a colloid of polymer series. That is, the pattern 20 may be formed using a material that can give a shadow effect.

나. 제2 공정 : 준비된 나노스프링 형성용 기판에 나노스프링 형성I. Second process: forming nanosprings on the prepared substrate for nanosprings

다음, 도 2의 (b)를 참조하여 패턴(20) 상에 나노스프링(30)을 형성한다. 나노스프링(30)의 형성은 도 3과 같이 GLAD(glancing angle deposition)법에 의하여 패턴(20)의 그림자 효과(shadowing effect)를 이용하게 된다. 진공증발법(evaporation)을 이용하며, 특수 홀더(40)를 사용해 증발원(50)에 대해 나노스프링 형성용 기판(10)을 0 - 90도 사이의 경사각도(θ)로 경사지게 배치한 다음, 나노스프링 형성용 기판(10)을 화살표 방향과 같이 회전시키며 증발원(50)으로부터 증발된 금속의 소스를 패턴(20) 상에 증착하게 된다. 이 때 증발원(50)으로써 Al, Au, Ag, Cu, Ni, Pd, Pt, Sn, W, Mo및 이들의 합금 등 다양한 소재를 사용하면 다양한 재질의 나노스프링(30)을 형성할 수 있으며, 증착속도(챔버 내 압력, 온도 등에 의하여 결정)와 나노스프링 형성용 기판(10)의 회전속도 및 나노스프링 형성용 기판(10)의 경사각도(θ)를 조절하여 나노스프링(30)을 형성한다. 나노스프링(30)의 크기는 나노스프링 형성용 기판(10) 상에 형성한 패턴(20)의 크기에 비례하므로 패턴(20) 크기 조절에 따라 나노스프링(30)의 크기를 10 nm ~ 10 ㎛로 할 수 있으 며, 길이는 수 nm에서 수십 nm 사이에서 원하는 길이까지 형성할 수 있다. Next, referring to FIG. 2B, the nanosprings 30 are formed on the pattern 20. Formation of the nano-spring 30 is to use the shadowing effect (shadowing) of the pattern 20 by the GLAD (glancing angle deposition) method as shown in FIG. Using evaporation, the nano-spring forming substrate 10 is inclined with respect to the evaporation source 50 using a special holder 40 at an inclination angle θ between 0 and 90 degrees, and then the nano The spring forming substrate 10 is rotated in the direction of the arrow to deposit a source of metal evaporated from the evaporation source 50 on the pattern 20. In this case, using various materials such as Al, Au, Ag, Cu, Ni, Pd, Pt, Sn, W, Mo, and alloys thereof as the evaporation source 50 can form nanosprings 30 of various materials. The nanospring 30 is formed by adjusting the deposition rate (determined by the pressure, temperature, etc. in the chamber), the rotational speed of the nanospring forming substrate 10, and the inclination angle θ of the nanospring forming substrate 10. . Since the size of the nanospring 30 is proportional to the size of the pattern 20 formed on the nanospring forming substrate 10, the size of the nanospring 30 is 10 nm to 10 μm according to the size of the pattern 20. The length can be formed to a desired length between several nm and several tens of nm.

다. 제3 공정 : 나노스프링을 칩 패드에 이식All. Step 3: implant nanosprings into chip pads

도 2의 (c)에서와 같이, 나노스프링(30)이 형성된 나노스프링 형성용 기판(10)을 뒤집어 전공정이 완료되고 칩 패드(60)까지 형성된 웨이퍼(70)에 올려놓아 칩 패드(60) 상에 나노스프링(30)이 위치하도록 한다. 칩 패드(60)는 저융점합금층과 그 밑의 UBM(Under Bump Metallurgy)층으로 구성되어 있다. As shown in (c) of FIG. 2, the nanospring forming substrate 10 on which the nanosprings 30 are formed is turned upside down, and the chip pad 60 is placed on the wafer 70 formed up to the chip pad 60. The nanospring 30 is positioned on the top. The chip pad 60 is composed of a low melting alloy layer and an under bump metallurgy (UBM) layer thereunder.

그 후 온도를 순간적으로 올리면서 웨이퍼(70)와 나노스프링 형성용 기판(10) 사이에 압력을 가한 후 온도를 내리면 나노스프링(30)과 칩 패드(60)가 접합이 된다. 한편, 저융점합금층이 있는 칩 패드(60)를 사용하지 않고 나노스프링(30)을 열음파(thermosonic) 방식 또는 초음파(ultrasonic) 방식으로 웨이퍼(70)에 접합할 수도 있다. Thereafter, while increasing the temperature instantaneously, pressure is applied between the wafer 70 and the substrate 10 for forming the nanosprings, and then the temperature is lowered to bond the nanosprings 30 and the chip pads 60 to each other. Meanwhile, the nanospring 30 may be bonded to the wafer 70 by a thermosonic method or an ultrasonic method without using the chip pad 60 having the low melting point alloy layer.

그런 다음, 소정의 유기용매 등을 이용하여 패턴(20)을 제거하면 나노스프링 형성용 기판(10)과 나노스프링(30)이 분리된다. 칩 패드(60)와 접합된 나노스프링(30)은 칩 패드(60)로 이식되고 접합되지 않은 나노스프링도 제거된다. 이렇게 이식된 나노스프링(30)을 갖는 웨이퍼(70)는 전기적 테스트를 실시하여 칩의 불량 유무를 확인할 수 있다. 이 후, 웨이퍼(70)의 스크라이브 라인을 따라 다이싱하여 칩(80)으로 만들고 이를 패키징용 기판에 본딩할 준비를 한다. Then, when the pattern 20 is removed using a predetermined organic solvent or the like, the nanospring forming substrate 10 and the nanospring 30 are separated. The nanosprings 30 bonded to the chip pads 60 are implanted into the chip pads 60 and the non-bonded nanosprings are also removed. The wafer 70 having the nanosprings 30 implanted as described above may be electrically tested to determine whether chips are defective. Thereafter, the chips are diced along the scribe line of the wafer 70 and prepared to be bonded to the packaging substrate.

라. 제4 공정 : 칩과 기판간 본딩, 전기적 테스트 및 재작업(rework)la. 4th process: bonding between chip and substrate, electrical test and rework

도 2의 (d)를 참조하여 나노스프링(30)이 형성된 칩(80)을 뒤집어 패키징할 패키징용 기판(100) 상에 정렬시킨 후, 칩(80)과 패키징용 기판(100)간의 본딩을 실시한다. 본딩은 제3 공정에서와 마찬가지로 저융점합금층을 가진 본딩 패드(90)를 이용하거나 열음파 방식 또는 초음파 방식으로 할 수 있다. 본딩이 끝나면 전기적 테스트를 실시하고, 만약 불량으로 판정되면 재작업을 실시한다.Referring to FIG. 2 (d), the chip 80 on which the nanosprings 30 are formed is inverted and aligned on the packaging substrate 100 to be packaged, and then bonding between the chip 80 and the packaging substrate 100 is performed. Conduct. As in the third process, the bonding may be performed using a bonding pad 90 having a low melting point alloy layer, or a hot sonic or ultrasonic method. When bonding is complete, perform an electrical test and, if determined to be defective, rework.

마. 제5 공정: 언더필(underfill)hemp. Process 5: Underfill

필요한 경우 도 2의 (e)에서와 같이 언더필을 실시하여 칩(80)과 패키징용 기판(100)간에 언더필(110)을 추가함으로써 패키징을 완료한다.If necessary, the underfill is performed as shown in FIG. 2E to add the underfill 110 between the chip 80 and the packaging substrate 100 to complete packaging.

제2 실시예: 나노스프링을 칩 패드 위의 금속 돌기에 형성한 후 본딩 실시Second Embodiment: Bonding is performed after forming the nanosprings on the metal protrusions on the chip pads.

패터닝의 번거로움을 피하기 위해서 웨이퍼나 패키징용 기판의 칩 패드 위에 금속 돌기를 형성시킨 뒤 상기 칩 패드 위의 금속 돌기 상에 나노스프링을 형성하여도 된다. 그 전체적인 공정 흐름을 도 4에 나타내었다.In order to avoid the hassle of patterning, metal protrusions may be formed on a chip pad of a wafer or a packaging substrate, and then nanosprings may be formed on the metal protrusions on the chip pad. The overall process flow is shown in FIG. 4.

가. 제1 공정 : 웨이퍼나 패키징용 기판에 나노스프링 형성end. First step: forming nanosprings on wafer or packaging substrate

이 경우 나노스프링(130)을 웨이퍼나 본딩하려고 하는 패키징용 기판 상에 직접 형성하게 된다. 본 실시예에서는 도 4의 (a)에 도시한 바와 같이 나노스프링(130)을 칩(180) 상에 형성하는 경우를 예로 든다. 먼저 칩 패드(160) 위에 그림자 효과를 줄 수 있는 금속 돌기(155)를 형성한 후 나노스프링(130)은 칩(180)에 형성된 칩 패드(160) 위의 금속 돌기(155) 상에 형성된다. 또한, 다이싱된 칩(180)에 나노스프링(130)을 형성하여도 되지만, 다이싱 전의 웨이퍼(170) 상에 형성한 후 다이싱하여 칩(180)을 형성하여도 된다. In this case, the nanosprings 130 are directly formed on the wafer or the packaging substrate to be bonded. In the present embodiment, as shown in (a) of FIG. 4, the case where the nanosprings 130 are formed on the chip 180 is taken as an example. First, the metal protrusions 155 may be formed on the chip pads 160, and then the nanosprings 130 may be formed on the metal protrusions 155 on the chip pads 160 formed on the chip 180. . In addition, although the nanospring 130 may be formed in the diced chip 180, the chip 180 may be formed by dicing after forming on the wafer 170 before dicing.

나. 제2 공정 : 칩과 기판간 본딩, 전기적 테스트 및 재작업I. Second process: bonding between chip and substrate, electrical test and rework

도 4의 (b)에서와 같이, 나노스프링(130)이 형성된 칩(180)을 패키징용 기 판(200)에 본딩한다. 패키징용 기판(200)의 본딩 패드(190)는 저융점합금층이 있어 열압착방식으로 본딩을 실시하여 나노스프링(130)으로 본딩이 된다. 한편, 저융점금속층이 있는 본딩 패드(190)를 사용하지 않고 나노스프링(130)을 열음파 방식 또는 초음파 방식으로 할 수 있다. 본딩이 끝나면 전기적 테스트를 실시하고, 만약 불량으로 판정되면 재작업을 실시한다.As shown in (b) of FIG. 4, the chip 180 on which the nanosprings 130 are formed is bonded to the packaging substrate 200. The bonding pad 190 of the packaging substrate 200 has a low melting point alloy layer and is bonded to the nanosprings 130 by bonding by a thermocompression bonding method. On the other hand, without using the bonding pad 190 having a low melting point metal layer, the nano-spring 130 may be a hot sonic or ultrasonic method. When bonding is complete, perform an electrical test and, if determined to be defective, rework.

다. 제3 공정: 언더필All. Process 3: Underfill

필요한 경우 도 4의 (c)에서와 같이 언더필을 실시하여 칩(180)과 패키징용 기판(200)간에 언더필(210)을 추가함으로써 패키징을 완료한다. If necessary, the underfill is performed as shown in FIG. 4C to add the underfill 210 between the chip 180 and the packaging substrate 200 to complete the packaging.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications are possible by those skilled in the art within the technical idea of the present invention. Is obvious. Embodiments of the invention have been considered in all respects as illustrative and not restrictive, which include the scope of the invention as indicated by the appended claims rather than the detailed description therein, the equivalents of the claims and all modifications within the means. I want to.

도 1은 본 발명에 따른 패키지 구조를 보여주는 단면도이다.1 is a cross-sectional view showing a package structure according to the present invention.

도 2는 본 발명의 제1 실시예에 따른 패키지 제조 방법을 설명하기 위한 공정 순서별 단면도이다.2 is a cross-sectional view for each process sequence for explaining a method for manufacturing a package according to a first embodiment of the present invention.

도 3은 본 발명에 따른 패키지 제조 방법에서 나노스프링을 형성하기 위한 장치 구성을 보여주는 개략도이다.Figure 3 is a schematic diagram showing a device configuration for forming a nanospring in the package manufacturing method according to the present invention.

도 4는 본 발명의 제2 실시예에 따른 패키지 제조 방법을 설명하기 위한 공정 순서별 단면도이다.4 is a cross-sectional view for each process sequence for explaining a method for manufacturing a package according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10...나노스프링 형성용 기판 20...패턴10 ... substrate for nanospring formation 20 ... pattern

30, 130...나노스프링 40...특수 홀더30, 130 ... Nano spring 40 ... Special holder

50...증발원 60, 160...칩 패드50 ... evaporator 60, 160 ... chip pad

70, 170...웨이퍼 80, 180...칩70, 170 ... wafer 80, 180 ... chip

90, 190...본딩 패드 100, 200...패키징용 기판90, 190 ... bonding pads 100, 200 ... packaging substrate

110, 210...언더필 155...금속 돌기110, 210 ... Underfill 155 ... Metal projection

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 나노스프링 또는 마이크로스프링 형성용 기판 상에 패턴을 형성하는 단계;Forming a pattern on the substrate for forming a nanospring or microspring; 상기 나노스프링 또는 마이크로스프링 형성용 기판을 증발원에 대해 경사지 게 배치하여 회전시키면서 상기 패턴 상에 나노스프링 또는 마이크로스프링을 형성하는 단계;Forming the nanosprings or microsprings on the pattern while rotating the nanosprings or microsprings forming substrate at an inclined position relative to the evaporation source; 칩 패드가 형성된 웨이퍼의 상기 칩 패드 상에 상기 나노스프링 또는 마이크로스프링을 이식하는 단계;Implanting the nanospring or microspring on the chip pad of the wafer on which the chip pad is formed; 상기 웨이퍼의 스크라이브 라인(scribe line)을 따라 다이싱(dicing)하여 상기 나노스프링을 갖는 칩으로 만드는 단계; 및Dicing along a scribe line of the wafer to form a chip with the nanosprings; And 상기 나노스프링 또는 마이크로스프링을 매개로 하여 상기 칩을 패키징용 기판에 본딩하는 단계를 포함하는 패키지 제조 방법.Bonding the chip to a substrate for packaging via the nanospring or microspring. 제6항에 있어서, 상기 나노스프링 또는 마이크로스프링을 이식하는 단계는,The method of claim 6, wherein the implanting of the nanospring or microspring, 상기 나노스프링 또는 마이크로스프링이 형성된 나노스프링 또는 마이크로스프링 형성용 기판을 뒤집어 상기 칩 패드가 형성된 웨이퍼 상에 올려 놓는 단계;Flipping the nano-spring or micro-spring-forming substrate for forming the nano-springs or the micro-springs and placing them on the wafer on which the chip pads are formed; 상기 나노스프링 또는 마이크로스프링을 상기 칩 패드에 접합시키는 단계; 및Bonding the nanosprings or microsprings to the chip pad; And 상기 패턴과 상기 나노스프링 또는 마이크로스프링 형성용 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 패키지 제조 방법.Removing the pattern and the substrate for forming the nanosprings or microsprings. 제7항에 있어서, 상기 나노스프링 또는 마이크로스프링을 상기 칩 패드에 접합시키는 단계는 상기 칩 패드에 저융점합금층을 구성하여 열 압착시키거나 열음파(thermosonic) 방식 또는 초음파(ultrasonic) 방식으로 실시하는 것을 특징으로 하는 패키지 제조 방법.The method of claim 7, wherein the bonding of the nanosprings or the microsprings to the chip pads is performed by thermally compressing or forming a low melting point alloy layer on the chip pads or by thermosonic or ultrasonic methods. Package manufacturing method characterized in that. 제6항에 있어서, 상기 나노스프링 또는 마이크로스프링 형성용 기판은 Si, 유리 및 석영판 중 어느 하나인 것을 특징으로 하는 패키지 제조 방법.The method of claim 6, wherein the substrate for forming the nanosprings or microsprings is any one of Si, glass, and quartz plates. 제6항에 있어서, 상기 패턴은 포토레지스트 도포 후 노광 및 현상 방법 또는 금속 돌기 형성 방법 또는 폴리머 계열의 콜로이드를 자가정렬(self-assembly)시키는 방법에 의해 형성하는 것을 특징으로 하는 패키지 제조 방법.The method of claim 6, wherein the pattern is formed by an exposure and development method after photoresist coating, a method of forming metal protrusions, or a method of self-assembly of a polymer-based colloid. 삭제delete 삭제delete 삭제delete
KR1020080126517A 2008-12-12 2008-12-12 Package using nanospring or microspring and method of fabricating the same KR101040157B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080126517A KR101040157B1 (en) 2008-12-12 2008-12-12 Package using nanospring or microspring and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080126517A KR101040157B1 (en) 2008-12-12 2008-12-12 Package using nanospring or microspring and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20100067918A KR20100067918A (en) 2010-06-22
KR101040157B1 true KR101040157B1 (en) 2011-06-09

Family

ID=42366444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080126517A KR101040157B1 (en) 2008-12-12 2008-12-12 Package using nanospring or microspring and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101040157B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021589A (en) * 2019-05-06 2019-07-16 珠海格力电器股份有限公司 (PCC) power and voltage conversion method
KR102417516B1 (en) 2019-11-28 2022-07-06 한국전자기술연구원 Method for manufacturing sensing apparatus, and apparatus thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037711A (en) * 2000-11-15 2002-05-22 가네꼬 히사시 Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
JP2004140195A (en) 2002-10-17 2004-05-13 Nec Electronics Corp Semiconductor device and its manufacturing method
US20080224327A1 (en) * 2007-03-13 2008-09-18 Daewoong Suh Microelectronic substrate including bumping sites with nanostructures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037711A (en) * 2000-11-15 2002-05-22 가네꼬 히사시 Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto
JP2004140195A (en) 2002-10-17 2004-05-13 Nec Electronics Corp Semiconductor device and its manufacturing method
US20080224327A1 (en) * 2007-03-13 2008-09-18 Daewoong Suh Microelectronic substrate including bumping sites with nanostructures

Also Published As

Publication number Publication date
KR20100067918A (en) 2010-06-22

Similar Documents

Publication Publication Date Title
JP5624649B2 (en) Fusible input / output interconnect system and method for flip chip packaging with stud bumps attached to a substrate
US6268739B1 (en) Method and device for semiconductor testing using electrically conductive adhesives
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US7187078B2 (en) Bump structure
US6636313B2 (en) Method of measuring photoresist and bump misalignment
US20060138647A1 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
JP5645592B2 (en) Manufacturing method of semiconductor device
US6844052B2 (en) Method for underfilling semiconductor components
JP2010514218A (en) Compliance microelectronic assembly and method therefor
US6926191B2 (en) Process for fabricating external contacts on semiconductor components
US11127704B2 (en) Semiconductor device with bump structure and method of making semiconductor device
CN102386147A (en) Semiconductor device and manufacturing method of semiconductor device
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
KR101040157B1 (en) Package using nanospring or microspring and method of fabricating the same
TW200845251A (en) Bump structure for semiconductor device
TW200408095A (en) Chip size semiconductor package structure
US10217687B2 (en) Semiconductor device and manufacturing method thereof
KR100834804B1 (en) Flip-chip interconnecting method using metal stud stack or column, and electric circuit board
Oppert et al. Wafer level solder bumping and flip chip assembly with solder balls down to 30μm
KR101054294B1 (en) A flip chip package having a bump / pad connection locally enclosed by an adhesive and a method of manufacturing the same
Yu et al. Development of 25-$\mu {\rm m} $-Pitch Microbumps for 3-D Chip Stacking
JP2009224615A (en) Semiconductor device and method of manufacturing semiconductor device
Oppert et al. Methods of Micro Ball Bumping for Wafer Level & 3-Dimensional Application using Solder Sphere Transfer and Solder Jetting
TW405191B (en) Wafer level packaging method and device formed

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee