KR101035582B1 - Storage node, capacitor emploing the same and fabrication method therof - Google Patents

Storage node, capacitor emploing the same and fabrication method therof Download PDF

Info

Publication number
KR101035582B1
KR101035582B1 KR1020080133880A KR20080133880A KR101035582B1 KR 101035582 B1 KR101035582 B1 KR 101035582B1 KR 1020080133880 A KR1020080133880 A KR 1020080133880A KR 20080133880 A KR20080133880 A KR 20080133880A KR 101035582 B1 KR101035582 B1 KR 101035582B1
Authority
KR
South Korea
Prior art keywords
electrode
storage node
capacitor
connection layer
layer
Prior art date
Application number
KR1020080133880A
Other languages
Korean (ko)
Other versions
KR20100075238A (en
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080133880A priority Critical patent/KR101035582B1/en
Publication of KR20100075238A publication Critical patent/KR20100075238A/en
Application granted granted Critical
Publication of KR101035582B1 publication Critical patent/KR101035582B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 반도체 메모리 소자의 집적도를 증대시키면서 단위 면적당 정전용량을 크게 증가시킬 수 있는 스토리지 전극, 이를 구비한 캐패시터 및 그의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 판형 구조를 이루고 중앙부에 개구부를 갖는 복수 개의 제1 전극과, 상기 제1 전극들 각각의 개구부를 관통하여 상기 제1 전극들과 접합된 제2 전극을 포함하는 캐패시터의 스토리지 노드를 제공한다.The present invention is to provide a storage electrode, a capacitor having the same, and a method of manufacturing the same, which can greatly increase the capacitance per unit area while increasing the degree of integration of a semiconductor memory device. A storage node of a capacitor includes a plurality of first electrodes having a second electrode and a second electrode bonded to the first electrodes through an opening of each of the first electrodes.

캐패시터, 실린더형 스토리지 노드 Capacitor, Cylindrical Storage Node

Description

스토리지 노드, 이를 구비한 캐패시터 및 그의 제조방법{STORAGE NODE, CAPACITOR EMPLOING THE SAME AND FABRICATION METHOD THEROF}STORAGE NODE, CAPACITOR EMPLOING THE SAME AND FABRICATION METHOD THEROF}

본 발명은 반도체 제조 기술에 관한 것으로, 더욱 상세하게는 실린더형(cylinder type) 스토리지 노드, 이를 구비한 캐패시터 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a cylinder type storage node, a capacitor having the same, and a manufacturing method thereof.

반도체 메모리 소자의 집적도를 높이기 위해서는 메모리 셀의 크기를 감소시켜야 한다. 하지만, 메모리 셀의 크기를 감소시키면 정전용량(capacitance)이 감소하게 되는데, 일정 수준 이하로 감소하면 메모리 소자로서 기능을 하지 못하게 된다. 따라서, 집적도를 높이기 위해서는 단위 면적당 정전용량을 증가시킬 필요가 있다. In order to increase the degree of integration of the semiconductor memory device, the size of the memory cell must be reduced. However, when the size of the memory cell is reduced, the capacitance is reduced. When the size of the memory cell is reduced below a certain level, the memory cell does not function as a memory device. Therefore, in order to increase the degree of integration, it is necessary to increase the capacitance per unit area.

따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 반도체 메모리 소자의 집적도를 증대시키면서 단위 면적당 정전용량을 증가시킬 수 있는 스토리지 전극, 이를 구비한 캐패시터 및 그의 제조방법을 제공하는데 그 목적이 있다. Accordingly, the present invention has been proposed to solve the problems according to the prior art, and provides a storage electrode, a capacitor having the same, and a manufacturing method thereof, which can increase capacitance per unit area while increasing the integration degree of a semiconductor memory device. There is a purpose.

상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은 판형 구조를 이루고 중앙부에 개구부를 갖는 복수 개의 제1 전극과, 상기 제1 전극들 각각의 개구부를 관통하여 상기 제1 전극들과 접합된 제2 전극을 포함하는 캐패시터의 스토리지 노드를 제공한다.According to an aspect of the present invention, a plurality of first electrodes having a plate-like structure and having openings in a central portion thereof, and a plurality of first electrodes penetrating through openings of each of the first electrodes are bonded to the first electrodes. Provided is a storage node of a capacitor comprising two electrodes.

또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은 기둥형 구조를 갖는 제1 전극과, 상기 제1 전극의 외주면에 돌기 형태로 접합된 복수 개의 제2 전극을 포함하는 캐패시터의 스토리지 노드를 제공한다.In addition, the present invention according to another aspect for achieving the above object is a storage node of a capacitor including a first electrode having a columnar structure and a plurality of second electrodes bonded to the outer peripheral surface of the first electrode in a projection form To provide.

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 상기한 스토리지 노드와, 상기 스토리지 노드 표면의 프로파일을 따라 형성된 유전체막과, 상기 스토리지 노드를 덮도록 형성된 상기 유전체막 상에 형성된 플레이트를 포함하는 캐패시터를 제공한다.In addition, the present invention according to another aspect for achieving the above object is a plate formed on the storage node, a dielectric film formed along the profile of the storage node surface, and the dielectric film formed to cover the storage node It provides a capacitor comprising a.

또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은 스토리 지 노드 콘택 플러그가 형성된 기판 상에 접속층을 형성하는 단계와, 상기 접속층 상에 제1 전극들과 제1 희생막들이 서로 교번적으로 적층된 구조물을 형성하는 단계와, 상기 구조물을 식각하여 상기 접속층이 노출되는 스토리지 노드 패턴홀을 형성하는 단계와, 상기 스토리지 노드 패턴홀의 단차면을 따라 제2 전극을 형성하는 단계와, 상기 제1 희생막을 제거하여 상기 접속층, 상기 제1 및 제2 전극으로 이루어진 스토리지 노드를 형성하는 단계와, 상기 스토리지 노드의 단차를 따라 표면에 유전체막을 형성하는 단계와, 상기 스토리지 노드를 덮도록 상기 유전체막 상에 플레이트를 형성하는 단계를 포함하는 캐패시터의 제조방법을 제공한다.Further, according to another aspect of the present invention, there is provided a method of forming a connection layer on a substrate on which a storage node contact plug is formed, wherein the first electrodes and the first sacrificial layers are formed on the connection layer. Forming a structure stacked alternately with each other, etching the structure to form a storage node pattern hole through which the connection layer is exposed, and forming a second electrode along a step surface of the storage node pattern hole And removing the first sacrificial layer to form a storage node including the connection layer, the first and second electrodes, forming a dielectric layer on a surface along a step of the storage node, and forming the storage node. It provides a method of manufacturing a capacitor comprising forming a plate on the dielectric film to cover.

상기한 구성을 포함하는 본 발명에 의하면, 단위 면적당 캐패시터의 스토리지 노드의 면적을 증대시킴으로써 소자의 고집적도를 향상시키면서 높은 정전용량을 얻을 수 있다. According to the present invention including the above configuration, by increasing the area of the storage node of the capacitor per unit area, it is possible to obtain high capacitance while improving the high integration of the device.

이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. Hereinafter, with reference to the accompanying drawings, the most preferred embodiment of the present invention will be described.

도면들에 있어서, 층(영역)들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상(상부)'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그들 사이에 제3의 층이 개재될 수도 있다. In the drawings, the thicknesses and spacings of layers (areas) are exaggerated for ease of explanation and clarity, and when referred to as being on another layer or substrate 'top' it may be a different layer or It may be formed directly on the substrate, or a third layer may be interposed therebetween without departing from the technical spirit of the present invention.

명세서 전체 기재에 있어서, '내주면'이라 함은 대상층이 개구부를 갖는 경우, 대상층의 개구부의 내부 둘레의 표면을 의미하며, '외주면'이라 함은 대상층의 가장자리 둘레의 표면, 즉 외부 표면을 의미한다. 또한, '원형'은 반원형, 타원형을 포함하는 것으로 이해되어야 하며, 다각형은 삼각형, 사각형, 오각형, 육각형, 팔각형, 그리고 그 이상의 각을 갖는 모든 구조를 포함하는 것으로 이해되어야 한다. 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다. In the entire description, when the target layer has an opening, the term 'inner peripheral surface' means a surface around the inner circumference of the opening of the target layer, and the term 'outer peripheral surface' means a surface around an edge of the target layer, that is, an outer surface. . Also, 'round' should be understood to include semicircles, ellipses, and polygons should be understood to include all structures having angles of triangles, squares, pentagons, hexagons, octagons, and the like. Parts denoted by the same reference numerals represent the same layer, and when the reference numerals include English, it means that the same layer is partially deformed through an etching or polishing process.

실시예1Example 1

도 1은 본 발명의 실시예1에 따른 캐패시터의 스토리지 노드를 도시한 사시도이다. 1 is a perspective view illustrating a storage node of a capacitor according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예1에 따른 캐패시터의 스토리지 노드(119)는 판형 구조를 이루고 중앙부에 개구부를 갖는 복수 개의 제1 전극(111B, 113B)과, 제1 전극들(111B, 113B) 각각의 개구부를 관통하여 제1 전극들(111B, 113B)과 접합된 제2 전극(117B)을 포함한다. Referring to FIG. 1, the storage node 119 of the capacitor according to the first embodiment of the present invention has a plate-like structure and has a plurality of first electrodes 111B and 113B having an opening in a central portion thereof, and first electrodes 111B, 113B) a second electrode 117B penetrated through each of the openings and bonded to the first electrodes 111B and 113B.

제1 전극들(111B, 113B) 각각은 면적을 증대시키기 위해 외주면(111-1, 113-1)이 원형 또는 다각형의 구조로 형성된다. 도 1에서는 일례로 사각형 구조로 도시하였다. 제1 전극들(111B, 113B)은 이웃하는 것끼리 일정거리 이격되어 배치된다. 또한, 도시되진 않았지만 제1 전극들(111B, 113B)의 개구부는 내주면에 복수 개의 요부가 형성될 수 있다. Each of the first electrodes 111B and 113B has an outer circumferential surface 111-1 and 113-1 having a circular or polygonal structure to increase an area thereof. 1 illustrates a rectangular structure as an example. The first electrodes 111B and 113B are disposed to be spaced apart from each other by a predetermined distance. Although not shown, a plurality of recesses may be formed in the inner circumferential surface of the openings of the first electrodes 111B and 113B.

제2 전극(117B)은 기둥형 구조(막대 구조)를 갖는다. 또한, 제2 전극(117B)은 중앙부(117-4)에 빈공간이 형성된 연통 구조를 갖는다. 또한, 제2 전극(117B)은 외주면(117-2, 117-3)이 원형 또는 다각형의 구조로 형성된다. 도 1에서는 제2 전극(117B)의 상부는 사각형 구조로 도시하였고, 몸통부는 원형 구조로 도시하였다. 또한, 도시되진 않았지만, 제2 전극(117B)은 제1 전극들(111B, 113B)과 각각 접합되는 면적을 증대시키기 위해 외주면(117-2, 117-3)에 복수 개의 요부가 형성될 수 있다. The second electrode 117B has a columnar structure (bar structure). In addition, the second electrode 117B has a communication structure in which an empty space is formed in the central portion 117-4. In addition, the second electrodes 117B have outer circumferential surfaces 117-2 and 117-3 having a circular or polygonal structure. In FIG. 1, the upper portion of the second electrode 117B is illustrated in a rectangular structure, and the body portion is illustrated in a circular structure. In addition, although not shown, a plurality of recesses may be formed on the outer circumferential surfaces 117-2 and 117-3 to increase the area where the second electrode 117B is bonded to the first electrodes 111B and 113B, respectively. .

또한, 본 발명의 실시예1에 따른 스토리지 노드(119)는 접속층(109A)을 더 포함할 수 있다. 접속층(109A)은 제2 전극(117B)의 하부와 일부가 접속된다. 접속층(109A)은 제1 및 제2 전극(111B, 113B, 117B)과 동일한 물질로 형성된다. 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성된다. 이때, 불순물 이온은 인(P), 붕소(B), 비소(As) 등이 될 수 있다. In addition, the storage node 119 according to the first embodiment of the present invention may further include an access layer 109A. The connection layer 109A is connected to the lower part of the 2nd electrode 117B. The connection layer 109A is formed of the same material as the first and second electrodes 111B, 113B, and 117B. Preferably, it is formed of a polysilicon film doped with impurity ions. In this case, the impurity ions may be phosphorus (P), boron (B), arsenic (As), or the like.

또한, 본 발명의 실시예1에 따른 스토리지 노드(119)는 제1 및 제2 전극(111B, 113B, 117B) 사이에 형성된 접합층(미도시)을 더 포함할 수 있다. 접합층은 제1 전극들(111B, 113B)이 제2 전극(117B)으로부터 이탈되어 쓰러지는 것을 방지한다. 접합층은 제1 및 제2 전극(111B, 113B, 117B) 간의 접합특성을 증대시킬 수 있는 물질은 모두 사용할 수 있다. 예컨대, 접합층은 티타늄(Ti)과 티타늄질화막(TiN)이 적층된 적층막(Ti/TiN), 탄탈륨(Ta)과 탄탈륨질화막(TaN)이 적층된 적층 막(Ta/TaN), 텅스텐(W)과 텅스텐질화막(WN)이 적층된 적층막(W/WN)으로 형성된다. 이외에도, 전이금속과 이들(전이금속)의 질화막이 적층된 적층막으로 형성될 수 있다. In addition, the storage node 119 according to the first embodiment of the present invention may further include a bonding layer (not shown) formed between the first and second electrodes 111B, 113B, and 117B. The bonding layer prevents the first electrodes 111B and 113B from falling down from the second electrode 117B. As the bonding layer, any material capable of increasing the bonding property between the first and second electrodes 111B, 113B, and 117B may be used. For example, the bonding layer may include a laminated film (Ti / TiN) in which titanium (Ti) and a titanium nitride film (TiN) are stacked, a laminated film (Ta / TaN) in which tantalum (Ta) and a tantalum nitride film (TaN) are stacked, and tungsten (W). ) And a tungsten nitride film WN are formed as a laminated film W / WN. In addition, it may be formed of a laminated film in which a transition metal and a nitride film thereof (transition metal) are laminated.

이하, 도 1에 도시된 스토리지 노드를 포함하는 캐패시터의 제조방법을 설명하기로 한다. Hereinafter, a method of manufacturing a capacitor including the storage node shown in FIG. 1 will be described.

도 2a 내지 도 2j는 본 발명의 실시예1에 따른 캐패시터 제조방법을 도시한 공정 단면도이다. 2A through 2J are cross-sectional views illustrating a method of manufacturing a capacitor according to Example 1 of the present invention.

먼저, 도 2a에 도시된 바와 같이, 일련의 제조공정을 통해 구조물이 형성된 기판(101)을 준비한다. 예컨대, 상기 구조물은 도핑영역, 접합영역, 콘택 플러그, 능동소자, 수동소자, 절연층, 도전층 등을 포함할 수 있다. 이때, 콘택 플러그는 도전층으로서, 알루미늄(Al), 구리(Cu), 텅스텐(W) 등과 같은 금속막 중 어느 하나로 형성할 수 있다. 이외에도, 불순물 이온이 도핑된 다결정실리콘막으로 형성할 수도 있다. First, as shown in FIG. 2A, a substrate 101 on which a structure is formed is prepared through a series of manufacturing processes. For example, the structure may include a doped region, a junction region, a contact plug, an active element, a passive element, an insulating layer, a conductive layer, and the like. In this case, the contact plug may be formed of any one of a metal film such as aluminum (Al), copper (Cu), tungsten (W), or the like as the conductive layer. In addition, the polycrystalline silicon film doped with impurity ions may be formed.

이어서, 상기 구조물을 덮도록 스토리지 노드 콘택 플러그 패턴을 형성하기 위한 절연막(106)을 형성한다. 절연막(106)은 다층 절연막 구조로 형성한다. 예를 들어, BPSG(BoroPhosphoSilicate Glass)(102), TEOS(Tetra Ethyle Ortho Silicate)(103), 질화막(104), TEOS(105)이 순차적으로 적층된 적층막으로 형성한다. Next, an insulating film 106 for forming a storage node contact plug pattern is formed to cover the structure. The insulating film 106 is formed in a multilayer insulating film structure. For example, BPSG (BoroPhosphoSilicate Glass) 102, TEOS (Tetra Ethyle Ortho Silicate) 103, nitride film 104, and TEOS 105 are formed as a laminated film sequentially stacked.

이어서, 도 2b에 도시된 바와 같이, 기판(101)의 상면이 노출되도록 절연막(106, 도 2a참조)을 식각하여 그 내부에 스토리지 노드 콘택 플러그가 형성될 콘 택홀(107)을 형성한다. 이하, 도면에 표기된 도면부호와 일치시키기 위해 절연막은 '106A', BPSG는 '102A', TEOS는 103A, 질화막은 '104A', TEOS는 '105A'로 표기한다. Subsequently, as shown in FIG. 2B, the insulating layer 106 (see FIG. 2A) is etched to expose the top surface of the substrate 101 to form a contact hole 107 in which a storage node contact plug is to be formed. Hereinafter, in order to match the reference numerals shown in the drawings, the insulating film is referred to as '106A', the BPSG is '102A', the TEOS is 103A, the nitride film is '104A', and the TEOS is denoted by '105A'.

이어서, 도 2c에 도시된 바와 같이, 콘택홀(107)이 매립되도록 스토리지 노드 콘택 플러그용 도전막(미도시)을 증착한 후 평탄화 공정을 실시하여 콘택홀(107)이 매립되는 스토리지 노드 콘택 플러그(108)를 형성한다. 평탄화 공정은 에치백(etchback) 공정 또는 CMP(Chemical Mechanical Polishing) 공정으로 실시한다. 이때, 평탄화 공정은 질화막(104A)을 식각(또는, 연마) 정지막으로 사용하여 실시함에 따라 질화막(104A) 상에 형성된 TEOS(105A, 도 2b참조) 또한 제거된다. 상기 도전막은 전이금속막 또는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다.Subsequently, as illustrated in FIG. 2C, the storage node contact plug in which the contact hole 107 is buried is deposited by depositing a conductive layer (not shown) for the storage node contact plug to fill the contact hole 107. Form 108. The planarization process is performed by an etchback process or a chemical mechanical polishing (CMP) process. At this time, the planarization process is performed by using the nitride film 104A as an etching (or polishing) stop film, so that the TEOS 105A formed on the nitride film 104A is also removed. The conductive film is formed of a transition metal film or a polysilicon film doped with impurity ions.

이어서, 도 2d에 도시된 바와 같이, 질화막(104A)과 스토리지 노드 콘택 플러그(108)를 포함하는 기판(101) 상에 스토리지 노드의 일부가 되는 접속층(109)을 형성한다. 접속층(109)은 스토리지 노드 콘택 플러그(108)와 동일한 물질로 형성한다. 접속층(109)은 퍼니스(furnace) 장비 또는 매엽식 CVD(Chemical Vapor Deposition) 장비를 이용하여 형성한다. 접속층(109)은 300Å 이상, 바람직하게는 300~1000Å의 두께로 형성한다. 접속층(109)은 다결정실리콘막으로 형성하며, 증착공정시 소스 가스, 즉 SiH4 가스와 함께 도펀트 소스로 PH3 또는 AsH3 가스를 인-시튜(in-situ) 공정으로 함께 주입시켜 도펀트가 도핑된 다결정실리콘막으로 형성한다. Next, as shown in FIG. 2D, a connection layer 109 that becomes part of the storage node is formed on the substrate 101 including the nitride film 104A and the storage node contact plug 108. The connection layer 109 is formed of the same material as the storage node contact plug 108. The connection layer 109 is formed by using a furnace equipment or a sheet type chemical vapor deposition (CVD) equipment. The connection layer 109 is formed to a thickness of 300 kPa or more, preferably 300 to 1000 kPa. The connection layer 109 is formed of a polysilicon film, and the source gas during the deposition process, that is, SiH 4 Together with the gas, a PH 3 or AsH 3 gas is injected into the dopant source in an in-situ process to form a doped polycrystalline silicon film.

이어서, 접속층(109) 상에 제1 전극들(111, 113)과 절연막들(110, 112, 114)(이하, 제1 희생막이라 함)이 교번적으로 적층된 구조물(115)을 형성한다. 구조물(115) 내에서 제1 전극들(111, 113)과 제1 희생막들(110, 112, 114)이 교번적으로 적층되는 회수는 제한을 두지 않으며, 정전용량 측면에서 적절히 조절할 수 있다. 예컨대, 제1 전극들(111, 113)은 전이금속막으로 형성한다. 바람직하게는 다결정실리콘막으로 형성한다. 더욱 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다. 제1 희생막들(110, 112, 114)은 후속 제거공정시 제1 전극들(111, 113)과 식각 선택비를 가져 식각용액에 의해 선택적으로 제거가 용이한 물질로 형성한다. 바람직하게는 산화막으로 형성한다. 더욱 바람직하게는 TEOS로 형성한다. Next, a structure 115 in which first electrodes 111 and 113 and insulating layers 110, 112 and 114 (hereinafter, referred to as a first sacrificial layer) are alternately stacked on the connection layer 109. do. The number of alternating stacks of the first electrodes 111 and 113 and the first sacrificial layers 110, 112 and 114 in the structure 115 is not limited and may be appropriately adjusted in terms of capacitance. For example, the first electrodes 111 and 113 are formed of a transition metal film. Preferably, it is formed of a polycrystalline silicon film. More preferably, a polycrystalline silicon film doped with impurity ions is formed. The first sacrificial layers 110, 112, and 114 have an etching selectivity with the first electrodes 111 and 113 in a subsequent removal process, and are formed of a material that is easily removable by the etching solution. Preferably, it is formed of an oxide film. More preferably, it is formed of TEOS.

이어서, 도 2e에 도시된 바와 같이, 구조물(115, 도 2d참조)을 식각하여 스토리지 노드가 형성될 스토리지 노드 패턴홀(116)을 형성한다. 이때, 식각공정은 건식식각공정으로 실시하며, 접속층(109)이 노출되도록 실시한다. 스토리지 노드 패턴홀(116)은 식각공정시 사용되는 마스크의 형태에 따라 원형 또는 다각형으로 형성할 수 있으며, 스토리지 노드 콘택 플러그(108)와 대향되는 영역에 형성된다. 이하, 도면에 표기된 도면부호와 일치시키기 위해 구조물은 '115A'로 표시하고, 제1 전극들은 '111A', '113A'로 표기하며, 제1 희생막들은 '110A', '112A', '114A'로 표기한다. Subsequently, as illustrated in FIG. 2E, the structure 115 (see FIG. 2D) is etched to form a storage node pattern hole 116 on which the storage node is to be formed. In this case, the etching process is performed by a dry etching process, so that the connection layer 109 is exposed. The storage node pattern hole 116 may be formed in a circular or polygonal shape according to the shape of a mask used in an etching process, and is formed in an area facing the storage node contact plug 108. Hereinafter, in order to match the reference numerals shown in the drawings, the structures are denoted by '115A', the first electrodes are denoted by '111A' and '113A', and the first sacrificial layers are denoted by '110A', '112A', and '114A'. '

이어서, 도시되진 않았지만, 도 2f에서 형성되는 제2 전극(117)의 외주면에 복수 개의 요부를 형성하기 위해 습식식각공정을 더 실시할 수 있다. 이때, 습식식 각공정은 제1 희생막들(110A, 112A, 114A)이 일부 식각되어 제1 전극들(111A, 113A) 사이에서 오목부가 형성되도록 실시한다. 이 오목부에 의해 후속 제2 전극(117) 형성공정시 제2 전극(117)의 외주면에는 굴곡과 같은 복수 개의 요부가 형성된다. 이와 같이, 제1 희생막들(110A, 112A, 114A)에 오목부를 형성하기 위해 습식식각공정은 TEOS만을 선택적으로 식각할 수 있도록 불산(HF)을 포함하는 식각용액을 사용한다. Subsequently, although not shown, a wet etching process may be further performed to form a plurality of recesses on the outer circumferential surface of the second electrode 117 formed in FIG. 2F. In this case, the wet etching process is performed so that the first sacrificial layers 110A, 112A, and 114A are partially etched to form recesses between the first electrodes 111A and 113A. This recessed portion forms a plurality of recesses such as bends on the outer circumferential surface of the second electrode 117 during the subsequent process of forming the second electrode 117. As such, the wet etching process uses an etching solution including hydrofluoric acid (HF) to selectively etch only TEOS to form recesses in the first sacrificial layers 110A, 112A, and 114A.

이어서, 도 2f에 도시된 바와 같이, 스토리지 노드 패턴홀(116, 도 2e참조)의 단차면을 따라 스토리지 노드 패턴홀(116)을 포함하는 구조물(115A) 상에 제2 전극(117)을 형성한다. 제2 전극(117)은 스토리지 노드 패턴홀(116)을 포함하는 구조물(115A)의 외부 표면을 따라 형성한다. 제2 전극(117)은 제1 전극들(111A, 113A)과 동일한 물질로 형성한다. 예컨대, 전이금속막으로 형성한다. 바람직하게는 다결정실리콘막으로 형성한다. 더욱 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다. Next, as shown in FIG. 2F, a second electrode 117 is formed on the structure 115A including the storage node pattern hole 116 along the step surface of the storage node pattern hole 116 (see FIG. 2E). do. The second electrode 117 is formed along the outer surface of the structure 115A including the storage node pattern hole 116. The second electrode 117 is formed of the same material as the first electrodes 111A and 113A. For example, it is formed of a transition metal film. Preferably, it is formed of a polycrystalline silicon film. More preferably, a polycrystalline silicon film doped with impurity ions is formed.

한편, 제2 전극(117)을 형성하기 전에, 상기 스토리지 노드 패턴홀(116)의 단차면을 따라 접합층(미도시)을 형성할 수 있다. 접합층은 제1 전극들(111A, 113A)과 제2 전극(117) 간의 접착력을 증대시키고, 이를 통해 후속 제2 희생막들(110A, 112A, 114A) 제거공정시 제1 전극들(111A, 113A)이 쓰러지거나 붕괴되는 것을 방지할 수 있다. 접합층은 Ti/TiN, Ta/TaN, W/WN으로 형성하는 것이 바람직하다. Meanwhile, before forming the second electrode 117, a bonding layer (not shown) may be formed along the stepped surface of the storage node pattern hole 116. The bonding layer increases the adhesive force between the first electrodes 111A and 113A and the second electrode 117, and thus, the first electrodes 111A and 113A during the subsequent removal of the second sacrificial layers 110A, 112A and 114A. 113A) can be prevented from falling or collapsing. It is preferable to form a joining layer with Ti / TiN, Ta / TaN, and W / WN.

이어서, 스토리지 노드 패턴홀(116)이 매립되도록 제2 전극(117) 상에 절연 막(118)(이하, 제2 희생막이라 함)을 형성한다. 제2 희생막(118)은 후속 제1 희생막들(110A, 112A, 114A) 제거공정시 함께 제거될 수 있도록 제1 희생막들(110A, 112A, 114A)과 동일 물질로 형성한다. 예컨대, 산화막으로 형성한다. 바람직하게는 TEOS로 형성한다. Next, an insulating layer 118 (hereinafter, referred to as a second sacrificial layer) is formed on the second electrode 117 to fill the storage node pattern hole 116. The second sacrificial layer 118 is formed of the same material as the first sacrificial layers 110A, 112A, and 114A so that the second sacrificial layers 118 may be removed together during the subsequent removal process of the first sacrificial layers 110A, 112A, and 114A. For example, it is formed of an oxide film. It is preferably formed of TEOS.

이어서, 도 2g에 도시된 바와 같이, 제2 희생막(118, 도 2f참조), 제2 전극(117, 도 2f참조), 구조물(115A, 도 2f참조), 접속층(109, 도 2f참조)을 순차적으로 식각하여 목표로 하는 패턴을 형성한다. 이때, 식각공정은 건식식각공정으로 실시하며, 질화막(104A)이 노출될 때까지 실시한다. 즉, 질화막(104A)을 식각정지막으로 이용한다. 이하, 도면에 표기된 도면부호와 일치시키기 위해 제2 희생막은 '118A', 제2 전극은 '117A', 제1 전극들은 '111B', '113B', 제1 희생막은 '110B', '112B', '114B'로 표기한다. Subsequently, as shown in FIG. 2G, the second sacrificial layer 118 (see FIG. 2F), the second electrode 117 (see FIG. 2F), the structure 115A (see FIG. 2F), and the connection layer 109, FIG. 2F are referred to. ) Are sequentially etched to form a target pattern. In this case, the etching process is performed by a dry etching process, and is performed until the nitride film 104A is exposed. That is, the nitride film 104A is used as the etch stop film. Hereinafter, the second sacrificial layer is '118A', the second electrode is '117A', the first electrodes are '111B', '113B', and the first sacrificial layer is '110B', '112B' to match the reference numerals shown in the drawings. , Denoted '114B'.

도 2g에서 식각공정시 사용되는 마스크 형태에 따라 스토리지 노드는 다양한 구조로 구현할 수 있다. 특히, 정전용량에 큰 영향을 미치는 제1 전극들(111B, 113B)과 제2 전극(117A)은 마스크 형태에 따라 다양한 구조로 형성할 수 있다. 마스크 형태에 따라 제1 전극들(111B, 113B)은 제2 전극(117A)의 외주면을 둘러싸는 판형 구조 또는 제2 전극(117A)의 외주면에서 돌출된 핀(fin)과 같은 돌기 형태로 형성할 수도 있다. 또한, 마스크 형태에 따라 제1 전극들(111B, 113B)은 가장자리 둘레 표면, 즉 외주면에 요부가 형성될 수도 있다. 또한, 제2 전극(117A), 특히 제1 전극들(111B, 113B)과 대향되는 그의 상부는 제1 전극들(111B, 113B)과 동일한 구조로 형성될 수 있다. 이와 같이, 마스크 형태에 따라 면적을 증대시킬 있는 다 양한 구조가 가능하다. In FIG. 2G, the storage node may be implemented in various structures according to a mask shape used in an etching process. In particular, the first electrodes 111B and 113B and the second electrode 117A having a large influence on the capacitance may be formed in various structures according to a mask shape. According to the mask shape, the first electrodes 111B and 113B may have a plate-like structure surrounding the outer circumferential surface of the second electrode 117A or a protrusion such as a fin protruding from the outer circumferential surface of the second electrode 117A. It may be. In addition, a recess may be formed on the edge circumferential surface, that is, the outer circumferential surface of the first electrodes 111B and 113B according to the mask shape. In addition, an upper portion of the second electrode 117A, in particular, facing the first electrodes 111B and 113B may be formed in the same structure as the first electrodes 111B and 113B. As such, various structures capable of increasing the area according to the mask shape are possible.

이어서, 도 2h에 도시된 바와 같이, 제2 희생막(118A, 도 2g참조), 제1 희생막들(110B, 112B, 114B, 도 2g참조)을 식각하여 제거한다. 이때, 식각공정은 습식식각공정으로 실시한다. 습식식각공정은 산화막과 다결정실리콘막 간의 높은 식각 선택비를 갖는 식각용액으로 형성한다. 바람직하게는 BOE(Buffered Oxide Etch), BHF(Buffered HF) 또는 DHF(Diluted HF) 용액 중 어느 하나의 용액을 사용하여 실시한다. 이로써, 제2 전극(117A)의 외주면에 제1 전극들(111B, 113B)이 접합된 스토리지 노드(119, 도 1참조)가 형성되며, 스토리지 노드(119)는 제2 전극(117A)의 하부에 접합된 접속층(109A)을 포함한다. Subsequently, as shown in FIG. 2H, the second sacrificial layer 118A (see FIG. 2G) and the first sacrificial layers 110B, 112B, 114B and FIG. 2G are removed by etching. At this time, the etching process is performed by a wet etching process. The wet etching process is formed of an etching solution having a high etching selectivity between the oxide film and the polycrystalline silicon film. Preferably it is carried out using a solution of any one of BOE (Buffered Oxide Etch), BHF (Buffered HF) or DHF (Diluted HF) solution. As a result, the storage node 119 (see FIG. 1) having the first electrodes 111B and 113B bonded to the outer circumferential surface of the second electrode 117A is formed, and the storage node 119 is formed under the second electrode 117A. It includes the connection layer 109A bonded to it.

이어서, 도 2i에 도시된 바와 같이, 제1 전극들(111B, 113B), 제2 전극(119), 접속층(109A)을 포함하는 기판(101)의 단차면을 따라 유전체막(120)을 형성한다. 유전체막(120)은 산화막 또는 산화막과 질화막이 교번적으로 적층된 적층막(예컨대, 산화막/질화막/산화막)으로 형성한다. 또한, 높은 유전상수를 갖는 금속산화막으로 형성한다. 금속산화막은 유전상수는 3.9 이상인 물질로서, 예컨대, 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2), 탄탈륨산화막(Ta2O5) 또는 이들이 혼합된 혼합막, 또는 이들이 순차적으로 적층된 적층막으로 형성한다. Subsequently, as shown in FIG. 2I, the dielectric film 120 is formed along the stepped surface of the substrate 101 including the first electrodes 111B and 113B, the second electrode 119, and the connection layer 109A. Form. The dielectric film 120 is formed of an oxide film or a laminated film (eg, an oxide film / nitride film / oxide film) in which an oxide film and a nitride film are alternately stacked. Further, it is formed of a metal oxide film having a high dielectric constant. The metal oxide film is a material having a dielectric constant of 3.9 or more, for example, an aluminum oxide film (Al 2 O 3 ), a hafnium oxide film (HfO 2 ), a zirconium oxide film (ZrO 2 ), a tantalum oxide film (Ta 2 O 5 ) or a mixed film thereof. Or a lamination film in which these are laminated sequentially.

이어서, 도 2j에 도시된 바와 같이, 제1 전극들(111B, 113B), 제2 전극(117A), 접속층(109A)을 덮도록 유전체막(120) 상에 플레이트(121)를 형성한다. 플레이트(120)는 제1 전극들(111B, 113B), 제2 전극(117A), 접속층(109A)을 포함하는 스토리지 노드와 동일한 물질로 형성한다. 예컨대, 전이금속막 또는 다결정실리콘막으로 형성한다. 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다. Subsequently, as illustrated in FIG. 2J, a plate 121 is formed on the dielectric film 120 to cover the first electrodes 111B and 113B, the second electrode 117A, and the connection layer 109A. The plate 120 is formed of the same material as the storage node including the first electrodes 111B and 113B, the second electrode 117A, and the connection layer 109A. For example, it is formed of a transition metal film or a polycrystalline silicon film. Preferably, it is formed of a polysilicon film doped with impurity ions.

이어서, 최종적으로 원하는 프로파일을 형성하기 위해 플레이트(121), 유전체막(120), 접속층(109A)을 식각하여 동도면에서와 같은 프로파일을 구현할 수도 있다. Subsequently, in order to finally form a desired profile, the plate 121, the dielectric film 120, and the connection layer 109A may be etched to implement the same profile as in FIG.

실시예2Example 2

도 3은 본 발명의 실시예2에 따른 캐패시터의 스토리지 노드를 도시한 사시도이다. 3 is a perspective view illustrating a storage node of a capacitor according to Embodiment 2 of the present invention.

도 3을 참조하면, 본 발명의 실시예2에 따른 스토리지 노드(219)는 기둥형 구조를 갖는 제1 전극(217)과, 제1 전극(217)의 외주면(217-2)에 돌기 형태로 접합된 복수 개의 제2 전극(213)을 포함한다. Referring to FIG. 3, the storage node 219 according to the second exemplary embodiment of the present invention has a protrusion on a first electrode 217 having a columnar structure and an outer circumferential surface 217-2 of the first electrode 217. A plurality of bonded second electrode 213 is included.

제1 전극(217)은 기둥형 구조(막대 구조)를 갖는다. 또한, 제1 전극(217)은 중앙부(217-3)에 빈공간이 형성된 연통 구조를 갖는다. 또한, 제1 전극(217)은 외주면(217-2)이 원형 또는 다각형의 구조로 형성된다. 도 3에서는 일례로 제1 전극(217)의 상부는 프로펠라 형태의 돌기를 갖는 구조로 도시하였고, 몸통부는 원형 구조로 도시하였다. 이때, 돌기의 개수는 제한을 두지 않으며, 제2 전극들(213)과 동시에 패터닝되기 때문에 동일한 개수와 형태로 형성되게 된다. 예를 들어, 돌기는 동서남북 방향에 각각 하나씩 형성되거나, 아니면 동서 또는 남북에 각각 하나 씩 형성될 수도 있다. 또한, 도시되진 않았지만, 제1 전극(217)은 플레이트(미도시)와 접합되는 면적을 증대시키기 위해 외주면(217-2)에 복수 개의 요부가 형성될 수 있다. The first electrode 217 has a columnar structure (bar structure). In addition, the first electrode 217 has a communication structure in which an empty space is formed in the central portion 217-3. In addition, the first electrode 217 has an outer circumferential surface 217-2 having a circular or polygonal structure. In FIG. 3, for example, an upper portion of the first electrode 217 is illustrated as having a propeller-shaped protrusion, and a body is illustrated as a circular structure. At this time, the number of protrusions is not limited, and is patterned at the same time as the second electrodes 213, so that they are formed in the same number and shape. For example, the protrusions may be formed one each in the east, west, north and south directions, or one each in the east, west, or north and south. In addition, although not shown, a plurality of recesses may be formed on the outer circumferential surface 217-2 to increase the area of the first electrode 217 that is bonded to the plate (not shown).

제2 전극들(213)은 면적을 증대시키기 위해 제1 전극(217)의 외주면에 돌기형 구조로 형성된다. 제2 전극들(213)은 제1 전극(217)의 상부에 형성된 돌기와 동시에 패터닝되어 동일한 구조로 형성된다. 그 개수 또한 제한을 두지 않는다. 제2 전극들(213)은 외주면이 원형 또는 다각형의 구조로 형성된다. 도 3에서는 일례로 사각형 구조로 도시하였다. 제1 전극(217)은 이웃하는 것끼리 일정거리 이격되어 배치된다. The second electrodes 213 are formed in a protrusion structure on the outer circumferential surface of the first electrode 217 to increase the area. The second electrodes 213 are patterned at the same time as the protrusion formed on the first electrode 217 to have the same structure. The number is also not limited. The second electrodes 213 have an outer circumferential surface having a circular or polygonal structure. 3 illustrates a rectangular structure as an example. The first electrodes 217 are arranged to be spaced apart from each other by a predetermined distance.

또한, 본 발명의 실시예2에 따른 스토리지 노드(219)는 접속층(209)을 더 포함할 수 있다. 접속층(209)은 제1 전극(217)의 하부와 일부가 접속되며, 제1 전극(217)의 외측으로 돌출되는 부위는 제2 전극들(213)과 동일한 구조를 갖는다. 접속층(209)은 제1 및 제2 전극(217, 213)과 함께 스토리지 노드로 기능하기 때문에 이들과 동일한 물질로 형성된다. 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성된다. 이때, 불순물 이온은 인(P), 붕소(B), 비소(As) 등이 될 수 있다. In addition, the storage node 219 according to the second embodiment of the present invention may further include an access layer 209. A portion of the connection layer 209 is connected to a lower portion of the first electrode 217, and a portion of the connection layer 209 protruding to the outside of the first electrode 217 has the same structure as the second electrodes 213. Since the connection layer 209 functions as a storage node together with the first and second electrodes 217 and 213, the connection layer 209 is formed of the same material. Preferably, it is formed of a polysilicon film doped with impurity ions. In this case, the impurity ions may be phosphorus (P), boron (B), arsenic (As), or the like.

또한, 본 발명의 실시예2에 따른 스토리지 노드(219)는 제1 및 제2 전극(217, 213) 사이에 형성된 접합층(미도시)을 더 포함할 수 있다. 접합층은 제2 전극들(213)이 제1 전극(217)으로부터 이탈되어 쓰러지는 것을 방지한다. 접합층은 제1 및 제2 전극(217, 213) 간의 접합특성을 증대시킬 수 있는 물질은 모두 사용할 수 있다. In addition, the storage node 219 according to the second embodiment of the present invention may further include a bonding layer (not shown) formed between the first and second electrodes 217 and 213. The bonding layer prevents the second electrodes 213 from falling down from the first electrode 217. As the bonding layer, any material capable of increasing bonding characteristics between the first and second electrodes 217 and 213 may be used.

본 발명의 실시예2에 따른 스토리지 노드를 포함하는 캐패시터의 제조방법은 실시예1에 따른 캐패시터의 제조방법과 동일한 방법으로 진행할 수 있다. 다만, 도 2g에서 실시되는 식각공정시 실시예1에서와 다른 형태를 갖는 마스크를 사용하는 것으로 구현할 수 있다. 예를 들어, 마스크 형태는 프로펠라 형태를 사용할 수 있다. The method of manufacturing the capacitor including the storage node according to the second embodiment of the present invention may proceed in the same manner as the method of manufacturing the capacitor according to the first embodiment. However, the etching process performed in FIG. 2G may be implemented by using a mask having a different form from that in Example 1. FIG. For example, the mask form may use a propeller form.

이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.As described above, although the technical spirit of the present invention has been described in detail in the preferred embodiments, it should be noted that the above-described embodiments are for the purpose of description and not of limitation. As such, those skilled in the art may understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 본 발명의 실시예1에 따른 캐패시터의 스토리지 노드를 도시한 사시도.1 is a perspective view showing a storage node of a capacitor according to the first embodiment of the present invention.

도 2a 내지 도 2j는 본 발명의 실시예1에 따른 스토리지 노드를 포함하는 캐패시터의 제조방법을 도시한 공정 단면도.2A to 2J are cross-sectional views illustrating a method of manufacturing a capacitor including the storage node according to the first embodiment of the present invention.

도 3은 본 발명의 실시예2에 따른 캐패시터의 스토리지 노드를 도시한 사시도.3 is a perspective view showing a storage node of a capacitor according to Embodiment 2 of the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 기판101: substrate

102, 102A : BPSG102, 102A: BPSG

103, 103A, 105, 105A, 110, 110A, 110B, 112, 112A, 112B, 114, 114A, 114B, 118, 118A : TEOS103, 103A, 105, 105A, 110, 110A, 110B, 112, 112A, 112B, 114, 114A, 114B, 118, 118A: TEOS

104, 104A : 질화막104, 104A: nitride film

106, 106A : 절연막106, 106A: insulating film

107 : 콘택홀107: contact hole

108 : 스토리지 노드 콘택 플러그108: storage node contact plug

109, 109A, 209 : 접속층109, 109A, 209: connection layer

111, 111A, 111B, 113, 113A, 113B, 217 : 제1 전극111, 111A, 111B, 113, 113A, 113B, 217: first electrode

116 : 스토리지 노드 패턴홀116: storage node pattern holes

117, 117A, 213 : 제2 전극117, 117A, 213: second electrode

120 : 유전체막120: dielectric film

121 : 플레이트121: plate

Claims (32)

판형 구조를 이루고 중앙부에 개구부를 갖는 복수 개의 제1 전극; A plurality of first electrodes forming a plate-like structure and having an opening in a central portion thereof; 상기 제1 전극들 각각의 개구부를 관통하여 상기 제1 전극들과 접합된 제2 전극; 및A second electrode connected to the first electrodes through the opening of each of the first electrodes; And 상기 제2 전극의 하부에 형성된 접속층;를 포함하며,And a connection layer formed below the second electrode. 상기 접속층은 상기 제2 전극의 일 영역과 접속되는 것을 특징으로 하는 캐패시터의 스토리지 노드.The connection layer is connected to one region of the second electrode, the storage node of the capacitor. 제 1 항에 있어서, The method of claim 1, 상기 제1 전극과 상기 제2 전극을 접합하는 접합층을 더 포함하는 캐패시터의 스토리지 노드.The storage node of the capacitor further comprises a bonding layer for bonding the first electrode and the second electrode. 제 2 항에 있어서, The method of claim 2, 상기 접합층은 Ti/TiN, Ta/TaN 또는 W/WN 중 선택된 어느 하나로 형성된 캐패시터의 스토리지 노드.The junction layer is a storage node of a capacitor formed of any one selected from Ti / TiN, Ta / TaN or W / WN. 제 1 항에 있어서, The method of claim 1, 상기 개구부는 내주면에 복수 개의 요부가 형성된 캐패시터의 스토리지 노 드.The opening is a storage node of a capacitor having a plurality of recesses formed on the inner circumferential surface. 제 1 항에 있어서, The method of claim 1, 상기 제2 전극은 상부가 판형 구조를 갖는 기둥형으로 형성된 캐패시터의 스토리지 노드.The second electrode is a storage node of a capacitor formed in a columnar shape having an upper plate-like structure. 제 1 항에 있어서, The method of claim 1, 상기 제2 전극은 외주면에 복수 개의 요부가 형성된 캐패시터의 스토리지 노드.The second electrode is a storage node of a capacitor having a plurality of recesses formed on the outer peripheral surface. 제 1 항에 있어서, The method of claim 1, 상기 제1 전극과 상기 제2 전극은 서로 동일 물질로 형성된 캐패시터의 스토리지 노드. The storage node of the capacitor, wherein the first electrode and the second electrode are formed of the same material. 제 1 항에 있어서, The method of claim 1, 상기 제2 전극은 중앙부에 빈공간이 형성된 연통 구조를 갖는 캐패시터의 스 토리지 노드.The second electrode is a storage node of a capacitor having a communication structure in which an empty space is formed in the center. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 접속층은 상기 제1 전극 및 제2 전극과 동일 물질로 형성된 캐패시터의 스토리지 노드.The connection layer is a storage node of a capacitor formed of the same material as the first electrode and the second electrode. 제 1 항에 있어서, The method of claim 1, 상기 접속층은 불순물 이온이 도핑된 다결정실리콘막으로 형성된 캐패시터의 스토리지 노드.The connection layer is a storage node of a capacitor formed of a polysilicon film doped with impurity ions. 제 1 항에 있어서, The method of claim 1, 상기 제1 전극들은 이웃하는 것끼리 서로 이격되어 형성된 캐패시터의 스토 리지 노드.The first electrode is a storage node of a capacitor formed adjacent to each other. 기둥형 구조를 갖는 제1 전극;A first electrode having a columnar structure; 상기 제1 전극의 외주면에 돌기 형태로 접합된 복수 개의 제2 전극; 및A plurality of second electrodes joined to an outer circumferential surface of the first electrode in a protrusion shape; And 상기 제1 전극의 하부에 형성된 접속층;을 포함하며,And a connection layer formed below the first electrode. 상기 접속층은 상기 제1 전극의 일 영역과 접속되는 것을 특징으로 하는 캐패시터의 스토리지 노드.The connection layer is connected to one region of the first electrode storage node of a capacitor. 제 13 항에 있어서, The method of claim 13, 상기 제1 전극과 상기 제2 전극을 접합하는 접합층을 더 포함하는 캐패시터의 스토리지 노드.The storage node of the capacitor further comprises a bonding layer for bonding the first electrode and the second electrode. 제 14 항에 있어서, The method of claim 14, 상기 접합층은 Ti/TiN, Ta/TaN 또는 W/WN 중 선택된 어느 하나로 형성된 캐패시터의 스토리지 노드.The junction layer is a storage node of a capacitor formed of any one selected from Ti / TiN, Ta / TaN or W / WN. 제 13 항에 있어서, The method of claim 13, 상기 제1 전극은 상부에 일체형으로 복수 개의 돌기부가 형성된 캐패시터의 스토리지 노드.The first electrode is a storage node of a capacitor having a plurality of protrusions integrally formed thereon. 제 13 항에 있어서, The method of claim 13, 상기 제1 전극과 상기 제2 전극은 서로 동일 물질로 형성된 캐패시터의 스토리지 노드. The storage node of the capacitor, wherein the first electrode and the second electrode are formed of the same material. 제 13 항에 있어서, The method of claim 13, 상기 제1 전극은 중앙부에 빈공간이 형성된 연통 구조를 갖는 캐패시터의 스토리지 노드.The first electrode is a storage node of a capacitor having a communication structure in which an empty space is formed in the center. 삭제delete 제 13 항에 있어서, The method of claim 13, 상기 접속층은 상기 제1 전극 및 제2 전극과 동일 물질로 형성된 캐패시터의 스토리지 노드.The connection layer is a storage node of a capacitor formed of the same material as the first electrode and the second electrode. 제 13 항에 있어서, The method of claim 13, 상기 접속층은 불순물 이온이 도핑된 다결정실리콘막으로 형성된 캐패시터의 스토리지 노드.The connection layer is a storage node of a capacitor formed of a polysilicon film doped with impurity ions. 제 13 항에 있어서, The method of claim 13, 상기 제1 전극들은 이웃하는 것끼리 서로 이격되어 형성된 캐패시터의 스토리지 노드.The first electrode is a storage node of a capacitor formed adjacent to each other. 제1항 내지 제8항, 제10항 내지 제18항 및 제20항 내지 제22항 중 어느 한 항의 스토리지 노드;23. A storage node as claimed in any one of claims 1 to 8, 10 to 18 and 20 to 22; 상기 스토리지 노드 표면의 프로파일을 따라 형성된 유전체막; 및A dielectric film formed along the profile of the storage node surface; And 상기 스토리지 노드를 덮도록 형성된 상기 유전체막 상에 형성된 플레이트A plate formed on the dielectric layer formed to cover the storage node 를 포함하는 캐패시터.Capacitor comprising a. 스토리지 노드 콘택 플러그가 형성된 기판 상에 접속층을 형성하는 단계;Forming a connection layer on the substrate on which the storage node contact plug is formed; 상기 접속층 상에 제1 전극들과 제1 희생막들이 서로 교번적으로 적층된 구조물을 형성하는 단계;Forming a structure in which first electrodes and first sacrificial layers are alternately stacked on each other on the connection layer; 상기 구조물을 식각하여 상기 접속층이 노출되는 스토리지 노드 패턴홀을 형성하는 단계;Etching the structure to form a storage node pattern hole through which the connection layer is exposed; 상기 스토리지 노드 패턴홀의 단차면을 따라 제2 전극을 형성하는 단계;Forming a second electrode along a step surface of the storage node pattern hole; 상기 제1 희생막을 제거하여 상기 접속층, 상기 제1 및 제2 전극으로 이루어진 스토리지 노드를 형성하는 단계; Removing the first sacrificial layer to form a storage node including the connection layer, the first and second electrodes; 상기 스토리지 노드의 단차를 따라 표면에 유전체막을 형성하는 단계; 및Forming a dielectric film on a surface along the step of the storage node; And 상기 스토리지 노드를 덮도록 상기 유전체막 상에 플레이트를 형성하는 단계;를 포함하며,Forming a plate on the dielectric layer to cover the storage node; 상기 접속층은 상기 제2 전극의 일 영역과 접속되는 것을 특징으로 하는 캐패시터의 제조방법.And the connection layer is connected to one region of the second electrode. 제 24 항에 있어서, The method of claim 24, 상기 제2 전극을 형성하는 단계 전, Before forming the second electrode, 상기 스토리지 노드 패턴홀의 단차면을 따라 접합층을 형성하는 단계를 더 포함하는 캐패시터의 제조방법.And forming a bonding layer along the stepped surface of the storage node pattern hole. 제 25 항에 있어서, The method of claim 25, 상기 접합층은 Ti/TiN, Ta/TaN 또는 W/WN 중 선택된 어느 하나로 형성하는 캐패시터의 제조방법. The bonding layer is a manufacturing method of a capacitor formed of any one selected from Ti / TiN, Ta / TaN or W / WN. 제 25 항에 있어서, The method of claim 25, 상기 접속층은 불순물 이온이 도핑된 다결정실리콘막으로 형성하는 캐패시터의 제조방법.And the connection layer is formed of a polysilicon film doped with impurity ions. 제 24 항에 있어서, The method of claim 24, 상기 제2 전극은 상부가 판형 구조를 갖는 기둥형으로 형성하는 캐패시터의 제조방법. The second electrode is a capacitor manufacturing method of forming a columnar upper portion having a plate-like structure. 제 24 항에 있어서,The method of claim 24, 상기 제1 전극과 상기 제2 전극은 서로 동일 물질로 형성하는 캐패시터의 제조방법. The first electrode and the second electrode is a capacitor manufacturing method of forming the same material with each other. 제 24 항에 있어서, The method of claim 24, 상기 접속층은 상기 제1 전극 및 제2 전극과 동일 물질로 형성하는 캐패시터 의 제조방법. And the connection layer is formed of the same material as the first electrode and the second electrode. 제 24 항에 있어서, The method of claim 24, 상기 접속층은 불순물 이온이 도핑된 다결정실리콘막으로 형성하는 캐패시터의 제조방법. And the connection layer is formed of a polysilicon film doped with impurity ions. 제 24 항에 있어서, The method of claim 24, 상기 제2 전극을 형성하는 단계 후, After forming the second electrode, 상기 제2 전극의 외주면에 돌기 형태로 패터닝되어 상기 구조물이 잔류되도록 상기 구조물과 상기 제2 전극을 식각하는 단계를 더 포함하는 캐패시터의 제조방법.And etching the structure and the second electrode to pattern the protrusion on the outer circumferential surface of the second electrode so that the structure remains.
KR1020080133880A 2008-12-24 2008-12-24 Storage node, capacitor emploing the same and fabrication method therof KR101035582B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133880A KR101035582B1 (en) 2008-12-24 2008-12-24 Storage node, capacitor emploing the same and fabrication method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133880A KR101035582B1 (en) 2008-12-24 2008-12-24 Storage node, capacitor emploing the same and fabrication method therof

Publications (2)

Publication Number Publication Date
KR20100075238A KR20100075238A (en) 2010-07-02
KR101035582B1 true KR101035582B1 (en) 2011-05-19

Family

ID=42637641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133880A KR101035582B1 (en) 2008-12-24 2008-12-24 Storage node, capacitor emploing the same and fabrication method therof

Country Status (1)

Country Link
KR (1) KR101035582B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476437B2 (en) * 1998-11-16 2002-11-05 Vanguard International Semiconductor Corp. Crown or stack capacitor with a monolithic fin structure
KR20050049755A (en) * 2003-11-24 2005-05-27 주식회사 하이닉스반도체 Method of forming capacitor for semiconductor device
KR100640570B1 (en) * 2000-05-03 2006-10-31 삼성전자주식회사 Capacitor comprising an electrode formed by using the electroplating and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476437B2 (en) * 1998-11-16 2002-11-05 Vanguard International Semiconductor Corp. Crown or stack capacitor with a monolithic fin structure
KR100640570B1 (en) * 2000-05-03 2006-10-31 삼성전자주식회사 Capacitor comprising an electrode formed by using the electroplating and method for manufacturing the same
KR20050049755A (en) * 2003-11-24 2005-05-27 주식회사 하이닉스반도체 Method of forming capacitor for semiconductor device

Also Published As

Publication number Publication date
KR20100075238A (en) 2010-07-02

Similar Documents

Publication Publication Date Title
US11245001B2 (en) Semiconductor device having supporter pattern
TWI357132B (en) Stack capacitor structure and manufacturing method
US8343845B2 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US20070234538A1 (en) Plurality of capacitors employing holding layer patterns and method of fabricating the same
US11626405B2 (en) Semiconductor device having hybrid capacitors
US9276058B2 (en) Methods of manufacturing semiconductor devices
TWI763365B (en) Deep trench capacitor, semiconductor structure and method of forming the same
US10910382B2 (en) Method for fabricating semiconductor device
JP2011166071A (en) Semiconductor device, and method of manufacturing the same
US20060284259A1 (en) Semiconductor device and method of manufacturing the same
US20170025416A1 (en) Capacitor structures and methods of forming the same, and semiconductor devices including the same
US8339765B2 (en) Capacitor
US8138536B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US20110012184A1 (en) Semiconductor memory device
US20140015099A1 (en) Semiconductor device and method for fabricating the same
CN111033780B (en) Capacitor and manufacturing method thereof
CN112185886A (en) Capacitor array, preparation method thereof and storage device
KR101035582B1 (en) Storage node, capacitor emploing the same and fabrication method therof
CN115696920A (en) Semiconductor device with support structure
CN114758989A (en) Capacitor array structure, preparation method thereof and semiconductor structure
CN210110740U (en) Capacitor array and storage device
CN114078773A (en) Capacitor structure, manufacturing method thereof and memory
KR101035589B1 (en) Capacitor and method for fabricating the same
KR101035583B1 (en) Capacitor and method for fabricating the same
CN113345896B (en) Dynamic random access memory device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee