KR101035145B1 - Phase Change RAM device and method of manufacturing the same - Google Patents
Phase Change RAM device and method of manufacturing the same Download PDFInfo
- Publication number
- KR101035145B1 KR101035145B1 KR1020080081474A KR20080081474A KR101035145B1 KR 101035145 B1 KR101035145 B1 KR 101035145B1 KR 1020080081474 A KR1020080081474 A KR 1020080081474A KR 20080081474 A KR20080081474 A KR 20080081474A KR 101035145 B1 KR101035145 B1 KR 101035145B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- contact
- phase change
- upper electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Abstract
본 발명은 상변화막과 상부전극 및 상기 상부전극과 콘택하는 비트라인을 포함하는 상변화 기억 소자에 있어서, 상기 상부전극과 비트라인은 상기 상변화막 상부에 적층으로 형성된 것을 특징으로 한다.The present invention provides a phase change memory device including a phase change layer, an upper electrode, and a bit line in contact with the upper electrode, wherein the upper electrode and the bit line are stacked on the phase change layer.
Description
본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 상부전극과 상부전극 콘택 간의 오정렬 현상을 방지할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.The present invention relates to a phase change memory device and a method of manufacturing the same, and more particularly, to a phase change memory device capable of preventing misalignment between the upper electrode and the upper electrode contact and a manufacturing method thereof.
일반적으로, 메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 이이피롬(EEPROM)과 같은 플래쉬 메모리(Flash memory)를 들 수 있다.In general, a memory device is classified into a volatile RAM device that loses input information when a power supply is cut off, and a nonvolatile ROM device that maintains input data storage even when a power supply is cut off. do. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include a flash memory such as EEPROM.
그런데, 상기 디램은 점점 높은 전하 저장 능력이 요구되어 지면서, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, the DRAM has a higher charge storage capacity is required, for this purpose, it is difficult to high integration because the electrode surface area must be increased. In addition, the flash memory requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 상변화 기억 소자(Phase Change RAM, PCRAM)에 대한 연구가 활발히 진행되고 있다.Accordingly, research on phase change memory (PRAM) having high characteristics and characteristics of the nonvolatile memory device and simplicity of structure is being actively conducted.
상기 상변화 기억 소자는 전기적 신호를 이용하여 상변화 물질을 비정질 상(amorphous phase) 또는 결정질 상(crystalline phase)으로 변환시키는 것으로, 전기전도도의 차이를 이용하여 정보를 저장하고 읽는 메모리 소자이다. The phase change memory device converts a phase change material into an amorphous phase or a crystalline phase using an electrical signal, and is a memory device that stores and reads information using a difference in electrical conductivity.
한편, 고집적화된 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일인데, 그 방안 중의 하나로 스위칭 소자로 수직형 PN 다이오드를 적용하고 있다.On the other hand, one of the most important issues in the development of highly integrated phase change memory devices is to secure programming current, and one of the methods is to apply vertical PN diodes as switching devices.
이와 같은, 상기 수직형 PN 다이오드를 이용한 상변화 기억 소자는 씨모스(CMOS) 트랜지스터에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있는 장점을 가지고 있다.As described above, the phase change memory device using the vertical PN diode has a higher current flow than the CMOS transistor to secure a programming current, and a cell size smaller than that of a DRAM or flash device. Have
도 1은 셀 스위칭 소자로서 수직형 PN 다이오드를 적용한 종래의 상변화 기억 소자를 도시한 단면도로서, 이를 설명하면 다음과 같다.FIG. 1 is a cross-sectional view illustrating a conventional phase change memory device using a vertical PN diode as a cell switching device.
반도체기판 상에 수직형 PN 다이오드로 이루어진 셀 스위칭 소자(130)가 형성되어 있으며, 상기 셀 스위칭 소자(130)와 워드라인(190) 간을 전기적으로 연결하기 위해 상기 반도체기판의 표면 내에는 불순물 영역(미도시)이 형성되어 있다. 여기서, 상기 셀 스위칭 소자(130)인 수직형 PN 다이오드는 N형 실리콘막과 P형 실리콘막의 적층 패턴으로 구성된다. A
이어서, 상기 워드라인(190)과 액티브 영역(110) 내의 불순물 영역 간을 연결하도록 워드라인 콘택이 형성되어 있으며, 상기 워드라인 콘택은 제1콘택플러그(151)와 제2콘택플러그(152)가 동축(on-axis) 형태로 서로 연결되어 구성된다. Subsequently, a word line contact is formed to connect between the
계속해서, 상기 수직형 PN 다이오드로 이루어진 셀 스위칭 소자(130) 상에는 하부전극의 역할을 겸하는 히터(140)가 형성되어 있으며, 상기 히터(140) 상에는 상변화막(160)과 상부전극(170)의 적층 패턴이 형성되어 있고, 상기 상부전극(170) 상에는 워드라인(190)과 수직하는 방향으로 비트라인(180)이 형성되어 있다. 상기 비트라인(180)은 상부전극 콘택(171)에 의해 상기 상부전극(170)과 연결된다.Subsequently, a
한편, 이러한 상변화 기억 소자의 개발이 아직은 초기 단계라서 많은 보완점을 필요로 하고 있다. 그 중 하나로 비트라인(180)과 상부전극(170)을 연결시키는 상부전극 콘택(171)과 상기 상부전극(170) 간의 오정렬(misalignment) 현상에 대한 보완점도 필요한 실정이다. On the other hand, the development of such a phase change memory device is still in its infancy and needs many complementary points. As one of the above, a supplementary point for misalignment between the
통상적으로, 상기 상부전극 콘택(171)은 상기 비트라인(180)과 동일시에 형성되기 때문에 콘택의 높이가 대략 5000Å 정도이다. 이처럼, 상기 상부전극 콘택의 높이가 높으면 상부전극 부분에서 식각 손실이 발생하기도 한다.In general, since the
만약, 상기 상부전극 콘택 형성시, 상부전극과 상부전극용 콘택 간에 오버랩(overlap)이 조금만 벗어나서 오정렬 현상이 발생하게 된다면, 후속의 세정 공정시 상변화막 부분이 어택(attack)을 받을 수도 있게 된다. When the upper electrode contact is formed, if a misalignment occurs due to a slight deviation between the upper electrode and the upper electrode contact, the phase change layer portion may be attacked in a subsequent cleaning process. .
결과적으로, 상기 상부전극(170)과 상부전극 콘택(171) 간의 오정렬 현상은, 상변화시 전류 흐름 형성을 방해시키는 원인이 되기도 하며, 이로 인해, 소자의 수 율 감소를 초래하기도 한다. As a result, a misalignment phenomenon between the
본 발명은 상부전극과 상부전극 콘택 간에 발생하는 오정렬 현상을 근본적으로 해결할 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.An object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which can fundamentally solve a misalignment phenomenon occurring between an upper electrode and an upper electrode contact.
본 발명은, 상변화막과 상부전극 및 상기 상부전극과 콘택하는 비트라인을 포함하는 상변화 기억 소자에 있어서, 상기 상부전극과 비트라인은 상기 상변화막 상부에 적층으로 형성된 것을 특징으로 하는 상변화 기억 소자를 제공한다.According to an aspect of the present invention, there is provided a phase change memory device including a phase change layer, an upper electrode, and a bit line in contact with the upper electrode, wherein the upper electrode and the bit line are stacked on the phase change layer. A change memory device is provided.
또한, 본 발명은, 상변화막; 및 상기 상변화막 상부에 적층으로 형성된 제1금속막 및 제2금속막;을 포함하는 상변화 기억 소자를 제공한다.In addition, the present invention, a phase change film; And a first metal layer and a second metal layer stacked on the phase change layer.
여기서, 상기 제1금속막은 상부전극용 금속막인 것을 특징으로 한다.Here, the first metal film is characterized in that the metal film for the upper electrode.
상기 제1금속막은 Ti막과 TiN막의 적층막으로 이루어진 것을 특징으로 한다. The first metal film is formed of a laminated film of a Ti film and a TiN film.
상기 제2금속막은 비트라인용 금속막인 것을 특징으로 한다.The second metal film is a metal film for bit lines.
상기 제2금속막은 Al막 또는 Cu막으로 이루어진 것을 특징으로 한다.The second metal film is made of an Al film or a Cu film.
게다가, 본 발명은, 반도체기판의 액티브 영역 상에 스위칭 소자를 형성하는 단계; 상기 스위칭 소자 상에 하부전극 콘택을 형성하는 단계; 상기 하부전극 콘택 상에 상변화막과 상부전극용 제1금속막 및 제2비트라인용 금속막을 적층으로 형성하는 단계; 및 상기 액티브 영역의 방향에 따라 상기 반도체기판과 콘택하는 워드라인을 형성하는 단계;를 포함하는 상변화 기억 소자의 제조방법을 제공한다.In addition, the present invention provides a method of forming a switching device on an active area of a semiconductor substrate; Forming a lower electrode contact on the switching element; Forming a phase change film, a first metal film for an upper electrode, and a metal film for a second bit line on the lower electrode contact in a stack; And forming a word line in contact with the semiconductor substrate according to the direction of the active region.
여기서, 상기 스위칭 소자는 수직형 PN 다이오드인 것을 특징으로 한다.Here, the switching device is characterized in that the vertical PN diode.
상기 상부전극용 제1금속막은 Ti막과 TiN막의 적층막으로 형성하는 것을 특징으로 한다.The first metal film for the upper electrode may be formed as a stacked film of a Ti film and a TiN film.
상기 비트라인용 제2금속막은 Al막 또는 Cu막으로 형성하는 것을 특징으로 한다.The bit line second metal film is formed of an Al film or a Cu film.
본 발명은 상변화막 상부에 금속막을 적층으로 형성하여, 상기 적층된 금속막 중 하부 금속막은 상부전극의 역할을 수행하도록 하고, 상부 금속막은 비트라인의 역할을 수행함으로써, 상부전극과 비트라인의 콘택은 상부전극 콘택의 형성 없이도 가능하게 된다.According to an embodiment of the present invention, a metal film is formed on a phase change film, and the lower metal film of the stacked metal films serves as an upper electrode, and the upper metal film plays a role of a bit line. The contact is possible even without forming the upper electrode contact.
따라서, 본 발명은 상부전극 콘택이 필요치 않는 상변화 기억 소자를 제조할 수 있으므로, 이로 인해, 상부전극과 상부전극 콘택 간의 오정렬 현상을 해결할 수 있고, 그래서, 소자의 수율 개선을 기대할 수 있다.Therefore, the present invention can manufacture a phase change memory device that does not require the upper electrode contact, thereby solving the misalignment phenomenon between the upper electrode and the upper electrode contact, it can be expected to improve the yield of the device.
또한, 본 발명은 상부전극 콘택 및 비트라인 형성 공정을 생략할 수 있으므로, 이를 통해, 공정의 단순화에 따른 생산성 개선 효과를 기대할 수 있다.In addition, the present invention can omit the upper electrode contact and the bit line forming process, through this, it can be expected to improve the productivity by the simplification of the process.
본 발명은 상변화막 상부에 제1금속막과 제2금속막을 적층으로 형성하여, 상기 제1금속막이 상부전극의 역할을 수행하도록 하고, 상기 제2금속막이 비트라인의 역할을 수행하도록 한다.According to the present invention, a first metal film and a second metal film are stacked on top of a phase change film so that the first metal film serves as an upper electrode and the second metal film serves as a bit line.
이렇게 하면, 상기 제1금속막이 상부전극이 되고, 상기 제2금속막이 비트라 인이 되기 때문에, 상부전극과 비트라인은 상부전극 콘택의 형성 없이 서로 콘택될 수 있다. In this case, since the first metal film becomes the upper electrode and the second metal film becomes the bit line, the upper electrode and the bit line can be contacted with each other without forming the upper electrode contact.
따라서, 본 발명은 상부전극과 비트라인을 연결시키는 상부전극 콘택을 형성하지 않아도 되므로, 상부전극과 상부전극 콘택 간에 발생하는 오정렬 현상을 근본적으로 해결할 수 있게 되고, 그래서, 소자의 수율 개선을 기대할 수 있다.Therefore, since the present invention does not have to form an upper electrode contact connecting the upper electrode and the bit line, it is possible to fundamentally solve the misalignment occurring between the upper electrode and the upper electrode contact, so that the yield of the device can be expected to be improved. have.
또한, 본 발명은 상부전극 콘택 및 비트라인 형성 공정을 생략할 수 있으므로, 이를 통해, 공정의 단순화에 따른 생산성 개선 효과를 기대할 수 있다.In addition, the present invention can omit the upper electrode contact and the bit line forming process, through this, it can be expected to improve the productivity by the simplification of the process.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자를 도시한 단면도이다.2 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도시된 바와 같이, 상기 상변화 기억 소자는, 상변화막(260) 상부에 상부전극의 역할을 하는 Ti 계열의 제1금속막(270)이 형성되며, 상기 제1금속막(270) 상부에 비트라인의 역할을 하는 저저항 물질의 제2금속막(280)이 형성된 구조이다.As illustrated, the phase change memory device includes a Ti-based
이처럼, 본 발명은 상기 제1금속막(270)이 Ti 계열의 막으로 형성되는 것을 통해 상기 제1금속막(270)이 상부전극으로 이해될 수 있고, 상기 제2금속막(280)이 저저항의 물질인 Al막 또는 Cu막으로 형성되는 것을 통해 상기 제2금속막(280)이 비트라인으로 이해될 수 있다.As such, according to the present invention, the
따라서, 본 발명은 상부전극과 비트라인이 직접 콘택되는 구조로 형성되기 때문에, 상부전극과 비트라인을 연결시키는 상부전극 콘택의 형성 공정을 진행하지 않아도 된다.Therefore, the present invention is formed in a structure in which the upper electrode and the bit line are in direct contact, so that the process of forming the upper electrode contact connecting the upper electrode and the bit line does not have to be performed.
그러므로, 본 발명은 상부전극 콘택의 형성 공정을 스킵함으로써, 공정의 단순화를 얻을 수 있고, 또한, 상부전극과 상부전극 콘택 간의 오정렬 현상을 근본적으로 해결할 수 있다.Therefore, the present invention can simplify the process by skipping the process of forming the upper electrode contact, and also fundamentally solve the misalignment phenomenon between the upper electrode and the upper electrode contact.
도 3a 내지 3d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.3A to 3D are cross-sectional views of processes for describing a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.
도 3a를 참조하면, 액티브 영역(210)을 포함하는 반도체기판(200) 상에 제1층간절연막(221)을 형성한 후, 상기 제1층간절연막(221) 내에 다수의 스위칭 소자인 수직형 PN 다이오드(230)를 형성한다.Referring to FIG. 3A, after forming a first interlayer
도 3b를 참조하면, 상기 수직형 PN 다이오드(230)를 포함한 제1층간절연막(221) 상부에 제2층간절연막(222)을 형성한 후, 상기 제2층간절연막(222) 내에 상기 수직형 PN 다이오드(230)와 콘택하는 하부전극 콘택(240)을 형성한다.Referring to FIG. 3B, after the second
상기 하부전극 콘택(240)은 히터의 역할을 수행하게 되어, 후속의 상변화시 열 전달의 역할을 수행하게 된다. The
한편, 도시하지는 않았으나, 상기 하부전극 콘택이 형성되는 부분인 콘택홀 내에 하부전극 콘택이 형성되지 않고, 후속의 상변화막이 상기 콘택홀 내에 매립되는 형태로 형성될 수 있다. 다시말하면, 상기 콘택홀 내에 하부전극용 물질을 매립하여 하부전극 콘택을 형성하는 공정을 스킵(skip)하고, 상기 콘택홀 내에 상변화 물질을 매립하여 상기 콘택홀 내에 매립 형태의 상변화막을 형성할 수 있다.Although not shown, the lower electrode contact may not be formed in the contact hole, which is a portion in which the lower electrode contact is formed, and a subsequent phase change layer may be formed in the contact hole. In other words, a process of forming a lower electrode contact by filling a lower electrode material in the contact hole is skipped, and a phase change film having a buried shape is formed in the contact hole by filling a phase change material in the contact hole. Can be.
그런다음, 상기 제2층간절연막(222)과 상기 제1층간절연막(221)을 식각하여 후속의 워드라인과 콘택하는 제1콘택플러그(251)를 형성한다.Thereafter, the second
도 3c를 참조하면, 상기 제1콘택플러그(251)를 포함한 제2층간절연막(222) 상에 상변화막(260)과 제1금속막(270) 및 제2금속막(280)을 차례로 증착한다.Referring to FIG. 3C, the
상기 제1금속막(270)은 Ti막과 TiN막의 적층막으로 증착한다. 상기 제2금속막(280)은 Al막 또는 Cu막으로 증착한다.The
그런다음, 상기 제2금속막(280)과 제1금속막(270) 및 상변화막(260)을 식각하여 상기 하부전극 콘택(240)과 콘택하는 상변화막(260)과 상부전극용 제1금속막(270) 및 비트라인용 제2금속막(280)의 적층 패턴을 형성한다.Next, the
여기서, 상기 제1금속막(270)은 Ti 계열의 막으로 형성되므로 상부전극의 역할을 수행하게 되고, 상기 제2금속막(280)은 저저항 물질인 Al 또는 Cu로 형성되므로 비트라인의 역할을 수행할 수 있게 된다. Here, since the
이처럼, 본 발명은 상변화막(260) 상부에 Ti 계열의 막인 제1금속막(270) 및 저저항 물질인 제2금속막(280)을 적층으로 형성함으로써, 후속의 전류 흐름시 콘택의 형성 없이도 비트라인 역할을 하는 제2금속막(280)에서 상부전극의 역할을 하는 제1금속막(270)으로 전류 흐름 형성이 가능하게 된다. As described above, the present invention forms the
따라서, 본 발명은 상부전극과 비트라인을 연결시키는 상부전극 콘택의 형성 공정을 스킬할 수 있다. Therefore, the present invention can be skill in forming a top electrode contact connecting the top electrode and the bit line.
도 3d를 참조하면, 상기 상변화막(260)과 상부전극용 금속막(270) 및 비트라인용 금속막(280)으로 이루어진 적층 패턴이 덮히도록 제3층간절연막(223)을 형성한 후, 상기 제3층간절연막(223) 내에 상기 제1콘택플러그(251)와 콘택하는 제2콘택플러그(252)를 형성한다.Referring to FIG. 3D, after the third
그런다음, 상기 제2콘택플러그(252)가 형성된 반도체기판 상에 상기 제2콘택플러그(252) 및 제1콘택플러그(251)와 콘택하는 워드라인(290)을 형성한다. 상기 워드라인(290)은 상기 반도체기판의 액티브 영역의 방향에 따라 형성한다.Next, a
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a phase change memory device according to an exemplary embodiment of the present invention.
한편, 본 발명의 실시예에서는 스위칭 소자를 적용하는 상변화 기억 소자에 대해 도시하고 설명하였으나, 본 발명은 트랜지스터를 적용하는 상변화 기억 소자에서도 본 발명의 실시예들을 적용시킬 수 있다. Meanwhile, in the embodiment of the present invention, the phase change memory device to which the switching element is applied has been illustrated and described. However, the present invention may be applied to the phase change memory device to which the transistor is applied.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1은 종래의 기술에 따른 상변화 기억 소자를 도시한 공정 단면도.1 is a process cross-sectional view showing a phase change memory device according to the prior art.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자의 일부를 도시한 단면도.Fig. 2 is a sectional view showing a part of the phase change memory device according to the embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.3A to 3D are cross-sectional views of processes for describing a method of manufacturing a phase change memory device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200: 반도체기판 210: 액티브 영역200: semiconductor substrate 210: active region
221: 제1층간절연막 222: 제2층간절연막221: first interlayer insulating film 222: second interlayer insulating film
223: 제3층간절연막 230: 수직형 PN 다이오드223: third interlayer insulating film 230: vertical PN diode
240: 하부전극 콘택 251: 제1콘택플러그240: lower electrode contact 251: first contact plug
252: 제2콘택플러그 260: 상변화막252: second contact plug 260: phase change film
270: 제1금속막 280: 제2금속막270: first metal film 280: second metal film
290: 워드라인290: wordline
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080081474A KR101035145B1 (en) | 2008-08-20 | 2008-08-20 | Phase Change RAM device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080081474A KR101035145B1 (en) | 2008-08-20 | 2008-08-20 | Phase Change RAM device and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100022796A KR20100022796A (en) | 2010-03-03 |
KR101035145B1 true KR101035145B1 (en) | 2011-05-17 |
Family
ID=42175224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080081474A KR101035145B1 (en) | 2008-08-20 | 2008-08-20 | Phase Change RAM device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101035145B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080011791A (en) * | 2006-07-31 | 2008-02-11 | 삼성전자주식회사 | Phase-change memory device and method for forming the same |
KR20080061765A (en) * | 2006-12-28 | 2008-07-03 | 삼성전자주식회사 | Mram-pram composite memory device and method of manufacturing the same |
-
2008
- 2008-08-20 KR KR1020080081474A patent/KR101035145B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080011791A (en) * | 2006-07-31 | 2008-02-11 | 삼성전자주식회사 | Phase-change memory device and method for forming the same |
KR20080061765A (en) * | 2006-12-28 | 2008-07-03 | 삼성전자주식회사 | Mram-pram composite memory device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20100022796A (en) | 2010-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8693241B2 (en) | Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same | |
US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
CN108305887B (en) | Vertical semiconductor device, method of manufacturing the same, and method of operating the same | |
US7804086B2 (en) | Phase change memory device having decreased contact resistance of heater and method for manufacturing the same | |
US20100327251A1 (en) | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells | |
US7897959B2 (en) | Phase change memory device having a word line contact | |
US7883958B2 (en) | Phase change memory device having a diode that has an enlarged PN interfacial junction and method for manufacturing the same | |
US7785923B2 (en) | Phase change memory device preventing contact loss and method for manufacturing the same | |
US20080280440A1 (en) | Method for forming a pn diode and method of manufacturing phase change memory device using the same | |
US9136466B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
KR101000471B1 (en) | Phase change memory device and method for manufacturing the same | |
US7843037B2 (en) | High level integration phase change memory device having an increased diode junction area and method for manufacturing the same | |
KR101035145B1 (en) | Phase Change RAM device and method of manufacturing the same | |
KR101006528B1 (en) | Phase change ram device and method of manufacturing the same | |
KR101077157B1 (en) | Method of manufacturing PCRAM device and method of manufacturing semiconductor device using the same | |
KR100929633B1 (en) | Phase change memory device | |
US20140021533A1 (en) | Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor | |
KR101058497B1 (en) | Phase change memory device and manufacturing method thereof | |
KR101069282B1 (en) | Method of manufacturing phase change ram device | |
KR20100032583A (en) | Method of manufacturing phase change ram | |
KR100945509B1 (en) | Phase change memory device | |
KR20100052313A (en) | Method of manufacturing phase change ram device | |
KR100967681B1 (en) | Phase change memory device and method for manufacturing the same | |
KR20070063810A (en) | Phase change ram device and method of manufacturing the same | |
KR20100130072A (en) | Method forming of switching device of pcram device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |