KR101033568B1 - Apparatus and Method for Time Tracking - Google Patents
Apparatus and Method for Time Tracking Download PDFInfo
- Publication number
- KR101033568B1 KR101033568B1 KR1020040007822A KR20040007822A KR101033568B1 KR 101033568 B1 KR101033568 B1 KR 101033568B1 KR 1020040007822 A KR1020040007822 A KR 1020040007822A KR 20040007822 A KR20040007822 A KR 20040007822A KR 101033568 B1 KR101033568 B1 KR 101033568B1
- Authority
- KR
- South Korea
- Prior art keywords
- energy
- memory
- signal
- time
- multiplexer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
Abstract
본 발명은 신호를 역확산하고 에너지를 계산하는 적어도 하나의 에너지 계산부와 외부의 제어 신호에 따라 상기 적어도 하나의 에너지 계산부에서 출력된 신호를 선택적으로 전달하는 멀티플렉서부와 상기 멀티플렉서부에서 입력된 신호 및 메모리부에서 피드백 된 신호를 이용하여 에너지 값을 산출하는 결합 논리 연산부 및 상기 논리 연산된 값을 저장하고, 외부의 신호에 따라 특정한 주소에 저장된 값을 출력하는 상기 메모리부를 포함하여 이루어지는 다중 경로 탐색 장치에 관한 것으로써 트래커의 에너지 값 계산 및 보고에 있어 메모리를 사용함으로써 하드워어의 크기를 줄여 효율적인 시간 트래킹 장치를 구현할 수 있는 효과가 있다.
시간 공유, 에너지 보고, 에너지 메모리, 루프 필터
According to the present invention, at least one energy calculator for despreading a signal and calculating energy and a multiplexer unit for selectively transmitting a signal output from the at least one energy calculator according to an external control signal are inputted from the multiplexer unit. A multi-path comprising a combined logic operation unit for calculating an energy value using a signal fed back from a signal and a memory unit, and the memory unit for storing the logically calculated value and outputting a value stored at a specific address according to an external signal. As for the search device, it is possible to implement an efficient time tracking device by reducing the size of hardware by using memory in calculating and reporting the tracker energy value.
Time sharing, energy reporting, energy memory, loop filter
Description
도 1 은 종래 기술에 따른 시간 트래커의 구조를 나타낸 일실시예 구성도.1 is a block diagram illustrating a structure of a time tracker according to the prior art.
도 2 는 본 발명에 따른 시간 트래커의 구성을 나타낸 일실시예 구성도.Figure 2 is an embodiment configuration diagram showing the configuration of a time tracker according to the present invention.
도 3 은 각각의 트래킹 블럭의 시간별 동작을 나타내는 일실시예 설명도.3 is an exemplary explanatory diagram showing an hourly operation of each tracking block.
본 발명은 시간 트래킹 장치에 관한 것으로써, 더욱 상세하게는 분산 스펙트럼 시스템의 시간 트래커를 시간 공유 방식으로 구성함에 있어서, 루프 필터의 상태 저장매체를 메모리를 이용하여 구현하는 방법 및 이를 이용한 시간 트래킹 방법에 관한 것이다. The present invention relates to a time tracking apparatus, and more particularly, to construct a time tracker of a distributed spectrum system in a time sharing manner, and to implement a state storage medium of a loop filter using a memory and a time tracking method using the same. It is about.
다수의 시간 트래커(time tracker)를 구현하기 위해 사용하는 시간 공유(time-sharing) 구조에 있어서, 결합논리연산기(Combinational Logic)는 다수의 트래커와 공유하도록 하고, 개별 트래커(tracker)의 상태는 각각의 저장 장치에 저장되도록 구성할 수 있다. 그리고, 이들 각각의 저장 장치에 다중 접속이 이루어 지기 때문에, 레지스터로 구성되어야 한다. In the time-sharing structure used to implement multiple time trackers, the combinational logic (Combinational Logic) is to share with multiple trackers, the state of each tracker (each) It can be configured to be stored in the storage device of. And since multiple connections are made to each of these storage devices, they must be configured as registers.
도 1 은 종래 기술에 따른 시간 트래커의 구조를 나타낸 일실시예 구성도이 다. 도 1 에 도시된 바와 같이, 종래 기술에 따른 시간 트래커는 에너지 계산부(11), 적어도 하나의 에너지 계산부(11)로부터 결과값을 입력받아 루프 필터(loop filter)(13)에 멀티플렉싱 하는 멀티플렉서부(12), 결합 논리 연산기 (Combinational logic)(131) 및 레지스터 뱅크(132)를 이용하여 루프 필터링을 수행하는 루프필터부(132)로 이루어진다. 1 is a block diagram illustrating a structure of a time tracker according to the prior art. As shown in FIG. 1, the time tracker according to the related art receives a result value from an
종래 기술에 따른 시간 트래커의 작동은 다음과 같다. 먼저, 에너지 계산부(11)에 입력된 수신 신호(rx input)에 대하여 역확산을 수행하고, 수신 신호의 에너지를 계산한다. 에너지 계산부(11)는 시간 공유 구조(time-sharing)를 가지는 역확산기(111) 및 에너지 계산기(112)로 구현하거나 혹은 각각의 역확산기(111) 및 에너지 계산기(112)로 구현할 수 있다. The operation of the time tracker according to the prior art is as follows. First, despreading is performed on a received signal (rx input) input to the
멀티플렉서부(12)는 시간 공유 구조 혹은 각각의 에너지 계산기(112)로부터 계산된 에너지값을 입력받고, 특정 슬롯에 역확산기의 에너지 값을 루프 필터부(132)로 멀티플렉싱 한다. 도 1 에 나타낸 루프 필터부(13)는 시간 공유 구조로써, 멀티플렉서부(121)와 동기를 이루어 작동한다. 즉 멀티플렉서부(121)는 루프필터부(13)에서 각각의 시간 슬롯에 따라 각각 다른 에너지 계산부(11)의 출력값을 처리하도록 멀티플렉싱한다. The
루프필터부(13)는 시간 공유 구조로서 멀티플렉서(12)와 시간 슬롯에 동기를 맞추어 동작한다. 즉, 멀티플렉서(12)의 타임 슬롯이 정의하는 역 확산기의 에너지를 처리하도록 동작한다. 결합 논리 연산기(131)는 루프 필터의 알고리즘을 연산하도록 하는 장치로써 일반적으로 알파 트래커(Alpha Tracker)와 같은 연산장치로 구 현된다. The loop filter unit 13 operates in synchronization with the
상기 결합 논리 연산기(131)는 루프필터부(13)의 레지스터 뱅크(132)들이 공유하는 논리 연산기이다. 일반적으로 루프필터는 오류신호를 산출하는 블록으로 에너지를 처리하여 오류신호 및 누적 에너지 값을 산출한다. 따라서 결합 논리 연산기(131)에서 산출된 오류신호 및 누적 에너지는 레지스터 뱅크(132)에 저장되고, 다음 계산 순서에 피드백되어 다시 계산에 이용된다. 또한, 이 값은 시간 트래커의 동기 보정을 위해 사용되고, 시간 트래커의 현재 상태를 확인하기 위해 마이크로 프로세서로 전달된다. The combined
도 1 에 도시된 종래 기술에 따른 타임 트래커의 구성에 있어서, 시간 트래커의 상태 값, 즉 에너지 값을 주기적으로 보고 받을 필요성이 있다. 마이크로프로세서와 같은 상위 시스템으로 전달되는 값을 통해 현재 시간 트래커가 추적하고 있는 신호의 경로가 실제로 존재하는 경로인지 혹은 경로의 신호대 잡음비가 어는 정도 인지 확인할 수 있다. In the configuration of the time tracker according to the related art shown in FIG. 1, it is necessary to periodically report the state value of the time tracker, that is, the energy value. Values passed to higher-level systems, such as microprocessors, can be used to determine whether the path of the signal being tracked by the current time tracker is actually present or how low the signal-to-noise ratio of the path is.
일반적으로 시간 트래커의 동작과 상위 시스템은 동기가 맞지 않기 때문에, 상위 시스템의 정보를 얻으려면 레지스터 뱅크(101)에 독립적으로 접근이 가능해야 한다. 그리고, 이를 위해 플립-플롭과 같이 상태정보를 루프필터 동작에도 제공하고 상위 시스템에도 제공이 가능한 장치를 사용해야 한다. In general, since the operation of the time tracker and the host system are not synchronized, the register bank 101 must be independently accessible to obtain information of the host system. For this purpose, a device capable of providing status information to the loop filter operation and providing to the upper system, such as a flip-flop, should be used.
루프필터부가 지원하는 레지스터의 개수가 많을 경우에는 레지스터로 상태를 저장하는 것보다, 메모리로 저장하는 것이 하드웨어 크기를 줄일 수 있게 된다. 그러나, 기존의 구조로는 메모리는 상태값 저장을 위한 레지스터 뱅크(132)를 만들 수 없는 문제점이 있었다. When the number of registers supported by the loop filter unit is large, it is possible to reduce the hardware size by storing the memory in a memory rather than storing the state in the register. However, the conventional structure has a problem in that a memory cannot make a
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 분산 스펙트럼(Spread Spectrum) 시스템의 시간 공유 구조를 가진 시간 트래커의 구현에 적당하도록 메모리를 사용하여 루프 필터의 상태 저장을 할 수 있도록 함으로써, 하드웨어의 크기를 줄이고 보다 효율적으로 에너지 보고 기능을 수행할 수 있도록 하는 시간 트래킹 장치 및 방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems, by allowing the state storage of the loop filter using a memory to be suitable for the implementation of a time tracker having a time sharing structure of a spread spectrum system, It is an object of the present invention to provide a time tracking apparatus and method for reducing the size of hardware and performing energy reporting functions more efficiently.
상기의 목적을 달성하기 위한 본 발명은 시간 트랙킹 장치에 있어서 신호를 역확산하고 에너지를 계산하는 적어도 하나의 에너지 계산부와, 외부의 제어 신호에 따라 상기 적어도 하나의 에너지 계산부에서 출력된 신호를 선택적으로 전달하는 멀티플렉서부와, 상기 멀티플렉서부에서 입력된 신호 및 메모리부에서 피드백 된 신호를 이용하여 에너지 값을 산출하는 결합 논리 연산부 및 상기 논리 연산된 값을 저장하고, 외부의 신호에 따라 특정한 주소에 저장된 값을 출력하는 상기 메모리부를 포함하여 이루어진다.The present invention for achieving the above object is at least one energy calculator for despreading the signal and calculating the energy in the time tracking device, and the signal output from the at least one energy calculator according to an external control signal A multiplexer unit for selectively transmitting, a combined logic operation unit for calculating an energy value using a signal inputted from the multiplexer unit, and a signal fed back from the memory unit, and the logical operation unit storing the logical calculated value, and storing a specific address according to an external signal. It comprises a memory unit for outputting a value stored in.
또한, 본 발명은 시간 트래킹 장치에 있어서, 신호를 역확산하고 에너지를 계산하는 적어도 하나의 에너지 계산기와, 상기 에너지 계산기의 출력을 멀티플렉싱하여 에너지 값을 산출하는 루프필터부를 구비하는 적어도 하나의 트래킹부와, 제어부의 제어 신호에 따라 상기 적어도 하나의 트래킹부에서 출력된 신호를 선택적으로 전달하는 멀티플렉서부와 상기 멀티플렉서부에서 출력된 값을 저장하는 에 너지 메모리부 및 상기 트래킹부 및 멀티플렉서를 제어하는 제어부를 포함하여 이루어진다. According to another aspect of the present invention, there is provided a time tracking device, comprising: at least one tracking unit including at least one energy calculator for despreading a signal and calculating energy, and a loop filter unit multiplexing an output of the energy calculator to calculate an energy value And a multiplexer unit for selectively transmitting a signal output from the at least one tracking unit, an energy memory unit for storing a value output from the multiplexer unit, and a control unit for controlling the tracking unit and the multiplexer according to a control signal of the controller. It is made, including.
한편 본 발명은 시간 트래킹 방법에 있어서, 에너지 계산값 및 메모리에 기 저장된 에너지 계산값을 이용하여 루프필터링을 수행하는 단계와 상기 루프필터링 된 신호를 상기 메모리에 저장하는 단계 및 상기 루프필터링 된 신호가 선택적으로 에너지 메모리에 저장되는 단계를 포함하여 이루어진다. Meanwhile, the present invention provides a method of time tracking, comprising: performing loop filtering using an energy calculation value and an energy calculation value pre-stored in a memory, storing the loop filtered signal in the memory, and storing the loop filtered signal And optionally stored in an energy memory.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above-mentioned objects, features and advantages will become more apparent from the following detailed description in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 시간 트래커의 구성을 나타낸 일실시예 구성도이다. 도 2 에 도시된 바와 같이, 본 발명에 따른 시간 트래커는 적어도 하나의 트래킹 블럭(21a~21n), 멀티플렉서부(22), 에너지 메모리부(23) 및 제어부(24)를 포함하여 이루어진다. 2 is a block diagram illustrating an embodiment of a time tracker according to the present invention. As shown in FIG. 2, the time tracker according to the present invention includes at least one
트래킹 블럭(21)은 적어도 하나의 다중 역확산기(211)와 에너지 멀티플렉서(212)와 루프필터부(213)를 포함하여 이루어진다. 한편, 루프필터부(213)는 오류 신호 산출을 위한 결합 논리 연산기(Combinational Logic)(2131), 각각의 트래커의 에너지 상태를 저장하기 위한 단일 포트 혹은 2 포트 메모리를 포함하여 이루어진다. 결합 논리 연산기(2131)는 여러 개의 시간 트래커가 오류 신호 산출을 위해 공유하는 논리 연산기이다. The tracking block 21 includes at least one
이러한 트래킹 블럭은 하나의 시간 트래커 내에 적어도 하나 구비된다. 시간 트래커에 입력된 신호는 에너지 계산부(211)를 통해 정보 심볼(Information Symbol)을 복원한다. 역확산기의 동작은 일반적으로 PN 칩으로 동작할 수 있으나, 시간 공유(Time-Sharing)구조를 가지고 있다면 PN 칩 보다 더 빠른 속도로 역확산을 수행한다. 역확산이 된 심볼은 제곱 연산을 통해 에너지 계산을 수행한다. 다수의 에너지계산부(211)를 통해 산출된 에너지는 멀티플렉서부(12)를 통해 하나가 선택되고, 선택된 값은 트래킹 동작을 위해 루프필터부(213)로 입력된다. At least one such tracking block is provided in one time tracker. The signal input to the time tracker restores an information symbol through the
루프필터부(213)로 입력된 신호는 결합 논리 연산기(Combinational Logic)에서 루프필터 메모리(2132)에 이미 저장된 오류값(혹은 누적 에너지 값)을 산출하여 루프필터 메모리(2132)에 저장한다. 루프필터부(213)는 다수의 에너지 계산부(211)가 공유하여 처리하는 구조를 가지기 때문에 동작 속도는 개별 에너지 계산부(211)의 에너지 산출 속도보다 빨라야 한다. 한편, 루프필터 메모리의 크기는 루프필터부(213)을 공유하게 될 개별 역확산기의 숫자와 동일한 크기로 설계된다. The signal inputted to the
도 3 은 각각의 트래킹 블럭의 시간별 동작을 나타내는 일실시예 설명도이다. 도 3 의 (a)는 단일 시간 트래커가 동작할 경우 심볼당 에너지를 구하여 루프 필터링 동작을 수행하는 시간 순서를 나타낸 일실시예 타이밍도이다. 일반적으로 심볼의 시간 크기는 PN 칩보다 훨씬 크다. 결합 논리 연산기의 동작으로 보면 심볼 구간의 초기에 짧은 시간 동안만 동작하고, 다음 심볼 에너지가 구해질 때 까지 기다린다. FIG. 3 is an exemplary explanatory diagram showing an hourly operation of each tracking block. FIG. FIG. 3A is a timing diagram illustrating a time sequence for performing a loop filtering operation by obtaining energy per symbol when a single time tracker operates. In general, the time size of a symbol is much larger than that of a PN chip. In the operation of the combined logic operator, it operates only for a short time at the beginning of the symbol interval, and waits until the next symbol energy is obtained.
도 3 의 (b)는 시간 공유 방법을 통해 다수의 시간 트래커를 구현한 경우 루프 필터링 동작을 수행하는 시간 순서를 나타낸 일실시예 타이밍도이다. 도 2 는 이와 같은 동작 특성을 이용하여 하나의 물리적 하드웨어를 이용하여 다수의 시간 트래커를 구현할 경우 루프 필터가 보여주는 시간추이별 동작을 나타낸 것이다. 도 3 의 (b) 에 나타낸 것과 같이, 각각의 트래킹 블럭에 구현된 개별 시간 트래커는 의 시간 동안 오류(혹은 에너지) 연산을 수행하고 다음 시간 트래커에 연산 순서를 물려준다. 그리고, 다음 심볼 에너지가 계산될 동안 기다린다. 3B is a timing diagram illustrating a time sequence for performing a loop filtering operation when a plurality of time trackers are implemented through a time sharing method. FIG. 2 illustrates a time-phase operation shown by a loop filter when a plurality of time trackers are implemented using one physical hardware using such an operating characteristic. As shown in FIG. 3 (b), the individual time trackers implemented in each tracking block Error (or energy) operations are performed during the time period, and the order of operations is passed to the next time tracker. Then wait for the next symbol energy to be calculated.
다음 심볼 에너지가 계산될 동안 개별 시간 트래커에는 다수의 시간 슬롯이 할당되나 실제 계산해야 할 값이 없으므로 오류연산(혹은 에너지 연산)은 일어나지 않고 순서만 확인하는 과정을 갖게된다. 이는 앞서 언급한 것과 같이 확산 스펙트럼 방식의 통신에서 한 심볼은 다수의 PN 칩으로 구성되고, 시스템의 기본 동작 속도는 PN 칩의 속도와 같거나 빠르며, 에너지 연산을 수행하는 루프 필터의 경우 다수의 PN 칩 시간에 한번만 일어나기 때문이다. 이와 같은 동작은 모든 시간 트래킹 블럭에서 동일하게 일어난다. While the next symbol energy is computed, each time tracker is assigned a number of time slots, but since there are no values to calculate, error calculations (or energy calculations) do not occur. As mentioned above, in a spread spectrum communication, a symbol is composed of a plurality of PN chips, and the basic operation speed of the system is equal to or faster than that of a PN chip, and in the case of a loop filter performing energy calculation, a plurality of PN chips are used. This happens only once per chip time. This operation happens equally in all time tracking blocks.
도 2 에 도시된 바와 같이, 루프필터 메모리(2132)에서 출력된 값은 멀티플렉서부(212)의 출력 값과 더불어 결합 논리 연산기(2131)에서 연산이 수행되고, 다음 클럭에 루프필터 메모리(2132)에 저장된다. 시간 트래커 만의 동작인 경우에는 트래킹 블럭(21a~21n)만으로 충분히 연산을 수행할 수 있으나, 시간 트래커가 추적하는 수신신호(Rx) 경로의 성능을 주기적으로 관찰하여 경로가 정상적인지 여부를 판단할 필요가 있으므로 시스템이 루프필터 메모리(2132)에 임의로 접근이 가능해야 한다. As shown in FIG. 2, the value output from the
단일 포트 혹은 2 포트의 램(RAM)으로 구성된 루프필터 메모리의 주소를 트 래킹 블럭(21a~21n)이 직접 관리해야 하는 구성에 있어서는 이러한 기능이 수행될 수 없다. 즉 트래킹 블럭(21a~21n)이 에너지를 계산하는 상황에서는 시스템이 루프필터 메모리(2132)에 접근할 수 없고, 시스템이 루프필터 메모리(2132)에 접근하고 있는 경우에는 트래킹 블럭(21)이 루프필터 메모리(2132)를 사용할 수 없게 된다. This function cannot be performed in a configuration in which the tracking blocks 21a to 21n directly manage the address of the loop filter memory composed of a single port or two ports of RAM. That is, in the situation where the tracking blocks 21a to 21n calculate energy, the system cannot access the
상기의 문제점을 해결하기 위해 멀티플렉서부(22), 에너지 메모리부(23), 제어부(24)를 구비한다. 도 3 의 (c)는 본 발명에 따른 시간 트래킹 블럭(21a, 21b),멀티플렉서부(22), 에너지 메모리부(23)의 연동 동작을 나타낸 일실시예 타이밍도이다. 상기한 바와 같이, 시간 트래킹 블럭은 개별 시간 트래커에 대하여 주어진 슬롯에 도 3 의 (b) 와 같이 동작한다. 이 때, 제어부(24)는 트래킹 블럭(21a, 21b)의 시간 슬롯 제어에 동기를 맞추어 멀티플렉서부(22)를 제어하고, 특정 시간 트래커의 에너지 값을 선택하도록 한다. In order to solve the above problem, a
멀티플렉서부(22)에 의해서 선택되는 특정 시간 트래커의 에너지 값은 에너지 메모리부(23)에 입력되고 동시에 다음 오류(혹은 에너지)연산을 위해 결합 논리 연산기(2131)에서 사용된다. 이러한 방법을 이용하여 루프필터 메모리(21)에 저장된 데이터는 트래킹 블럭(21a~21n)과 에너지 메모리부(23)를 통해 시스템이 동시에 다중 접속이 가능하도록 해 준다. The energy value of the specific time tracker selected by the
제어부(24)는 적어도 하나의 트래킹 블럭(21a~21n)에서 특정 시간 트래커의 에너지 값을 선택하고, 이를 에너지 메모리부(23)에 저장하는 기능을 가지고 있으며, 주기적으로 이들 에너지 값이 갱신되도록 한다. 즉, 시스템이 각각의 시간 트래커의 에너지를 관찰하는 주기에 준하여 개별 시간 트래커에서 에너지를 입력 받 는다. 이 주기는 개별 시간 트래커가 루프 필터링을 수행하는 주기보다 같거나 길며, 일반적인 동작에 있어서 관찰 주기는 수개에서 수십개의 에너지 심볼 주기마다 한번씩 일어난다. The
따라서, 제어부(24)는 이 주기에 맞춰 한 번씩 개별 시간 트래커의 에너지를 에너지 메모리부(23)으로 동시에 갱신하고 이를 시스템에 알린다. 이러한 경우에는 '인터럽트' 신호를 사용하는데, 이를 사용함으로써 시스템의 스케줄링은 구성에 따라서 시간 트래커의 관찰 주기에 간섭받지 않고 독립적인 운영을 할 수 있다.Thus, the
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다. 이러한 과정은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있으므로 더 이상 상세히 설명하지 않기로 한다.As described above, the method of the present invention may be implemented as a program and stored in a recording medium (CD-ROM, RAM, floppy disk, hard disk, magneto-optical disk, etc.) in a computer-readable form. Since this process can be easily implemented by those skilled in the art will not be described in more detail.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited by the drawings.
상기와 같이 본 발명은 트래커의 에너지 값 계산 및 보고에 있어 메모리를 사용함으로써 하드워어의 크기를 줄여 효율적인 시간 트래커를 구현할 수 있는 효과가 있다. As described above, the present invention has an effect of implementing an efficient time tracker by reducing the size of the hardware by using a memory in calculating and reporting the energy value of the tracker.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007822A KR101033568B1 (en) | 2004-02-06 | 2004-02-06 | Apparatus and Method for Time Tracking |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007822A KR101033568B1 (en) | 2004-02-06 | 2004-02-06 | Apparatus and Method for Time Tracking |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050079726A KR20050079726A (en) | 2005-08-11 |
KR101033568B1 true KR101033568B1 (en) | 2011-05-11 |
Family
ID=37266600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040007822A KR101033568B1 (en) | 2004-02-06 | 2004-02-06 | Apparatus and Method for Time Tracking |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101033568B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047330A (en) * | 1997-12-03 | 1999-07-05 | 정선종 | Code tracking method and apparatus for signal demodulation in code division multiple access mobile communication system |
KR20020056461A (en) * | 2000-12-29 | 2002-07-10 | 엘지전자 주식회사 | Detector of detecting code group having tracking function |
US20030123528A1 (en) | 2001-12-27 | 2003-07-03 | Interdigital Technology Corporation | Enhanced rake structure |
KR100793653B1 (en) | 1999-08-12 | 2008-01-10 | 퀄컴 인코포레이티드 | Method and apparatus for coherent demodulation in communication system employing a potentially gated pilot signal |
-
2004
- 2004-02-06 KR KR1020040007822A patent/KR101033568B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047330A (en) * | 1997-12-03 | 1999-07-05 | 정선종 | Code tracking method and apparatus for signal demodulation in code division multiple access mobile communication system |
KR100793653B1 (en) | 1999-08-12 | 2008-01-10 | 퀄컴 인코포레이티드 | Method and apparatus for coherent demodulation in communication system employing a potentially gated pilot signal |
KR20020056461A (en) * | 2000-12-29 | 2002-07-10 | 엘지전자 주식회사 | Detector of detecting code group having tracking function |
US20030123528A1 (en) | 2001-12-27 | 2003-07-03 | Interdigital Technology Corporation | Enhanced rake structure |
Also Published As
Publication number | Publication date |
---|---|
KR20050079726A (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
EP2116938B1 (en) | Operation apparatus and control method | |
JP3392067B2 (en) | Method of reconfiguring a set of hardware and reconfigurable hardware device | |
EP2159694A1 (en) | Method and device for barrier synchronization, and multicore processor | |
CN102576303B (en) | Pseudo-synchronous time division multiplexing | |
KR100295263B1 (en) | Multiple algorithm processing on a plurality of digital signal streams via context switching | |
EP0963070A1 (en) | Device for generating a plurality of code series simultaneously and cdma radio receiver comprising the device | |
WO2010129014A1 (en) | Traffic forwarding for virtual machines | |
WO2004032422A2 (en) | Data transfer scheme in a communication system | |
JP4011488B2 (en) | Data processing and / or data processing method and apparatus | |
US20020154625A1 (en) | Method and apparatus for implementing low latency crossbar switches with integrated storage signals | |
CN106775491B (en) | Data processing method and storage equipment | |
KR101033568B1 (en) | Apparatus and Method for Time Tracking | |
US8520789B2 (en) | Method and apparatus for implementing pulse synchronization | |
CN102710283A (en) | Direct sequence spread spectrum pseudo code capturing method, capturing device and communication system | |
CN110321063A (en) | Data processing method and storage equipment | |
CN101021782A (en) | Storage access and dispatching device aimed at stream processing | |
US7103091B2 (en) | Common data path rake receiver for a CDMA demodulator circuit | |
CN112416053A (en) | Synchronizing signal generating circuit and chip of multi-core architecture and synchronizing method and device | |
US7424638B2 (en) | Multipath processor with dedicated buses | |
KR100869505B1 (en) | Apparatus and Method for Munti-path Searching | |
US20110063884A1 (en) | Structure and method for backing up and restitution of data | |
US7353418B2 (en) | Method and apparatus for updating serial devices | |
EP1532748B1 (en) | Delay line for multiple propagation paths reception | |
KR100279672B1 (en) | Synchronous Acquisition Device for Pseudo Noise Code Using Digital Matching Filter and Its Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |