KR101029106B1 - Metal wiring of semiconductor device and method for forming the same - Google Patents

Metal wiring of semiconductor device and method for forming the same Download PDF

Info

Publication number
KR101029106B1
KR101029106B1 KR1020080085393A KR20080085393A KR101029106B1 KR 101029106 B1 KR101029106 B1 KR 101029106B1 KR 1020080085393 A KR1020080085393 A KR 1020080085393A KR 20080085393 A KR20080085393 A KR 20080085393A KR 101029106 B1 KR101029106 B1 KR 101029106B1
Authority
KR
South Korea
Prior art keywords
film
forming
diffusion barrier
wiring
metal
Prior art date
Application number
KR1020080085393A
Other languages
Korean (ko)
Other versions
KR20100026404A (en
Inventor
정동하
염승진
김백만
오준석
이남열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080085393A priority Critical patent/KR101029106B1/en
Publication of KR20100026404A publication Critical patent/KR20100026404A/en
Application granted granted Critical
Publication of KR101029106B1 publication Critical patent/KR101029106B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며 배선 형성 영역을 갖는 절연막, 상기 절연막의 배선 형성 영역 표면 상에 형성되며 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.The present invention discloses a metal wiring of a semiconductor device and a method of forming the same that can improve the characteristics of the diffusion barrier film. The metal wiring of the semiconductor device according to the present invention, which is formed on the semiconductor substrate and has a wiring forming region, is formed on the surface of the wiring forming region of the insulating film and has a Ta (1-x) C x film and Ta x C y A diffusion barrier film including a multilayer structure of an N z film and a Ta (1-y) N y film and a metal film formed to fill a wiring forming region of the insulating film on the diffusion barrier film.

Description

반도체 소자의 금속배선 및 그 형성방법{METAL WIRING OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}Metal Wiring of Semiconductor Devices and Forming Method thereof {METAL WIRING OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}

본 발명은 반도체 소자의 금속배선 및 그 형성방법에 관한 것으로, 보다 상세하게, 확산방지막 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법에 관한 것이다.The present invention relates to a metal wiring of a semiconductor device and a method of forming the same, and more particularly, to a metal wiring and a method of forming the semiconductor device that can improve the diffusion barrier properties.

일반적으로, 반도체 소자에는 소자와 소자 간, 또는, 배선과 배선 간을 전기적으로 연결하기 위해 금속배선이 형성되며, 상부 금속배선과 하부 금속배선 간의 연결을 위해 콘택 플러그가 형성된다. 한편, 반도체 소자의 고집적화 추세에 따라 디자인 룰이 감소되고, 상기 콘택 플러그가 형성되는 콘택홀의 종횡비가 점차 증가하고 있다. 이에, 금속배선 및 콘택 플러그를 형성하는 공정의 난이도와 중요성이 증가되고 있는 실정이다. In general, a metal element is formed in the semiconductor element to electrically connect the element and the element, or the interconnection and the interconnection, and a contact plug is formed to connect the upper metal interconnection and the lower metal interconnection. On the other hand, according to the trend of higher integration of semiconductor devices, design rules are reduced, and the aspect ratio of the contact holes where the contact plugs are formed is gradually increasing. Therefore, the difficulty and importance of the process of forming the metal wiring and contact plug is increasing.

상기 금속배선의 재료로는 전기 전도도가 우수한 알루미늄 및 텅스텐이 주로 이용되어 왔으며, 최근에는 상기 알루미늄 및 텅스텐보다 전기 전도도가 월등히 우수하고 저항이 낮아 고집적 고속동작 소자에서 RC 신호 지연 문제를 해결할 수 있는 구리(Cu)를 차세대 금속배선 물질로 사용하고자 하는 연구가 진행되고 있다. Aluminum and tungsten, which have excellent electrical conductivity, have been mainly used as materials for the metallization, and recently, copper, which has a better electrical conductivity and lower resistance than aluminum and tungsten, can solve the RC signal delay problem in highly integrated high speed operation devices. Research into using (Cu) as a next-generation metallization material is ongoing.

그런데, 상기 금속배선 물질로 구리를 적용하는 경우에는 알루미늄을 적용하는 경우와 달리 절연막을 통해 반도체 기판으로 구리 성분이 확산된다. 확산된 구리 성분은 실리콘으로 이루어진 반도체 기판 내에서 딥 레벨(Deep Level) 불순물로서 작용하여 누설 전류를 유발하므로, 배선용 구리막과 절연막의 접촉 계면에 확산방지막을 형성해주어야 한다. However, in the case of applying copper as the metal wiring material, unlike the case of applying aluminum, the copper component is diffused through the insulating film to the semiconductor substrate. Since the diffused copper component acts as a deep level impurity in a semiconductor substrate made of silicon to cause a leakage current, a diffusion barrier must be formed at the contact interface between the wiring copper film and the insulating film.

이하에서는, 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 간략하게 설명하도록 한다. Hereinafter, a method of forming metal wirings of a semiconductor device according to the prior art will be briefly described.

반도체 기판 상에 배선 형성 영역을 갖는 절연막을 형성한 후, 상기 배선 형성 영역의 표면을 포함하는 절연막 상에 확산방지막을 형성한다. 그런 다음, 상기 확산방지막 상에 구리 씨드층을 형성한다. 상기 구리 씨드층 상에 상기 배선 형성 영역을 매립하도록 구리막을 형성한 후, 상기 절연막이 노출되도록 상기 구리막, 구리 씨드층 및 확산방지막을 제거하여 금속배선을 형성한다.After forming an insulating film having a wiring forming region on the semiconductor substrate, a diffusion barrier film is formed on the insulating film including the surface of the wiring forming region. Then, a copper seed layer is formed on the diffusion barrier. After forming a copper film to fill the wiring forming region on the copper seed layer, the copper film, the copper seed layer and the diffusion barrier layer are removed to form a metal wiring so that the insulating film is exposed.

그러나, 전술한 종래기술의 경우에는 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소됨에 따라, 확산방지막의 두께가 감소되었다. 이로 인해, 전술한 종래 기술의 경우에는 확산방지막의 특성이 열화되어 구리 성분의 확산을 제대로 방지할 수 없으므로, 반도체 소자 특성 및 신뢰성이 저하된다. However, in the above-described prior art, as the cell size is reduced in accordance with the trend of high integration of semiconductor devices, the thickness of the diffusion barrier film is reduced. For this reason, in the above-described prior art, the characteristics of the diffusion barrier are deteriorated and the diffusion of the copper component cannot be prevented properly, so that the characteristics and reliability of the semiconductor element are deteriorated.

또한, 전술한 종래 기술의 경우에는 상기 확산방지막의 특성을 개선하기 위해 확산방지막의 두께를 증가시키는 것이 어려운 실정이며, 이 때문에, 확산방지막 특성의 저하를 피하기 어렵다. In addition, in the case of the prior art described above, it is difficult to increase the thickness of the diffusion barrier film in order to improve the characteristics of the diffusion barrier film.

본 발명은 확산방지막의 특성을 개선할 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.The present invention provides a metal wiring of a semiconductor device and a method of forming the same that can improve the characteristics of the diffusion barrier film.

또한, 본 발명은 반도체 소자 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 및 그 형성방법을 제공한다.In addition, the present invention provides a metal wiring and a method of forming the semiconductor device that can improve the semiconductor device characteristics and reliability.

본 발명의 실시예에 따른 반도체 소자의 금속배선은, 반도체 기판 상부에 형성되며 배선 형성 영역을 갖는 절연막, 상기 절연막의 배선 형성 영역 표면 상에 형성되며 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막 및 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막을 포함한다.The metallization of the semiconductor device according to the embodiment of the present invention is formed on the semiconductor substrate, the insulating film having a wiring formation region, formed on the surface of the wiring formation region of the insulating film Ta (1-x) C x film and Ta x A diffusion barrier film including a multilayer structure of a C y N z film and a Ta (1-y) N y film and a metal film formed to fill a wiring forming region of the insulating film on the diffusion barrier film.

상기 Ta(1-x)Cx막의 x는 0.5∼0.7의 범위를 갖는다.The x of the Ta (1-x) C x film has a range of 0.5 to 0.7.

상기 TaxCyNz막의 x는 0.4∼0.6의 범위를 갖고, y는 0.1∼0.3의 범위를 가지며, z는 0.1∼0.3의 범위를 갖는다. X of the Ta x C y N z film has a range of 0.4 to 0.6, y has a range of 0.1 to 0.3, and z has a range of 0.1 to 0.3.

상기 Ta(1-y)Ny막의 y는 0.2∼0.5의 범위를 갖는다.The y of the Ta (1-y) N y film has a range of 0.2 to 0.5.

상기 금속막은 구리막을 포함한다.The metal film includes a copper film.

또한, 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법은, 반도체 기판상에 배선 형성 영역을 갖는 절연막을 형성하는 단계, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막을 형성하는 단계 및 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계를 포함한다.In addition, in the method of forming a metal wiring of a semiconductor device according to an embodiment of the present invention, forming an insulating film having a wiring forming region on a semiconductor substrate, Ta (1-x) on the insulating film including the surface of the wiring forming region Forming a diffusion barrier film comprising a multilayer structure of a C x film, a Ta x C y N z film, and a Ta (1-y) N y film; and forming a metal film to fill the wiring formation region on the diffusion barrier film. It includes.

상기 확산방지막을 형성하는 단계는, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 Ta(1-x)Cx막을 형성하는 단계, 상기 Ta(1-x)Cx막 상에 Ta(1-y)Ny막을 형성하는 단계 및 상기 Ta(1-y)Ny막이 형성된 반도체 기판을 열처리하여 상기 Ta(1-x)Cx막과 Ta(1-y)Ny막 사이에 TaxCyNz막을 형성하는 단계를 포함한다.Forming a diffusion prevention layer is on the insulating film including the surface of the wire formation area Ta (1-x) C x to form a film, the Ta (1-x) on the C x film Ta (1-y ) N y phase and the Ta (1-y) N y film is formed by heat-treating the semiconductor substrate between the Ta (1-x) C x film and the Ta (1-y) N y film Ta x C y to form a film Forming an N z film.

상기 Ta(1-x)Cx막의 x는 0.5∼0.7의 범위를 갖도록 형성한다.The x of the Ta (1-x) C x film is formed to have a range of 0.5 to 0.7.

상기 Ta(1-y)Ny막의 y는 0.2∼0.5의 범위를 갖도록 형성한다.The y of the Ta (1-y) N y film is formed to have a range of 0.2 to 0.5.

상기 열처리는 N2 또는 NH3 분위기에서 수행한다.The heat treatment is carried out in an N 2 or NH 3 atmosphere.

상기 열처리는 400∼800℃의 온도 조건으로 수행한다.The heat treatment is carried out at a temperature of 400 ~ 800 ℃.

상기 TaxCyNz막의 x는 0.4∼0.6의 범위를 갖고, y는 0.1∼0.3의 범위를 가지며, z는 0.1∼0.3의 범위를 갖도록 형성한다. X in the Ta x C y N z film has a range of 0.4 to 0.6, y has a range of 0.1 to 0.3, and z has a range of 0.1 to 0.3.

상기 확산방지막을 형성하는 단계 후, 그리고, 상기 금속막을 형성하는 단계 전, 상기 확산방지막 상에 씨드막을 형성하는 단계를 더 포함한다.And forming a seed film on the diffusion barrier layer after the forming of the diffusion barrier layer and before the forming of the metal layer.

상기 금속막은 구리막을 포함한다.The metal film includes a copper film.

본 발명은 구리막을 적용하는 금속배선의 형성시 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막을 형성함으로써, 확산방지막 자체의 특성을 효과적으로 개선할 수 있다.The present invention forms a diffusion barrier film comprising a multilayer structure of a Ta (1-x) C x film, a Ta x C y N z film and a Ta (1-y) N y film when forming a metal wiring to which a copper film is applied. It is possible to effectively improve the characteristics of the diffusion barrier itself.

따라서, 본 발명은 상기 확산방지막의 두께를 증가시키지 않고도 그 특성이 개선되는 바, 고집적 소자의 제조시 적용하기에 유리할 뿐 아니라 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다.Therefore, the present invention is improved without increasing the thickness of the diffusion barrier, it is advantageous to apply in the manufacturing of a highly integrated device, it is possible to improve the semiconductor device characteristics and reliability.

본 발명에서는 구리를 적용하는 금속배선의 형성시, 구리 성분의 확산을 방지하기 위해 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막을 형성한다. 특히, 상기 확산방지막의 TaxCyNz막은 결정립계가 매우 조밀한 나노 결정질상을 갖도록 형성한다.In the present invention, in the formation of a metal wiring to which copper is applied, a multilayer structure of a Ta (1-x) C x film, a Ta x C y N z film, and a Ta (1-y) N y film to prevent diffusion of copper components To form a diffusion barrier comprising a. In particular, the Ta x C y N z film of the diffusion barrier is formed such that the grain boundary has a very dense nanocrystalline phase.

이렇게 하면, 상기 Ta(1-x)Cx막과 Ta(1-y)Ny막은 녹는점이 각각 3985℃, 3090℃ 정도로 열적 안정성이 우수한 화합물일 뿐 아니라, Ta 성분과 C 성분이 구리 성분에 고용되지 않는 특성을 가지므로, 본 발명은 종래보다 개선된 특성을 갖는 확산방지막을 형성할 수 있다.In this case, the Ta (1-x) C x film and the Ta (1-y) N y film are not only compounds having excellent thermal stability at the melting point of about 3985 ° C and 3090 ° C, respectively, and the Ta and C components may be added to the copper component. Since it has a property of not being dissolved, the present invention can form a diffusion barrier film having improved properties over the prior art.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 도시한 단면도이 다.1 is a cross-sectional view showing a metal wiring of a semiconductor device according to an embodiment of the present invention.

도시된 바와 같이, 소정의 하부 구조물(도시안됨)이 구비된 반도체 기판(100) 상에 배선 형성 영역(D)을 갖는 절연막(110)이 형성되어 있다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 구조를 갖는다. 한편, 도시하지는 않았으나, 상기 절연막(110)은 제1 및 제2 절연막을 포함하는 적층 구조를 갖는 것이 가능하며, 이때, 상기 제1 및 제2 절연막의 사이에는 식각정지막이 형성되어 있다. 상기 식각정지막은, 예컨대, 실리콘 질화막을 포함한다.As illustrated, an insulating layer 110 having a wiring forming region D is formed on the semiconductor substrate 100 provided with a predetermined lower structure (not shown). The wiring forming region D has a trench structure according to a single damascene process or a dual damascene process, or a structure including a trench and at least one via hole connected to the trench. Although not illustrated, the insulating layer 110 may have a stacked structure including first and second insulating layers, and an etch stop layer is formed between the first and second insulating layers. The etch stop film includes, for example, a silicon nitride film.

상기 절연막(110)의 배선 형성 영역(D) 표면 상에 Ta(1-x)Cx막(112)과 TaxCyNz막(116) 및 Ta(1-y)Ny막(114)의 다층 구조를 포함하는 확산방지막(120)이 형성되어 있다. 상기 확산방지막(120)의 Ta(1-x)Cx막(112)은 x가 0.5∼0.7의 범위를 갖고, Ta(1-y)Ny막(114)은 y가 0.2∼0.5의 범위를 갖는다. 그리고, 상기 확산방지막(120)의 TaxCyNz막(116)은 x가 0.4∼0.6의 범위를 갖고, y가 0.1∼0.3의 범위를 가지며, z가 0.1∼0.3의 범위를 갖는다. 또한, 상기 TaxCyNz막(116)은 결정립계가 매우 조밀한 나노 결정질 상을 갖는다.Ta (1-x) C x film 112 and Ta x C y N z film 116 and Ta (1-y) N y film 114 on the wiring formation region D surface of the insulating film 110. A diffusion barrier film 120 having a multilayer structure of) is formed. Ta (1-x) C x film 112 of the diffusion barrier 120 has x in the range of 0.5 to 0.7, Ta (1-y) N y film 114 has y in the range of 0.2 to 0.5 Has The Ta x C y N z film 116 of the diffusion barrier 120 has x in the range of 0.4 to 0.6, y in the range of 0.1 to 0.3, and z in the range of 0.1 to 0.3. In addition, the Ta x C y N z film 116 has a nanocrystalline phase having a very dense grain boundary.

상기 확산방지막(120) 상에 씨드막(130)이 형성되어 있다. 상기 씨드막(130)은, 예컨대, 구리막을 포함한다. 상기 씨드막(130) 상에 상기 배선 형성 영역(D)을 매립하도록 금속배선(150)이 형성되어 있다. 상기 금속배선(150)은 구리막을 포함한다. 그리고, 상기 금속배선(150)을 포함한 절연막(110) 상에 캡핑막(160)이 형성되어 있다. The seed film 130 is formed on the diffusion barrier 120. The seed film 130 includes, for example, a copper film. The metal wiring 150 is formed on the seed film 130 to fill the wiring forming region D. The metal wire 150 includes a copper film. In addition, a capping layer 160 is formed on the insulating layer 110 including the metal wiring 150.

이상에서와 같이, 본 발명의 금속배선(150)은 구리막과 절연막(110) 사이에 형성된 Ta(1-x)Cx막(112)과 TaxCyNz막(116) 및 Ta(1-y)Ny막(114)의 다층 구조를 포함하는 확산방지막(120)을 포함한다. As described above, the metal wire 150 of the present invention includes a Ta (1-x) C x film 112, a Ta x C y N z film 116, and Ta ( formed between the copper film and the insulating film 110. 1-y) includes a diffusion barrier 120 including a multilayer structure of the N y film 114.

상기 확산방지막(120)의 Ta(1-x)Cx막(112)과 Ta(1-y)Ny막(114)은 우수한 열적 안정성을 갖는 물질이고, Ta 및 C 성분은 구리에 전혀 고용되지 않는 특성을 가지므로, 구리의 확산을 방지하는 확산방지막(120)으로서의 특성이 매우 우수하다. 또한, 상기 확산방지막(120)의 TaxCyNz막(116)은 결정립계가 매우 조밀한 나노 결정질상을 가지므로, 구리의 확산을 효과적으로 방지할 수 있다. Ta (1-x) C x film 112 and Ta (1-y) N y film 114 of the diffusion barrier 120 is a material having excellent thermal stability, Ta and C components are completely dissolved in copper Since it does not have the characteristic of being, it is very excellent in the characteristic as the diffusion prevention film 120 which prevents the diffusion of copper. In addition, since the Ta x C y N z film 116 of the diffusion barrier 120 has a very dense nanocrystalline phase, the diffusion of copper can be effectively prevented.

따라서, 본 발명의 실시예에 따른 확산방지막(120)은 Ta(1-x)Cx막(112)과 TaxCyNz막(116) 및 Ta(1-y)Ny막(114)의 다층 구조를 포함하고 있는 바, 그 자체로 개선된 확산방지막(120) 특성을 갖는다. 그러므로, 본 발명은 확산방지막(120)의 두께를 증가시키지 않고도 구리 성분의 확산을 방지할 수 있으며, 이를 통해, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.Accordingly, the diffusion barrier 120 according to the embodiment of the present invention may include a Ta (1-x) C x film 112, a Ta x C y N z film 116, and a Ta (1-y) N y film 114. It includes a multi-layered structure of), and has the characteristics of the diffusion barrier 120 is improved by itself. Therefore, the present invention can prevent the diffusion of the copper component without increasing the thickness of the diffusion barrier 120, through which it is possible to improve the characteristics and reliability of the semiconductor device.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도이다. 2A through 2F are cross-sectional views illustrating processes of forming metal wirings of a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 소정의 하부 구조물(도시안됨)이 형성된 반도체 기판(100) 상에 상기 하부 구조물을 덮도록 절연막(110)을 형성한다. 상기 절연막을 식각하여 배선 형성 영역(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글 다마신 공정 또는 듀얼 다마신 공정에 따라 트렌치 구조, 또는, 트렌치 및 상기 트렌치와 연결되는 적어도 하나 이상의 비아홀을 포함하는 구조로 형성한다.Referring to FIG. 2A, an insulating layer 110 is formed on the semiconductor substrate 100 on which a predetermined lower structure (not shown) is formed to cover the lower structure. The insulating layer is etched to form a wiring forming region D. The wiring forming region D may be formed in a trench structure according to a single damascene process or a dual damascene process, or a structure including a trench and at least one via hole connected to the trench.

도 2b를 참조하면, 상기 배선 형성 영역(D)의 표면을 포함한 절연막(110) 상에 Ta(1-x)Cx막(112)을 형성한다. 여기서, 상기 Ta(1-x)Cx막(112)은, 예컨대, PVD 방식으로 형성한다.Referring to FIG. 2B, a Ta (1-x) C x film 112 is formed on the insulating film 110 including the surface of the wiring formation region D. Referring to FIG. Here, the Ta (1-x) C x film 112 is formed by, for example, a PVD method.

도 2c를 참조하면, 상기 Ta(1-x)Cx막(112) 상에 Ta(1-y)Ny막(114)을 형성한다. 상기 Ta(1-y)Ny막(114)은, 예컨대, PVD 또는 CVD 등의 방식으로 형성한다.Referring to FIG. 2C, a Ta (1-y) N y film 114 is formed on the Ta (1-x) C x film 112. The Ta (1-y) N y film 114 is formed by, for example, PVD or CVD.

도 2d를 참조하면, 상기 Ta(1-x)Cx막(112)과 Ta(1-y)Ny막(114) 사이에 TaxCyNz막(116)이 형성되도록, 상기 Ta(1-y)Ny막(114)이 형성된 반도체 기판(100)을 열처리(A)한다. 상기 열처리(A)는, 예컨대, N2 또는 NH3 분위기에서, 바람직하게, 400∼800℃의 온도 조건으로 수행한다.Referring to FIG. 2D, the Ta x C y N z film 116 is formed between the Ta (1-x) C x film 112 and the Ta (1-y) N y film 114. (1-y) The semiconductor substrate 100 on which the N y film 114 is formed is subjected to heat treatment (A). The heat treatment (A), for example, is carried out in a N 2 or NH 3 atmosphere, preferably at a temperature of 400 ~ 800 ℃.

그 결과, 상기 배선 형성 영역(D)을 포함하는 절연막(110) 상에 Ta(1-x)Cx막(112)과 TaxCyNz막(116) 및 Ta(1-y)Ny막(114)의 다층 구조를 포함하는 확산방지막(120)이 형성된다. 여기서, 상기 Ta(1-x)Cx막(112)은 x가 0.5∼0.7의 범위를 가지 며, 상기 Ta(1-y)Ny막(114)은 y가 0.2∼0.5의 범위를 갖는다. 그리고, 상기 TaxCyNz막(116)은 x가 0.4∼0.6의 범위를 갖고, y가 0.1∼0.3의 범위를 가지며, z가 0.1∼0.3의 범위를 갖는다. 또한, 상기 TaxCyNz막(116)은 결정립계가 매우 조밀한 나노 결정질상을 갖는다.As a result, the Ta (1-x) C x film 112 and the Ta x C y N z film 116 and Ta (1-y) N are formed on the insulating film 110 including the wiring formation region D. The diffusion barrier film 120 including the multilayer structure of the y film 114 is formed. Here, the Ta (1-x) C x film 112 has a range of x to 0.5 to 0.7, and the Ta (1-y) N y film 114 has a range of y to 0.2 to 0.5. . The Ta x C y N z film 116 has x in the range of 0.4 to 0.6, y in the range of 0.1 to 0.3, and z in the range of 0.1 to 0.3. In addition, the Ta x C y N z film 116 has a nanocrystalline phase having a very dense grain boundary.

여기서, 상기 Ta(1-x)Cx막(112)과 Ta(1-y)Ny막(114)은 열적 안정성이 우수한 화합물일 뿐 아니라, Ta 성분과 C 성분이 구리 성분에 고용되지 않는 특성을 가지므며, 상기 TaxCyNz막(116)은 결정립계가 매우 조밀한 나노 결정질상을 가지므로, 본 발명은 종래보다 개선된 특성을 갖는 확산방지막(120)을 형성할 수 있다.Here, the Ta (1-x) C x film 112 and the Ta (1-y) N y film 114 are not only compounds having excellent thermal stability, but also Ta and C components are not dissolved in the copper component. Since the Ta x C y N z film 116 has a nanocrystalline phase having a very dense grain boundary, the present invention can form the diffusion barrier 120 having improved properties over the prior art.

도 2e를 참조하면, 상기 확산방지막(120) 상에 씨드막(130)을 형성한다. 상기 씨드막(130)은, 예컨대, PVD 방식을 통해 구리막으로 형성한다. 상기 씨드막(130) 상에 상기 배선 형성 영역(D)을 매립하도록 금속막(140)을 형성한다. 상기 금속막(140)은, 바람직하게, 구리막으로 형성하며, 상기 구리막은, 예컨대, 전기도금 방식으로 형성한다.Referring to FIG. 2E, the seed film 130 is formed on the diffusion barrier 120. The seed film 130 is formed of, for example, a copper film through a PVD method. The metal film 140 is formed on the seed film 130 to fill the wiring forming region D. The metal film 140 is preferably formed of a copper film, and the copper film is formed by, for example, an electroplating method.

도 2f를 참조하면, 상기 금속막, 씨드막(130) 및 확산방지막(120)을 상기 절연막(110)이 노출되도록 CMP하여 상기 배선 형성 영역(D)을 매립하는 금속배선(150)을 형성한다. 상기 금속배선(150)이 형성된 절연막(110) 상에 캡핑막(160)을 형성한다.Referring to FIG. 2F, the metal film, the seed film 130, and the diffusion barrier 120 are CMP so that the insulating film 110 is exposed to form a metal wiring 150 to fill the wiring forming region D. . The capping layer 160 is formed on the insulating layer 110 on which the metal wiring 150 is formed.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자의 금속배선을 완성한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to complete the metallization of the semiconductor device according to the embodiment of the present invention.

전술한 바와 같이, 본 발명의 실시예에서는 구리막을 이용한 금속배선의 형성시, Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막을 형성한다. As described above, in the embodiment of the present invention, when forming a metal wiring using a copper film, a multilayer structure of a Ta (1-x) C x film, a Ta x C y N z film, and a Ta (1-y) N y film is formed. A diffusion barrier film is formed.

상기 Ta(1-x)Cx막과 Ta(1-y)Ny막은 녹는점이 각각 3985℃, 3090℃ 정도로 열적 안정성이 우수한 화합물일 뿐 아니라, Ta 성분과 C 성분이 구리 성분에 고용되지 않는 특성을 가지므로, 본 발명은 종래보다 개선된 특성을 갖는 확산방지막을 형성할 수 있다.The Ta (1-x) C x film and Ta (1-y) N y film are not only solid compounds having excellent thermal stability at melting temperatures of about 3985 ° C and 3090 ° C, respectively, and the Ta and C components are not dissolved in the copper component. Since the present invention has the characteristics, the present invention can form a diffusion barrier film having improved characteristics over the prior art.

또한, 상기 확산방지막의 TaxCyNz막은 결정립계가 매우 조밀한 나노 결정질상을 가지므로 구리막의 확산계수가 감소되는 바, 구리 성분이 확산되는 것을 효과적으로 방지할 수 있다.In addition, since the Ta x C y N z film of the diffusion barrier film has a very dense nanocrystalline phase, the diffusion coefficient of the copper film is reduced, thereby effectively preventing the copper component from diffusing.

따라서, 본 발명은 Ta(1-x)Cx막과 TaxCyNz막 및 Ta(1-y)Ny막의 다층 구조를 포함하는 확산방지막을 형성함으로써, 확산방지막 자체의 특성을 효과적으로 개선할 수 있으며, 이를 통해, 반도체 소자 특성 및 신뢰성을 향상시킬 수 있다. 또한, 본 발명은 확산방지막의 두께를 증가시키지 않고도 구리막 성분의 확산을 방지할 수 있으므로, 고집적 소자의 제조시 적용되기에 유리하다는 장점을 갖는다.Therefore, the present invention effectively forms the diffusion barrier film comprising a multilayer structure of a Ta (1-x) C x film, a Ta x C y N z film and a Ta (1-y) N y film, thereby effectively improving the characteristics of the diffusion barrier itself. It can be improved, and through this, it is possible to improve the semiconductor device characteristics and reliability. In addition, the present invention can prevent the diffusion of the copper film component without increasing the thickness of the diffusion barrier film, it has the advantage that it is advantageous to be applied in the manufacture of high-integration device.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 본 발명의 실시예에 따른 반도체 소자의 금속배선을 도시한 단면도.1 is a cross-sectional view showing a metal wiring of a semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정별 단면도.2A through 2F are cross-sectional views illustrating processes for forming metal wirings of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 반도체 기판 110 : 절연막100 semiconductor substrate 110 insulating film

D : 배선 형성 영역 112 : Ta(1-x)Cx막D: wiring formation region 112: Ta (1-x) C x film

114 : Ta(1-y)Ny막 116 : TaxCyNz막114: Ta (1-y) N y film 116: Ta x C y N z film

A : 어닐링 120 : 확산방지막A: annealing 120: diffusion barrier

130 : 씨드막 140 : 금속막130: seed film 140: metal film

150 : 금속배선 160 : 캡핑막150: metal wiring 160: capping film

Claims (14)

반도체 기판 상부에 형성되며, 배선 형성 영역을 갖는 절연막;An insulating film formed over the semiconductor substrate and having a wiring formation region; 상기 절연막의 배선 형성 영역 표면 상에 형성되며, Ta(1-x)Cx막(x는 0.5∼0.7의 범위를 가짐)과 TaxCyNz막(x는 0.4∼0.6의 범위를 갖고, y는 0.1∼0.3의 범위를 가지며, z는 0.1∼0.3의 범위를 가짐) 및 Ta(1-y)Ny막(y는 0.2∼0.5의 범위를 가짐)이 순차적으로 적층된 다층 구조를 포함하는 확산방지막; 및The Ta (1-x) C x film (x has a range of 0.5 to 0.7) and the Ta x C y N z film (x has a range of 0.4 to 0.6 ) formed on the wiring formation region surface of the insulating film. , y has a range from 0.1 to 0.3, z has a range from 0.1 to 0.3) and a Ta (1-y) N y film (y has a range from 0.2 to 0.5) Diffusion barrier film comprising; And 상기 확산방지막 상에 상기 절연막의 배선 형성 영역을 매립하도록 형성된 금속막;A metal film formed on the diffusion barrier to fill a wiring formation region of the insulating film; 을 포함하는 반도체 소자의 금속배선.Metal wiring of a semiconductor device comprising a. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.The metal layer of the semiconductor device, characterized in that the copper film comprises a copper film. 반도체 기판상에 배선 형성 영역을 갖는 절연막을 형성하는 단계;Forming an insulating film having a wiring formation region on the semiconductor substrate; 상기 배선 형성 영역의 표면을 포함한 절연막 상에, Ta(1-x)Cx막(x는 0.5∼0.7의 범위를 가짐)과 TaxCyNz막(x는 0.4∼0.6의 범위를 갖고, y는 0.1∼0.3의 범위를 가지며, z는 0.1∼0.3의 범위를 가짐) 및 Ta(1-y)Ny막(y는 0.2∼0.5의 범위를 가짐)이 순차적으로 적층된 다층 구조를 포함하는 확산방지막을 형성하는 단계; 및 On the insulating film including the surface of the wiring formation region, a Ta (1-x) C x film (x has a range of 0.5 to 0.7) and a Ta x C y N z film (x has a range of 0.4 to 0.6) , y has a range from 0.1 to 0.3, z has a range from 0.1 to 0.3) and a Ta (1-y) N y film (y has a range from 0.2 to 0.5) Forming a diffusion barrier layer comprising; And 상기 확산방지막 상에 상기 배선 형성 영역을 매립하도록 금속막을 형성하는 단계;Forming a metal film to fill the wiring forming region on the diffusion barrier film; 를 포함하는 반도체 소자의 금속배선 형성방법.Metal wiring forming method of a semiconductor device comprising a. 제 6 항에 있어서,The method of claim 6, 상기 확산방지막을 형성하는 단계는, Forming the diffusion barrier film, 상기 배선 형성 영역의 표면을 포함한 절연막 상에 Ta(1-x)Cx막을 형성하는 단계;Forming a Ta (1-x) C x film on an insulating film including a surface of the wiring forming region; 상기 Ta(1-x)Cx막 상에 Ta(1-y)Ny막을 형성하는 단계; 및 Forming a Ta (1-y) N y film on the Ta (1-x) C x film; And 상기 Ta(1-y)Ny막이 형성된 반도체 기판을 열처리하여 상기 Ta(1-x)Cx막과 Ta(1-y)Ny막 사이에 TaxCyNz막을 형성하는 단계;Forming the Ta (1-y) N y film by heating the semiconductor substrate film between the Ta (1-x) C x film and the Ta (1-y) N y film Ta x C y N z is formed; 를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Metal wiring forming method of a semiconductor device comprising a. 삭제delete 삭제delete 제 7 항에 있어서,The method of claim 7, wherein 상기 열처리는 N2 또는 NH3 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The heat treatment is a metal wiring forming method of a semiconductor device, characterized in that performed in N 2 or NH 3 atmosphere. 제 7 항에 있어서,The method of claim 7, wherein 상기 열처리는 400∼800℃의 온도 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.The heat treatment is a metal wiring forming method of a semiconductor device, characterized in that performed at a temperature condition of 400 ~ 800 ℃. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 확산방지막을 형성하는 단계 후, 그리고, 상기 금속막을 형성하는 단계 전, After the forming of the diffusion barrier film, and before the forming of the metal film, 상기 확산방지막 상에 씨드막을 형성하는 단계;Forming a seed film on the diffusion barrier film; 를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.Forming a metal wiring of the semiconductor device further comprising. 제 6 항에 있어서,The method of claim 6, 상기 금속막은 구리막을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.And the metal film comprises a copper film.
KR1020080085393A 2008-08-29 2008-08-29 Metal wiring of semiconductor device and method for forming the same KR101029106B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080085393A KR101029106B1 (en) 2008-08-29 2008-08-29 Metal wiring of semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085393A KR101029106B1 (en) 2008-08-29 2008-08-29 Metal wiring of semiconductor device and method for forming the same

Publications (2)

Publication Number Publication Date
KR20100026404A KR20100026404A (en) 2010-03-10
KR101029106B1 true KR101029106B1 (en) 2011-04-13

Family

ID=42177745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085393A KR101029106B1 (en) 2008-08-29 2008-08-29 Metal wiring of semiconductor device and method for forming the same

Country Status (1)

Country Link
KR (1) KR101029106B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046188A (en) * 2000-12-08 2002-06-20 가네꼬 히사시 Manufacturing method of a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046188A (en) * 2000-12-08 2002-06-20 가네꼬 히사시 Manufacturing method of a semiconductor device

Also Published As

Publication number Publication date
KR20100026404A (en) 2010-03-10

Similar Documents

Publication Publication Date Title
TWI559447B (en) Semiconductor device and method for manufacturing the same
CN102498560A (en) Conductive structure for narrow interconnect openings
KR100426904B1 (en) Structure for connecting interconnect lines and method of manufacturing same
CN106469677A (en) There is interconnection structure of twin boundary and forming method thereof
KR100714476B1 (en) Semiconductor device and method for fabricating the same
KR101088813B1 (en) Metal wiring of semiconductor device and method for forming the same
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
KR100914982B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100973277B1 (en) Metal wiring of semiconductor device and method for forming the same
KR20100055317A (en) Semiconductor device and method of manufacturing semiconductor device
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR100924556B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR101029106B1 (en) Metal wiring of semiconductor device and method for forming the same
KR100960929B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
KR101029105B1 (en) Metal wiring of semiconductor device and method for forming the same
KR101029107B1 (en) Metal wiring of semiconductor device and method for forming the same
KR100935193B1 (en) Metal layer of semiconductor device and method for manufacturing the same
KR20100036008A (en) Method for forming metal wiring of semiconductor device
US20040203228A1 (en) Method of forming a tungsten plug
KR100924557B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100924555B1 (en) Metal wiring of semiconductor device and method for manufacturing the same
KR101044007B1 (en) Metal wiring of semiconductor device and method for forming the same
KR20090075501A (en) Metal wiring of semiconductor device and method of manufacturing the same
KR101161667B1 (en) Metal wiring of semiconductor device and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee