KR101024337B1 - Analog memory with a pair of reverse parallel switched capacitor gain amplifiers - Google Patents

Analog memory with a pair of reverse parallel switched capacitor gain amplifiers Download PDF

Info

Publication number
KR101024337B1
KR101024337B1 KR1020040046531A KR20040046531A KR101024337B1 KR 101024337 B1 KR101024337 B1 KR 101024337B1 KR 1020040046531 A KR1020040046531 A KR 1020040046531A KR 20040046531 A KR20040046531 A KR 20040046531A KR 101024337 B1 KR101024337 B1 KR 101024337B1
Authority
KR
South Korea
Prior art keywords
switch
switched capacitor
gain amplifier
output
capacitor gain
Prior art date
Application number
KR1020040046531A
Other languages
Korean (ko)
Other versions
KR20050121408A (en
Inventor
오학수
박애영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040046531A priority Critical patent/KR101024337B1/en
Publication of KR20050121408A publication Critical patent/KR20050121408A/en
Application granted granted Critical
Publication of KR101024337B1 publication Critical patent/KR101024337B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 전단의 샘플링 커패시터에 저장된 신호가 방전되기 전에 후단의 샘플링 커패시터에 저장되고, 이러한 동작이 반복적으로 일어나도록 하여 아날로그 신호를 디지털 신호로 변환하지 않으면서도 신호의 신뢰성을 확보할 수 있는 아날로그 메모리를 제공함에 목적이 있다.The present invention is stored in the sampling capacitor of the rear stage before the signal stored in the sampling capacitor of the front end, and this operation is repeated so that the analog memory that can ensure the reliability of the signal without converting the analog signal into a digital signal The purpose is to provide.

상기 목적을 달성하기 위한 본원의 제1 발명에 따른 아날로그 메모리는, 아날로그 신호를 입력받아 저장하고 증폭할 수 있는 제1 스위치드 커패시터 이득 증폭부; 및 상기 제1 스위치드 커패시터 이득 증폭부의 출력을 입력받아 저장하고 증폭하여 상기 제1 스위치드 커패시터 이득 증폭부의 입력측에 출력할 수 있는 제2 스위치드 커패시터 이득 증폭부를 포함한다.
According to a first aspect of the present invention, there is provided an analog memory including: a first switched capacitor gain amplifier configured to receive, store, and amplify an analog signal; And a second switched capacitor gain amplifier configured to receive, store, and amplify the output of the first switched capacitor gain amplifier, and output the input signal to the input side of the first switched capacitor gain amplifier.

아날로그 메모리, 연산 증폭기, 루프, 이득 증폭기Analog Memory, Op Amps, Loops, Gain Amplifiers

Description

역병렬 스위치드 커패시터 이득 증폭기를 이용한 아날로그 메모리{ANALOG MEMORY WITH A PAIR OF REVERSE PARALLEL SWITCHED CAPACITOR GAIN AMPLIFIERS} ANALOG MEMORY WITH A PAIR OF REVERSE PARALLEL SWITCHED CAPACITOR GAIN AMPLIFIERS}             

도 1은 본 발명에 따른 스위치드 커패시터 이득 증폭기의 회로도,1 is a circuit diagram of a switched capacitor gain amplifier according to the present invention;

도 2는 본 발명에 따른 역병렬접속된 스위치드 커패시터 이득 증폭기를 이용한 아날로그 메모리의 전체 블럭도.
2 is an overall block diagram of an analog memory using an anti-parallel connected switched capacitor gain amplifier in accordance with the present invention.

* 도면의 주요 부분에 대한 설명 *Description of the Related Art [0002]

A, B: 스위치드 커패시터 이득 증폭기A, B: Switched Capacitor Gain Amplifier

SWI: 입력 스위치 SWT: 전달 스위치SWI: input switch SWT: transfer switch

SWO: 출력 스위치
SWO: output switch

본 발명은 아날로그 메모리에 관한 것으로, 구체적으로는 역병렬 접속된 스위치드 커패시터 이득 증폭기를 이용한 아날로그 메모리에 관한 것이다. TECHNICAL FIELD The present invention relates to analog memory, and more particularly, to an analog memory using an antiparallel connected switched capacitor gain amplifier.                         

종래 기술에 따르면, 아날로그 메모리는 아날로그 신호를 디지털 신호로 변환하여 SRAM 등에 저장하고, 필요한 경우에 저장되어 있는 디지털 신호를 아날로그 신호로 변환하는 구조를 갖고 있다. 이와 같은 구조를 갖고 있어 회로가 복잡하고, 면적이 커지게 된다는 문제점이 있다.According to the prior art, the analog memory has a structure in which an analog signal is converted into a digital signal, stored in an SRAM, and the like, and a digital signal stored in the analog signal is converted into an analog signal when necessary. This structure has a problem that the circuit is complicated and the area is increased.

이와 같이 회로가 복잡한 문제점을 개선하기 위하여 아날로그 신호를 샘플링하여 커패시터에 저장하는 방법이 제시되고 있는데, 이와 같은 방법은 시간의 경과에 따라 커패시터에서 누설이 발생하기 때문에 저장되어 있던 신호에 신뢰성이 저하된다는 문제점이 있다.
In order to solve such a complicated problem, a method of sampling and storing an analog signal and storing it in a capacitor has been proposed. In this method, since leakage occurs in a capacitor over time, reliability of the stored signal is deteriorated. There is a problem.

상기와 같은 문제점을 해결하기 위하여 본 발명은 전단의 샘플링 커패시터에 저장된 신호가 방전되기 전에 후단의 샘플링 커패시터에 저장되고, 이러한 동작이 반복적으로 일어나도록 하여 아날로그 신호를 디지털 신호로 변환하지 않으면서도 신호의 신뢰성을 확보할 수 있는 아날로그 메모리를 제공함에 목적이 있다.
In order to solve the above problems, the present invention is stored in the sampling capacitor of the rear stage before the signal stored in the sampling capacitor of the front end is discharged, so that this operation occurs repeatedly, without converting the analog signal into a digital signal, The purpose is to provide an analog memory that can ensure reliability.

상기 목적을 달성하기 위한 본원의 제1 발명에 따른 아날로그 메모리는, 아날로그 신호를 입력받아 저장하고 증폭할 수 있는 제1 스위치드 커패시터 이득 증폭부; 및 상기 제1 스위치드 커패시터 이득 증폭부의 출력을 입력받아 저장하고 증폭하여 상기 제1 스위치드 커패시터 이득 증폭부의 입력측에 출력할 수 있는 제2 스위치드 커패시터 이득 증폭부를 포함한다.According to a first aspect of the present invention, there is provided an analog memory including: a first switched capacitor gain amplifier configured to receive, store, and amplify an analog signal; And a second switched capacitor gain amplifier configured to receive, store, and amplify the output of the first switched capacitor gain amplifier, and output the input signal to the input side of the first switched capacitor gain amplifier.

바람직하게는, 상기 제1 스위치드 커패시터 이득 증폭부는, 샘플링 모드시, 입력되는 상기 아날로그 신호를 저장하고, 증폭 모드시, 저장된 상기 아날로그 신호를 출력한다.Preferably, the first switched capacitor gain amplifier stores the analog signal input in the sampling mode and outputs the stored analog signal in the amplification mode.

또한, 본원의 제2 발명에 따른 아날로그 메모리는, 상기 아날로그 신호를 입력받아 스위칭하기 위한 입력 스위치; 상기 입력 스위치의 타단과 연결되어 아날로그 신호를 입력받아 저장하고 증폭할 수 있는 제1 스위치드 커패시터 이득 증폭부; 상기 제1 스위치드 커패시터 이득 증폭부의 출력을 입력받아 저장하고 증폭할 수 있는 제2 스위치드 커패시터 이득 증폭부; 상기 제2 스위치드 커패시터 이득 증폭부의 출력을 상기 제1 스위치드 커패시터 이득 증폭부의 입력측에 전달할 수 있는 전달 스위치; 및 상기 제2 스위치드 커패시터 이득 증폭부의 출력을 외부로 출력할 수 있는 출력 스위치를 포함한다.
In addition, the analog memory according to the second invention of the present application, the input switch for receiving and switching the analog signal; A first switched capacitor gain amplifier unit connected to the other end of the input switch to receive, store, and amplify an analog signal; A second switched capacitor gain amplifier configured to receive, store, and amplify an output of the first switched capacitor gain amplifier; A transfer switch configured to transfer an output of the second switched capacitor gain amplifier to an input side of the first switched capacitor gain amplifier; And an output switch capable of outputting the output of the second switched capacitor gain amplifier to the outside.

도 1은 본 발명에 따른 스위치드 커패시터 이득 증폭기의 회로도이다.1 is a circuit diagram of a switched capacitor gain amplifier according to the present invention.

본 발명에 따른 스위치드 커패시터 이득 증폭기는 샘플링 모드와 증폭 모드를 구분하여 동작한다. 샘플링 모드(SW1: ON, SW2: OFF)에서는 입력측(Vin)과 반전단자(-) 사이에 접속된 샘플링 커패시터인 제1 커패시터(C1)에 입력신호가 저장된다. 한편, 증폭 모드(SW1: OFF, SW2: ON)에서는 제1 커패시터(C1)에 저장된 신호가 [제1 커패시터(C1)/제2 커패시터(C2)]의 비율로 출력측(Vout)에 나타나게 된다. 여기서, 제2 커패시터(C2)는 반전단자(-)와 출력측 사이에 접속된다. 그리고, 스위치1(SW1)과 스위치2(SW2)는 교번적으로 동작한다.
The switched capacitor gain amplifier according to the present invention operates by separating the sampling mode and the amplification mode. In the sampling mode (SW1: ON, SW2: OFF), the input signal is stored in the first capacitor C1, which is a sampling capacitor connected between the input side Vin and the inverting terminal (-). On the other hand, in the amplification mode (SW1: OFF, SW2: ON), the signal stored in the first capacitor (C1) is displayed on the output side (Vout) in the ratio of [first capacitor (C1) / second capacitor (C2)]. Here, the second capacitor C2 is connected between the inverting terminal (−) and the output side. The switch 1 SW1 and the switch 2 SW2 alternately operate.

도 2는 본 발명에 따른 역병렬접속된 스위치드 커패시터 이득 증폭기를 이용한 아날로그 메모리의 전체 블럭도이다.2 is an overall block diagram of an analog memory using an anti-parallel connected switched capacitor gain amplifier in accordance with the present invention.

도 2의 아날로그 메모리는 도 1의 스위치드 커패시터 이득 증폭기를 역병렬로 접속하고, 카운터를 이용하여 사용되는 스위칭 소자의 스위칭을 적절히 행함으로써 가능하다. 그러면, 본 발명에 따른 아날로그 메모리의 구체적인 동작에 대하여 살펴 보기로 한다.
The analog memory of FIG. 2 can be achieved by connecting the switched capacitor gain amplifier of FIG. 1 in anti-parallel and appropriately switching the switching elements used by using a counter. Next, a detailed operation of the analog memory according to the present invention will be described.

1) 신호의 저장(SWI: ON, SWT: OFF, SWO: OFF)1) Save signal (SWI: ON, SWT: OFF, SWO: OFF)

외부에서 인가되는 아날로그 신호를 제1 증폭단(A) 내 제1 커패시터(C1)에 저장하기 위하여 입력 스위치(SWI)를 턴온시키고, 제1 증폭단(A)을 샘플링모드에 둔다. 이 때, 제2 증폭단(B)의 출력이 제1 증폭단(A)의 입력에 영향을 미치지 않도록 하기 위하여 전달스위치(SWT)는 턴오프시킨다. 물론 출력 스위치(SWO) 또한 턴오프시킨다.
In order to store an externally applied analog signal in the first capacitor C1 in the first amplifier stage A, the input switch SWI is turned on, and the first amplifier stage A is placed in the sampling mode. At this time, the transfer switch SWT is turned off so that the output of the second amplifier stage B does not affect the input of the first amplifier stage A. FIG. Of course, the output switch (SWO) also turns off.

2) 저장된 신호의 유지(SWI: OFF, SWT: ON, SWO: OFF)2) Retention of saved signal (SWI: OFF, SWT: ON, SWO: OFF)

제1 증폭단(A) 내 제1 커패시터(C1)에 저장된 전하가 소정 이상 방전되기 전에 제1 증폭단(A)을 증폭모드로 전환시키고, 제2 증폭단(B)을 샘플링모드로 전환시킨다. 즉, 제1 증폭단(A)의 샘플링 커패시터에 저장되어 있던 아날로그 신호를 제2 증폭단(B)의 샘플링 커패시터에 저장한다.Before the charge stored in the first capacitor C1 in the first amplifier stage A is discharged more than a predetermined level, the first amplifier stage A is switched to the amplification mode, and the second amplifier stage B is switched to the sampling mode. That is, the analog signal stored in the sampling capacitor of the first amplifier stage A is stored in the sampling capacitor of the second amplifier stage B.

다시, 제2 증폭단(B) 내 제1 커패시터(C1)에 저장된 전하가 소정 이상 방전되기 전에 제2 증폭단(B)을 증폭모드로 전환시키고, 제1 증폭단(A)을 샘플링모드로 전환시킨다. 즉, 제2 증폭단(B)의 샘플링 커패시터에 저장되어 있던 아날로그 신호를 제1 증폭단(A)의 샘플링 커패시터에 저장한다.
Again, before the charge stored in the first capacitor C1 in the second amplifier stage B is discharged more than a predetermined level, the second amplifier stage B is switched to the amplification mode, and the first amplifier stage A is switched to the sampling mode. That is, the analog signal stored in the sampling capacitor of the second amplifier stage (B) is stored in the sampling capacitor of the first amplifier stage (A).

3) 저장된 신호의 출력(SWI: OFF, SWT: OFF, SWO: ON)3) Saved signal output (SWI: OFF, SWT: OFF, SWO: ON)

제1 증폭단(A)가 증폭 모드로 전환된 경우, 출력 스위치(SWO)를 턴온시킴으로써 제1 증폭단(A)의 샘플링 커패시터에 저장되어 있던 아날로그 신호를 외부로 출력시킨다.
When the first amplifier stage A is switched to the amplification mode, the output switch SWO is turned on to output the analog signal stored in the sampling capacitor of the first amplifier stage A to the outside.

상기와 같은 구성을 갖는 본 발명은 회로가 간단하고, 칩 면적도 작아져서 경제적인 아날로그 메모리를 제공할 수 있는 유리한 효과가 있다.The present invention having the above configuration has an advantageous effect that the circuit can be simplified and the chip area can be reduced to provide an economical analog memory.

Claims (6)

아날로그 신호를 입력받아 저장하고 증폭할 수 있는 제1 스위치드 커패시터 이득 증폭부; 및A first switched capacitor gain amplifier configured to receive, store, and amplify an analog signal; And 상기 제1 스위치드 커패시터 이득 증폭부의 출력을 입력받아 저장하고 증폭하여 상기 제1 스위치드 커패시터 이득 증폭부의 입력측에 출력할 수 있는 제2 스위치드 커패시터 이득 증폭부 A second switched capacitor gain amplifier configured to receive, store, and amplify the output of the first switched capacitor gain amplifier, and output the input signal to the input side of the first switched capacitor gain amplifier; 를 포함하는 아날로그 메모리.Analog memory including a. 제1항에 있어서, 상기 제1 스위치드 커패시터 이득 증폭부는,The method of claim 1, wherein the first switched capacitor gain amplifier, 샘플링 모드시, 입력되는 상기 아날로그 신호를 저장하고,In the sampling mode, the input analog signal is stored, 증폭 모드시, 저장된 상기 아날로그 신호를 출력하는 In the amplification mode, to output the stored analog signal 아날로그 메모리.Analog memory. 제1항에 있어서, 상기 제1 스위치드 커패시터 이득 증폭부는,The method of claim 1, wherein the first switched capacitor gain amplifier, 상기 아날로그 신호를 입력받아 스위칭하기 위한 제1 스위치;A first switch for receiving and switching the analog signal; 상기 제1 스위치의 타단과 접지측 사이에 연결된 제2 스위치;A second switch connected between the other end of the first switch and a ground side; 상기 제1 스위치의 타단과 연결된 제1 커패시터;A first capacitor connected to the other end of the first switch; 상기 제1 커패시터가 반전단자에, 접지측이 비반전단자에 연결된 연산증폭기;An operational amplifier in which the first capacitor is connected to an inverting terminal and the ground side is connected to a non-inverting terminal; 상기 반전단자와 출력측 사이에 연결된 제2 커패시터; 및A second capacitor connected between the inverting terminal and the output side; And 상기 제2 커패시터와 병렬연결된 제3 스위치를 포함하고,A third switch connected in parallel with the second capacitor, 상기 제1 및 제3 스위치는 상기 제2 스위치와 교번하여 스위칭하는The first and third switches alternately switch with the second switch. 아날로그 메모리.Analog memory. 아날로그 신호를 입력받아 스위칭하기 위한 입력 스위치;An input switch for receiving and switching analog signals; 상기 입력 스위치의 타단과 연결되어 상기 아날로그 신호를 입력받아 저장하고 증폭할 수 있는 제1 스위치드 커패시터 이득 증폭부;A first switched capacitor gain amplifier unit connected to the other end of the input switch to receive, store, and amplify the analog signal; 상기 제1 스위치드 커패시터 이득 증폭부의 출력을 입력받아 저장하고 증폭할 수 있는 제2 스위치드 커패시터 이득 증폭부;A second switched capacitor gain amplifier configured to receive, store, and amplify an output of the first switched capacitor gain amplifier; 상기 제2 스위치드 커패시터 이득 증폭부의 출력을 상기 제1 스위치드 커패시터 이득 증폭부의 입력측에 전달할 수 있는 전달 스위치; 및A transfer switch configured to transfer an output of the second switched capacitor gain amplifier to an input side of the first switched capacitor gain amplifier; And 상기 제2 스위치드 커패시터 이득 증폭부의 출력을 외부로 출력할 수 있는 출력 스위치An output switch capable of outputting the output of the second switched capacitor gain amplifier to the outside 를 포함하는 아날로그 메모리.Analog memory including a. 제4항에 있어서, 상기 제1 스위치드 커패시터 이득 증폭부는,The method of claim 4, wherein the first switched capacitor gain amplifier, 샘플링 모드시, 입력되는 상기 아날로그 신호를 저장하고,In the sampling mode, the input analog signal is stored, 증폭 모드시, 저장된 상기 아날로그 신호를 출력하는 In the amplification mode, to output the stored analog signal 아날로그 메모리.Analog memory. 제4항에 있어서, 상기 제1 스위치드 커패시터 이득 증폭부는,The method of claim 4, wherein the first switched capacitor gain amplifier, 상기 아날로그 신호를 입력받아 스위칭하기 위한 제1 스위치;A first switch for receiving and switching the analog signal; 상기 제1 스위치의 타단과 접지측 사이에 연결된 제2 스위치;A second switch connected between the other end of the first switch and a ground side; 상기 제1 스위치의 타단과 연결된 제1 커패시터;A first capacitor connected to the other end of the first switch; 상기 제1 커패시터가 반전단자에, 접지측이 비반전단자에 연결된 연산증폭기;An operational amplifier in which the first capacitor is connected to an inverting terminal and the ground side is connected to a non-inverting terminal; 상기 반전단자와 출력측 사이에 연결된 제2 커패시터; 및A second capacitor connected between the inverting terminal and the output side; And 상기 제2 커패시터와 병렬연결된 제3 스위치를 포함하고,A third switch connected in parallel with the second capacitor, 상기 제1 및 제3 스위치는 상기 제2 스위치와 교번하여 스위칭하는The first and third switches alternately switch with the second switch. 아날로그 메모리.Analog memory.
KR1020040046531A 2004-06-22 2004-06-22 Analog memory with a pair of reverse parallel switched capacitor gain amplifiers KR101024337B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046531A KR101024337B1 (en) 2004-06-22 2004-06-22 Analog memory with a pair of reverse parallel switched capacitor gain amplifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046531A KR101024337B1 (en) 2004-06-22 2004-06-22 Analog memory with a pair of reverse parallel switched capacitor gain amplifiers

Publications (2)

Publication Number Publication Date
KR20050121408A KR20050121408A (en) 2005-12-27
KR101024337B1 true KR101024337B1 (en) 2011-03-23

Family

ID=37293568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046531A KR101024337B1 (en) 2004-06-22 2004-06-22 Analog memory with a pair of reverse parallel switched capacitor gain amplifiers

Country Status (1)

Country Link
KR (1) KR101024337B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057559U (en) * 1997-02-05 1998-10-15 이종수 SAMPLE and HOLD circuit
KR20000074616A (en) * 1999-05-24 2000-12-15 윤종용 Gain controller using switched capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980057559U (en) * 1997-02-05 1998-10-15 이종수 SAMPLE and HOLD circuit
KR20000074616A (en) * 1999-05-24 2000-12-15 윤종용 Gain controller using switched capacitor

Also Published As

Publication number Publication date
KR20050121408A (en) 2005-12-27

Similar Documents

Publication Publication Date Title
CN1582528B (en) Ping-pong amplifier with auto-zeroing and chopping
WO2008114312A1 (en) Sample-hold circuit having diffusion switch and analog-to-digital converter
WO2001059923A3 (en) Amplifier arrangement
ATE534190T1 (en) BALANCED POWER AMPLIFIER WITH BYPASS STRUCTURE
JP2005039605A5 (en)
US7408392B2 (en) PWM-to-voltage converter circuit and method
CN101521496A (en) Low-gain switching capacitor in-phase integrator with insensitive parasitic effect and low power consumption
KR101024337B1 (en) Analog memory with a pair of reverse parallel switched capacitor gain amplifiers
TW200607993A (en) Photodetecting apparatus
US10505500B2 (en) Differential amplification device
JP4721859B2 (en) Audio amplifier
KR102577482B1 (en) Current detection circuit for loudspeaker
AU2003265045A1 (en) Active current mode sampling circuit
US20170085251A1 (en) Preamplifier
US20140240041A1 (en) Operational amplifier circuit
JPH01118331U (en)
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
CN212381182U (en) Three-level power amplifying circuit system
US8283966B2 (en) Integrator circuit
JPS6119532Y2 (en)
US7737753B2 (en) Method and device for adjusting or setting an electronic device
JPS62175006A (en) Switched capacitor-type amplifier circuit
JP3671431B2 (en) Sample hold circuit
JP2009033634A (en) Switched capacitor circuit, and signal processing circuit mounted with the same
JP2022148473A5 (en)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10