KR101019708B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR101019708B1
KR101019708B1 KR1020090017591A KR20090017591A KR101019708B1 KR 101019708 B1 KR101019708 B1 KR 101019708B1 KR 1020090017591 A KR1020090017591 A KR 1020090017591A KR 20090017591 A KR20090017591 A KR 20090017591A KR 101019708 B1 KR101019708 B1 KR 101019708B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
fastening
protrusion
semiconductor
Prior art date
Application number
KR1020090017591A
Other languages
Korean (ko)
Other versions
KR20100098892A (en
Inventor
박신영
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090017591A priority Critical patent/KR101019708B1/en
Publication of KR20100098892A publication Critical patent/KR20100098892A/en
Application granted granted Critical
Publication of KR101019708B1 publication Critical patent/KR101019708B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판 및 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩을 포함한다.According to an embodiment of the present invention, a semiconductor package includes a fastening part provided on one surface, a substrate including a core layer and first and second insulating layers formed on one surface and the other surface of the core layer, respectively, and disposed on the substrate. It includes a semiconductor chip having a protrusion corresponding to the fastening portion on the corresponding surface of the.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor Package {SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 체결부 및 돌출부를 이용하여 반도체 칩과 기판 간을 부착시킨 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which a semiconductor chip and a substrate are attached by using a fastening portion and a protrusion.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits is continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technology for packages that are close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting and mechanical and electrical reliability after mounting. I'm making it.

상기 패키지의 소형화를 이룬 한 예로서, BGA(Ball Grid Array) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.One example of miniaturization of the package is a BGA (Ball Grid Array) package. The BGA package has an overall package size that is substantially the same as or similar to that of a semiconductor chip. In particular, as the solder ball is provided, the BGA package is provided as an electrical connection means to the outside, that is, a mounting means on a printed circuit board. This has the advantage that it can be very advantageously applied to the trend that the mounting area is decreasing.

상기 BGA 패키지는 외부와의 전기적 접속 수단으로 인쇄회로기판을 이용함으로써, 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운 드 본딩 영역을 용이하게 도입할 수 있기 때문에 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입 출력 핀 수의 설계시에 보다 여유있는 간격으로 보다 많은 입 출력 핀 수를 만들 수 있으며, 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하고 실장 면적을 최소화시킬 수 있다는 잇점을 갖는다. The BGA package uses a printed circuit board as an electrical connection means to the outside, thereby shortening the overall length of the electric circuit and easily introducing power or ground bonding areas, thereby providing excellent electrical performance. In addition, it is possible to create more input and output pins at a more relaxed interval when designing input and output pin numbers, and the overall package size is the same or almost the same as that of a semiconductor chip, and the mounting area can be minimized. Has an advantage.

이하에서는, 종래기술에 BGA 패키지에 대해 간략하게 설명하도록 한다.Hereinafter, the BGA package will be briefly described in the related art.

먼저, 다수의 전극단자가 구비된 기판 상에 다수의 본딩패드가 구비된 반도체 칩이 접착제를 매개로 부착되고, 반도체 칩과 기판 간이 본딩와이어에 의해 전기적으로 연결된다.First, a semiconductor chip having a plurality of bonding pads is attached to a substrate having a plurality of electrode terminals by an adhesive, and the semiconductor chip and the substrate are electrically connected by a bonding wire.

그런 다음, 상기 본딩와이어와 반도체 칩을 포함하는 기판의 상면을 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제로 밀봉되고, 상기 기판 하면의 볼 랜드에는 솔더 볼과 같은 다수의 외부 접속 단자가 부착된다.Then, the upper surface of the substrate including the bonding wire and the semiconductor chip is sealed with an encapsulant such as an epoxy molding compound (EMC) to protect the external surface from external stress. Connection terminals are attached.

그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래 기술의 경우에는, 반도체 칩을 기판 상에 부착시키기 위해 상기와 같은 접착제를 사용함에 따라, 반도체 칩과 기판 간을 용이하게 부착시킬 수 있으나, 반도체 칩과 기판의 두께 외에 상기 접착제의 두께가 추가되어, 이로 인해 전체 패키지의 두께가 증가하게 된다.However, although not shown and described in detail, in the above-described prior art, by using the above adhesive to attach the semiconductor chip on the substrate, the semiconductor chip and the substrate can be easily attached, but the semiconductor chip In addition to the thickness of the substrate and the thickness of the adhesive is added, this increases the thickness of the entire package.

더욱이, 하나의 패키지 내에 여러 개의 반도체 칩을 적층하여 구현하는 스택 패키지의 경우, 상기 접착제로 인한 전체 패키지의 두께 증가는 더욱 심화되게 된다.Furthermore, in the case of a stack package in which a plurality of semiconductor chips are stacked in one package, the thickness of the entire package due to the adhesive is further increased.

한편, 이러한 접착제에 의한 전체 패키지의 두께 증가를 해결하기 위해, 반도체 칩 또는 기판의 두께를 감소시키는 방식이 제안되고 있으나, 이는, 상기 반도체 칩과 기판의 두께를 줄이는 것에 한계가 있어, 근본적인 해결책으로서는 적용하기가 어렵다.On the other hand, in order to solve the increase in the thickness of the entire package by the adhesive, a method of reducing the thickness of the semiconductor chip or the substrate has been proposed, which is limited in reducing the thickness of the semiconductor chip and the substrate, as a fundamental solution Difficult to apply

본 발명은 전체 패키지의 두께 증가를 방지한 반도체 패키지를 제공한다.The present invention provides a semiconductor package which prevents an increase in the thickness of the entire package.

본 발명의 실시예에 따른 반도체 패키지는, 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판; 및 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩;을 포함한다.A semiconductor package according to an embodiment of the present invention includes a substrate including a fastening part on one surface and a first and second insulating layers formed on one surface and the other surface of the core layer, respectively; And a semiconductor chip disposed on the substrate, the semiconductor chip having a protrusion corresponding to the fastening portion on a corresponding surface of one surface of the substrate.

상기 체결부는 홈인 것을 특징으로 한다.The fastening portion is characterized in that the groove.

상기 돌출부는 상기 홈으로 이루어진 체결부 내에 삽입 배치되는 것을 특징으로 한다.The protrusion is characterized in that the insertion portion is disposed in the fastening portion consisting of the groove.

상기 체결부는 상기 코어층을 노출시키도록 상기 제1절연층 부분 내에 형성된 것을 특징으로 한다.The fastening portion is formed in the first insulating layer portion to expose the core layer.

상기 체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 형성된 것을 특징으로 한다.The fastening part may be formed in a portion of the first insulating layer and the core layer on one surface of the substrate to expose the second insulating layer on the other surface of the substrate.

상기 체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분 을 관통하도록 형성된 것을 특징으로 한다.The fastening part may be formed to penetrate first and second insulating layers and core layer portions of one surface and the other surface of the substrate.

상기 체결부 및 돌출부는 적어도 하나 이상 구비된 것을 특징으로 한다.At least one fastening part and a protrusion may be provided.

상기 체결부 및 돌출부는 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 한다.The fastening portion and the protrusion is characterized in that formed in a pair corresponding to each other.

상기 한 쌍으로 이루어진 체결부 및 돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 이루어진 것을 특징으로 한다.The pair of fastening portions and protrusions is characterized in that consisting of several pairs having different sizes from each other.

상기 체결부의 내 측면에 개재된 접착 부재를 더 포함한다.Further comprising an adhesive member interposed on the inner side of the fastening portion.

또한, 본 발명의 다른 실시예에 따른 반도체 패키지는, 일면에 구비된 제1 및 제2체결부를 가지며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판; 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에, 상기 제1체결부와 대응되고 제1길이를 갖는 제1돌출부를 구비한 제1반도체 칩; 및 상기 제1반도체 칩 상부에 배치되며, 상기 기판 일면의 대응면에, 상기 제2체결부와 대응되고 상기 제1길이 보다 긴 제2길이를 갖는 제2돌출부를 구비한 제2반도체 칩;을 포함한다.In addition, a semiconductor package according to another embodiment of the present invention may include a core layer and first and second insulating layers formed on one surface and the other surface of the core layer, respectively, having first and second fastening portions provided on one surface thereof. Board; A first semiconductor chip disposed on the substrate and having a first protrusion having a first length corresponding to the first fastening portion on a corresponding surface of one surface of the substrate; And a second semiconductor chip disposed on the first semiconductor chip, the second semiconductor chip having a second protruding portion corresponding to the second fastening portion and having a second length longer than the first length on a corresponding surface of one surface of the substrate. Include.

상기 제1 및 제2체결부는 각각 홈인 것을 특징으로 한다.The first and second fastening portions may be grooves, respectively.

상기 제1 및 제2돌출부는 상기 홈으로 이루어진 제1 및 제2체결부 내에 각각 삽입 배치되는 것을 특징으로 한다.The first and second protrusions may be inserted into and disposed in the first and second fastening portions, respectively.

상기 제1 및 제2체결부는 서로 다른 크기를 갖는 것을 특징으로 한다.The first and second fastening portions may have different sizes.

상기 제1 및 제2체결부는 상기 코어층을 노출시키도록 상기 제1절연층 부분 내에 각각 형성된 것을 특징으로 한다.The first and second fastening portions may be formed in portions of the first insulating layer so as to expose the core layer.

상기 제1 및 제2체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 각각 형성된 것을 특징으로 한다.The first and second fastening portions may be formed in portions of the first insulating layer and the core layer on one surface of the substrate to expose the second insulating layer on the other surface of the substrate.

상기 제1 및 제2체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성된 것을 특징으로 한다.The first and second fastening portions may be formed to penetrate through the first and second insulating layers and the core layer portions of one surface and the other surface of the substrate.

상기 제1체결부, 제2체결부, 제1돌출부 및 제2돌출부는 각각 적어도 둘 이상 구비된 것을 특징으로 한다.At least two of the first fastening portion, the second fastening portion, the first protrusion and the second protrusion may be provided.

상기 제1체결부와 상기 제1돌출부 및 상기 제2체결부와 상기 제2돌출부는 각각 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 한다.The first fastening portion, the first protrusion, and the second fastening portion and the second protrusion may be formed in a pair corresponding to each other.

상기 한 쌍으로 이루어진 제1체결부와 제1돌출부 및 제2체결부와 제2돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 각각 이루어진 것을 특징으로 한다.The pair of first fastening parts, the first protrusions, and the second fastening parts and the second protrusions may be formed of several pairs having different sizes.

상기 제1 및 제2체결부의 내 측면에 각각 개재된 접착 부재를 더 포함한다.Further comprising an adhesive member interposed on the inner side of the first and second fastening portion, respectively.

상기 제1반도체 칩과 상기 제2반도체 칩은 각각 서로 상이한 크기를 갖는 것을 특징으로 한다.The first semiconductor chip and the second semiconductor chip may have different sizes from each other.

상기 제1반도체 칩과 제2반도체 칩 간은 계단식으로 스택된 것을 특징으로 한다.The first semiconductor chip and the second semiconductor chip may be stacked in a stepped manner.

상기 제1반도체 칩과 제2반도체 칩 간은 지그재그 방식으로 스택된 것을 특징으로 한다.The first semiconductor chip and the second semiconductor chip are stacked in a zigzag manner.

본 발명은 반도체 칩과 기판에 각각 돌출부 및 체결부를 형성하여 반도체 칩과 기판 간을 부착함으로써, 반도체 칩과 기판 간을 부착하기 위한 접착제를 사용 하지 않아도 됨에 따라 상기 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있다.The present invention forms protrusions and fastenings on the semiconductor chip and the substrate, respectively, and attaches the semiconductor chip and the substrate, thereby eliminating the need for using an adhesive for attaching the semiconductor chip and the substrate, thereby increasing the thickness of the entire package due to the adhesive. It can prevent.

따라서, 본 발명은 박형 패키지를 용이하게 구현할 수 있다.Therefore, the present invention can easily implement a thin package.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 기판(102), 반도체 칩(108), 연결 부재(112), 봉지 부재(114) 및 외부 접속 단자(116)를 포함한다.As shown, the semiconductor package 100 according to the embodiment of the present invention includes a substrate 102, a semiconductor chip 108, a connection member 112, an encapsulation member 114, and an external connection terminal 116. .

기판(102)은 일면에 본드핑거(104) 및 체결부(H)가 구비된다. 이러한 체결부(H)는 예를 들면 홈으로 이루어지며, 이러한 홈으로 이루어진 체결부(H)는 기판(102)의 일면에 다수 개 구비된다.The substrate 102 is provided with a bond finger 104 and a fastening portion (H) on one surface. The fastening part H is formed of, for example, a groove, and a plurality of fastening parts H formed of the grooves are provided on one surface of the substrate 102.

또한, 이러한 기판(102)은 코어층(101) 및 이러한 코어층(101)의 일면 및 타면에 각각 형성되어, 본드핑거(104) 및 볼 랜드(도시안됨)를 각각 노출시키는 제1 및 제2절연층(103, 105)을 포함한다.In addition, the substrate 102 is formed on the core layer 101 and one side and the other side of the core layer 101, respectively, to expose the bond fingers 104 and the ball lands (not shown), respectively. Insulation layers 103 and 105 are included.

한편, 이러한 홈으로 이루어진 체결부(H)는 도 4에 도시된 바와 같이, 기판(102) 일면 및 타면의 제1 및 제2절연층(103, 105) 및 코어층(101) 부분을 관통하도록 형성될 수 있다.Meanwhile, as shown in FIG. 4, the fastening part H formed of the groove passes through the first and second insulating layers 103 and 105 and the core layer 101 of one surface and the other surface of the substrate 102. Can be formed.

삭제delete

반도체 칩(108)은 이러한 체결부(H)가 구비된 기판(102)의 일면에 배치되며, 상면에 배치된 다수의 본딩패드(110)를 포함한다.The semiconductor chip 108 is disposed on one surface of the substrate 102 provided with the fastening portion H, and includes a plurality of bonding pads 110 disposed on the upper surface.

또한, 반도체 칩(108)은 하면에 이러한 기판(102)의 일면의 대응면에 배치된 홈으로 이루어진 체결부(H)에 삽입되는 동시에, 기판(102)에 체결되는 돌출부(106)를 갖는다.In addition, the semiconductor chip 108 is inserted into a fastening portion H formed of a groove disposed on a corresponding surface of one surface of the substrate 102 on the lower surface thereof, and has a protrusion 106 which is fastened to the substrate 102.

이때, 반도체 칩(108)은 이러한 기판(102)의 체결부(H)에 삽입되어 체결되는 돌출부(106)에 의해 기판(102)과 물리적으로 부착된다. In this case, the semiconductor chip 108 is physically attached to the substrate 102 by the protrusion 106 inserted into and fastened to the fastening portion H of the substrate 102.

한편, 이러한 반도체 칩(108)의 돌출부(106)는 도 5에 도시된 바와 같이, 각 돌출부(106) 간이 서로 상이한 크기로 이루어질 수 있으며, 이 경우, 기판(102)의 체결부(H)는 이러한 서로 상이한 크기로 이루어진 반도체 칩(108)의 돌출부(106)와 대응되는 한 쌍으로 이루어진다. Meanwhile, as shown in FIG. 5, the protrusions 106 of the semiconductor chip 108 may have different sizes between the protrusions 106. In this case, the fastening portion H of the substrate 102 may be The pair is formed to correspond to the protrusion 106 of the semiconductor chip 108 having different sizes.

또한, 이러한 대응되는 한 쌍으로 이루어지는 체결부(H) 및 돌출부(106)는 도 6에 도시된 바와 같이 서로 상이한 크기 또는 서로 동일한 크기를 갖는 여러 쌍으로 형성될 수 있다.In addition, the corresponding pair of fastening portions H and the protrusions 106 may be formed in several pairs having different sizes or the same size as shown in FIG. 6.

연결 부재(112)는 이러한 체결부(H) 및 돌출부(106)에 의해 부착된 반도체 칩(108)의 본딩패드(110)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결하며, 이러한 연결 부재(112)는 예를 들면 와이어를 포함한다.The connection member 112 electrically connects the bonding pad 110 of the semiconductor chip 108 and the bond finger 104 of the substrate 102 attached by the fastening portion H and the protrusion 106. This connecting member 112 comprises a wire, for example.

봉지 부재(114)는 반도체 칩(108)을 외부의 스트레스로부터 보호하기 위해 형성되며, 이러한 반도체 칩(108)과 연결 부재(112)를 포함하는 기판(102)의 일면을 밀봉한다. 이때, 이러한 봉지 부재(114)는 예를 들면 EMC(Epoxy Molding Compound)를 포함한다.The encapsulation member 114 is formed to protect the semiconductor chip 108 from external stress, and seals one surface of the substrate 102 including the semiconductor chip 108 and the connection member 112. In this case, the encapsulation member 114 includes, for example, an epoxy molding compound (EMC).

외부 접속 단자(116)는 기판(102) 타면의 볼 랜드(도시안됨)에 실장수단으로서 다수 부착되며, 이러한 기판(102) 타면의 볼 랜드에 실장수단으로서 다수 부착된 외부 접속 단자(116)는 예를 들면 솔더 볼을 포함한다.A plurality of external connection terminals 116 are attached to the ball lands (not shown) on the other surface of the substrate 102 as mounting means, and external connection terminals 116 attached to the ball lands of the other surface of the substrate 102 as mounting means are provided. Examples include solder balls.

한편, 본 발명의 실시예에 따른 반도체 패키지(100)는, 반도체 칩(108)과 기판(102) 간의 부착을 더욱 용이하게 하기 위해 체결부(H)의 내 측면에 개재된 접착 부재(도시안됨)를 더 포함할 수 있다.On the other hand, the semiconductor package 100 according to an embodiment of the present invention, the adhesive member interposed on the inner side of the fastening portion (H) to facilitate the attachment between the semiconductor chip 108 and the substrate 102 (not shown) ) May be further included.

도 8은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.8 is a cross-sectional view illustrating a semiconductor package according to another exemplary embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(200)는, 기판(202), 제1반도체 칩(208a), 제2반도체 칩(208b), 연결 부재(212), 봉지 부재(214) 및 외부 접속 단자(216)를 포함한다.As illustrated, the semiconductor package 200 according to another embodiment of the present invention may include a substrate 202, a first semiconductor chip 208a, a second semiconductor chip 208b, a connection member 212, and an encapsulation member 214. ) And an external connection terminal 216.

기판(202)은 일면에 배치된 본드핑거(204)를 포함한다, 또한, 기판(202)은 일면에 구비된 적어도 둘 이상의 체결부(H1, H2)를 포함하며, 이러한 적어도 둘 이상의 체결부(H1, H2)는, 예를 들면 각각 홈으로 이루어진다.The substrate 202 includes a bond finger 204 disposed on one surface, and the substrate 202 also includes at least two fastening portions H1 and H2 provided on one surface thereof. H1 and H2 each consist of a groove, for example.

또한, 이러한 기판(202)은 코어층 및 이러한 코어층의 일면 및 타면에 각각 형성되어, 본드핑거(204) 및 볼 랜드(도시안됨)를 각각 노출시키는 제1 및 제2절연층을 포함할 수 있으며, 이때, 각 체결부(H1, H2)는 기판(202)의 코어층을 노출시키도록 제1절연층 부분 내에 형성되거나, 또는 기판(202) 타면의 제2절연층을 노출시키도록 기판(202) 일면의 제1절연층 및 코어층 부분 내에 형성될 수 있으며, 또한, 기판(202) 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성될 수 있다.In addition, the substrate 202 may include a core layer and first and second insulating layers formed on one side and the other side of the core layer to expose the bond finger 204 and the ball land (not shown), respectively. In this case, each of the fastening portions H1 and H2 may be formed in the first insulating layer portion to expose the core layer of the substrate 202, or may expose the second insulating layer on the other surface of the substrate 202. 202 may be formed in the first insulating layer and the core layer portion of one surface, and may also be formed to penetrate the first and second insulating layers and the core layer portions of one surface and the other surface of the substrate 202.

부가하여, 이러한 체결부(H1, H2)는 서로 다른 크기로 형성될 수 있다.In addition, the fastening parts H1 and H2 may be formed in different sizes.

제1반도체 칩(208a)은 이러한 기판(202)의 일면에 배치되며, 기판(202) 일면의 대응면에, 제1체결부(H1)에 삽입됨과 아울러, 부착되는 제1돌출부(206a)를 갖는다. 이때, 이러한 기판(202)의 제1체결부(H1)와 대응되어 체결되는 제1돌출부(206a)는 예를 들면 제1길이로 이루어진다.The first semiconductor chip 208a is disposed on one surface of the substrate 202, and the first protrusion 206a is inserted into the first fastening portion H1 and attached to the corresponding surface of one surface of the substrate 202. Have At this time, the first protrusion 206a corresponding to the first fastening portion H1 of the substrate 202 is fastened to have a first length, for example.

또한, 제1반도체 칩(208a)은 상면에 배치된 다수의 제1본딩패드(210a)를 포함한다.In addition, the first semiconductor chip 208a includes a plurality of first bonding pads 210a disposed on an upper surface thereof.

제2반도체 칩(208b)은 이러한 제1반도체 칩(208a) 상부에 스택되는 형태로 배치되며, 기판(202) 일면의 대응면에 제2체결부(H2)에 삽입됨과 아울러, 부착되는 제2돌출부(206b)를 갖는다.The second semiconductor chip 208b is disposed in the form of being stacked on the first semiconductor chip 208a, and is inserted into the second fastening portion H2 on the corresponding surface of one surface of the substrate 202 and attached to the second semiconductor chip 208b. It has the protrusion 206b.

이때, 이러한 기판(202)의 제2체결부(H2)와 대응되어 부착되는 제2돌출부(206b)는, 제1반도체 칩(208a)의 제1돌출부(206a)의 제1길이 보다 긴 제2길이로 이루어져, 제2반도체 칩(208b)이 제1반도체 칩(208a) 상부에 스택되는 형태로 배치되도록 한다.At this time, the second protrusion 206b corresponding to the second fastening portion H2 of the substrate 202 is attached to a second length longer than the first length of the first protrusion 206a of the first semiconductor chip 208a. The length of the second semiconductor chip 208b is such that the second semiconductor chip 208b is stacked on the first semiconductor chip 208a.

또한, 제2반도체 칩(208b)은 상면에 배치된 다수의 제2본딩패드(210b)를 포함한다.In addition, the second semiconductor chip 208b includes a plurality of second bonding pads 210b disposed on an upper surface thereof.

한편, 기판(202)의 제1 및 제2체결부(H1, H2)와, 각 반도체 칩(208a, 208b)의 각 돌출부(206a, 206b)는 서로 상이한 크기로 이루어질 수 있으며, 이 경우, 기판(102)의 제1 및 제2체결부(H1, H2)는 이러한 서로 상이한 크기로 이루어진 각 반도체 칩(108a, 108b)의 각 돌출부(106a, 106b)와 대응되는 한 쌍으로 이루어진다. Meanwhile, the first and second fastening portions H1 and H2 of the substrate 202 and the protrusions 206a and 206b of the semiconductor chips 208a and 208b may have different sizes. In this case, the substrate The first and second fastening portions H1 and H2 of 102 are formed in pairs corresponding to the protrusions 106a and 106b of each of the semiconductor chips 108a and 108b having different sizes.

또한, 이러한 대응되는 한 쌍으로 이루어진 제1 및 제2체결부(H1, H2) 및 제1 및 제2돌출부(206a, 206b)는 서로 상이한 크기 또는 서로 동일한 크기를 갖는 여러 쌍으로 각각 형성될 수 있다.In addition, the corresponding pair of first and second fastening portions H1 and H2 and the first and second protrusions 206a and 206b may be formed in different pairs having different sizes or the same size, respectively. have.

연결 부재(212a, 212b)는 각 반도체 칩(208a, 208b)의 제1 및 제2본딩패드(210a, 210b)와 기판(202)의 본드핑거(204) 간을 각각 전기적으로 연결하여, 이러한 연결 부재(212a, 212b)는 예를 들면 와이어를 포함한다.The connection members 212a and 212b electrically connect between the first and second bonding pads 210a and 210b of the semiconductor chips 208a and 208b and the bond fingers 204 of the substrate 202, respectively. Members 212a and 212b include wires, for example.

봉지 부재(214)는 제1 및 제2반도체 칩(208a, 208b)을 외부의 스트레스로부터 보호하기 위해 제1 및 제2반도체 칩(208a, 208b)과 연결 부재(212a, 212b)를 포함하는 기판(202)의 일면을 밀봉하여, 이러한 봉지 부재(214)는 예를 들면 EMC(Epoxy Molding Compound)를 포함한다.The encapsulation member 214 includes a substrate including the first and second semiconductor chips 208a and 208b and the connection members 212a and 212b to protect the first and second semiconductor chips 208a and 208b from external stress. By sealing one side of 202, the encapsulation member 214 includes, for example, an epoxy molding compound (EMC).

외부 접속 단자(216)는 이러한 기판(202) 타면의 볼 랜드(도시안됨)에 실장수단으로서 다수 개 부착되며, 이러한 실장수단으로 다수 개 부착된 외부 접속 단자(216)는 예를 들면 솔더 볼을 포함한다.A plurality of external connection terminals 216 are attached to the ball lands (not shown) of the other surface of the substrate 202 as mounting means, and the external connection terminals 216 attached to the plurality of mounting means are solder balls, for example. Include.

한편, 도 9 및 도 10은 각각 본 발명의 또 다른 실시예에 따른 반도체 패키 지(300, 400)를 설명하기 위해 도시한 단면도로서, 본 발명의 또 다른 실시예에 따른 각 반도체 패키지(300, 400)는, 전술한 본 발명의 다른 실시예에 따른 반도체 패키지(200)와 유사하다.9 and 10 are cross-sectional views illustrating semiconductor packages 300 and 400 according to still another embodiment of the present invention, respectively. Each semiconductor package 300 according to another embodiment of the present invention is described with reference to FIGS. 400 is similar to the semiconductor package 200 according to another embodiment of the present invention described above.

다만, 본 발명의 또 다른 실시예에 따른 각 반도체 패키지(300, 400)는, 제1반도체 칩(308a)의 제1본딩패드(310a)가 노출되도록 제1 및 제2반도체 칩(308a, 308b) 간이 계단형으로 스택되거나, 또는, 제1반도체 칩(408a)과 제2반도체 칩(408b) 간이 지그재그형으로 스택된다.However, each of the semiconductor packages 300 and 400 according to another exemplary embodiment of the present invention may expose the first and second semiconductor chips 308a and 308b such that the first bonding pads 310a of the first semiconductor chip 308a are exposed. ) Is stacked in a stepped manner, or between the first semiconductor chip 408a and the second semiconductor chip 408b is stacked in a zigzag shape.

나머지 구성 요소는 전술한 본 발명의 다른 실시예에 따른 반도체 패키지(200)와 동일하며, 여기서는 그 설명은 생략하도록 한다.The remaining components are the same as the semiconductor package 200 according to another embodiment of the present invention described above, the description thereof will be omitted.

한편, 본 발명의 실시예에서는 제1 및 제2반도체 칩 간을 스택하여 반도체 패키지 형성시, 2개의 반도체 칩들의 스택에 대해서만 한정하고 설명하였지만, 제2반도체 칩 상에 적어도 1개 이상의 추가 반도체 칩을 더 스택하여 본 발명의 실시예를 적용할 수 있다.Meanwhile, in the embodiment of the present invention, when stacking between the first and second semiconductor chips to form a semiconductor package, only the stack of two semiconductor chips is limited and described. However, at least one additional semiconductor chip on the second semiconductor chip is described. Further stacks may be applied to embodiments of the present invention.

전술한 바와 같이 본 발명은, 반도체 칩과 기판 각각에 돌출부 및 체결부를 형성하여 반도체 칩과 기판 간을 부착함으로써, 종래의 반도체 칩과 기판 간을 부착하기 위한 접착제를 사용하지 않아도 됨에 따라 상기 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있다.As described above, the present invention forms protrusions and fastening portions on each of the semiconductor chip and the substrate to attach the semiconductor chip and the substrate, thereby eliminating the need for using an adhesive for attaching the conventional semiconductor chip and the substrate. It is possible to prevent the increase in the thickness of the entire package.

따라서, 상기와 같이 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있으므로 박형 패키지를 용이하게 구현할 수 있다.Therefore, since the thickness of the entire package due to the adhesive can be prevented as described above, the thin package can be easily implemented.

게다가, 상기와 같이 반도체 칩과 기판 간을 부착하기 위해 종래의 접착제가 아닌 돌출부 및 체결부와 같은 물리적인 방법을 이용함으로써, 새로운 물질의 개발 없이 적용하여 양산 가능하다.In addition, by using a physical method such as protrusions and fasteners, rather than a conventional adhesive for attaching the semiconductor chip and the substrate as described above, it can be applied and mass produced without the development of new materials.

이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.

도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.1 to 6 are cross-sectional views illustrating a semiconductor package according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.8 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.9 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.

도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.10 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.

Claims (24)

코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층이 형성되고, 상기 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성되며, 적어도 하나 이상의 체결부를 포함하는 기판; 및First and second insulating layers formed on the core layer and on one side and the other side of the core layer are formed, respectively, and are formed to penetrate the first and second insulating layers and the core layer portions of the one side and the other side, and at least one fastening. A substrate comprising a portion; And 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩; A semiconductor chip disposed on the substrate, the semiconductor chip having a protrusion corresponding to the fastening part on a corresponding surface of one surface of the substrate; 을 포함하는 것을 특징으로 하는 반도체 패키지.A semiconductor package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 체결부는 홈인 것을 특징으로 하는 반도체 패키지.The fastening part is a semiconductor package, characterized in that the groove. 제 2 항에 있어서,The method of claim 2, 상기 돌출부는 상기 홈으로 이루어진 체결부 내에 삽입 배치되는 것을 특징으로 하는 반도체 패키지.The protrusion is a semiconductor package, characterized in that inserted into the fastening portion consisting of the groove. 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 체결부 및 돌출부는 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.The fastening portion and the protrusion is a semiconductor package, characterized in that formed in a pair corresponding to each other. 제 8 항에 있어서,The method of claim 8, 상기 한 쌍으로 이루어진 체결부 및 돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.The pair of fastening portions and protrusions consisting of a pair of semiconductor packages having a different size from each other. 삭제delete 코어층 및 상기 코어층의 일면 및 타면에 각각 제1 및 제2절연층이 형성되고, 상기 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성된 제1 및 제2체결부를 포함하는 기판;First and second insulating layers are formed on one side and the other side of the core layer and the core layer, respectively, and the first and second fastening portions formed to penetrate the first and second insulating layers and the core layer portions of the one side and the other side. A substrate comprising; 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에, 상기 제1체결부와 대응되고 제1길이를 갖는 제1돌출부를 구비한 제1반도체 칩; 및A first semiconductor chip disposed on the substrate and having a first protrusion having a first length corresponding to the first fastening portion on a corresponding surface of one surface of the substrate; And 상기 제1반도체 칩 상부에 배치되며, 상기 기판 일면의 대응면에, 상기 제2체결부와 대응되고 상기 제1길이 보다 긴 제2길이를 갖는 제2돌출부를 구비한 제2반도체 칩;A second semiconductor chip disposed on the first semiconductor chip, the second semiconductor chip having a second protruding portion corresponding to the second fastening portion and having a second length longer than the first length on a corresponding surface of one surface of the substrate; 을 포함하는 것을 특징으로 하는 반도체 패키지.A semiconductor package comprising a. 제 11 항에 있어서,The method of claim 11, 상기 제1 및 제2체결부는 각각 홈인 것을 특징으로 하는 반도체 패키지.And the first and second fastening portions are grooves, respectively. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 및 제2돌출부는 상기 홈으로 이루어진 제1 및 제2체결부 내에 각각 삽입 배치되는 것을 특징으로 하는 반도체 패키지.And the first and second protrusions are respectively inserted into the first and second fastening parts formed of the grooves. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 및 제2체결부는 서로 다른 크기를 갖는 것을 특징으로 하는 반도체 패키지.And the first and second fastening portions have different sizes. 삭제delete 삭제delete 삭제delete 제 11 항에 있어서,The method of claim 11, 상기 제1체결부, 제2체결부, 제1돌출부 및 제2돌출부는 각각 적어도 둘 이상 구비된 것을 특징으로 하는 반도체 패키지.And at least two of the first fastening portion, the second fastening portion, the first protrusion and the second protrusion. 제 11 항에 있어서,The method of claim 11, 상기 제1체결부와 상기 제1돌출부 및 상기 제2체결부와 상기 제2돌출부는 각각 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.And the first fastening portion, the first protrusion, and the second fastening portion and the second protrusion are formed in a pair corresponding to each other. 제 19 항에 있어서,The method of claim 19, 상기 한 쌍으로 이루어진 제1체결부와 제1돌출부 및 제2체결부와 제2돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 각각 이루어진 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the pair of first fastening portions, the first protrusions, and the second fastening portions and the second protrusions are formed of several pairs having different sizes. 삭제delete 제 11 항에 있어서,The method of claim 11, 상기 제1반도체 칩과 상기 제2반도체 칩은 각각 서로 상이한 크기를 갖는 것을 특징으로 하는 반도체 패키지.And the first semiconductor chip and the second semiconductor chip each have a different size. 제 11 항에 있어서,The method of claim 11, 상기 제1반도체 칩과 제2반도체 칩 간은 계단식으로 스택된 것을 특징으로 하는 반도체 패키지.And the first semiconductor chip and the second semiconductor chip are stacked in a stepwise manner. 제 11 항에 있어서,The method of claim 11, 상기 제1반도체 칩과 제2반도체 칩 간은 지그재그 방식으로 스택된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the first semiconductor chip and the second semiconductor chip are stacked in a zigzag manner.
KR1020090017591A 2009-03-02 2009-03-02 Semiconductor package KR101019708B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090017591A KR101019708B1 (en) 2009-03-02 2009-03-02 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017591A KR101019708B1 (en) 2009-03-02 2009-03-02 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20100098892A KR20100098892A (en) 2010-09-10
KR101019708B1 true KR101019708B1 (en) 2011-03-07

Family

ID=43005509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017591A KR101019708B1 (en) 2009-03-02 2009-03-02 Semiconductor package

Country Status (1)

Country Link
KR (1) KR101019708B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102255758B1 (en) 2017-04-26 2021-05-26 삼성전자주식회사 Semiconductor device package and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012741A (en) * 1998-06-17 2000-01-14 Hitachi Ltd Semiconductor device and its manufacture
JP2002134663A (en) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2008103531A (en) * 2006-10-19 2008-05-01 Renesas Technology Corp Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012741A (en) * 1998-06-17 2000-01-14 Hitachi Ltd Semiconductor device and its manufacture
JP2002134663A (en) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2008103531A (en) * 2006-10-19 2008-05-01 Renesas Technology Corp Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR20100098892A (en) 2010-09-10

Similar Documents

Publication Publication Date Title
US7105919B2 (en) Semiconductor package having ultra-thin thickness and method of manufacturing the same
US20050104182A1 (en) Stacked BGA packages
US8049339B2 (en) Semiconductor package having isolated inner lead
US8253228B2 (en) Package on package structure
KR101166575B1 (en) Semiconductor multi-package module having wire bond interconnection between stacked packages
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
US7598123B2 (en) Semiconductor component and method of manufacture
US20060284298A1 (en) Chip stack package having same length bonding leads
US20070052082A1 (en) Multi-chip package structure
KR20030027413A (en) Multi chip package having spacer that is inserted between chips and manufacturing method thereof
US7902663B2 (en) Semiconductor package having stepwise depression in substrate
US7374967B2 (en) Multi-stack chip size packaging method
KR101019708B1 (en) Semiconductor package
KR100808582B1 (en) Chip stack package
JP2009182004A (en) Semiconductor device
KR100443516B1 (en) Stack package and manufacturing method thereof
TW200933868A (en) Stacked chip package structure
US7112473B2 (en) Double side stack packaging method
TWI455261B (en) Method for mold array process to encapsulate substrate sides
KR20110030090A (en) Semiconductor package and method for fabricating thereof
KR100772098B1 (en) Stack type package
TW557518B (en) Low profile stack semiconductor package
KR20010068781A (en) Semiconductor chip package
US20100264540A1 (en) IC Package Reducing Wiring Layers on Substrate and Its Carrier
KR100650770B1 (en) Flip chip double die package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee