KR101013564B1 - Stacked semiconductor package - Google Patents

Stacked semiconductor package Download PDF

Info

Publication number
KR101013564B1
KR101013564B1 KR1020090019180A KR20090019180A KR101013564B1 KR 101013564 B1 KR101013564 B1 KR 101013564B1 KR 1020090019180 A KR1020090019180 A KR 1020090019180A KR 20090019180 A KR20090019180 A KR 20090019180A KR 101013564 B1 KR101013564 B1 KR 101013564B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
chip
region
electrode
Prior art date
Application number
KR1020090019180A
Other languages
Korean (ko)
Other versions
KR20100100346A (en
Inventor
서민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019180A priority Critical patent/KR101013564B1/en
Priority to US12/639,222 priority patent/US8159065B2/en
Publication of KR20100100346A publication Critical patent/KR20100100346A/en
Application granted granted Critical
Publication of KR101013564B1 publication Critical patent/KR101013564B1/en
Priority to US13/418,845 priority patent/US8358016B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적층 반도체 패키지가 개시되어 있다. 적층 반도체 패키지는 적층 반도체 패키지는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판, 상기 칩 영역에 적어도 2 개가 상호 이격되어 적층되며 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈 및 상기 반도체 칩 모듈의 측면 및 상면을 덮어 상기 반도체 칩들 사이에 상기 관통홀들과 연통된 냉각 공간을 형성 및 상기 반도체 칩들 중 상부 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재를 포함한다.Laminated semiconductor packages are disclosed. The multilayer semiconductor package includes a substrate having a chip region and a peripheral region disposed around the chip region, a substrate having a passage from the chip region to the peripheral region, and at least two stacked on the chip region spaced apart from each other. A semiconductor chip module including semiconductor chips each having a through hole formed therein, and covering a side surface and an upper surface of the semiconductor chip module to form a cooling space communicating with the through holes between the semiconductor chips and the upper semiconductor chip among the semiconductor chips. And a molding member having an opening connected to the through hole.

Description

적층 반도체 패키지{STACKED SEMICONDUCTOR PACKAGE}Multilayer Semiconductor Packages {STACKED SEMICONDUCTOR PACKAGE}

본 발명은 적층 반도체 패키지에 관한 것이다.The present invention relates to a laminated semiconductor package.

최근 방대한 데이터를 저장 및 방대한 데이터를 단 시간내 처리하는 것이 가능한 반도체 패키지가 개발되고 있다.Recently, semiconductor packages capable of storing massive data and processing massive data in a short time have been developed.

최근에는 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량을 향상 및 데이터 처리 속도를 보다 향상시킨 적층 반도체 패키지가 개발되고 있다.Recently, a multilayer semiconductor package has been developed in which at least two semiconductor chips are stacked to improve data storage capacity and improve data processing speed.

적어도 2 개가 적층된 반도체 칩들을 갖는 적층 반도체 패키지의 경우 각 반도체 칩들이 고속으로 동작됨에 따라 발생된 다량의 열이 쉽게 방열되지 않아 적층 반도체 패키지의 전반적인 성능이 감소되는 문제점을 갖는다.In the case of a stacked semiconductor package having at least two stacked semiconductor chips, a large amount of heat generated as each semiconductor chip is operated at high speed is not easily dissipated, thereby reducing overall performance of the stacked semiconductor package.

또한, 적층 반도체 패키지의 적층된 반도체 칩들의 사이에 갭-필 부재가 채워질 경우, 갭-필 부재가 단열재 역할을 하여 각 반도체 칩으로부터 발생된 열이 신속하게 외부로 배출되지 않아 적층 반도체 패키지의 성능이 더욱 감소되는 문제점을 갖는다.In addition, when the gap-fill member is filled between the stacked semiconductor chips of the stacked semiconductor package, the gap-fill member acts as a heat insulator so that heat generated from each semiconductor chip is not quickly discharged to the outside, thereby performing the performance of the stacked semiconductor package. This has a further reduced problem.

본 발명의 하나의 목적은 적층된 반도체 칩들로부터 발생된 열을 신속하게 방열하기에 적합한 구조를 갖는 적층 반도체 패키지를 제공한다.One object of the present invention is to provide a laminated semiconductor package having a structure suitable for rapidly dissipating heat generated from stacked semiconductor chips.

본 발명에 따른 적층 반도체 패키지는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판, 상기 칩 영역에 적어도 2 개가 상호 이격되어 적층되며 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈 및 상기 반도체 칩 모듈의 측면 및 상면을 덮어 상기 반도체 칩들 사이에 상기 관통홀들과 연통된 냉각 공간을 형성 및 상기 반도체 칩들 중 상부 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재를 포함한다.The stacked semiconductor package according to the present invention has a chip region and a peripheral region disposed around the chip region, a substrate having a passage from the chip region to the peripheral region, and at least two stacked on the chip region spaced apart from each other. A semiconductor chip module including semiconductor chips each having a through hole formed therein, and covering a side surface and an upper surface of the semiconductor chip module to form a cooling space communicating with the through holes between the semiconductor chips and the upper semiconductor chip among the semiconductor chips. And a molding member having an opening connected to the through hole.

적층 반도체 패키지의 상기 기판은 상기 칩 영역에 배치된 접속 패드들을 포함하고, 상기 반도체 칩 모듈은 상기 각 반도체 칩들을 관통하며 상기 접속 패드들에 전기적으로 접속된 관통 전극을 포함한다.The substrate of the multilayer semiconductor package includes connection pads disposed in the chip region, and the semiconductor chip module includes through electrodes penetrating the semiconductor chips and electrically connected to the connection pads.

적층 반도체 패키지의 상기 관통 전극의 측면에는 상기 관통 전극의 측면의 부식을 방지하기 위한 금층 및 절연막 중 어느 하나가 형성된다.One of a gold layer and an insulating layer is formed on a side surface of the through electrode of the multilayer semiconductor package to prevent corrosion of the side surface of the through electrode.

적층 반도체 패키지의 상기 관통 전극을 형성하기 위한 관통 전극홀은 제1 사이즈를 갖고, 상기 관통홀은 상기 제1 사이즈보다 작은 제2 사이즈를 갖는다.The through electrode hole for forming the through electrode of the multilayer semiconductor package has a first size, and the through hole has a second size smaller than the first size.

적층 반도체 패키지는 상기 몰딩 부재의 상기 개구와 연결된 제1 배관, 상기 통로와 연결된 제2 배관 및 상기 제1 및 제2 배관들과 연결되어 상기 제1 및 제2 배관들 및 상기 냉각 공간에 채워진 냉각 유체를 순환시키기 위한 순환 펌프를 더 포함한다.The multilayer semiconductor package may include a first pipe connected to the opening of the molding member, a second pipe connected to the passage, and cooling connected to the first and second pipes and the cooling space by being connected to the first and second pipes. It further includes a circulation pump for circulating the fluid.

적층 반도체 패키지는 상기 몰딩 부재의 상기 개구를 밀봉하는 제1 밀봉 부재, 상기 통로를 밀봉하는 제2 밀봉 부재, 상기 냉각 공간 내에 채워진 냉각 유체 및 상기 냉각 유체를 순환시키는 순환 펌프를 포함한다.The multilayer semiconductor package includes a first sealing member for sealing the opening of the molding member, a second sealing member for sealing the passage, a cooling fluid filled in the cooling space, and a circulation pump for circulating the cooling fluid.

적층 반도체 패키지의 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 동일한 위치에 형성된다.The through holes of the lower semiconductor chip disposed below the semiconductor chips of the stacked semiconductor package and the upper semiconductor chip disposed above the lower semiconductor chip are formed at the same position.

적층 반도체 패키지의 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 서로 다른 위치에 형성된다.The through-holes of the lower semiconductor chip disposed below the semiconductor chips of the stacked semiconductor package and the upper semiconductor chip disposed above the lower semiconductor chip are formed at different positions.

적층 반도체 패키지는 상기 냉각 공간으로 상기 몰딩 부재가 유입되는 것을 방지하기 위해 상기 각 반도체 칩의 상면 및 상기 상면과 대향 하는 하면의 에지를 따라 폐루프 형상으로 형성된 접착성 밀봉 부재를 더 포함한다.The multilayer semiconductor package further includes an adhesive sealing member formed in a closed loop shape along an upper surface of each semiconductor chip and an edge of a lower surface facing the upper surface to prevent the molding member from flowing into the cooling space.

적층 반도체 패키지의 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리의 절반이다.The height of the adhesive sealing member of the laminated semiconductor package is half of the spaced apart distance of the adjacently disposed semiconductor chips.

적층 반도체 패키지의 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리와 동일하다.The height of the adhesive sealing member of the laminated semiconductor package is the same as the spaced distance of the adjacent semiconductor chips.

본 발명에 따르면, 적층된 반도체 칩들에 냉각 유체가 순환되는데 필요한 관통홀을 형성하고 반도체 칩들 사이에 관통홀과 연결된 냉각 공간을 형성하여 반도체 칩들을 신속히 냉각시킬 뿐만 아니라 반도체 칩들 사이에 갭-필 부재를 형성하지 않아 반도체 패키지의 제조 공정수를 감소시킬 수 있는 효과를 갖는다.According to the present invention, through-holes necessary for circulating cooling fluids are formed in stacked semiconductor chips and cooling spaces connected to the through-holes are formed between the semiconductor chips to rapidly cool the semiconductor chips, as well as a gap-fill member between the semiconductor chips. There is no effect of reducing the number of manufacturing steps of the semiconductor package is not formed.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 적층 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, the multilayer semiconductor package according to the embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The present invention may be embodied in various other forms without departing from the spirit of the invention.

도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a multilayer semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 적층 반도체 패키지(100)는 기판(10), 반도체 칩 모듈(20) 및 몰딩 부재(30)를 포함한다.Referring to FIG. 1, the multilayer semiconductor package 100 includes a substrate 10, a semiconductor chip module 20, and a molding member 30.

기판(10)은, 예를 들어, 직육면체 형상을 갖는 인쇄회로기판이다. 기판(10)은 칩 영역(CR) 및 주변 영역(PR)을 포함한다. 칩 영역(CR)은 기판(10)의 중앙 부분에 배치되고, 주변 영역(PR)은 칩 영역(CR)을 따라 배치된다.The board | substrate 10 is a printed circuit board which has a rectangular parallelepiped shape, for example. The substrate 10 includes a chip region CR and a peripheral region PR. The chip region CR is disposed in the central portion of the substrate 10, and the peripheral region PR is disposed along the chip region CR.

기판(10)의 상면(1)의 칩 영역(CR) 내에는 접속 패드(4)들이 배치된다. 본 실시예에서, 접속 패드(4)들은 칩 영역(CR) 뿐만 아니라 주변 영역(PR)에 배치되어도 무방하며, 접속 패드(4)들은 주변 영역(PR)에만 배치될 수 있다.The connection pads 4 are disposed in the chip region CR of the upper surface 1 of the substrate 10. In the present embodiment, the connection pads 4 may be disposed not only in the chip region CR but also in the peripheral region PR, and the connection pads 4 may be disposed only in the peripheral region PR.

기판(10)의 상면(1)과 대향하는 하면(2)에는 볼 랜드(5)들이 배치되며, 볼 랜드(5)들은 접속 패드(4)들과 전기적으로 연결된다.Ball lands 5 are disposed on the bottom surface 2 opposite to the top surface 1 of the substrate 10, and the ball lands 5 are electrically connected to the connection pads 4.

기판(10)은 접속 패드(4) 및 볼 랜드(5) 이외에 통로(7)를 갖는다. 통로(7)는 칩 영역(CR)으로부터 주변 영역(PR)을 향해 형성된다. 통로(7)의 일측 단부는 칩 영역(CR)과 연통되고, 통로(7)의 상기 일측 단부와 대향 하는 타측 단부는 주변 영역(PR)과 연통된다.The substrate 10 has a passage 7 in addition to the connection pad 4 and the ball lands 5. The passage 7 is formed from the chip region CR toward the peripheral region PR. One end of the passage 7 communicates with the chip region CR, and the other end of the passage 7 facing the one end of the passage 7 communicates with the peripheral region PR.

반도체 칩 모듈(20)은 칩 영역(CR) 내에 배치된다. 반도체 칩 모듈(20)은 적어도 2 개의 반도체 칩(22)들을 포함하며, 반도체 칩(22)들은 기판(10)의 상면(1)으로부터 수직한 방향으로 적층된다.The semiconductor chip module 20 is disposed in the chip region CR. The semiconductor chip module 20 includes at least two semiconductor chips 22, and the semiconductor chips 22 are stacked in a direction perpendicular to the top surface 1 of the substrate 10.

반도체 칩 모듈(20)의 각 반도체 칩(22)들은 관통홀(23) 및 관통 전극(24)을 포함한다.Each semiconductor chip 22 of the semiconductor chip module 20 includes a through hole 23 and a through electrode 24.

관통홀(23)은 각 반도체 칩(22)의 상면(22a) 및 상면(22a)과 대향하는 하면(22b)을 관통하고, 관통홀(23)은 제1 사이즈를 갖는다. 인접한 반도체 칩(22)들의 관통홀(23)들은 동일한 위치에 형성될 수 있다. 이와 다르게, 인접한 반도체 칩(23)들의 관통홀(23)들은 서로 다른 위치에 형성될 수 있다.The through hole 23 penetrates the upper surface 22a and the lower surface 22b facing the upper surface 22a of each semiconductor chip 22, and the through hole 23 has a first size. The through holes 23 of the adjacent semiconductor chips 22 may be formed at the same position. Alternatively, the through holes 23 of the adjacent semiconductor chips 23 may be formed at different positions.

관통 전극(24)은 관통홀(23)과 이격된 곳에 배치되며, 관통 전극(24)은 각 반도체 칩(22)의 상면(22a) 및 하면(22b)을 관통하고, 관통 전극(24)은 제1 사이즈보다 큰 제2 사이즈를 갖는다. 관통 전극(24)은, 예를 들어, 구리를 포함할 수 있다. 각 반도체 칩(22)의 각 관통 전극(24)들은 지정된 위치에 형성되고, 이로 인해 인접한 반도체 칩(22)의 각 관통 전극(24)들은 전기적으로 연결된다.The through electrode 24 is disposed at a position spaced apart from the through hole 23. The through electrode 24 penetrates the upper surface 22a and the lower surface 22b of each semiconductor chip 22, and the through electrode 24 is It has a second size larger than the first size. The through electrode 24 may include, for example, copper. Each through electrode 24 of each semiconductor chip 22 is formed at a designated position, whereby each through electrode 24 of the adjacent semiconductor chip 22 is electrically connected.

관통 전극(24)의 일측 단부 또는 관통 전극(24)의 양쪽 단부는 반도체 칩(22)의 상면(22a) 및 하면(22b)으로부터 지정된 길이로 돌출되고, 돌출된 관통 전극(24)의 측면에는 관통 전극(24)의 부식을 방지하기 위한 보호막(27)이 형성된다. 관통 전극(24)의 측면에 형성된 보호막(27)은 금층 또는 절연막일 수 있다.One end of the through electrode 24 or both ends of the through electrode 24 protrude from the upper surface 22a and the lower surface 22b of the semiconductor chip 22 to a predetermined length, and the side surface of the protruding through electrode 24 A protective film 27 is formed to prevent corrosion of the through electrode 24. The passivation layer 27 formed on the side surface of the through electrode 24 may be a gold layer or an insulating layer.

반도체 칩 모듈(20)의 각 관통 전극(24)들은 기판(10)에 형성된 접속 패드(4)들과 전기적으로 접속된다.Each through electrode 24 of the semiconductor chip module 20 is electrically connected to the connection pads 4 formed on the substrate 10.

몰딩 부재(30)는 반도체 칩 모듈(20)의 측면 및 상면을 덮는다. 몰딩 부재(30)는 반도체 칩 모듈(20)의 인접한 반도체 칩(22)들의 사이를 막아 반도체 칩(22)들 사이에 냉각 공간(28)을 형성한다. 인접한 반도체 칩(22)들 사이의 간격이 좁기 때문에 몰딩 부재(30)는 반도체 칩(22)들의 에지를 따라 배치된다.The molding member 30 covers side and top surfaces of the semiconductor chip module 20. The molding member 30 blocks the adjacent semiconductor chips 22 of the semiconductor chip module 20 to form a cooling space 28 between the semiconductor chips 22. Since the gap between the adjacent semiconductor chips 22 is narrow, the molding member 30 is disposed along the edges of the semiconductor chips 22.

본 실시예에서, 몰딩 부재(30)에 의하여 냉각 공간(28)이 협소해지는 것을 방지하기 위해 반도체 칩(22)의 상면(22a) 및 하면(22b)에는 도 1의 좌측에 도시된 바와 같이 각각 접착성 밀봉 부재(29a,29b)들이 형성될 수 있다. 접착성 밀봉 부재(29a,29b)들은, 반도체 칩(22)의 상면(22a)의 에지 및 하면(22b)의 에지를 따라 폐루프 형상으로 형성될 수 있다. 접착성 밀봉 부재(29a,29b)들의 높이는, 예를 들어, 반도체 칩(22)의 상면(22a)의 에지 및 하면(22b)으로부터 돌출된 관통 전극(24)의 돌출 길이와 실질적으로 동일할 수 있다. 이와 다르게, 접착성 밀봉 부재는 반도체 칩(22)의 상면(22a) 또는 하면(22b)에만 배치될 수 있고, 이 경우 접착성 밀봉 부재의 높이는 인접한 반도체 칩(22)들 사이의 갭과 실질적으로 동일하다.In this embodiment, the upper and lower surfaces 22a and 22b of the semiconductor chip 22 are respectively shown on the left side of FIG. 1 to prevent the cooling space 28 from being narrowed by the molding member 30. Adhesive sealing members 29a and 29b may be formed. The adhesive sealing members 29a and 29b may be formed in a closed loop shape along the edge of the upper surface 22a and the edge of the lower surface 22b of the semiconductor chip 22. The height of the adhesive sealing members 29a and 29b may be substantially the same as, for example, the protruding length of the through electrode 24 protruding from the edge and the lower surface 22b of the upper surface 22a of the semiconductor chip 22. have. Alternatively, the adhesive sealing member may be disposed only on the top surface 22a or the bottom surface 22b of the semiconductor chip 22, in which case the height of the adhesive sealing member is substantially equal to the gap between the adjacent semiconductor chips 22. same.

한편, 몰딩 부재(30)는 반도체 칩 모듈(20)의 반도체 칩(22)들 중 최상부에 배치된 반도체 칩(22)의 관통홀(23)을 노출하는 개구를 갖는다.Meanwhile, the molding member 30 has an opening that exposes the through hole 23 of the semiconductor chip 22 disposed at the top of the semiconductor chips 22 of the semiconductor chip module 20.

몰딩 부재(30)의 개구에는 제1 배관(32)이 연결되고, 기판(10)의 통로(7)에는 제2 배관(34)이 연결되고, 제1 및 제2 배관(32,34)들에는 열 교환기를 갖는 순환 펌프(36)가 배치된다. 또한, 반도체 칩 모듈(20)의 냉각 공간(28)에는 반도체 칩(22)에서 발생된 열을 몰딩 부재(30) 외부로 전달하기 위한 냉매(또는 냉각 유체)가 채워질 수 있다. 본 실시예에서, 제1 배관(32) 및 제2 배관(34)은 제1 및 제2 배관(32,34)의 파손을 방지하기 위해서 몰딩 부재(30)의 내부에 배치되어도 무방하다.The first pipe 32 is connected to the opening of the molding member 30, the second pipe 34 is connected to the passage 7 of the substrate 10, and the first and second pipes 32 and 34 are connected to each other. There is arranged a circulation pump 36 having a heat exchanger. In addition, the cooling space 28 of the semiconductor chip module 20 may be filled with a refrigerant (or cooling fluid) for transferring heat generated from the semiconductor chip 22 to the outside of the molding member 30. In the present embodiment, the first pipe 32 and the second pipe 34 may be disposed inside the molding member 30 to prevent breakage of the first and second pipes 32 and 34.

한편, 다른 실시예로 몰딩 부재(30)의 개구는 제1 밀봉 부재에 의하여 밀봉되고, 기판(10)의 통로(7)는 제2 밀봉 부재에 의하여 밀봉되고, 냉각 공간(28)에는 냉매가 채워진 상태에서 냉각 공간(28)에 냉매(또는 냉각 유체)를 순환시키는 순환 펌프가 배치될 수 있다.Meanwhile, in another embodiment, the opening of the molding member 30 is sealed by the first sealing member, the passage 7 of the substrate 10 is sealed by the second sealing member, and the cooling space 28 is filled with a refrigerant. A circulation pump may be arranged to circulate the refrigerant (or cooling fluid) in the cooling space 28 in the filled state.

도 2 내지 도 6들은 도 1에 도시된 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing the multilayer semiconductor package shown in FIG. 1.

도 2를 참조하면, 예를 들어, 반도체 칩 모듈(20)을 제조하는 공정이 수행된다. 반도체 칩 모듈(20)을 제조하기 위해서는 먼저 반도체 소자 제조 공정에 의하여 웨이퍼에 반도체 칩(22)들이 제조된다.Referring to FIG. 2, for example, a process of manufacturing the semiconductor chip module 20 is performed. In order to manufacture the semiconductor chip module 20, first, semiconductor chips 22 are manufactured on a wafer by a semiconductor device manufacturing process.

반도체 칩(22)이 제조된 후, 반도체 칩(22)의 상면(22a) 및 상면(22a)과 대향하는 하면(22b)을 관통하는 관통 전극(24)이 형성된다. 관통 전극(24)은 도금 공정 등에 의하여 형성되며, 관통 전극(24)은 반도체 칩(22)의 상면(22a) 및 하면(22b)으로부터 소정 높이로 돌출된다. 관통 전극(24) 중 반도체 칩(22)의 상 면(22a) 및 하면(22b)으로부터 돌출된 관통 전극(24)의 측면에는 관통 전극(24)의 부식을 방지하기 위한 보호막(27)이 형성된다. 보호막(27)은, 예를 들어, 금층 또는 절연막일 수 있다.After the semiconductor chip 22 is manufactured, the through electrode 24 penetrating the upper surface 22a and the lower surface 22b facing the upper surface 22a is formed. The through electrode 24 is formed by a plating process or the like, and the through electrode 24 protrudes to a predetermined height from the upper surface 22a and the lower surface 22b of the semiconductor chip 22. The passivation layer 27 is formed on the side surface of the through electrode 24 protruding from the upper surface 22a and the lower surface 22b of the semiconductor chip 22 among the through electrodes 24 to prevent corrosion of the through electrode 24. do. The protective film 27 may be, for example, a gold layer or an insulating film.

한편, 반도체 칩(22)의 상면(22a) 및 하면(22b)에는 상면(22a) 및 하면(22b)의 에지를 따라 폐루프 형상으로 접착성 밀봉 부재(29a,29b)들이 형성된다. 접착성 밀봉 부재(29a,29b)는, 예를 들어, 관통 전극(24)의 돌출 길이와 실질적으로 동일한 두께를 가질 수 있다.Meanwhile, adhesive sealing members 29a and 29b are formed on the upper and lower surfaces 22a and 22b of the semiconductor chip 22 in a closed loop shape along edges of the upper and lower surfaces 22a and 22b. The adhesive sealing members 29a and 29b may have, for example, a thickness substantially equal to the protruding length of the through electrode 24.

도 3을 참조하면, 반도체 칩(22)에 관통 전극(24)이 형성된 후, 반도체 칩(22)의 상면(22a) 및 하면(22b)을 관통하는 관통홀(23)이 형성된다. 본 실시예에서, 관통홀(23)은 반도체 칩(22)의 적어도 2 곳에 형성될 수 있다. 본 실시예에서 관통홀(23)의 사이즈는, 예를 들어, 반도체 칩(22)의 사이즈보다 작게 형성된다.Referring to FIG. 3, after the through electrode 24 is formed in the semiconductor chip 22, a through hole 23 penetrating through the upper surface 22a and the lower surface 22b of the semiconductor chip 22 is formed. In the present embodiment, the through hole 23 may be formed in at least two locations of the semiconductor chip 22. In this embodiment, the size of the through hole 23 is smaller than the size of the semiconductor chip 22, for example.

도 4를 참조하면, 관통홀(23)이 형성된 적어도 2 개의 반도체 칩(22)들은 상호 적층되고, 적층된 반도체 칩(22)들의 관통 전극(24)들은, 예를 들어, 직렬 방식으로 접속되어 반도체 칩 모듈(20)이 제조된다. 적층된 반도체 칩(22)들 사이에는 반도체 칩(22)으로부터 돌출된 관통 전극(24)에 의하여 지정된 간격으로 갭(G)이 형성된다.Referring to FIG. 4, at least two semiconductor chips 22 having the through holes 23 are stacked on each other, and the through electrodes 24 of the stacked semiconductor chips 22 are connected in a series manner, for example. The semiconductor chip module 20 is manufactured. A gap G is formed between the stacked semiconductor chips 22 at intervals specified by the through electrodes 24 protruding from the semiconductor chips 22.

도 5를 참조하면, 반도체 칩 모듈(20)이 제조된 후, 반도체 칩 모듈(20)의 관통 전극(24)은 기판(10)의 칩 영역(CR)에 형성된 접속 패드(4)와 전기적으로 접속된다. 기판(10)의 내부에는 통로(7)가 형성되고, 통로(7)의 일측 단부는 칩 영역(CR)에 형성되고, 통로(7)의 타측 단부는 칩 영역(CR)의 주변에 배치된 주변 영 역(PR)에 배치된다.Referring to FIG. 5, after the semiconductor chip module 20 is manufactured, the through electrode 24 of the semiconductor chip module 20 is electrically connected to the connection pads 4 formed in the chip region CR of the substrate 10. Connected. A passage 7 is formed in the substrate 10, one end of the passage 7 is formed in the chip region CR, and the other end of the passage 7 is disposed around the chip region CR. It is placed in the surrounding area (PR).

도 6을 참조하면, 반도체 칩 모듈(20)이 기판(10)에 실장된 후, 기판(10) 및 반도체 칩 모듈(20)은 몰딩 금형 내에 배치되고, 몰딩 금형에 주입된 몰딩 물질에 의하여 몰딩되어 몰딩 부재(30)가 형성된다. 이때, 몰딩 물질의 압력을 조절하여 반도체 칩 모듈(20)의 측면 및 상면은 덮히고 반도체 칩 모듈(20)의 반도체 칩(22)들 사이에는 냉각 공간(28)이 형성된다. 냉각 공간(28)은 각 반도체 칩(22)의 관통홀(23)들과 연결된다. 몰딩 부재(30) 중 최상부 반도체 칩(22)의 관통홀(23)과 대응하는 부분에는 개구가 형성된다.Referring to FIG. 6, after the semiconductor chip module 20 is mounted on the substrate 10, the substrate 10 and the semiconductor chip module 20 are disposed in a molding die and are molded by the molding material injected into the molding die. As a result, the molding member 30 is formed. In this case, the pressure of the molding material is adjusted to cover the side and top surfaces of the semiconductor chip module 20, and a cooling space 28 is formed between the semiconductor chips 22 of the semiconductor chip module 20. The cooling space 28 is connected to the through holes 23 of each semiconductor chip 22. An opening is formed in a portion of the molding member 30 corresponding to the through hole 23 of the uppermost semiconductor chip 22.

도 1을 다시 참조하면, 몰딩 부재(30)의 관통홀(23)을 노출하는 개구에는 제1 배관(32)이 연결되고, 기판(10)의 주변 영역(PR)과 연결된 통로(7)에는 제2 배관(34)이 배치되며, 제1 및 제2 배관(32,34)들에는 열 교환기를 갖는 순환 펌프(36)가 배치된다. 한편, 냉각 공간에는 순환 펌프에 의하여 순환되는 냉매(또는 냉각 유체)가 채워진다. 이와 다르게, 냉각 공간(28)에 냉매를 채운 후 몰딩 부재(30)의 개구 및 기판(10)의 통로(7)를 제1 및 제2 밀봉 부재로 밀봉한 후 냉각 공간(28)에 배치된 순환 펌프를 이용하여 냉매를 순환시켜도 무방하다.Referring back to FIG. 1, the first pipe 32 is connected to the opening exposing the through hole 23 of the molding member 30, and the passage 7 connected to the peripheral area PR of the substrate 10 is connected to the opening 7. The second pipe 34 is disposed, and the circulation pump 36 having a heat exchanger is disposed in the first and second pipes 32 and 34. On the other hand, the cooling space is filled with a refrigerant (or cooling fluid) circulated by the circulation pump. Alternatively, after filling the cooling space 28 with the refrigerant, the opening of the molding member 30 and the passage 7 of the substrate 10 are sealed with the first and second sealing members and then disposed in the cooling space 28. The refrigerant may be circulated using a circulation pump.

본 발명에는 비록 기판에 통로를 형성하여 냉각 유체를 순환시키는 구조 및 방법이 도시 및 설명되고 있지만, 이와 다르게 통로를 몰딩 부재에 형성하여도 무방하며, 통로를 개구 형태로 기판 또는 몰딩 부재에 형성하지 않고 중공을 갖는 파이프를 몰딩 부재에 설치하여도 무방하다.Although the structure and method for forming a passage in the substrate to circulate the cooling fluid is shown and described in the present invention, the passage may be formed in the molding member. Alternatively, the passage may not be formed in the substrate or the molding member in the form of an opening. And a hollow pipe may be provided in the molding member.

이상에서 상세하게 설명한 바에 의하면, 적층된 반도체 칩들에 냉각 유체가 순환되는데 필요한 관통홀을 형성하고 반도체 칩들 사이에 관통홀과 연결된 냉각 공간을 형성하여 반도체 칩들을 신속히 냉각시킬 뿐만 아니라 반도체 칩들 사이에 갭-필 부재를 형성하지 않아 반도체 패키지의 제조 공정수를 감소시킬 수 있는 효과를 갖는다.As described above in detail, through-holes necessary for circulating cooling fluids are formed in the stacked semiconductor chips, and cooling spaces connected to the through-holes are formed between the semiconductor chips to rapidly cool the semiconductor chips, as well as gaps between the semiconductor chips. Since the filling member is not formed, the number of manufacturing steps of the semiconductor package can be reduced.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 따른 적층 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a multilayer semiconductor package according to an embodiment of the present invention.

도 2 내지 도 6들은 도 1에 도시된 적층 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of manufacturing the multilayer semiconductor package shown in FIG. 1.

Claims (11)

칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖고, 상기 칩 영역 으로부터 상기 주변 영역으로 향하는 통로가 형성된 기판;A substrate having a chip region and a peripheral region disposed around the chip region, the substrate having a passage from the chip region to the peripheral region; 상기 기판의 칩 영역에 적어도 2 개가 상호 이격되어 적층되며, 각각 관통홀이 형성된 반도체 칩들을 포함하는 반도체 칩 모듈; At least two semiconductor chip modules stacked on the chip region of the substrate, the semiconductor chip modules including semiconductor chips each having a through hole; 상기 반도체 칩 모듈의 측면 및 상면을 덮도록 형성되며, 상기 반도체 칩들 사이에서 상기 관통홀들과 연통된 냉각 공간을 형성하고, 상기 반도체 칩들 중에서 최상부에 배치된 반도체 칩의 상기 관통홀과 연결된 개구를 갖는 몰딩 부재; 및 An opening connected to the through hole of the semiconductor chip, the cooling space communicating with the through holes between the semiconductor chips and covering the side surface and the upper surface of the semiconductor chip module; A molding member having; And 상기 냉각 공간으로 상기 몰딩 부재가 유입되는 것을 방지하기 위해 상기 각 반도체 칩의 상면 및 상기 상면과 대향 하는 하면의 에지를 따라 폐루프 형상으로 형성된 접착성 밀봉 부재;An adhesive sealing member formed in a closed loop shape along an upper surface of each semiconductor chip and an edge of a lower surface facing the upper surface to prevent the molding member from flowing into the cooling space; 를 포함하는 적층 반도체 패키지.Laminated semiconductor package comprising a. 제1항에 있어서,The method of claim 1, 상기 기판은 상기 칩 영역에 배치된 접속 패드들을 포함하고, 상기 반도체 칩 모듈은 상기 각 반도체 칩들을 관통하며 상기 접속 패드들에 전기적으로 접속된 관통 전극을 포함하는 것을 특징으로 하는 적층 반도체 패키지.And the substrate includes connection pads disposed in the chip region, and the semiconductor chip module includes through electrodes penetrating through the semiconductor chips and electrically connected to the connection pads. 제2항에 있어서,The method of claim 2, 상기 관통 전극의 측면에는 상기 관통 전극의 측면의 부식을 방지하기 위한 금층 및 절연막 중 어느 하나가 형성된 것을 특징으로 하는 적층 반도체 패키지.The side surface of the through electrode, the laminated semiconductor package, characterized in that any one of a gold layer and an insulating film for preventing corrosion of the side of the through electrode. 제2항에 있어서,The method of claim 2, 상기 관통 전극을 형성하기 위한 관통 전극홀은 제1 사이즈를 갖고, 상기 관통홀은 상기 제1 사이즈보다 작은 제2 사이즈를 갖는 것을 특징으로 하는 적층 반도체 패키지.The through electrode hole for forming the through electrode has a first size, and the through hole has a second size smaller than the first size. 제1항에 있어서,The method of claim 1, 상기 몰딩 부재의 상기 개구와 연결된 제1 배관;A first pipe connected to the opening of the molding member; 상기 통로와 연결된 제2 배관; 및A second pipe connected to the passage; And 상기 제1 및 제2 배관들과 연결되어 상기 제1 및 제2 배관들 및 상기 냉각 공간에 채워진 냉각 유체를 순환시키기 위한 순환 펌프를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.And a circulation pump connected to the first and second pipes to circulate the cooling fluid filled in the first and second pipes and the cooling space. 제1항에 있어서,The method of claim 1, 상기 몰딩 부재의 상기 개구를 밀봉하는 제1 밀봉 부재;A first sealing member for sealing the opening of the molding member; 상기 통로를 밀봉하는 제2 밀봉 부재;A second sealing member for sealing the passage; 상기 냉각 공간 내에 채워진 냉각 유체; 및A cooling fluid filled in the cooling space; And 상기 냉각 유체를 순환시키는 순환 펌프;A circulation pump circulating the cooling fluid; 를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.Laminated semiconductor package, characterized in that it further comprises. 제1항에 있어서,The method of claim 1, 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩 의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 동일한 위치에 형성된 것을 특징으로 하는 적층 반도체 패키지.The through-holes of the lower semiconductor chip disposed below the semiconductor chip and the upper semiconductor chip disposed above the lower semiconductor chip are formed at the same position. 제1항에 있어서,The method of claim 1, 상기 반도체 칩들 중 하부에 배치된 하부 반도체 칩 및 상기 하부 반도체 칩의 상부에 배치된 상부 반도체 칩의 상기 관통홀들은 서로 다른 위치에 형성된 것을 특징으로 하는 적층 반도체 패키지.The through-holes of the lower semiconductor chip disposed below the semiconductor chip and the upper semiconductor chip disposed above the lower semiconductor chip are formed at different positions. 삭제delete 제1항에 있어서,The method of claim 1, 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리의 절반인 것을 특징으로 하는 적층 반도체 패키지.And the height of the adhesive sealing member is half the spaced apart distance of the adjacently disposed semiconductor chips. 제1항에 있어서,The method of claim 1, 상기 접착성 밀봉 부재의 높이는 인접하게 배치된 상기 반도체 칩들의 이격된 거리와 동일한 것을 특징으로 하는 적층 반도체 패키지.And the height of the adhesive sealing member is equal to the spaced distance between the semiconductor chips disposed adjacent to each other.
KR1020090019180A 2009-03-06 2009-03-06 Stacked semiconductor package KR101013564B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090019180A KR101013564B1 (en) 2009-03-06 2009-03-06 Stacked semiconductor package
US12/639,222 US8159065B2 (en) 2009-03-06 2009-12-16 Semiconductor package having an internal cooling system
US13/418,845 US8358016B2 (en) 2009-03-06 2012-03-13 Semiconductor package having an internal cooling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019180A KR101013564B1 (en) 2009-03-06 2009-03-06 Stacked semiconductor package

Publications (2)

Publication Number Publication Date
KR20100100346A KR20100100346A (en) 2010-09-15
KR101013564B1 true KR101013564B1 (en) 2011-02-14

Family

ID=43006435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019180A KR101013564B1 (en) 2009-03-06 2009-03-06 Stacked semiconductor package

Country Status (1)

Country Link
KR (1) KR101013564B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673380B1 (en) * 2004-12-20 2007-01-24 삼성전자주식회사 Semiconductor chip with coolant runner, semiconductor package using the same and semiconductor package cooling system
KR20080038577A (en) * 2006-10-30 2008-05-07 삼성전자주식회사 Wafer stack package having vertical heat emission path and manufacturing method the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673380B1 (en) * 2004-12-20 2007-01-24 삼성전자주식회사 Semiconductor chip with coolant runner, semiconductor package using the same and semiconductor package cooling system
KR20080038577A (en) * 2006-10-30 2008-05-07 삼성전자주식회사 Wafer stack package having vertical heat emission path and manufacturing method the same

Also Published As

Publication number Publication date
KR20100100346A (en) 2010-09-15

Similar Documents

Publication Publication Date Title
US8159065B2 (en) Semiconductor package having an internal cooling system
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US9818680B2 (en) Scalable semiconductor interposer integration
US10134710B2 (en) Semiconductor package
US10566320B2 (en) Method for fabricating electronic package
US8049329B2 (en) Wafer stacked package waving bertical heat emission path and method of fabricating the same
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
KR101454883B1 (en) Stacked integrated circuit package-in-package system
US11171128B2 (en) Semiconductor package
US9159640B2 (en) Semiconductor device and method for manufacturing the semiconductor device
TWI402954B (en) Assembly board and semiconductor module
US10748872B2 (en) Integrated semiconductor assemblies and methods of manufacturing the same
KR20150125814A (en) Semiconductor Package Device
CN213752684U (en) Stacked silicon package with vertical thermal management
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
KR102492527B1 (en) data storage device and electric apparatus including the same
KR101111423B1 (en) Stack chip package having heat emission means
TW201325327A (en) Method and apparatus for connecting inlaid chip into printed circuit board
KR20140001190A (en) Multi-chip package with thermal frame and method of assembling
US11049796B2 (en) Manufacturing method of packaging device
KR101013564B1 (en) Stacked semiconductor package
KR101038313B1 (en) Stack package
US9402331B2 (en) Integrated circuit chip comprising electronic device and electronic system
TWI808451B (en) Semiconductor device
KR101078746B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee