KR101010451B1 - Low Dropout Regulator With Replica Load - Google Patents

Low Dropout Regulator With Replica Load Download PDF

Info

Publication number
KR101010451B1
KR101010451B1 KR1020080065787A KR20080065787A KR101010451B1 KR 101010451 B1 KR101010451 B1 KR 101010451B1 KR 1020080065787 A KR1020080065787 A KR 1020080065787A KR 20080065787 A KR20080065787 A KR 20080065787A KR 101010451 B1 KR101010451 B1 KR 101010451B1
Authority
KR
South Korea
Prior art keywords
amplifier
output
input
transistor
voltage
Prior art date
Application number
KR1020080065787A
Other languages
Korean (ko)
Other versions
KR20100005756A (en
Inventor
유창식
노용성
문영진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080065787A priority Critical patent/KR101010451B1/en
Publication of KR20100005756A publication Critical patent/KR20100005756A/en
Application granted granted Critical
Publication of KR101010451B1 publication Critical patent/KR101010451B1/en

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명에 따른 저전압 강하 레귤레이터는, 기준 전압을 제1 입력으로 수신하여, 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기, 제1 증폭기의 출력과 연결되고, 부하에 출력 전압을 제공하는 출력부, 및 제1 증폭기의 출력과 연결되고, 제1 증폭기의 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하되, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득을 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지함으로써, 외부에서 불안정한 전원이 공급되어도 안정한 출력을 보장할 수 있으며, 구동할 용량성 부하에 관계없이 안정한 동작이 가능하여, 시스템의 안정한 동작을 보장한다.The low voltage drop regulator according to the present invention is connected to an output of a first amplifier and a first amplifier for receiving a reference voltage as a first input, amplifying a difference between the first input and the second input, and outputting the output voltage to a load. And an output unit providing an output unit, and a replica unit connected to an output of the first amplifier and providing a feedback voltage to a second input of the first amplifier. By maintaining a constant value irrespective of negative output voltage, stable output can be guaranteed even when external unstable power is supplied, and stable operation is possible regardless of capacitive load to be driven, thereby ensuring stable operation of the system.

저전압 강하 레귤레이터, 레플리카, 피드백, 이득, LDO Low Voltage Drop Regulator, Replica, Feedback, Gain, LDO

Description

레플리카 부하를 이용한 저전압 강하 레귤레이터{Low Dropout Regulator With Replica Load}Low Dropout Regulator With Replica Load}

본 발명은 저전압 강하 레귤레이터에 관한 것으로, 더욱 상세하게는 일정한 피드백 이득을 갖는 레플리카 부하를 이용한 저전압 강하 레귤레이터에 관한 것이다.The present invention relates to a low voltage drop regulator, and more particularly, to a low voltage drop regulator using a replica load having a constant feedback gain.

저전압 강하(Low DropOut, LDO) 레귤레이터는, 아날로그 및 디지털 반도체 회로의 전원공급용 디바이스로, 그 입력에 비해 출력의 전압치가 통상적으로 낮고 안정한 DC 전압을 제공하는 레귤레이터로, 전자기기의 오동작 없이 정밀한 동작을 보장하기 위해서는 배터리 등으로부터 외부 전원을 공급받아 구동하고자 하는 회로에 안정적인 전원을 공급하는 저전압 강하 레귤레이터가 필요하다.Low DropOut (LDO) regulator is a power supply device for analog and digital semiconductor circuits. It is a regulator that provides a stable DC voltage with a low output voltage value compared to its input, and operates precisely without malfunction of electronic devices. In order to guarantee the low voltage, a low voltage drop regulator is required to supply stable power to a circuit to be driven by receiving external power from a battery.

저전압 강하 레귤레이터는 주로 휴대폰, PDA(Personal Digital Assistants) 등의 무선 휴대용 기기에 사용되는 반도체 회로, 모니터, TV 등의 디스플레이 장치를 구성하는 회로, 조절 가능한 일정한 밝기로 발광 다이오드를 구동하기 위한 구동 회로, 생체 칩 내부에 사용되는 전압을 안정적으로 공급하기 위한 전원부 회로, 기타 안정적인 전원을 필요로 하는 모든 전자기기에 안정적인 전원을 공급하기 위 해 사용된다. The low voltage drop regulator is mainly composed of semiconductor circuits used in wireless portable devices such as mobile phones and PDAs (Personal Digital Assistants), circuits constituting display devices such as monitors and TVs, drive circuits for driving light emitting diodes with adjustable constant brightness, It is used to supply a stable power supply circuit for the power supply circuit to supply the voltage used inside the biochip and other electronic devices that need a stable power supply.

기존에 사용되던 저전압 강하 레귤레이터는 출력 전압으로부터 피드백(feedback) 신호를 입력으로 되먹임하여, 기준전압과의 차이를 줄이는 방법을 사용하였다. 이러한 피드백 시스템의 경우 시스템의 안정도가 가장 큰 문제가 되었으며, 안정성을 확보하기 위한 여러 가지 보상 기법이 제시되었다. 하지만, 이러한 단순 피드백 시스템의 경우 저전압 강하 레귤레이터가 구동해야 하는 용량성 부하를 정확히 파악할 수 없다는 특징으로 인해 안정성 확보를 위한 보상 기법을 사용하더라도 제한된 범위에서의 용량성 부하만을 구동할 수 있고, 일정 기준 이상으로 용량성 부하가 커지게 되면 시스템이 불안정해진다는 문제점을 여전히 가지고 있었다.Conventional low voltage drop regulators use a method of reducing the difference from the reference voltage by feeding back a feedback signal from the output voltage to the input. In the case of this feedback system, the stability of the system has become the biggest problem, and various compensation techniques have been proposed to secure the stability. However, this simple feedback system cannot accurately identify the capacitive load that the low-voltage drop regulator needs to drive. Therefore, even with a compensation scheme to ensure stability, only a limited range of capacitive loads can be driven. The problem still remains that the system becomes unstable when the capacitive load increases.

일정 기준 이상으로 용량성 부하가 커지게 되면 시스템이 불안정해진다는 문제를 해결하기 위한 방법으로, 레플리카(Replica) 부하를 이용한 저전압 강하레귤레이터가 제안되었다. 도 1에서는 기존의 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로를 도시한다. 도 1에 도시된 바와 같은 레플리카 부하를 이용하는 경우, 레귤레이터가 구동해야 하는 부하에 관계없이 시스템의 안정도를 확보할 수 있다는 장점이 있다. As a way to solve the problem of system instability when the capacitive load increases beyond a certain standard, a low voltage drop regulator using a replica load has been proposed. Figure 1 shows a low voltage drop regulator circuit using a conventional replica load. When using a replica load as shown in Figure 1, there is an advantage that the stability of the system can be secured regardless of the load to be operated by the regulator.

하지만, 도 1에 나타난 전압 강하 레귤레이터 회로의 경우, 레플리카 부하를 사용하긴 하지만 부하에서의 전압 강하가 레플리카 회로에 반영되는 구조가 아니며, 따라서, 출력 전류가 변함에 따라 출력 전압이 감소하는데도 이러한 변화를 감지하지 못하여 출력 전압에 대한 조절이 불가능하다는 문제가 있었다. However, in the case of the voltage drop regulator circuit shown in FIG. 1, although the replica load is used, the voltage drop at the load is not reflected in the replica circuit. There was a problem that it could not adjust the output voltage because it did not detect.

이러한 문제를 해결하기 위해, 구동 회로에 공급되는 전류를 감지하기 위한 기법들이 제시되었는데, 그 중 하나가 도 2에 나타난 바와 같은 비연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로이다.To solve this problem, techniques for sensing the current supplied to the driving circuit have been proposed, one of which is a low voltage drop regulator circuit using a replica load to which a discontinuous mode compensation technique as shown in FIG. 2 is applied.

하지만, 도 2에 나타난 회로에서도, 출력 전류가 변하는 경우 어느 정도 출력 전압에 대한 조절을 기대할 수는 있으나, 도 2에 도시된 바와 같이 비교기를 사용함으로 인해 연속 모드(continuous mode)로 동작하지 못하고, 비연속 모드(discrete mode)로 동작하여 레귤레이션 특성이 좋지 못하다는 문제점이 드러났다. 즉, 도 2의 회로에서는, 출력 전류가 증가하면 출력 전압(Vout)이 감소하게 되고, 그에 따라 비교기(AMP2)의 출력이 1이 되어 스위치(MSW)가 ON 상태에 이르게 된다. 스위치(MSW)가 ON이 되는 순간, 결국 베타 회로의 이득이 변화하고, 출력 전압이 갑자기 증가하게 되는 결과를 가져오게 된다.However, even in the circuit shown in Figure 2, if the output current changes to some extent can be expected to adjust the output voltage, as shown in Figure 2 due to the use of a comparator does not operate in a continuous mode (continuous mode), The problem is that the regulation characteristics are not good because of the operation in discrete mode. That is, in the circuit of FIG. 2, when the output current increases, the output voltage Vout decreases, so that the output of the comparator AMP2 becomes 1 and the switch MSW is brought into the ON state. The moment the switch MSW is turned on, the gain of the beta circuit eventually changes, resulting in a sudden increase in output voltage.

도 2에 도시된 바와 같은 회로의 문제를 해결하기 위해, 도 3과 같은 연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로가 제안되었다. In order to solve the problem of the circuit as shown in FIG. 2, a low voltage drop regulator circuit using a replica load to which the continuous mode compensation technique as shown in FIG. 3 is applied has been proposed.

도 3의 회로에서의 레귤레이션 과정을 살펴보면, 출력 전류가 증가하여 출력 전압(Vout)이 감소하게 되면, 제2 증폭기(A2)의 출력이 증가하고, 그에 따라 IBST가 증가하여 vlb가 감소하고, 결국 Vout이 증가하게 된다. 즉, 출력 전류가 변화하는 경우 전류 IBST 값이 그에 따라 연속적으로 변화하여 출력 전압에 대해서도 연속적인 레귤레이션 특징을 나타낸다. 하지만, 도 3에 도시된 회로의 경우에도, IBST 값이 변화함에 따라 베타 회로의 피드백 이득이 변화함으로써 출력 전압에 오차를 발생시키고 회로의 안정도에 문제가 발생하는 것을 알 수 있다.Referring to the regulation process in the circuit of FIG. 3, when the output current increases to decrease the output voltage Vout, the output of the second amplifier A2 increases, and accordingly, the I BST increases to decrease vlb. Eventually Vout will increase. In other words, when the output current changes, the current I BST value continuously changes accordingly, indicating continuous regulation characteristics for the output voltage. However, even in the circuit shown in FIG. 3, it can be seen that the feedback gain of the beta circuit changes as the I BST value changes, causing an error in the output voltage and a problem in the stability of the circuit.

살펴본 바와 같이, 기존에 제시된 저전압 강하 레귤레이터 회로의 경우, 용량성 부하에 따라 피드백 특성이 달라진다거나, 용량성 부하에 관계없이 안정한 피드백 특성을 가진다 하더라도 출력 전류의 변화에 따른 출력 전압에 대한 레귤레이션 특성이 양호하지 못한다든지, 피드백 이득을 변화시켜 시스템의 안정도를 떨어뜨리고 정확한 출력 전압을 얻기 어려운 문제가 있었다. As described above, in the case of the low voltage drop regulator circuit, the regulation characteristics for the output voltage according to the change of the output current are different even if the feedback characteristics vary depending on the capacitive load or the stable feedback characteristics regardless of the capacitive load. There was a problem with poor or unsatisfactory feedback gains that made the system less stable and difficult to obtain the correct output voltage.

상술한 문제점을 해결하기 위한 본 발명은, 출력 전압을 레플리카 부하 회로가 그대로 반영하는 추가적인 루프를 구성하여, 출력 전압과 동일한 전압을 에러 증폭기의 입력으로 제공함으로써, 출력 전압과 동일한 전압이 기준 전압과 비교되도록 하여, 시스템 전체 루프의 특성을 안정하게 유지하고 정확한 전압을 출력하는, 레플리카 회로를 이용한 저전압 강하 레귤레이터를 제공하는 데 그 목적이 있다.The present invention for solving the above-mentioned problems, by configuring an additional loop that reflects the output voltage as it is, providing a voltage equal to the output voltage to the input of the error amplifier, so that the same voltage as the output voltage It is an object of the present invention to provide a low voltage drop regulator using a replica circuit, which allows the comparison to maintain the characteristics of the entire system loop and output the correct voltage.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 저전압 강하 레귤레이터는, 기준 전압을 제1 입력으로 수신하여, 상기 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기, 상기 제1 증폭기의 출력과 연결되고, 부하에 출력 전압을 제공하는 출력부, 및 상기 제1 증폭기의 출력과 연결되고, 상 기 제1 증폭기의 상기 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하되, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득은 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지되는 것을 특징으로 한다.A low voltage drop regulator according to an aspect of the present invention for achieving the above object, the first amplifier for receiving a reference voltage as a first input, amplifying the difference between the first input and the second input, An output part connected to an output of the first amplifier and providing an output voltage to a load, and a replica part connected to an output of the first amplifier and providing a feedback voltage to the second input of the first amplifier. However, the feedback gain of the circuit composed of the first amplifier and the replica unit is maintained at a constant value regardless of the output voltage of the output unit.

상기 출력부는, 제1 트랜지스터, 상기 제1 트랜지스터의 소스 또는 드레인에 직렬로 연결된 제1 저항 소자, 및 상기 제1 저항 소자와 직렬로 연결된 제2 저항 소자를 포함하고, 상기 제1 트랜지스터의 게이트는 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 한다.The output unit includes a first transistor, a first resistance element connected in series to a source or a drain of the first transistor, and a second resistance element connected in series with the first resistance element, and the gate of the first transistor is It is characterized in that connected to the output terminal of the first amplifier.

본 발명의 제1 측면에 따른 저전압 강하 레귤레이터의 레플리카부는 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터, 제3 저항 소자, 및 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함한다.The replica portion of the low voltage drop regulator according to the first aspect of the present invention includes a second transistor having a gate connected to the output of the first amplifier, a third resistor element, and a fourth resistor element connected in series with the third resistor element. Include.

상기 레플리카부는, 상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기와 상기 제3 저항 소자와 연결되고, 상기 제2 증폭기의 출력에 연결되어 상기 제2 증폭기의 출력에 따라 변화하는 저항 값을 제공하는 보상 소자를 포함한다.The replica unit has one input terminal connected to the output voltage, and is connected to a second amplifier and the third resistor element to adjust the output by reflecting the change of the output voltage, and to the output of the second amplifier. And a compensation element coupled to provide a resistance value that varies with the output of the second amplifier.

상기 보상 소자는 트랜지스터, 특히 MOS 트랜지스터일 수 있다.The compensating element may be a transistor, in particular a MOS transistor.

상기 보상 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되고, 상기 보상 소자의 게이트는 상기 제2 트랜지스터의 게이트 단자에 연결되고, 상기 보상 소자의 나머지 소스 또는 드레인 단자는 상기 제3 저항 소자의 일단에 연결되며, 상기 제2 증폭기의 나머지 입력 단자는 상기 제3 저항 소자의 상기 일단에 연결되는 것을 특징으로 한다.The source or drain terminal of the compensation element is connected to the source or drain terminal of the second transistor, the gate of the compensation element is connected to the gate terminal of the second transistor, and the remaining source or drain terminal of the compensation element is It is connected to one end of the third resistor, characterized in that the remaining input terminal of the second amplifier is connected to the one end of the third resistor.

상기 제3 저항 소자와 상기 제4 저항 소자가 연결된 노드는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 한다.The node connected to the third resistor element and the fourth resistor element is connected to a second input of the first amplifier.

본 발명의 제2 측면에 따른 저전압 강하 레귤레이터의 레플리카부는 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터, 상기 제2 트랜지스터와 직렬로 연결된 제3 저항 소자 및 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자를 포함한다.The replica portion of the low voltage drop regulator according to the second aspect of the present invention has a second transistor having a gate connected to the output of the first amplifier, a third resistor element connected in series with the second transistor, and a series with the third resistor element. And a fourth resistive element connected thereto.

상기 레플리카부는, 상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기와 상기 제2 증폭기의 출력 전압에 따라 변화하는 전류 값을 제공하는 전류 제공 소자를 포함하고, 상기 전류 제공 소자의 일단은 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되는 것을 특징으로 한다.The replica unit has one input terminal connected to the output voltage, and provides a second amplifier that adjusts the output by reflecting the change of the output voltage and provides a current value that varies according to the output voltage of the second amplifier. And a current providing element, wherein one end of the current providing element is connected to a source or drain terminal of the second transistor.

상기 제2 증폭기의, 상기 출력 전압과 연결되는 입력 단자 외의 나머지 단자는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 한다.The other terminal of the second amplifier other than the input terminal connected to the output voltage may be connected to the second input of the first amplifier.

상기 전류 제공 소자는 트랜지스터일 수 있으며, 특히, MOS 트랜지스터일 수 있다.The current providing element may be a transistor, in particular, a MOS transistor.

상기 전류 제공 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자와 연결되고, 상기 전류 제공 소자의 게이트 단자는 상기 제2 증폭기의 출력과 연결되는 것을 특징으로 한다.The source or drain terminal of the current providing element is connected to the source or drain terminal of the second transistor, and the gate terminal of the current providing element is connected to the output of the second amplifier.

본 발명의 다른 측면에 따른 집적회로는, 제1항 내지 제15항 중 어느 한 항 에 기재된 저전압 강하 레귤레이터를 포함한다. 본 발명은, 상술한 저전압 강하 레귤레이터를 포함하는 휴대용 단말기, 영상 처리 장치 등으로 구현될 수 있다.An integrated circuit according to another aspect of the present invention includes the low voltage drop regulator according to any one of claims 1 to 15. The present invention can be implemented as a portable terminal, an image processing apparatus, or the like including the low voltage drop regulator described above.

하나의 연산 증폭기와 하나의 트랜지스터를 추가하여 구현되는 상술한 본 발명의 저전압 강하 레귤레이터에 따르면, 추가적인 전류의 소모가 거의 없는 저소비 전력을 갖는 안정적인 전압공급원으로 동작하고, 외부에서 불안정한 전원이 공급되어도 안정한 출력을 보장할 수 있으며, 구동할 용량성 부하에 관계없이 안정한 동작이 가능하다. 따라서, 반도체가 집적화되고 소형화되는 추세에 따라 전원전압도 함께 감소하는 현실에 비추어 볼 때, 감소된 전원 전압 하에서도 구동해야 할 시스템의 안정한 동작을 보장하기 위해 전원 전압을 안정적으로 공급해 주는 본 발명에 따른 저전압 강하 레귤레이터의 효용성은 매우 크다 할 것이다. According to the low voltage drop regulator of the present invention implemented by adding one operational amplifier and one transistor, it operates as a stable voltage supply with low power consumption with almost no additional current consumption, and is stable even when an external unstable power supply is supplied. The output can be guaranteed and stable operation regardless of the capacitive load to be driven. Therefore, in view of the fact that the supply voltage also decreases as the semiconductor is integrated and miniaturized, the present invention provides a stable supply of the supply voltage to ensure stable operation of the system to be operated under the reduced supply voltage. The utility of the low voltage drop regulator will be very large.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals are used for like elements in describing each drawing.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.

본 명세서에서 사용되는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호 를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. Hereinafter, the same reference numerals are used for the same components in the drawings, and redundant description of the same components is omitted.

도 4는 본 발명에 적용되는 피드백 루프 회로의 블록도이다.4 is a block diagram of a feedback loop circuit applied to the present invention.

본 발명에 따른 저전압 강하 레귤레이터에는 도 4와 같은 피드백 루프 회로가 적용되는데, 출력 전압 Vout을, 입력 전압 Vin, 피드포워드(feedforward) 이득 A, 및 피드백(feedback) 이득 β간의 관계식으로 나타내면 아래의 수학식 1과 같이 나타낼 수 있다. In the low voltage drop regulator according to the present invention, a feedback loop circuit as shown in FIG. 4 is applied. The output voltage Vout is represented by the relation between the input voltage Vin, the feedforward gain A, and the feedback gain β. It can be expressed as Equation 1.

[수학식 1][Equation 1]

Vout = A/(1+Aβ) * VinVout = A / (1 + Aβ) * Vin

여기서, Aβ가 1보다 아주 큰 경우, 즉, Aβ >> 1 인 경우, 출력 전압 Vout은 아래 수학식 2와 같이 나타내진다.Here, when Aβ is much larger than 1, that is, when Aβ >> 1, the output voltage Vout is expressed by Equation 2 below.

[수학식 2][Equation 2]

Vout = A/Aβ * Vin Vout = A / Aβ * Vin

= Vin / β     = Vin / β

즉, 본 발명에 따른 저전압 강하 레귤레이터는, 피드백 이득 β가 고정되는 경우 일정한 출력 전압을 얻을 수 있는 회로이다. 따라서, 본 발명에 따른 저전압 강하 레귤레이터 회로에서는, 피드백 이득을 일정하게 제어할 수 있는 보상 회로가 추가된다. That is, the low voltage drop regulator according to the present invention is a circuit capable of obtaining a constant output voltage when the feedback gain β is fixed. Therefore, in the low voltage drop regulator circuit according to the present invention, a compensation circuit capable of constantly controlling the feedback gain is added.

도 5는 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 제1 실시예를 나타낸다. 5 shows a first embodiment of a low voltage drop regulator circuit using a replica according to the present invention.

본 발명의 제1 실시예에 따른 저전압 강하 레귤레이터 회로는 제1 증폭기(A1), 레플리카부(510), 출력부(520)를 포함하여 구성된다. 또한, 레플리카부(510)와 출력부(520)는 각각 하나의 트랜지스터(M2, M1)와 두 개의 저항(R3 및 R4, R1 및 R2)을 포함하여 구성되는데, 각각의 트랜지스터의 소스는 입력 전압(Vin)과 연결되고, 각각의 게이트는 제1 증폭기(A1)의 출력(Vy)과 연결된다. 또한, 레플리카부(510)는 추가적으로 하나의 트랜지스터와 하나의 증폭기를 더 포함하는데, 제3 트랜지스터(M3)와 제2 증폭기(A2)가 그것이다. 제3 트랜지스터(M3)와 제2 증폭기(A2)는 도 1에 도시된 바와 같은 기존의 저전압 강하 레귤레이터 회로와 비교하여 본 발명에 추가된 구성으로, 본 발명에 따른 저전압 강하 레귤레이터 회로가 기존의 회로와 비교하여 가장 크게 구별되는 부분이다.The low voltage drop regulator circuit according to the first embodiment of the present invention includes a first amplifier A1, a replica unit 510, and an output unit 520. In addition, the replica unit 510 and the output unit 520 include one transistor M2 and M1 and two resistors R3 and R4, R1 and R2, respectively, and the source of each transistor is an input voltage. (Vin), each gate is connected to the output (Vy) of the first amplifier (A1). In addition, the replica unit 510 further includes one transistor and one amplifier, which are the third transistor M3 and the second amplifier A2. The third transistor M3 and the second amplifier A2 are added to the present invention in comparison with the existing low voltage drop regulator circuit as shown in FIG. 1, and the low voltage drop regulator circuit according to the present invention is a conventional circuit. This is the biggest distinction compared to.

기준 전압(Vref)이 제1 증폭기(A1)의 제1 입력으로 제공된다. 레플리카부(510) 내의 직렬로 연결된 제3 저항(R3)과 제4 저항(R4) 사이의 노드인 N1에서의 전압이 피드백 신호로서 제1 증폭기(A1)의 제2 입력으로 제공된다. 제1 증폭기(A1)는 기준 전압(Vref)과 피드백된 신호의 차이, 즉 에러를 증폭한다는 의미에서, 에러 증폭기라고 칭할 수 있다. 제1 증폭기(A1)의 출력은 레플리카부(510)의 제2 트랜지스터(M2)의 게이트와 출력부(520)의 제1 트랜지스터(M1)의 게이트와 연결된다. 제2 트랜지스터(M2)의 드레인은 제3 트랜지스터(M3)의 소스와 연결되고, 제3 트랜지스터(M3)의 게이트는 제2 증폭기(A2)의 출력(Vx)과 연결된다. 또한, 제3 트랜지스터(M3)의 드레인은 제2 증폭기(A2)의 비반전 입력 및 제3 저항(R3)의 일단과 연결되고, 제3 저항(R3) 및 제4 저항(R4)은 직렬로 연결된다. 한편, 제2 증폭기(A2)의 반전 입력 단자는 출력단과 연결되어, 출력 전압이 제2 증폭기(A2)의 반전 입력 단자로 입력된다. The reference voltage Vref is provided to the first input of the first amplifier A1. The voltage at N1, the node between the third resistor R3 and the fourth resistor R4 connected in series in the replica unit 510, is provided as a feedback signal to the second input of the first amplifier A1. The first amplifier A1 may be referred to as an error amplifier in the sense of amplifying a difference between the reference voltage Vref and the fed back signal, that is, an error. The output of the first amplifier A1 is connected to the gate of the second transistor M2 of the replica unit 510 and the gate of the first transistor M1 of the output unit 520. The drain of the second transistor M2 is connected to the source of the third transistor M3, and the gate of the third transistor M3 is connected to the output Vx of the second amplifier A2. In addition, the drain of the third transistor M3 is connected to the non-inverting input of the second amplifier A2 and one end of the third resistor R3, and the third resistor R3 and the fourth resistor R4 are connected in series. Connected. Meanwhile, the inverting input terminal of the second amplifier A2 is connected to the output terminal, and the output voltage is input to the inverting input terminal of the second amplifier A2.

이와 같은 구성을 가지는 도 5에 도시된 저전압 강하 레귤레이터 회로의 동작에 대해 살펴보기로 한다. The operation of the low voltage drop regulator circuit shown in FIG. 5 having such a configuration will be described.

저전압 강하 레귤레이터와 연결된 외부 회로에 변화가 발생하여 출력단을 향해 흐르는 출력 전류가 증가하는 경우, 출력 전압(Vout)이 하강한다. 출력 전압 (Vout)은 제2 증폭기(A2)의 반전 입력 단자와 연결되어 있으므로, 제2 증폭기의 출력 전압(Vx)이 증가한다. 그에 따라 제3 트랜지스터(M3)의 ON 저항이 증가하고 노드 N2에서의 전압 및 노드 N1에서의 전압이 감소한다. 노드 N1에서의 전압은 제1 증폭기의 비반전 입력 단자로 제공되므로 제1 증폭기의 출력 전압(Vy)이 감소하고, 결국 출력부(520)의 제1 트랜지스터(M1)를 흐르는 전류가 증가하여 출력 전압(Vout)이 증가하게 된다.When a change occurs in an external circuit connected to the low voltage drop regulator and the output current flowing toward the output stage increases, the output voltage Vout falls. Since the output voltage Vout is connected to the inverting input terminal of the second amplifier A2, the output voltage Vx of the second amplifier is increased. Accordingly, the ON resistance of the third transistor M3 increases and the voltage at the node N2 and the voltage at the node N1 decrease. Since the voltage at the node N1 is provided to the non-inverting input terminal of the first amplifier, the output voltage Vy of the first amplifier decreases, and as a result, the current flowing through the first transistor M1 of the output unit 520 increases and outputs the output. The voltage Vout is increased.

살펴본 바와 같이, 본 발명의 제1 실시예에 따른 저전압 강하 레귤레이터의 경우, 출력 전압의 변화가 그대로 N2에서의 전압에 반영되고 베타 회로의 피드백 이득이 일정하게 유지되어, 출력 전류의 증가로 인해 하강한 출력 전압이 레플리카부에 의해 보상되는 것을 확인할 수 있다.As described above, in the case of the low voltage drop regulator according to the first embodiment of the present invention, the change in the output voltage is reflected in the voltage at N2 as it is, and the feedback gain of the beta circuit is kept constant, thereby decreasing due to the increase in the output current. It can be seen that one output voltage is compensated by the replica unit.

도 6은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 제2 실시예를 나타낸다.6 shows a second embodiment of a low voltage drop regulator circuit using a replica according to the present invention.

본 발명의 제2 실시예에 따른 저전압 강하 레귤레이터 회로는 제1 증폭 기(A1), 레플리카부(610), 출력부(620)를 포함하여 구성된다. 또한, 레플리카부(610)와 출력부(620)는 각각 하나의 트랜지스터(M2, M1)와 두 개의 저항(R3 및 R4, R1 및 R2)을 포함하여 구성되는데, 각 트랜지스터의 소스는 입력 전압과 연결된다. 또한, 레플리카부(610)는 추가적으로 하나의 트랜지스터(M3)와 하나의 증폭기(A2)를 더 포함하는데, 이 부분이 바로 본 발명에 따른 저전압 강하 레귤레이터 회로가 기존의 회로와 가장 크게 구별되는 부분이다.The low voltage drop regulator circuit according to the second embodiment of the present invention includes a first amplifier A1, a replica unit 610, and an output unit 620. In addition, the replica unit 610 and the output unit 620 include one transistor M2 and M1 and two resistors R3 and R4, R1 and R2, respectively. Connected. In addition, the replica unit 610 further includes one transistor M3 and one amplifier A2, which is the part where the low voltage drop regulator circuit according to the present invention is most distinguished from the existing circuit. .

레플리카부(610)는 출력단에서의 출력 전압을 보다 양호하게 조절하기 위해 사용되므로, 최소한의 전력을 소비하는 것이 바람직하며, 이를 위해서는, 레플리카부(610)의 제2 트랜지스터(M2)는 출력부(620)의 제1 트랜지스터(M1)보다 소형으로 하고, 레플리카부의 제3 및 제4 저항(R3 및 R4)은 출력부(620)의 제1 및 제2 저항(R1 및 R2)보다 큰 저항치를 가지도록 설계하는 것이 바람직하다.Since the replica unit 610 is used to better adjust the output voltage at the output terminal, it is preferable to consume the minimum power. For this purpose, the second transistor M2 of the replica unit 610 is an output unit ( It is smaller than the first transistor M1 of 620 and the third and fourth resistors R3 and R4 of the replica portion have a larger resistance value than the first and second resistors R1 and R2 of the output portion 620. It is desirable to design so that.

제1 증폭기(A1)의 제1 입력으로는 기준 전압(Vref)이 제공되고, 레플리카부(620)의 직렬로 연결된 제3 저항(R3)과 제4 저항(R4) 사이의 노드 N1의 전압이 피드백 신호로서, 제1 증폭기(A1)의 제2 입력으로 제공된다. 제1 증폭기(A1)의 출력은 레플리카부(610)의 제2 트랜지스터(M2)의 게이트 및 출력부(620)의 제1 트랜지스터(M1)의 게이트와 연결된다. 제2 트랜지스터(M2)의 드레인은 제3 트랜지스터(M3)의 드레인 및 제3 저항의 일단과 연결되고, 제3 트랜지스터(M3)의 게이트는 제2 증폭기의 출력과 연결된다. 제2 증폭기(A2)의 비반전 입력은 제3 저항(R3)의 다른 쪽 일단 및 제4 저항(R4)의 일단과 연결된다. 또한, 제2 증폭기(A2)의 반전 입력은, 출력부의 직렬로 연결된 제1 저항(R1) 및 제2 저항(R2)의 사이의 노드 N3에 연결된다. The first input of the first amplifier A1 is provided with a reference voltage Vref, and the voltage of the node N1 between the third resistor R3 and the fourth resistor R4 connected in series of the replica unit 620 is As a feedback signal, it is provided to the second input of the first amplifier A1. The output of the first amplifier A1 is connected to the gate of the second transistor M2 of the replica unit 610 and the gate of the first transistor M1 of the output unit 620. The drain of the second transistor M2 is connected to the drain of the third transistor M3 and one end of the third resistor, and the gate of the third transistor M3 is connected to the output of the second amplifier. The non-inverting input of the second amplifier A2 is connected to the other end of the third resistor R3 and one end of the fourth resistor R4. In addition, the inverting input of the second amplifier A2 is connected to the node N3 between the first resistor R1 and the second resistor R2 connected in series in the output unit.

한편, 도 6의 회로에서는 제3 트랜지스터가 N형 MOS(Metal-Oxide Semiconductor) 트랜지스터로 표현되어 있지만, P형 MOS 트랜지스터로 구현되어도 무방하며 이 경우 제2 증폭기(A2)의 입력 단자의 극성은 도 6의 회로에 도시된 것과 반대가 된다. In the circuit of FIG. 6, the third transistor is represented as an N-type metal oxide semiconductor (MOS) transistor, but may be implemented as a P-type MOS transistor. In this case, the polarity of the input terminal of the second amplifier A2 is shown in FIG. This is the opposite of that shown in the circuit of 6.

이와 같은 구성을 가지는 도 6에 도시된 저전압 강하 레귤레이터 회로의 동작에 대해 살펴보기로 한다. The operation of the low voltage drop regulator circuit shown in FIG. 6 having such a configuration will be described.

저전압 강하 레귤레이터와 연결된 외부 회로에 변화가 발생하여 출력단을 향해 흐르는 출력 전류가 증가하는 경우, 출력 전압(Vout)이 하강하고 그에 따라 노드 3(N3)에서의 전압 또한 하강하게 된다. 노드 3은 제2 증폭기(A2)의 반전 입력 단자와 연결되어 있으므로, 제2 증폭기(A2)의 출력 전압이 증가한다. 그에 따라 제3 트랜지스터(M3)를 흐르는 전류가 증가하고 노드 N2에서의 전압(Vx) 및 노드 N1에서의 전압이 감소한다. 노드 N1에서의 전압은 제1 증폭기(A1)의 비반전 입력 단자로 제공되므로 제1 증폭기(A1)의 출력 전압이 감소하고, 결국 출력부(620)의 제1 트랜지스터(M1)를 흐르는 전류가 증가하여 출력 전압(Vout)이 증가하게 된다. 여기서, 제3 트랜지스터(M3)는 전압제어 전류원으로 사용되고 있음을 알 수 있다. When a change occurs in an external circuit connected to the low voltage drop regulator and the output current flowing toward the output terminal increases, the output voltage Vout drops and thus the voltage at node 3 N3 also decreases. Since node 3 is connected to the inverting input terminal of the second amplifier A2, the output voltage of the second amplifier A2 increases. Accordingly, the current flowing through the third transistor M3 increases and the voltage Vx at the node N2 and the voltage at the node N1 decrease. Since the voltage at the node N1 is provided to the non-inverting input terminal of the first amplifier A1, the output voltage of the first amplifier A1 decreases, so that the current flowing through the first transistor M1 of the output unit 620 is The output voltage Vout is increased to increase. Here, it can be seen that the third transistor M3 is used as a voltage controlled current source.

본 발명의 제2 실시예에 따른 회로에서도 역시, 출력 전압의 변화가 그대로 노드 1(N1)에서의 전압에 반영되고 베타 회로의 피드백 이득이 일정하게 유지되어, 출력 전류의 증가로 인해 하강한 출력 전압이 레플리카부에 의해 보상되는 것을 확인할 수 있다.In the circuit according to the second embodiment of the present invention, too, the change in the output voltage is reflected in the voltage at the node 1 (N1) as it is, and the feedback gain of the beta circuit is kept constant, resulting in a drop in output due to an increase in the output current. It can be seen that the voltage is compensated by the replica unit.

도 5 및 도 6을 통해 제시된 본 발명에 따른 저전압 강하 레귤레이터는 하나의 연산 증폭기와 하나의 트랜지스터를 추가하여 구현되는 회로로, 추가적인 전류의 소모가 거의 없는 저소비 전력을 갖는 안정적인 전압공급원으로서 동작할 수 있다. The low voltage drop regulator according to the present invention shown in FIGS. 5 and 6 is a circuit implemented by adding one operational amplifier and one transistor, and can operate as a stable voltage source having low power consumption with almost no additional current consumption. have.

도 5 및 도 6에 도시된 회로의 제1 및 제2 트랜지스터에는 P형 MOS 트랜지스터가 사용되었으나, N형 MOS 트랜지스터가 사용되어도 무방하며 그에 따른 회로의 변화가 가능함이 이해되어야 할 것이다. Although the P-type MOS transistors are used for the first and second transistors of the circuits shown in FIGS. 5 and 6, it should be understood that the N-type MOS transistors may be used and the circuit can be changed accordingly.

또한, 도 5 및 도 6의 각 회로에는 MOS 트랜지스터가 사용되었으나, 이에 한정되는 것은 아니며, BJT(Bipolar Junction Transistor), CMOS((Complementary Metal-Oxide Semiconductor) 등 본 발명에 따른 실시예서와 동일한 기능을 수행하는 트랜지스터라면 그 형태가 어떤 것이라도 무방하다. 또한, 본 발명에 따른 저전압 강하 레귤레이터는 집적 회로의 일부를 구성할 수 있으며, 휴대용 전자기기 등에서 배터리로부터 전원을 공급 받아 안정한 전원을 공급하는 데 사용될 수 있으며, 영상 처리 장치 등에서 발광 다이오드 등을 안정적으로 구동하기 위해서 사용될 수도 있다. In addition, although the MOS transistor is used in each of the circuits of FIGS. 5 and 6, the present invention is not limited thereto. The same function as that of the embodiment of the present invention, such as a bipolar junction transistor (BJT) and a complementary metal-oxide semiconductor (CMOS), is performed. The low voltage drop regulator according to the present invention may form part of an integrated circuit, and may be used to supply stable power by receiving power from a battery in a portable electronic device or the like. It may be used to stably drive a light emitting diode in an image processing apparatus.

도 7은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로가 구동하는 용량성 부하의 변화에 따른 저전압 강하 레귤레이터의 루프 이득을 나타낸 그래프이다.7 is a graph illustrating the loop gain of the low voltage drop regulator according to the change of the capacitive load driven by the low voltage drop regulator circuit using the replica according to the present invention.

도 7에 나타난 그래프의 가로 축은 주파수(Hz)이고, 세로 축은 루프 이 득(dB)을 나타낸다. 도 7의 그래프를 살펴보면, 주파수가 낮은 쪽에서는 용량성 부하에 무관하게 루프 이득이 하나로 유지되는 형상을 보이다가 10MHz를 넘어서는 지점부터 용량성 부하의 변화에 따라 루프 이득도 여러 값을 가지는 것을 확인할 수 있다. 보다 구체적으로, 안정성을 판단하는 기준이 되는 0dB의 이득이 그래프와 만나는 지점에서의 주파수 값은 1MHz 내지 10MHz 사이, 더 정확하게는 5MHz 근처인데, 루프 이득이 변화하기 시작하는 지점은 이보다 훨씬 높은 주파수를 갖는 곳이다. 즉, 본 발명에 따른 레귤레이터의 용량성 부하로 인한 루프 이득의 변화는 단위 이득 주파수보다 훨씬 큰 주파수에서 나타나고 있음을 알 수 있다. 따라서, 도 7의 그래프를 통해, 본 발명에 따른 저전압 강하 레귤레이터 회로는 그것이 구동하는 용량성 부하에 무관하게 안정도를 확보할 수 있음을 알 수 있다. The horizontal axis of the graph shown in FIG. 7 is frequency (Hz), and the vertical axis represents loop gain (dB). Referring to the graph of FIG. 7, it can be seen that in the lower frequency, the loop gain remains one regardless of the capacitive load, but the loop gain also has various values from the point beyond 10 MHz according to the change of the capacitive load. have. More specifically, the frequency value at the point where the 0 dB gain, which is the basis for determining stability, meets the graph is between 1 MHz and 10 MHz, more precisely near 5 MHz, and the point where the loop gain begins to change is a much higher frequency. This is where you have it. In other words, it can be seen that the loop gain change due to the capacitive load of the regulator according to the present invention appears at a frequency much larger than the unit gain frequency. Accordingly, it can be seen from the graph of FIG. 7 that the low voltage drop regulator circuit according to the present invention can ensure stability regardless of the capacitive load it drives.

도 8은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 출력 전류 대 출력 전압을 나타낸 그래프이다.8 is a graph showing output current vs. output voltage of a low voltage drop regulator circuit using a replica according to the present invention.

도 8의 가로 축은 출력 전류, 세로 축은 출력 전압을 나타낸다. 도 8에 도시된 그래프는 출력 전류가 변화하는 경우에도 출력 전압이 3.3V 근처에서 유지되는 것을 알 수 있다. 즉, 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로에 있어서는, 출력 전류에 따른 출력 전압의 변화가 거의 나타나지 않는 것을 확인할 수 있다.8, the horizontal axis represents output current and the vertical axis represents output voltage. 8 shows that the output voltage is maintained at about 3.3V even when the output current changes. That is, in the low voltage drop regulator circuit using the replica according to the present invention, it can be confirmed that the change of the output voltage according to the output current hardly occurs.

도 7 및 8을 통해 확인한 바와 같이, 본 발명의 레플리카를 이용한 저전압 강하 레귤레이터 회로에 따르면, 구동할 용량성 부하에 무관하게, 출력 전류에 무 관하게 안정적으로 전압을 공급할 수 있게 된다. As shown in Figures 7 and 8, according to the low voltage drop regulator circuit using the replica of the present invention, regardless of the capacitive load to be driven, it is possible to stably supply the voltage regardless of the output current.

도 1은 기존의 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로도. 1 is a circuit diagram of a low voltage drop regulator using a conventional replica load.

도 2는 기존의 비연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 저전압 강하 레귤레이터 회로도.2 is a low voltage drop regulator circuit diagram using a replica load to which a conventional discontinuous mode compensation technique is applied.

도 3은 기존의 연속 모드 보상 기법이 적용된 레플리카 부하를 이용한 전압 강하 레귤레이터 회로도.3 is a circuit diagram of a voltage drop regulator using a replica load to which a conventional continuous mode compensation technique is applied.

도 4는 본 발명에 적용되는 피드백 루프 회로의 블록도.4 is a block diagram of a feedback loop circuit applied to the present invention.

도 5는 본 발명의 제1 실시예에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로도.5 is a circuit diagram of a low voltage drop regulator using a replica according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로도.6 is a circuit diagram of a low voltage drop regulator using a replica according to a second embodiment of the present invention.

도 7은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로가 구동하는 용량성 부하의 변화에 따른 저전압 강하 레귤레이터의 루프 이득을 나타낸 그래프.7 is a graph illustrating a loop gain of a low voltage drop regulator according to a change in a capacitive load driven by a low voltage drop regulator circuit using a replica according to the present invention.

도 8은 본 발명에 따른 레플리카를 이용한 저전압 강하 레귤레이터 회로의 출력 전류 대 출력 전압을 나타낸 그래프.8 is a graph showing output current vs. output voltage of a low voltage drop regulator circuit using a replica according to the present invention.

Claims (17)

기준 전압을 제1 입력으로 수신하여, 상기 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기;A first amplifier receiving a reference voltage as a first input and amplifying and outputting a difference between the first input and a second input; 제1 트랜지스터, 제1 저항 소자, 및 제2 저항 소자를 포함하며, 상기 제1 증폭기의 출력과 연결되어 부하에 출력 전압을 제공하는 출력부; 및An output unit including a first transistor, a first resistor element, and a second resistor element, the output unit being connected to an output of the first amplifier to provide an output voltage to a load; And 상기 제1 증폭기의 출력과 연결되고, 상기 제1 증폭기의 상기 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하고, A replica connected to an output of the first amplifier and providing a feedback voltage to the second input of the first amplifier, 상기 레플리카부는, The replica unit, 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터;A second transistor having a gate connected to an output of the first amplifier; 상기 출력 전압과 연결되는 하나의 입력 단자를 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기; A second amplifier having one input terminal connected to the output voltage and adjusting its output to reflect a change in the output voltage; 상기 제2 증폭기의 다른 입력 단자와 연결되는 제3 저항 소자; A third resistance element connected to the other input terminal of the second amplifier; 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자; 및A fourth resistance element connected in series with the third resistance element; And 상기 제2 증폭기의 출력에 연결되어 상기 제2 증폭기의 출력에 따라 변화하는 저항 값을 가지고, 상기 제3 저항 소자의 다른 일단과 연결되는 보상 소자를 포함하여, 상기 변화하는 저항 값에 따라 변화하는 전압을 상기 제1 증폭기의 제2 입력으로의 피드백 전압으로 공급하며, A compensation element connected to the output of the second amplifier and changing according to the output of the second amplifier, the compensation element being connected to the other end of the third resistance element, Supply a voltage as a feedback voltage to a second input of the first amplifier, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득은 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지되는 것을 특징으로 하는, 저전압 강하 레귤레이터.The feedback drop of the circuit consisting of the first amplifier and the replica unit is maintained at a constant value irrespective of the output voltage of the output unit, low voltage drop regulator. 제1항에 있어서, The method of claim 1, 상기 출력부는, The output unit, 제1 트랜지스터;A first transistor; 상기 제1 트랜지스터의 소스 또는 드레인에 직렬로 연결된 제1 저항 소자; 및A first resistor element connected in series with the source or drain of the first transistor; And 상기 제1 저항 소자와 직렬로 연결된 제2 저항 소자를 포함하고, A second resistance element connected in series with the first resistance element, 상기 제1 트랜지스터의 게이트는 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.And a gate of the first transistor is connected to an output terminal of the first amplifier. 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 보상 소자는 트랜지스터인 것을 특징으로 하는 저전압 강하 레귤레이터.The compensating element is a low voltage drop regulator, characterized in that the transistor. 제5항에 있어서, The method of claim 5, 상기 보상 소자는 MOS 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤레이터.And the compensating element is a MOS transistor. 제6항에 있어서, The method of claim 6, 상기 보상 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자에 연결되고, 상기 보상 소자의 게이트는 상기 제2 증폭기의 출력에 연결되고,A source or drain terminal of the compensation element is connected to a source or drain terminal of the second transistor, a gate of the compensation element is connected to an output of the second amplifier, 상기 보상 소자의 나머지 소스 또는 드레인 단자는 상기 제3 저항 소자의 일단에 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.And the remaining source or drain terminal of the compensation element is connected to one end of the third resistance element. 제7항에 있어서, The method of claim 7, wherein 상기 제3 저항 소자와 상기 제4 저항 소자가 연결된 노드는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.And a node to which the third resistance element and the fourth resistance element are connected is connected to a second input of the first amplifier. 기준 전압을 제1 입력으로 수신하여, 상기 제1 입력과 제2 입력의 차이를 증폭하여 출력하는 제1 증폭기;A first amplifier receiving a reference voltage as a first input and amplifying and outputting a difference between the first input and a second input; 제1 트랜지스터, 제1 저항 소자, 및 제2 저항 소자를 포함하며, 상기 제1 증폭기의 출력과 연결되어 부하에 출력 전압을 제공하는 출력부; 및An output unit including a first transistor, a first resistor element, and a second resistor element, the output unit being connected to an output of the first amplifier to provide an output voltage to a load; And 상기 제1 증폭기의 출력과 연결되고, 상기 제1 증폭기의 상기 제2 입력으로 피드백 전압을 제공하는 레플리카부를 포함하고, A replica connected to an output of the first amplifier and providing a feedback voltage to the second input of the first amplifier, 상기 레플리카부는, The replica unit, 상기 제1 증폭기의 출력과 연결되는 게이트를 갖는 제2 트랜지스터;A second transistor having a gate connected to an output of the first amplifier; 상기 제2 트랜지스터의 일단과 연결된 제3 저항 소자; A third resistance element connected to one end of the second transistor; 상기 제3 저항 소자와 직렬로 연결된 제4 저항 소자;A fourth resistance element connected in series with the third resistance element; 상기 제3 저항 소자 및 상기 제4 저항 소자가 사이의 노드와 연결되는 제1 입력, 그리고 상기 출력 전압과 연결되는 제2 입력을 갖고, 상기 출력 전압의 변화를 반영하여 그 출력을 조정하는 제2 증폭기; 및A second input having a first input connected with the node between the third resistor element and the fourth resistor element, and a second input connected with the output voltage, and adjusting the output to reflect the change of the output voltage; amplifier; And 상기 제2 증폭기의 출력 단자에 연결되는 게이트 단자를 가지고 상기 제2 증폭기의 출력 전압에 따라 변화하는 전류 값을 제공하며, 제3 저항 소자와 상기 제4 저항소자가 연결되는 노드에 연결된 일단을 가지는 전류 제공 소자를 포함하여, 상기 전류 제공 소자가 제공하는 전류 값의 변화에 따라 변화하는 전압을 상기 제1 증폭기의 제2 입력으로의 피드백 전압으로 공급하며, It has a gate terminal connected to the output terminal of the second amplifier and provides a current value that changes according to the output voltage of the second amplifier, and has one end connected to a node to which the third and fourth resistance elements are connected. Including a current providing element, supplying a voltage that changes according to the change in the current value provided by the current providing element as a feedback voltage to the second input of the first amplifier, 상기 제1 증폭기와 상기 레플리카부로 이루어지는 회로의 피드백 이득은 상기 출력부의 출력 전압과 무관하게 일정한 값으로 유지되는 것을 특징으로 하는 저전압 강하 레귤레이터.The feedback drop of the circuit consisting of the first amplifier and the replica unit is maintained at a constant value irrespective of the output voltage of the output unit. 삭제delete 제9항에 있어서, 10. The method of claim 9, 상기 제2 증폭기의 제1 입력 단자는 상기 제1 증폭기의 제2 입력으로 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.And a first input terminal of the second amplifier is connected to a second input of the first amplifier. 제9항에 있어서, 10. The method of claim 9, 상기 전류 제공 소자는 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤레이터.And said current providing element is a transistor. 제12항에 있어서, The method of claim 12, 상기 전류 제공 소자는 MOS 트랜지스터인 것을 특징으로 하는, 저전압 강하 레귤레이터. Wherein said current providing element is a MOS transistor. 제13항에 있어서, The method of claim 13, 상기 전류 제공 소자의 소스 또는 드레인 단자는 상기 제2 트랜지스터의 소스 또는 드레인 단자와 연결되는 것을 특징으로 하는, 저전압 강하 레귤레이터.The source or drain terminal of the current providing element, characterized in that connected to the source or drain terminal of the second transistor, low voltage drop regulator. 제1항, 제2항, 제5항 내지 제9항, 제11항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 집적 회로.An integrated circuit comprising the low voltage drop regulator according to any one of claims 1, 2, 5-9, and 11-14. 제1항, 제2항, 제5항 내지 제9항, 제11항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 휴대용 단말기.A portable terminal comprising the low voltage drop regulator according to any one of claims 1, 2, 5 to 9, and 11 to 14. 제1항, 제2항, 제5항 내지 제9항, 제11항 내지 제14항 중 어느 한 항에 기재된 저전압 강하 레귤레이터를 포함하는 영상 처리 장치.An image processing apparatus comprising the low voltage drop regulator according to any one of claims 1, 2, 5 to 9, and 11 to 14.
KR1020080065787A 2008-07-08 2008-07-08 Low Dropout Regulator With Replica Load KR101010451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065787A KR101010451B1 (en) 2008-07-08 2008-07-08 Low Dropout Regulator With Replica Load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065787A KR101010451B1 (en) 2008-07-08 2008-07-08 Low Dropout Regulator With Replica Load

Publications (2)

Publication Number Publication Date
KR20100005756A KR20100005756A (en) 2010-01-18
KR101010451B1 true KR101010451B1 (en) 2011-01-21

Family

ID=41815041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065787A KR101010451B1 (en) 2008-07-08 2008-07-08 Low Dropout Regulator With Replica Load

Country Status (1)

Country Link
KR (1) KR101010451B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11797038B2 (en) 2021-06-16 2023-10-24 Samsung Electronic Co., Ltd. Voltage regulator and semiconductor memory device having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114191B1 (en) 2010-09-17 2012-03-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device
US9059698B2 (en) 2010-10-11 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit devices using power supply circuits with feedback from a replica load
CN109976431A (en) * 2017-12-27 2019-07-05 北京兆易创新科技股份有限公司 Voltage regulator circuit
CN117452998B (en) * 2022-09-28 2024-04-02 晟芯腾跃(北京)科技有限公司 PMOS power tube LDO circuit with feedforward zero point stability compensation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157031A (en) * 2000-09-20 2002-05-31 Texas Instruments Inc Pmos low dropout voltage regulator using non-inverting variable gain stage
KR20070020405A (en) * 2003-12-23 2007-02-21 사이프레스 세미컨덕터 코포레이션 Replica biased voltage regulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157031A (en) * 2000-09-20 2002-05-31 Texas Instruments Inc Pmos low dropout voltage regulator using non-inverting variable gain stage
KR20070020405A (en) * 2003-12-23 2007-02-21 사이프레스 세미컨덕터 코포레이션 Replica biased voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11797038B2 (en) 2021-06-16 2023-10-24 Samsung Electronic Co., Ltd. Voltage regulator and semiconductor memory device having the same

Also Published As

Publication number Publication date
KR20100005756A (en) 2010-01-18

Similar Documents

Publication Publication Date Title
US8981739B2 (en) Low power low dropout linear voltage regulator
US8289009B1 (en) Low dropout (LDO) regulator with ultra-low quiescent current
US7683592B2 (en) Low dropout voltage regulator with switching output current boost circuit
US8493040B2 (en) Voltage regulator with charge pump
CN113346742B (en) Device for providing low-power charge pump for integrated circuit
US20130119954A1 (en) Adaptive transient load switching for a low-dropout regulator
US20080116862A1 (en) Low dropout regulator with wide input voltage range
US10534390B2 (en) Series regulator including parallel transistors
US8933682B2 (en) Bandgap voltage reference circuit
KR20110087234A (en) Switching regulator
US9606556B2 (en) Semiconductor integrated circuit for regulator
US7906952B2 (en) Voltage regulator
JP3710469B1 (en) Power supply device and portable device
US9007045B2 (en) Output device which supplies a current with improved transient response characteristic and reduced current consumption
KR101010451B1 (en) Low Dropout Regulator With Replica Load
JP2010140254A (en) Voltage regulator
US20170310204A1 (en) Bandgap reference circuit and dcdc converter having the same
US10014772B2 (en) Voltage regulator
US9606558B2 (en) Lower power switching linear regulator
US8686707B2 (en) Voltage regulator with power saving function
US20200310476A1 (en) Power supply circuit
TWI514104B (en) Current source for voltage regulator and voltage regulator thereof
JP2007219795A (en) Voltage regulator
JP6224365B2 (en) Power supply device and semiconductor device
US20160342167A1 (en) Integrated circuit, dynamic voltage scaling regulator and dynamic voltage scaling method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee