KR101008614B1 - Auto gain controller in receiver - Google Patents

Auto gain controller in receiver Download PDF

Info

Publication number
KR101008614B1
KR101008614B1 KR1020030060789A KR20030060789A KR101008614B1 KR 101008614 B1 KR101008614 B1 KR 101008614B1 KR 1020030060789 A KR1020030060789 A KR 1020030060789A KR 20030060789 A KR20030060789 A KR 20030060789A KR 101008614 B1 KR101008614 B1 KR 101008614B1
Authority
KR
South Korea
Prior art keywords
digital
signal
analog
output
intermediate frequency
Prior art date
Application number
KR1020030060789A
Other languages
Korean (ko)
Other versions
KR20050024703A (en
Inventor
김종헌
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030060789A priority Critical patent/KR101008614B1/en
Publication of KR20050024703A publication Critical patent/KR20050024703A/en
Application granted granted Critical
Publication of KR101008614B1 publication Critical patent/KR101008614B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/005Control of transmission; Equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 수신기에서의 자동 이득 제어에 관한 것으로, 특히 아날로그와 디지털 혼합 형태의 자동이득제어장치와 디지털 자동이득 제어 장치를 캐스캐드(cascade)로 결합시켜 입력 다이나믹 레인지를 키우고, 미세 조절이 가능하도록 한 자동 이득 제어 장치에 관한 것이다.

Figure R1020030060789

자동 이득 제어, AGC

The present invention relates to automatic gain control in a receiver, and in particular, to combine the analog and digital automatic gain control device and the digital automatic gain control device in a cascade to increase the input dynamic range and to make fine adjustments. One automatic gain control device relates.

Figure R1020030060789

Automatic Gain Control, AGC

Description

수신기에서의 자동 이득 제어 장치{Auto gain controller in receiver}Automatic gain controller in receiver

도 1은 종래 기술에 따른 수신기에서의 자동 이득 제어 장치를 나타낸 도면1 illustrates an automatic gain control apparatus in a receiver according to the prior art.

도 2는 본 발명 제 1 실시예에 따른 수신기에서의 자동 이득 제어 장치를 나타낸 도면2 is a diagram illustrating an automatic gain control apparatus in a receiver according to a first embodiment of the present invention.

도 3은 본 발명 제 2 실시예에 따른 수신기에서의 자동 이득 제어 장치를 나타낸 도면3 is a diagram illustrating an automatic gain control apparatus in a receiver according to a second embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : A/D 변환부 120,130 : I,Q 출력수단100: A / D conversion unit 120,130: I, Q output means

140,150 : LPF 160,170 : 포맷 변환기140150: LPF 160170: Format Converter

180,190 : 제곱기 200,210,220,250 : 덧셈기180,190: Squarer 200,210,220,250: Adder

본 발명은 수신기에서의 자동 이득 제어에 관한 것으로, 특히 아날로그와 디지털 혼합 형태의 자동이득제어장치와 디지털 자동이득 제어 장치를 캐스캐드로 결합시켜 입력 다이나믹 레인지를 키우고, 미세 조절이 가능하도록 한 수신기에서의 자동 이득 제어 장치에 관한 것이다. The present invention relates to an automatic gain control in a receiver, and more particularly, in a receiver that combines an analog and digital automatic gain control device and a digital automatic gain control device with a cascad to increase the input dynamic range and make fine adjustment. Relates to an automatic gain control device.                         

일반적으로 디지털 수신방식인 코드분할다중접속(CDMA) 방식 기지국의 수신경로를 살펴보면, 앰프 및 송신 안테나, 주파수 신호의 상향 조정을 수행하는 업 컨버터와, I/Q 신호 전송로직을 형성하는 FPGA(Field programmable gate array) 및 기저대역 신호를 처리하는 기저대역 신호처리부 등으로 이루어진다.In general, the reception path of a CDMA base station, which is a digital reception method, includes an upconverter for up-adjusting an amplifier, a transmission antenna, a frequency signal, and an FPGA (Field) for forming an I / Q signal transmission logic. programmable gate array) and a baseband signal processor for processing the baseband signal.

여기서 기저대역 신호 처리부는 기저대역 신호인 I(inphase)/Q(quardrature) 신호를 IF 신호로 변환하는 동작을 수행하는데, I 신호와 Q 신호 레벨은 온도와 부품 각각의 특성 허용오차 등의 여러 가지 요인에 의해 불균형을 이루는 경우가 발생하며 두 신호레벨의 불균형은 RF 수신 특성에 악영향을 미치는 요소로 작용한다.Here, the baseband signal processing unit converts the baseband signal I (inphase) / Q (quardrature) signal to an IF signal, and the I signal and Q signal level are various, such as temperature and characteristic tolerances of the components. Unbalance is caused by factors, and unbalance of two signal levels acts as a detrimental effect on RF reception characteristics.

따라서 디지털 수신기에서는 입력되는 수신(Rx) IF 입력신호에 대하여 I 신호와 Q 신호 레벨의 불균형을 자동이득제어(AGC) 장치로 피드백하여 일정한 값으로 전압제어 증폭할 필요가 있다.Accordingly, in the digital receiver, an imbalance between the I signal and the Q signal level needs to be fed back to the automatic gain control (AGC) device with respect to the received Rx IF input signal, thereby voltage-controlled amplification to a constant value.

이하 첨부된 도면을 참조하여 종래 기술에 따른 수신기에서의 자동 이득 제어 장치를 설명하기로 한다.Hereinafter, an automatic gain control apparatus in a receiver according to the prior art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 수신기에서의 자동 이득 제어 장치를 설명하기 위한 도면이다.1 is a view for explaining an automatic gain control apparatus in a receiver according to the prior art.

종래 기술에 따른 자동 이득 조절 장치는, 우선 수신되는 아날로그 중간 주파수(Analog IF(intermediate frequency))신호(IF_A)를 가변이득 증폭하는 가변 이득 증폭기(variable gain amplifier)(이하, AMP)(10)와, 가변이득 증폭된 아날로그 중간 주파수 신호를 디지털 중간 주파수 신호로 변환하는 아날로그/디지털 컨버터(analog-to-digital converter)(이하 ADC)(11)와, ADC(11)에서 변환된 디지털 중 간 주파수 신호를 하향 변환(down-conversion) 및 I-Q 디멀티플렉싱(demultiplexing)하여 디지털 I 신호와 Q 신호로 출력하는 곱셈기(12,13)와, 곱셈기(12,13)에서 하향 변환 및 I-Q 디멀티플렉싱된 I와 Q의 디지털 신호에서 기저대역신호만을 통과시키는 제 1, 제 2 LPF(14, 15)와, 상기 제 1, 제 2 LPF(14,15)로부터의 I, Q 신호의 출력비트를 조절하는 제 1, 제 2 포맷 변환기(16,17)와, 제 1, 제 2 포맷 변환기(16,17)의 출력을 각각 제곱하는 제 1, 제 2 제곱기(18,19)와, 상기 제 1, 제 2 제곱기(18,19)에서 출력신호를 디지털 합산하여 전력값(P)을 출력하는 덧셈기(20)와, 덧셈기(20)에서의 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 뺄셈기(21)와, 뺄셈기(21)로부터의 디지털 출력신호의 출력비트를 조절하는 제 3 포맷 변환기(22)와, 상기 제 3 포맷 변환기(22)의 디지털 출력신호를 아날로그 신호로 변환하는 아날로그/디지털 변환기(digital-to-analog converter)(이하, DAC)(23)와, DAC(23)에서 아날로그 신호를 적분하여 출력하는 적분기(24)로 구성되고, 적분기(24)에서의 적분된 아날로그 신호를 받은 AMP(10)는 수신되는 아날로그 중간 주파수 신호(IF_A)의 이득을 조절하여 출력하게 된다. The automatic gain control apparatus according to the prior art includes a variable gain amplifier (hereinafter, referred to as an AMP) 10 for variable-gain amplifying the received analog IF (intermediate frequency) signal IF_A. The analog-to-digital converter (hereinafter referred to as ADC) 11 for converting the variable-gain amplified analog intermediate frequency signal into a digital intermediate frequency signal, and the digital intermediate frequency signal converted by the ADC 11 Multipliers (12, 13) for down-conversion and IQ demultiplexing to output digital I and Q signals, and down-converted and IQ demultiplexed I and Q in multipliers (12, 13). The first and second LPFs 14 and 15 for passing only the baseband signal in the digital signal of the first and the first and second LPFs 14 and 15 for adjusting the output bits of the I and Q signals from the first and second LPFs 14 and 15, respectively. Output of the second format converters 16 and 17 and the first and second format converters 16 and 17 First and second squarers (18, 19) to square respectively, and the adder (20) for outputting the power value (P) by digitally summing the output signals from the first and second squarers (18, 19) And a subtractor 21 for summing the power value P output from the adder 20 and a specific value to obtain a difference in power, and an output bit for adjusting the output bit of the digital output signal from the subtractor 21. A third format converter 22, a digital-to-analog converter (hereinafter referred to as a DAC) 23 for converting the digital output signal of the third format converter 22 into an analog signal, and a DAC ( 23) is composed of an integrator 24 for integrating and outputting an analog signal, and the AMP 10 receiving the integrated analog signal from the integrator 24 adjusts the gain of the received analog intermediate frequency signal IF_A. Done.

이와 같은 종래 기술에 따른 수신기에서의 자동이득제어 장치는, 우선 아날로그 중간 주파수(Analog IF(intermediate frequency))신호는 AMP(10)에서 증폭된 후 ADC(11)를 거쳐 디지털 중간주파수 신호로 변환된다. In the automatic gain control apparatus of the receiver according to the related art, first, an analog IF (intermediate frequency) signal is amplified by the AMP 10 and then converted into a digital intermediate frequency signal through the ADC 11. .

이는 다시 곱셈기(12, 13)를 통해 하향 변환 및 I-Q 디멀티플렉싱된 후 제 1, 제 2 LPF(14,15)를 거쳐 디지털 기저대역 신호가 된다. It is down-converted and I-Q demultiplexed via multipliers 12 and 13 and then through the first and second LPFs 14 and 15 to become digital baseband signals.                         

이 신호는 제 1, 제 2 곱셈기(18, 19)를 거쳐 덧셈기(20)에 의해 이 신호의 전력(power)을 구할 수 있다. 또 다른 덧셈기(21)에 의해 특정값으로부터 이 전력(power)과의 차를 구하고 이를 디지털 아날로그 컨버터(digital-to-analog converter)(23, 이하 DAC)를 통해 아날로그 신호로 변환된다. 이 아날로그 신호는 적분기(24)를 통한 후, AMP(10)의 제어 포트(control port)로 입력되어 아날로그 중간 주파수 신호의 이득(gain)을 조절한다. This signal can be obtained by the adder 20 via the first and second multipliers 18 and 19 to obtain the power of this signal. Another adder 21 calculates a difference from this power from a specific value and converts it to an analog signal through a digital-to-analog converter 23 (hereinafter referred to as DAC). This analog signal is input through the integrator 24 and then input to a control port of the AMP 10 to adjust the gain of the analog intermediate frequency signal.

이와 같은 종래 기술에 있어서는 ADC(11)를 사용하여 아날로그 중간 주파수 신호의 다이나믹 레인지(dynamic range)를 넓힐 수 있었던 것으로 종래 자동이득제어(AGC) 장치는 네가티브 피드백 루프(negative feedback loop)를 형성하여 아날로그 중간 주파수 신호에 대해 일정한 전력을 가지는 디지털 기저대역 신호를 출력한다. In the conventional art, the ADC 11 can be used to widen the dynamic range of the analog intermediate frequency signal. In the related art, an automatic gain control (AGC) device forms a negative feedback loop to form an analog. Output a digital baseband signal having a constant power for the intermediate frequency signal.

이 자동이득제어(AGC)는 아날로그와 디지털 이 결합된 형태를 가지기 때문에 혼합된 자동이득제어(mixed AGC)라고 부를 수 있다. 그런데 혼합된 자동 이득 제어(mixed AGC)에는 디지털 신호를 아날로그 신호로 변환하는 DAC(103)라는 불안정 요소의 부품으로써, 아날로그 적인 튜닝(tuning)이 필요하다. 그런데 이 아날로그 튜닝(analog tuning)이 잘못 될 경우, 그만큼 디지털 기저대역 출력신호의 전력은 목표치에서 벗어나게 된다.This automatic gain control (AGC) is called a mixed AGC because it is a combination of analog and digital. However, the mixed AGC requires analog tuning as a part of an unstable element called DAC 103 that converts a digital signal into an analog signal. However, if this analog tuning is wrong, the power of the digital baseband output signal will be out of the target value.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 감안하여 안출한 것으로, CDMA 기지국 수신장치 중 자동이득 제어 회로를 아날로그 자동이득제어와 디지털 자동이득제어를 직렬결합시킴으로써 입력 다이나믹 레인지 및 미세조절이 가능하도록 한 수신기에서의 자동이득 제어 장치를 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems of the prior art, and the input dynamic range and fine adjustment are possible by serially combining analog automatic gain control and digital automatic gain control in an automatic gain control circuit among CDMA base station receivers. It is to provide an automatic gain control device in a receiver.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해 질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이와 같은 본 발명의 일 특징에 따르면 수신된 아날로그 입력신호를 디지털 주파수 신호로 변환하는 아날로그/디지털 컨버터와, 상기 디지털 주파수 신호를 디지털 I 신호와 Q 신호로 각각 출력하는 I, Q 출력수단과, 상기 I, Q 출력수단에서의 I와 Q의 디지털 신호를 각각 제곱하는 제 1, 제 2 제곱기와, 상기 제 1, 제 2 제곱기에서 출력신호를 디지털 합산하고 특정값과의 전력의 차를 구하는 연산수단과, 상기 연산수단으로부터의 디지털 출력신호를 적분하는 디지털 적분기와, 상기 디지털 적분기에서의 출력값과 상기 디지털 주파수 신호를 곱하는 곱셈기를 포함하여 구성된다.According to one aspect of the present invention, an analog / digital converter for converting a received analog input signal into a digital frequency signal, I, Q output means for outputting the digital frequency signal as a digital I signal and a Q signal, respectively, A first and second squarers that square the digital signals of I and Q at the I and Q output means, and digitally sum the output signals at the first and second squarers and calculate a difference in power between a specific value. Means, a digital integrator for integrating the digital output signal from said computing means, and a multiplier for multiplying the output value from said digital integrator with said digital frequency signal.

여기서, 상기 디지털 적분기는 덧셈기와 메모리로 구성된다.Here, the digital integrator is composed of an adder and a memory.

바람직하게, 상기 디지털 주파수 신호를 네가티브 피드백 루프(negative feedback loop)를 통한 신호를 통해 상기 아날로그 입력신호의 이득을 조절하는 혼합자동이득제어부를 더 포함하여 이루어지며, 상기 혼합 자동 이득 제어부는, 수신되는 아날로그 중간 주파수신호를 가변이득증폭하는 가변 이득 증폭기와, 상기 디지털 주파수 신호를 제곱하는 제곱부와, 상기 제곱부에서의 출력과 특정값의 전력의 차를 구하는 연산부와, 상기 연산부의 출력신호를 아날로그 신호로 변환하는 디 지털/아날로그 변환기와, 상기 디지털/아날로그 변환기에서 아날로그 신호를 적분하여 출력하는 적분부를 포함하며, 상기 적분부의 출력에 따라 상기 수신된 아날로그 입력신호의 이득을 가변하여 증폭하는 가변 이득 증폭기를 더 포함한다.Preferably, the digital frequency signal further comprises a mixed automatic gain control unit for adjusting the gain of the analog input signal through a signal through a negative feedback loop (negative feedback loop), the mixed automatic gain control unit, A variable gain amplifier for variable gain amplifying an analog intermediate frequency signal, a square unit for squaring the digital frequency signal, an operation unit for obtaining a difference between the output of the square unit and the power of a specific value, and an output signal of the operation unit A digital / analog converter for converting the signal, and an integrated part for integrating and outputting an analog signal from the digital / analog converter, and a variable gain for varying and amplifying the gain of the received analog input signal according to the output of the integral part. It further includes an amplifier.

바람직하게 상기 혼합 자동 이득 제어부는, 수신되는 아날로그 중간 주파수신호를 가변이득증폭하는 가변 이득 증폭기와, 상기 디지털 주파수 신호의 절대값을 구하는 절대값 추출부와, 상기 절대값 추출부에서의 출력과 특정값의 전력의 차를 구하는 연산부와, 상기 연산부의 출력신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기에서 아날로그 신호를 적분하여 출력하는 적분부를 포함한다.Preferably, the mixed automatic gain control unit comprises: a variable gain amplifier for variable gain amplifying the received analog intermediate frequency signal, an absolute value extracting unit for obtaining an absolute value of the digital frequency signal, an output and specification of the absolute value extracting unit; A computing unit for obtaining a difference in power of a value, a digital / analog converter for converting the output signal of the computing unit into an analog signal, and an integrated unit for integrating and outputting the analog signal from the digital / analog converter.

바람직하게 상기 디지털 적분기에서의 출력값이 항상 양수가 되도록 상기 디지털 적분기와 상기 곱셈기 사이에 덧셈기를 더 포함한다.Preferably, an adder is further included between the digital integrator and the multiplier so that the output value of the digital integrator is always positive.

상기한 바와 같은 본 발명의 다른 특징에 따르면, 수신된 아날로그 입력신호를 디지털 주파수 신호로 변환하여 출력하는 아날로그/디지털 컨버터와, 상기 디지털 주파수 신호를 피드백하여 상기 입력신호의 증폭이득을 조절하는 혼합 자동 이득 제어부와, 상기 혼합 자동 이득 제어부와 캐스캐드(cascade)하게 연결되고 상기 디지털 주파수 신호에 대한 이득을 조절하는 디지털 자동이득 제어수단을 포함하여 구성된다.According to another aspect of the present invention, an analog / digital converter for converting and outputting a received analog input signal into a digital frequency signal and a mixed automatic for feeding back the digital frequency signal to adjust the amplification gain of the input signal. And a digital automatic gain control means cascaded with the gain control part and cascaded with the mixed automatic gain control part to adjust the gain for the digital frequency signal.

이하, 본 발명에 따른 수신기에서의 자동 이득 제어 장치를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, an automatic gain control apparatus in a receiver according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명 제 1 실시예에 따른 자동 이득 제어 장치를 설명하기 위한 도면이다.2 is a view for explaining an automatic gain control apparatus according to a first embodiment of the present invention.

본 발명 제 1 실시예에 따른 자동 이득 제어 장치는, 수신되는 아날로그 중간 주파수 신호를 디지털 중간 주파수 신호로 변환하는 아날로그/디지털 컨버터(analog-to-digital converter)(이하 ADC)(100)와, ADC(100)에서 변환된 디지털 중간 주파수 신호를 하향 변환(down-conversion) 및 I-Q 디멀티플렉싱(demultiplexing)하여 디지털 I 신호와 Q 신호로 출력하는 I,Q 출력수단(120,130)과, I,Q 출력수단(120,130)에서 하향 변환 및 I-Q 디멀티플렉싱된 I와 Q의 디지털 신호에서 기저대역신호만을 통과시키는 제 1, 제 2 LPF(140, 150)와, 상기 제 1, 제 2 LPF(140,150)로부터의 I, Q 신호의 출력비트를 조절하는 제 1, 제 2 포맷 변환기(160,170)와, 제 1, 제 2 포맷 변환기(160,170)의 출력을 각각 제곱하는 제 1, 제 2 제곱기(180,190)와, 상기 제 1, 제 2 제곱기(180,190)에서 출력신호를 디지털 합산하여 전력값(P)을 출력하는 일 덧셈기(200)와, 덧셈기(200)에서의 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 다른 덧셈기(210)(여기서, 일 덧셈기(200)와 다른 덧셈기(210)는 필요에 따라서 하나의 연산수단으로 구성할 수 있다), 상기 다른 덧셈기(210)로부터의 디지털 출력신호를 적분하는 덧셈기(220)와 메모리(230)로 구성된 디지털 적분기와, 목적하는 자동이득제어값과 디지털 적분기에서의 출력값을 더하는 덧셈기(250)와 덧셈기(250)에서 출력값과 ADC(100)에서 변환된 디지털 중간 주파수 신호를 곱하는 곱셈기(110)로 구성되며, 특히 덧셈기(250)의 출력신호는 항상 양수가 되도록 구성할 수 있다.The automatic gain control device according to the first embodiment of the present invention includes an analog-to-digital converter (hereinafter, referred to as an ADC) 100 for converting a received analog intermediate frequency signal into a digital intermediate frequency signal, and an ADC. I, Q output means (120,130) and I, Q output means for down-conversion and IQ demultiplexing the digital intermediate frequency signal converted at (100) to output digital I and Q signals. First and second LPFs 140 and 150 which pass only the baseband signal in the downconverted and IQ demultiplexed I and Q digital signals at 120 and 130 and I from the first and second LPFs 140 and 150. The first and second format converters 160 and 170 for adjusting the output bits of the Q signal, the first and second squarers 180 and 190 for squaring the outputs of the first and second format converters 160 and 170, respectively, The power values P are output by digitally summing output signals at the first and second squarers 180 and 190. The work adder 200 and the other adder 210 which calculates the difference in power by summing a specific value and the power value P output from the adder 200 (here, the work adder 200 and the other adder 210 ) May be constituted by one computing means as needed), a digital integrator comprising an adder 220 and a memory 230 for integrating the digital output signal from the other adder 210, and desired automatic gain control. The adder 250 adds a value and an output value from the digital integrator, and a multiplier 110 multiplying the output value in the adder 250 and the digital intermediate frequency signal converted in the ADC 100, and in particular, the output signal of the adder 250. Can be configured to always be positive.

이와 같은 본 발명 제 1 실시예에서는 덧셈기(200)에서의 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 다른 덧셈기(210)로부터의 디지털 출력신호를 덧셈기(220)와 메모리(230)로 구성된 디지털 적분기에서 디지털 적분함으로써 아날로그적인 불안정 요소를 디지털로 제어함으로써 아주 미세한 조절이 가능하다. In the first exemplary embodiment of the present invention, the digital output signal from the adder 220 and the memory of the adder 210, which calculates the difference in power by summing the power value P output from the adder 200 and a specific value, are added to the adder 220 and the memory. By digitally integrating the digital integrator consisting of 230, a very fine adjustment is possible by digitally controlling analog instability.

도 3은 본 발명 제 2 실시예에 따른 수신기에서의 자동이득제어 장치를 설명하기 위한 도면이다. 3 is a diagram for describing an automatic gain control apparatus in a receiver according to a second embodiment of the present invention.

본 발명 제 2 실시예에 따른 자동 이득 제어 장치는 도 1에 나타낸 종래 기술의 일부분과 도 2에 나타낸 본 발명 제 1 실시예에 따른 자동 이득 제어 장치를 혼합한 캐스캐드(CASCADE) 자동이득제어 장치이다. 즉 디지털 주파수 신호를 네가티브 피드백 루프(negative feedback loop)를 통한 신호를 통해 아날로그 입력신호의 이득을 조절하는 혼합자동이득제어부(400)를 더 포함하고 있다.The automatic gain control device according to the second embodiment of the present invention is a cascade automatic gain control device in which a part of the prior art shown in FIG. 1 is mixed with the automatic gain control device according to the first embodiment of the present invention shown in FIG. 2. to be. In other words, the digital frequency signal further includes a mixed automatic gain control unit 400 that adjusts the gain of the analog input signal through a signal through a negative feedback loop.

이와 같은 본 발명 제 2 실시예에 따른 자동 이득 제어 장치는 수신되는 아날로그 중간 주파수(Analog IF(intermediate frequency))신호(IF_A)를 가변이득증폭하는 가변 이득 증폭기(variable gain amplifier)(이하, AMP)(300)와, 가변이득 증폭된 아날로그 중간 주파수 신호를 디지털 중간 주파수 신호로 변환하는 아날로그/디지털 컨버터(analog-to-digital converter)(이하 ADC)(310)와, ADC(310)에서 변환된 디지털 중간 주파수 신호를 제곱하는 제곱부(320)와, 상기 제곱부(320)에서 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 연산부(330)와, 연산부(330)로부터의 디지털 출력신호의 출력비트를 조절하는 제 3 포맷 변환기(340)와, 상기 제 3 포맷 변환기(340)의 디지털 출력신호를 아날로그 신호로 변환하는 아날로그/디지털 변환기(digital-to-analog converter)(이하, DAC)(350)와, DAC(350)에서 아날로그 신호를 적분하여 출력하는 적분부(360)로 구성된 혼합된 혼합자동이득제어부(Mixed AGC)(400)(여기서, 적분부(360)에서의 적분된 아날로그 신호를 받은 AMP(300)는 수신되는 아날로그 중간 주파수 신호(IF_A)의 이득을 조절하여 출력하게 된다.)와, ADC(310)에서 변환된 디지털 중간 주파수 신호를 하향 변환(down-conversion) 및 I-Q 디멀티플렉싱(demultiplexing)하여 디지털 I 신호와 Q 신호로 출력하는 I,Q 출력수단(120,130)과, I,Q 출력수단(120,130)에서 하향 변환 및 I-Q 디멀티플렉싱된 I와 Q의 디지털 신호에서 기저대역신호만을 통과시키는 제 1, 제 2 LPF(140, 150)와, 상기 제 1, 제 2 LPF(140,150)로부터의 I, Q 신호의 출력비트를 조절하는 제 1, 제 2 포맷 변환기(160,170)와, 제 1, 제 2 포맷 변환기(160,170)의 출력을 각각 제곱하는 제 1, 제 2 제곱기(180,190)와, 상기 제 1, 제 2 제곱기(180,190)에서 출력신호를 디지털 합산하여 전력값(P)을 출력하는 덧셈기(200)와, 덧셈기(200)에서의 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 다른 덧셈기(뺄셈기가 될 수도 있다)(210)(여기서 덧셈기 200과 210은 필요에 따라서 하나의 연산수단으로 구성할 수 있다)와, 다른 덧셈기(210)로부터의 디지털 출력신호를 적분하는 덧셈기(220)와 메모리(230)로 구성된 디지털 적분기와, 목적하는 자동이득제어값과 디지털 적분기에서의 출력값을 더하는 덧셈기(250)와 덧셈기(250)에서 출력값과 ADC(100)에서 변환된 디지털 중간 주파수 신호를 곱하는 곱셈기(110)로 구성된 디지털 AGC부(500)로 구성된다.The automatic gain control device according to the second embodiment of the present invention is a variable gain amplifier (hereinafter, referred to as an AMP) that variably amplifies a received analog IF (intermediate frequency) signal IF_A. 300, an analog-to-digital converter (hereinafter, referred to as an ADC) 310 for converting a variable-gain amplified analog intermediate frequency signal into a digital intermediate frequency signal, and a digital signal converted by the ADC 310; A square unit 320 for squaring the intermediate frequency signal, a calculator 330 for summing a specific value with the power value P output from the square unit 320, and a calculator 330. A third format converter 340 for adjusting an output bit of the digital output signal, and an analog-to-analog converter (hereinafter, referred to as a digital-to-analog converter) for converting the digital output signal of the third format converter 340 into an analog signal. DAC 350 and DAC 350 The mixed AGC 400, which is composed of an integrator 360 for integrating and outputting analog signals, receives an integrated analog signal from the integrator 360. And outputs by adjusting the gain of the analog intermediate frequency signal IF_A) and the digital intermediate frequency signal converted by the ADC 310 by down-conversion and IQ demultiplexing. I, Q output means (120,130) for outputting and Q signal, and the first and second to pass only the baseband signal in the digital signal of I and Q down-converted and IQ demultiplexed in the I, Q output means (120,130) LPFs 140 and 150, first and second format converters 160 and 170 for adjusting output bits of I and Q signals from the first and second LPFs 140 and 150, and first and second format converters. First and second squarers 180 and 190 that square outputs 160 and 170, respectively, and the first and second squarers An adder 200 for digitally summing output signals at 180 and 190 to output a power value P, and another adder for summing power values P and a specific value output from the adder 200 to obtain a difference in power. (Can also be a subtractor) 210 (where the adders 200 and 210 can be configured as one computing means as required), and an adder 220 integrating the digital output signal from the other adder 210; A digital integrator composed of a memory 230, an adder 250 that adds a desired automatic gain control value and an output value of the digital integrator, and a multiplier that multiplies the output value in the adder 250 and the digital intermediate frequency signal converted by the ADC 100. It consists of a digital AGC unit 500 composed of (110).

여기서 제곱부(320)는 절대값을 구하는 절대갑 추출부(도시하지 않음)로 대 체할 수 있다.Here, the square unit 320 may be replaced with an absolute pack extracting unit (not shown) for obtaining an absolute value.

즉 본 발명 제 2 실시예는 덧셈기(200)에서의 출력되는 전력값(P)과 특정값을 합산하여 전력의 차를 구하는 다른 덧셈기(210)로부터의 디지털 출력신호를 덧셈기(220)와 메모리(230)로 구성된 디지털 적분기에서 디지털 적분함으로써 아날로그적인 불안정 요소를 디지털로 제어함으로써 아주 미세한 조절이 가능하다.That is, the second embodiment of the present invention adds the digital output signal from the adder 220 and the memory (the other adder 210), which calculates the difference in power by summing the power value P output from the adder 200 and a specific value. In the digital integrator consisting of 230), by digitally controlling the analog instability by the digital integration, very fine adjustment is possible.

또한 본 발명 제 1 실시예에서 만약 수신되는 아날로그 중간 주파수 신호의 다이나믹 레인지가 클 경우에도 디지털 AGC부(500)에서 미세한 조절이 가능하므로 아날로그 중간 주파수의 넓은 다이나믹 레인지와 미세한 조절이 동시에 가능하게 된다.In addition, in the first embodiment of the present invention, even when the dynamic range of the received analog intermediate frequency signal is large, fine adjustment is possible in the digital AGC unit 500, so that the wide dynamic range and fine adjustment of the analog intermediate frequency can be simultaneously performed.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

이상에서 설명한 바와 같은 본 발명 수신기에서의 자동이득 조절 장치는 아날로그 중간 주파수의 넓은 다이나믹 레인지와 미세한 조절이 동시에 가능한 효과가 있다.As described above, the automatic gain adjusting apparatus in the receiver of the present invention has the effect of enabling a wide dynamic range and fine adjustment of the analog intermediate frequency at the same time.

Claims (9)

기저대역(baseband) 신호에 해당하는 디지털 신호의 전력값과 특정값과의 차이에 해당하는 디지털 출력 신호를 적분하는 디지털 적분기;A digital integrator for integrating a digital output signal corresponding to a difference between a power value of the digital signal corresponding to a baseband signal and a specific value; 상기 디지털 적분기로부터 출력된 출력값과 사전에 설정된 타겟 자동이득제어값을 합하는 덧셈기; 및An adder for adding an output value output from the digital integrator and a preset target automatic gain control value; And 상기 덧셈기로부터의 출력값과 아날로그 중간 주파수(intermediate frequency) 신호를 디지털 중간 주파수 신호로 변환하는 아날로그/디지털 변환기로부터 출력된 디지털 중간 주파수 신호를 곱하는 곱셈기를 포함하는 것을 특징으로 하는 수신기에서의 자동이득 제어 장치.And a multiplier for multiplying the output value from the adder and the digital intermediate frequency signal output from the analog / digital converter for converting the analog intermediate frequency signal into a digital intermediate frequency signal. . 제 1 항에 있어서, The method of claim 1, 상기 디지털 적분기는 상기 기저대역 신호에 해당하는 디지털 신호의 전력값과 특정값과의 차이에 해당하는 디지털 출력 신호를 이용하는 덧셈기와 메모리로 구성됨을 특징으로 하는 수신기에서의 자동 이득 제어 장치.And the digital integrator comprises an adder and a memory using a digital output signal corresponding to a difference between a power value and a specific value of the digital signal corresponding to the baseband signal. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 디지털 중간 주파수 신호를 부궤환 루프(negative feedback loop)를 통해 상기 아날로그 중간 주파수 신호의 이득을 조절하는 혼합 자동이득 제어부를 더 포함하는 것을 특징으로 하는 수신기에서의 자동 이득 제어 장치.And a mixed auto gain control unit for controlling the gain of the analog intermediate frequency signal through a negative feedback loop of the digital intermediate frequency signal. 제 4 항에 있어서, The method of claim 4, wherein 상기 혼합 자동이득 제어부는, 상기 디지털 중간 주파수 신호의 전력값과 특정값의 차이에 해당하는 값을 아날로그 값으로 변환하는 디지털/아날로그 변환기; The mixed automatic gain control unit may include: a digital / analog converter for converting a value corresponding to a difference between a power value and a specific value of the digital intermediate frequency signal into an analog value; 상기 변환된 아날로그 신호를 적분하여 출력하는 적분기;An integrator that integrates and outputs the converted analog signal; 상기 적분기로부터 출력되는 신호를 이용하여 상기 아날로그 중간 주파수 신호의 이득을 조절하는 제어부; 및A control unit adjusting a gain of the analog intermediate frequency signal by using the signal output from the integrator; And 상기 제어부를 통해 출력된 아날로그 중간 주파수 신호를 상기 디지털 중간 주파수 신호로 변환하는 아날로그/디지털 변환기를 포함하는 것을 특징으로 하는 수신기에서의 자동 이득 제어 장치.And an analog / digital converter for converting the analog intermediate frequency signal output through the control unit into the digital intermediate frequency signal. 제 4 항에 있어서,The method of claim 4, wherein 상기 혼합 자동이득 제어부는 상기 곱셈기와 캐스캐드(cascade)하게 연결되는 것을 특징으로 하는 수신기에서의 자동 이득 제어 장치.And the mixed auto gain control unit is cascaded with the multiplier. 삭제delete 삭제delete 삭제delete
KR1020030060789A 2003-09-01 2003-09-01 Auto gain controller in receiver KR101008614B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030060789A KR101008614B1 (en) 2003-09-01 2003-09-01 Auto gain controller in receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030060789A KR101008614B1 (en) 2003-09-01 2003-09-01 Auto gain controller in receiver

Publications (2)

Publication Number Publication Date
KR20050024703A KR20050024703A (en) 2005-03-11
KR101008614B1 true KR101008614B1 (en) 2011-01-17

Family

ID=37231786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060789A KR101008614B1 (en) 2003-09-01 2003-09-01 Auto gain controller in receiver

Country Status (1)

Country Link
KR (1) KR101008614B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770741B1 (en) * 2017-01-17 2017-08-23 엘아이지넥스원 주식회사 Apparatus and method for expanding receiving range of radar signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030006266A (en) * 2001-07-12 2003-01-23 엘지전자 주식회사 Apparatus and method for diagnostic of RF block by using receiving auto gain control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030006266A (en) * 2001-07-12 2003-01-23 엘지전자 주식회사 Apparatus and method for diagnostic of RF block by using receiving auto gain control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770741B1 (en) * 2017-01-17 2017-08-23 엘아이지넥스원 주식회사 Apparatus and method for expanding receiving range of radar signal

Also Published As

Publication number Publication date
KR20050024703A (en) 2005-03-11

Similar Documents

Publication Publication Date Title
US9225292B2 (en) Power control
US6941112B2 (en) Gain control amplification circuit and terminal equipment having the same
US8948322B2 (en) Circuits, systems, and methods for managing automatic gain control in quadrature signal paths of a receiver
US7881401B2 (en) Transmitter arrangement and signal processing method
US20030062950A1 (en) Transmission power controller circuit
KR100749505B1 (en) Digital baseband receiver with dc discharge and gain control circuits
JP3910167B2 (en) Amplifier circuit
US20070229340A1 (en) Automatic gain control
US8494462B2 (en) Circuit arrangement and method for setting an analog output signal
JP2004072361A (en) Gain control amplifier, receiving circuit and radio communication device
WO2006093012A1 (en) Diversity receiver and gain adjusting method therefore
JP2007104007A (en) Orthogonal modulator, and vector correction method in the same
US7127268B2 (en) Radio transmission apparatus and radio transmission method
KR20050032810A (en) Temperature compensation device for automatic gain control loop
JP2002064455A (en) Analog power control system for multiple carrier transmitter
US8792579B2 (en) Continuous open loop control to closed loop control transition
JP4574687B2 (en) RF receiver
KR101008614B1 (en) Auto gain controller in receiver
US7593707B2 (en) Method and system for compensation of DC offset in an RF receiver
WO2004059885A1 (en) Wireless communication device
EP1432122A1 (en) Gain control unit for controlling two or more amplifiers
US8559896B2 (en) System and method for radio power level control
JP2003152540A (en) Signal-level controller
JP2004187153A (en) Radio equipment
KR20000026103A (en) Method for controlling adaptation auto gain

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee