KR101007894B1 - Direct frequency conversion and phase-locked loop based frequency converter - Google Patents
Direct frequency conversion and phase-locked loop based frequency converter Download PDFInfo
- Publication number
- KR101007894B1 KR101007894B1 KR1020080048399A KR20080048399A KR101007894B1 KR 101007894 B1 KR101007894 B1 KR 101007894B1 KR 1020080048399 A KR1020080048399 A KR 1020080048399A KR 20080048399 A KR20080048399 A KR 20080048399A KR 101007894 B1 KR101007894 B1 KR 101007894B1
- Authority
- KR
- South Korea
- Prior art keywords
- controlled oscillator
- signal
- voltage controlled
- voltage
- control unit
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title description 7
- 238000004891 communication Methods 0.000 claims description 5
- 238000010295 mobile communication Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 18
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
직접 주파수 변환기는 전압 제어 발진기(VCO, Voltage Controlled Oscillator) 및 기준 신호와 피드백 신호 간의 위상-주파수 차를 기초로 생성된 제1 신호와 기저대역 신호에 상응하는 제2 신호를 입력받아 상기 전압 제어 발진기를 보정(calibration)할지 여부를 결정하는 제어부를 포함한다. 따라서 직접 주파수 변환기는 전압 제어 발진기(VCO, Voltage Controlled Oscillator)에 제공되는 전압을 제어하여 기저대역 신호의 주파수를 변환할 수 있다.
The direct frequency converter receives a voltage controlled oscillator (VCO) and a second signal corresponding to a baseband signal and a first signal generated based on a phase-frequency difference between a reference signal and a feedback signal. It includes a control unit for determining whether to calibrate the (calibration). Therefore, the direct frequency converter may convert the frequency of the baseband signal by controlling the voltage provided to the voltage controlled oscillator (VCO).
Description
실시예들은 직접 주파수 변환기, 위상 고정 루프 기반의 주파수 변환기 및 이를 포함하는 송신기에 관한 것이다.Embodiments relate to a direct frequency converter, a phase locked loop based frequency converter, and a transmitter comprising the same.
일반적으로 셀룰러 폰, 노트북 또는 PDA(Personal Digital Assistant)와 같은 무선 통신 장치는 데이터를 무선으로 전송하기 위한 송신기를 포함한다. 사용자의 수요에 따라 무선 통신 장치는 소형화되고 있으므로, 송신기 역시 소형화될 필요가 있다.Generally, a wireless communication device such as a cellular phone, a notebook or a personal digital assistant (PDA) includes a transmitter for wirelessly transmitting data. Since the wireless communication device is downsized according to the demand of the user, the transmitter also needs to be downsized.
일 실시예는 기저대역 신호의 주파수에 대하여 직접 변환을 수행할 수 있는 직접 주파수 변환기를 제공한다.One embodiment provides a direct frequency converter capable of performing direct conversion on the frequency of the baseband signal.
다른 일 실시예는 상기 직접 주파수 변환기를 포함하는 송신기를 제공한다.Another embodiment provides a transmitter including the direct frequency converter.
또 다른 일 실시예는 위상 고정 루프 기반의 주파수 변환기를 제공한다.Yet another embodiment provides a phase locked loop based frequency converter.
또 다른 일 실시예는 상기 위상 고정 루프 기반의 주파수 변환기를 포함하는 송신기를 제공한다.Yet another embodiment provides a transmitter including the phase locked loop based frequency converter.
일 실시예에 따른, 직접 주파수 변환기는 전압 제어 발진기(VCO, Voltage Controlled Oscillator) 및 기준 신호와 피드백 신호 간의 위상-주파수 차를 기초로 생성된 제1 신호와 기저대역 신호에 상응하는 제2 신호를 입력받아 상기 전압 제어 발진기를 보정(calibration)할지 여부를 결정하는 제어부를 포함한다.According to an embodiment, the direct frequency converter may include a voltage controlled oscillator (VCO) and a second signal corresponding to the baseband signal and the first signal generated based on the phase-frequency difference between the reference signal and the feedback signal. And a controller configured to determine whether to calibrate the voltage controlled oscillator.
상기 제어부는 상기 제1 신호가 변화되지 않은 경우에는 상기 전압 제어 발진기를 보정하지 않을 수 있다. 상기 제어부는 상기 제1 신호가 변화된 경우에는 상기 제1 및 제2 신호들을 비교하여 상기 전압 제어 발진기를 보정할 수 있다.The controller may not correct the voltage controlled oscillator when the first signal is not changed. When the first signal is changed, the controller may compare the first and second signals to correct the voltage controlled oscillator.
일 실시예에 따라, 상기 전압 제어 발진기의 이득이 양의 값을 가지고 상기 제1 및 제2 신호들의 위상이 동일한 경우에는 상기 제어부는 상기 전압 제어 발진기에 제공되는 제3 신호를 증가시킬 수 있고, 상기 전압 제어 발진기의 이득이 양의 값을 가지고 상기 제1 및 제2 신호들의 위상이 다른 경우에는 상기 제어부는 상기 전압 제어 발진기에 제공되는 제3 신호를 감소시킬 수 있다.According to an embodiment, when the gain of the voltage controlled oscillator has a positive value and the phases of the first and second signals are the same, the controller may increase the third signal provided to the voltage controlled oscillator, When the gain of the voltage controlled oscillator has a positive value and the phases of the first and second signals are different from each other, the controller may reduce the third signal provided to the voltage controlled oscillator.
다른 일 실시예에 따라, 상기 전압 제어 발진기의 이득이 음의 값을 가지고 상기 제1 및 제2 신호들의 위상이 동일한 경우에는 상기 제어부는 상기 전압 제어 발진기에 제공되는 제3 신호를 감소시킬 수 있고, 상기 전압 제어 발진기의 이득이 음의 값을 가지고 상기 제1 및 제2 신호들의 위상이 다른 경우에는 상기 제어부는 상기 전압 제어 발진기에 제공되는 제3 신호를 증가시킬 수 있다.According to another exemplary embodiment, when the gain of the voltage controlled oscillator has a negative value and the phases of the first and second signals are the same, the controller may reduce the third signal provided to the voltage controlled oscillator. When the gain of the voltage controlled oscillator has a negative value and the phases of the first and second signals are different from each other, the controller may increase the third signal provided to the voltage controlled oscillator.
상기 직접 주파수 변환기는 상기 기저대역 신호에 상응하는 제4 신호를 기초 로 상기 전압 제어 발진기로부터 출력된 신호를 프리스케일(prescaling)하는 프리스케일러(prescaler)를 더 포함할 수 있다.The direct frequency converter may further include a prescaler for prescaling a signal output from the voltage controlled oscillator based on a fourth signal corresponding to the baseband signal.
상기 제어부는 상기 제2 및 제 4 신호들 간의 타이밍을 조절하기 위한 제1 딜레이부를 포함할 수 있다. 또한, 상기 제어부는 상기 제2 신호의 주파수 특성을 개선하기 위한 필터를 더 포함할 수 있다.The controller may include a first delay unit for adjusting timing between the second and fourth signals. The controller may further include a filter for improving a frequency characteristic of the second signal.
직접 주파수 변환기는 상기 제3 및 제4 신호들 간의 타이밍 조절을 위한 제2 딜레이부를 더 포함할 수 있다.The direct frequency converter may further include a second delay unit for adjusting timing between the third and fourth signals.
일 실시예에 따른, 위상 고정 루프 기반의 주파수 변환기는 루프 필터와 전압 제어 발진기를 포함하는 위상 고정 루프(PLL, Phase Locked Loop) 및 상기 루프 필터로부터 제공되는 전압과 기저대역 신호를 기초로 상기 전압 제어 발진기에 제공되는 전압을 제어하는 제어부를 포함한다.According to an embodiment, a phase locked loop based frequency converter includes a phase locked loop (PLL) including a loop filter and a voltage controlled oscillator, and the voltage based on a voltage and a baseband signal provided from the loop filter. And a control unit for controlling the voltage provided to the control oscillator.
상기 위상 고정 루프는 상기 기저대역 신호를 기초로 상기 전압 제어 발진기로부터 출력된 신호를 프리스케일링하는 프리스케일러(prescaler)를 더 포함할 수 있다.The phase locked loop may further include a prescaler that prescales a signal output from the voltage controlled oscillator based on the baseband signal.
상기 제어부는 상기 루프 필터로부터 제공되는 전압이 변화되지 않는 경우에는 상기 루프 필터로부터 제공되는 전압을 유지할 수 있다. 상기 제어부는 상기 루프 필터로부터 제공되는 전압이 변화되는 경우에는 상기 루프 필터로부터 제공되는 전압과 상기 기저대역 신호를 비교하여 상기 전압 제어 발진기에 제공되는 전압을 변화시킬 수 있다.The controller may maintain the voltage provided from the loop filter when the voltage provided from the loop filter does not change. When the voltage provided from the loop filter is changed, the controller may change the voltage provided to the voltage controlled oscillator by comparing the voltage provided from the loop filter with the baseband signal.
일 실시예에 따라, 상기 제어부는 상기 전압 제어 발진기의 이득이 양의 값 을 가지고 상기 루프 필터로부터 제공되는 전압과 상기 기저대역 신호 간의 위상이 동일한 경우에는 상기 전압 제어 발진기에 제공되는 전압을 증가시킬 수 있다. 상기 제어부는 상기 전압 제어 발진기의 이득이 양의 값을 가지고 상기 루프 필터로부터 제공되는 전압과 상기 기저대역 신호 간의 위상이 다른 경우에는 상기 전압 제어 발진기에 제공되는 전압을 감소시킬 수 있다.According to an embodiment, the controller may increase the voltage provided to the voltage controlled oscillator when the gain of the voltage controlled oscillator has a positive value and the phase provided between the voltage supplied from the loop filter and the baseband signal is the same. Can be. The control unit may reduce the voltage provided to the voltage controlled oscillator when the gain of the voltage controlled oscillator has a positive value and the phase provided between the voltage provided from the loop filter and the baseband signal is different.
다른 일 실시예에 따라, 상기 제어부는 상기 전압 제어 발진기의 이득이 음의 값을 가지고 상기 루프 필터로부터 제공되는 전압과 상기 기저대역 신호 간의 위상이 동일한 경우에는 상기 전압 제어 발진기에 제공되는 전압을 감소시킬 수 있다. 상기 제어부는 상기 전압 제어 발진기의 이득이 음의 값을 가지고 상기 루프 필터로부터 제공되는 전압과 상기 기저대역 신호 간의 위상이 다른 경우에는 상기 전압 제어 발진기에 제공되는 전압을 증가시킬 수 있다.According to another embodiment, the control unit decreases the voltage provided to the voltage controlled oscillator when the gain of the voltage controlled oscillator has a negative value and a phase between the voltage provided from the loop filter and the baseband signal is the same. You can. The control unit may increase the voltage provided to the voltage controlled oscillator when the gain of the voltage controlled oscillator has a negative value and a phase between the voltage provided from the loop filter and the baseband signal is different.
상기 제어부는 상기 루프 필터로부터 제공되는 전압을 디지털 신호로 변환하는 아날로그-디지털 변환기를 포함하고, 상기 디지털 신호와 상기 기저대역 신호를 기초로 상기 전압 제어 발진기에 제공되는 전압을 제어할 수 있다.The controller may include an analog-to-digital converter for converting the voltage provided from the loop filter into a digital signal, and may control the voltage provided to the voltage controlled oscillator based on the digital signal and the baseband signal.
일 실시예에 따라, 상기 위상 고정 루프 기반의 주파수 변환기는 GSM(Global System for Mobile communications) 또는 EDGE(Enhanced Data Rates for GSM Evolution) 기반의 통신 장치에 사용될 수 있다.According to an embodiment, the phase locked loop based frequency converter may be used in a global system for mobile communications (GSM) or an enhanced data rate for GSM evolution (EDGE) based communication device.
일 실시예에 따른, 송신기는 기저대역 신호에 대하여 직접 변조를 수행하는 직접 주파수 변환기를 포함하고, 상기 직접 주파수 변환기는 전압 제어 발진기(VCO, Voltage Controlled Oscillator) 및 기준 신호와 피드백 신호 간의 위상- 주파수 차를 기초로 생성된 제1 신호와 상기 기저대역 신호에 상응하는 제2 신호를 입력받아 상기 전압 제어 발진기를 보정(calibration)할지 여부를 결정하는 제어부를 포함한다.According to an embodiment, the transmitter comprises a direct frequency converter for performing direct modulation on the baseband signal, the direct frequency converter comprising a voltage controlled oscillator (VCO) and a phase-frequency between the reference signal and the feedback signal. And a controller configured to receive a first signal generated based on a difference and a second signal corresponding to the baseband signal, and determine whether to calibrate the voltage controlled oscillator.
일 실시예에 따른, 기저대역 신호에 대하여 변조를 수행하는 위상 고정 루프 기반의 주파수 변환기를 포함하고, 상기 위상 고정 루프 기반의 주파수 변환기는 루프 필터와 전압 제어 발진기를 포함하는 위상 고정 루프(PLL, Phased-Locked Loop) 및 상기 루프 필터로부터 제공되는 전압과 기저대역 신호를 기초로 상기 전압 제어 발진기에 제공되는 전압을 제어하는 제어부를 포함한다.In accordance with an embodiment, a phase locked loop based frequency converter performing modulation on a baseband signal includes a phase locked loop (PLL) including a loop filter and a voltage controlled oscillator. And a control unit controlling a voltage provided to the voltage controlled oscillator based on a voltage provided from the loop filter and a loop filter and a baseband signal.
본 발명의 일 실시예는 전압 제어 발진기(VCO, Voltage Controlled Oscillator)에 제공되는 전압을 제어하여 기저대역 신호의 주파수를 변환할 수 있다. 즉, 본 발명의 일 실시예는 전압 제어 발진기를 보정할지 여부를 결정하여 기저대역 신호의 주파수를 변환할 수 있다.One embodiment of the present invention may control the voltage provided to the voltage controlled oscillator (VCO) to convert the frequency of the baseband signal. That is, an embodiment of the present invention may determine whether to calibrate the voltage controlled oscillator to convert the frequency of the baseband signal.
또한, 본 발명의 일 실시예는 기저대역 신호의 주파수에 대하여 직접 변환을 수행하여 송신기의 면적을 감소시킬 수 있다.In addition, an embodiment of the present invention can reduce the area of the transmitter by performing a direct conversion on the frequency of the baseband signal.
또한, 본 발명의 일 실시예는 기저대역 신호의 주파수에 대하여 직접 변환을 수행하여 노이즈 특성을 개선할 수 있다.In addition, an embodiment of the present invention may improve noise characteristics by performing direct conversion on the frequency of the baseband signal.
실시예들에 관한 설명은 구조적 내지 기능적 설명들을 위하여 예시된 것에 불과하므로, 권리범위는 본문에 설명된 실시예들에 의하여 제한되는 것으로 해석되 어서는 아니 된다. 즉, 실시예들은 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 권리범위는 실시예들의 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.Since the description of the embodiments is merely illustrative for structural or functional descriptions, the scope of the claims should not be construed as limited by the embodiments described herein. That is, the embodiments may be variously modified and may have various forms, and thus, the scope of rights should be understood to include equivalents for realizing the technical spirit of the embodiments.
한편, 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.On the other hand, the meaning of the terms described in the specification should be understood as follows.
“제1”, “제2” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms " first ", " second ", and the like are used to distinguish one element from another and should not be limited by these terms. For example, the first component may be named a second component, and similarly, the second component may also be named a first component.
“및/또는”의 용어는 하나 이상의 관련 항목으로부터 제시가능 한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, “제1 항목, 제2 항목 및/또는 제3 항목”의 의미는 "제1 항목, 제2 항목 및 제3 항목 중 적어도 하나 이상"을 의미하는 것으로, 제1, 제2 또는 제3 항목뿐만 아니라 제1, 제2 및 제3 항목들 중 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term “and / or” should be understood to include all combinations that can be presented from one or more related items. For example, "first item, second item, and / or third item" means "at least one or more of the first item, second item, and third item", and means first, second, or third item. A combination of all items that can be presented from two or more of the first, second and third items as well as the third item.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마 찬가지로 해석되어야 한다.When a component is referred to as being "connected" to another component, it should be understood that there may be other components in between, although it may be directly connected to the other component. On the other hand, when an element is referred to as being "directly connected" to another element, it should be understood that there are no other elements in between. On the other hand, other expressions describing the relationship between the components, such as "between" and "immediately between" or "neighboring to" and "directly neighboring", should be interpreted as well.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Singular expressions should be understood to include plural expressions unless the context clearly indicates otherwise, and terms such as "include" or "have" refer to features, numbers, steps, operations, components, parts, or parts thereof described. It is to be understood that the combination is intended to be present, but not to exclude in advance the possibility of the presence or addition of one or more other features or numbers, steps, operations, components, parts or combinations thereof.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.Each step may occur differently from the stated order unless the context clearly dictates the specific order. That is, each step may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the reverse order.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art unless otherwise defined. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and shall be construed to have ideal or overly formal meanings unless expressly defined herein. Can't be.
도 1은 본 발명의 일 실시예에 따른 직접 주파수 변환기를 나타내는 블록도이다.1 is a block diagram illustrating a direct frequency converter according to an embodiment of the present invention.
도 1을 참조하면, 직접 주파수 변환기(100)는 위상 고정 루프(PLL, Phase-Locked Loop) 기반의 주파수 변환기에 상응할 수 있고, 위상-주파수 검출기(phase- frequency detector)(110), 차지 펌프(Charge Pump)(120), 루프 필터(130), 전압-제어 발진기(VCO, Voltage-Controlled Oscillator)(140), 프리스케일러(prescaler)(150) 및 제어부(160)를 포함한다. 필요에 따라, 직접 주파수 변환기(100)는 딜레이부(170) 및/또는 신호 생성기(180)를 더 포함할 수 있다.Referring to FIG. 1, the
위상-주파수 검출기(110)는 기준 신호(FREF)와 피드백 신호(FDIV)를 입력받고, 기준 신호(FREF)와 피드백 신호(FDIV) 간의 위상-주파수 차를 검출한다. 일 실시예에 따라, 기준 신호(FREF)는 외부로부터 입력될 수 있다.The phase-
차지 펌프(120)는 기준 신호(FREF)와 피드백 신호(FDIV) 간의 위상-주파수 차에 따라 루프 필터(130)의 전류를 풀업(pull-up) 또는 풀다운(pull-down)한다.The
예를 들어, 기준 신호(FREF)가 피드백 신호(FDIV)를 따르면(follow) 위상-주파수 검출기(110)는 제어 신호로서 UP 신호를 생성할 수 있고, 기준 신호(FREF)가 피드백 신호(FDIV)를 앞서면(precede) 위상-주파수 검출기(110)는 제어 신호로서 DOWN 신호를 생성할 수 있다.For example, if the reference signal FREF follows the feedback signal FDIV, the phase-
루프 필터(130)는 차지 펌프(120)로부터 출력된 전류를 기초로 전압-제어 발진기(140)에 전압(VCON)을 제공한다. 예를 들어, 차지 펌프(120)에 의하여 전류가 풀업된 경우에는 루프 필터(130)는 전압(VCON)을 증가시킬 수 있고, 차지 펌프(120)에 의하여 전류가 풀다운된 경우에는 루프 필터(130)는 전압(VCON)을 감소시킬 수 있다.The
제어부(140)는 기준 신호(FREF)와 피드백 신호(FDIV) 간의 위상-주파수 차를 기초로 생성된 제1 신호(즉, 전압(VCON))와 신호 생성기(180)로부터 출력된 기저대 역 신호에 상응하는 제2 신호(BBC)를 입력받아 전압 제어 발진기(150)를 보정(calibration)할지 여부를 결정한다. 즉, 제어부(140)는 루프 필터(130)로부터 제공되는 전압(VCON)과 기저대역 신호(BBC)를 기초로 전압 제어 발진기(150)에 제공되는 전압을 제어한다. 제어부(140)의 자세한 동작은 후술한다.The
전압 제어 발진기(150)는 입력되는 전압을 기초로 출력 신호(SOUT)를 제공한다. 출력 신호(SOUT)는 최종적으로 출력되는 변조 신호에 상응할 수 있다.The voltage controlled
프리스케일러(160)는 신호 생성기(180)로부터 출력된 기저대역 신호(BBP)를 기초로 전압 제어 발진기(150)로부터 출력된 출력 신호(SOUT)를 프리스케일하고, 피드백 신호(FDIV)를 출력한다.The
딜레이부(170)는 제어부(140)로부터 출력되고 전압 제어 발진기(150)에 제공되는 전압(VCON)을 제어하기 위하여 사용되는 신호(VC)와 신호 생성기(180)로부터 제공되는 기저대역 신호(BBP) 간의 타이밍 조절을 위하여 사용된다. 일 실시예에 따라, 신호(VC)로 인하여 전압 제어 발진기(150)가 출력 신호(SOUT)를 출력한 후 프리스케일러(160)가 적절한 시간에 기저 대역 신호(BBP)를 입력받을 수 있도록 딜레이부(170)는 기저대역 신호의 타이밍을 조절할 수 있다.The
일 실시예에 따라, 직접 주파수 변환기(100)는 GSM(Global System for Mobile communications) 또는 EDGE(Enhanced Data Rates for GSM Evolution) 기반의 통신 장치에 사용될 수 있다. 이하, 도 2를 참조하여 제어부(140)의 동작을 설명한다.According to an embodiment, the
도 2는 도 1에 나타난 제어부를 설명하기 위한 블록도이다.FIG. 2 is a block diagram illustrating the control unit shown in FIG. 1.
도 2를 참조하면, 제어부(140)는 제1 내지 제3 필터들(210, 250, 260), 아날로그-디지털 변환기(220), 보정기(calibrator)(230), 디지털-아날로그 변환기(240) 및 딜레이부(270)를 포함한다. 일 실시예에 따라, 제3 필터(260) 및/또는 딜레이부(270)는 보정기(230)에 포함될 수 있다.Referring to FIG. 2, the
루프 필터(130)으로부터 제공된 전압(VCON)은 제1 필터(210)를 통하여 아날로그-디지털 변환기(220)에 제공된다. 아날로그-디지털 변환기(220)는 제1 필터(210)로부터 출력된 아날로그 신호를 디지털 신호로 변환하여 보정기(230)에 디지털 신호를 제공한다.The voltage VCON provided from the
신호 생성기(180)로부터 출력된 기저대역 신호(BBC)는 딜레이부(270)를 통하여 제3 필터(260)에 제공된다. 제3 필터(260)는 위상 고정 루프의 주파수 특성을 개선하기 위하여 사용될 수 있고, 위상 고정 루프의 대역폭에 무관하게 보정기(230)가 정상적으로 보정하도록 할 수 있다. 제3 필터(260)는 지연된 기저대역 신호를 보정기(230)에 제공한다. 딜레이부(270)는 보정기(230)에 제공되는 기저대역 신호(BBC)와 프리스케일러(160)에 제공되는 기저대역 신호(BBP) 간의 타이밍을 조절한다.The baseband signal BBC output from the
보정기(230)는 일반적인 논리 회로, 또는 유한 상태 머신(FSM, Finite State Machine)으로 구현될 수 있고, 디지털 신호와 기저대역 신호(BBC)를 기초로 디지털 출력 신호를 제공한다. 디지털-아날로그 변환기(240)는 기저대역 신호(BBC)를 입력받아 아날로그 신호로 변환하고, 디지털 출력 신호를 기초로 이득을 제어한다. 아날로그 신호는 제2 필터(250)를 통하여 전압(VCON)을 제어하기 위한 신호(VC)로써 출력된다. 결과적으로, 보정기(230)는 디지털 신호와 기저대역 신호(BBC)를 입력받아 전압 제어 발진기(150)에 제공되는 전압(VCON)을 증가시킬지, 감소시킬지 또는 유지할지 여부를 결정한다.The
보다 구체적으로, 보정기(230)는 기저대역 신호(BBC)를 기초로 신호(VC)를 생성하여 전압 제어 발진기(150)에 제공되는 전압(VCON)을 조절한다. 전압 제어 발진기(150)는 전압(VCON)에 신호(VC)에 상응하는 전압을 합산한 전압을 입력받아 기저대역 신호(BBC)에 대하여 직접 주파수 변환을 수행한다.More specifically, the
프리스케일러(160)는 기저대역 신호(BBP)를 입력받아 분주비를 제어하고, 전압 제어 발진기(150)로부터 출럭되는 출력 신호(SOUT)를 분주하여 피드백 신호(FDIV)를 출력한다.The
위상-주파수 검출기(110)는 기준 신호(FREF)와 피드백 신호(FDIV) 간의 위상-주파수 차를 검출하고, 차지 펌프(120)와 루프 필터(130)는 위상-주파수 차를 기초로 전압(VCON)을 생성한다.The phase-
제어부(140)는 전압(VCON)을 입력받고, 전압(VCON)이 변화되었는지 여부를 체크한다. 전압(VCON)이 변화되지 않은 경우에는 제어부(140)는 전압(VCON)을 유지한다. 즉, 제어부(140)는 전압 제어 발진기(150)를 보정(calibration)하지 않는다. 전압(VCON)이 변화된 경우에는 제어부(140)는 전압(VCON)과 기저대역 신호(BBC)를 기초로 전압(VC)를 생성하여 전압(VCON)을 증가시키거나 감소시킨다. 즉, 제어부(140)는 전압(VCON)과 기저대역 신호(BBC)를 비교하여 전압 제어 발진기(150)를 보정(calibration)한다.The
도 3은 도 1 및 도 2에 도시된 제어부의 동작을 설명하기 위한 그래프이다.3 is a graph for describing an operation of the controller illustrated in FIGS. 1 and 2.
도 3은 도 1의 전압 제어 발진기(150)의 이득이 양의 값을 가진다고 가정하였다.FIG. 3 assumes that the gain of the voltage controlled
도 3에서, 제1 그래프(310)는 제2 필터(250)로부터 출력된 전압(VC)(이하, "제1 신호"라 함)를 나타낸다. 제2 그래프(320)는 딜레이부(170)로부터 출력된 신호의 전압(이하, "제2 신호"라 함)을 나타낸다. 제3 그래프(330)는 제3 필터(260)로부터 보정기(230)에 입력되는 전압(이하, "제3 신호"라 함)을 나타낸다. 제4 그래프(340)는 아날로그-디지털 변환기(220)로부터 보정기(230)에 입력되는 전압(이하, "제4 신호"라 함)을 나타낸다.In FIG. 3, the
보정기(230)는 제3 및 제4 신호들을 입력받고, 제4 신호가 변화되지 않는 경우에는 보정기(230)는 전압(VC)를 출력하지 않을 수 있다. 따라서 전압 제어 발진기(150)는 루프 필터(130)로부터 출력되는 전압(VCON)을 입력받을 수 있다.The
보정기(230)는 제3 및 제4 신호들을 입력받고, 제3 및 제4 신호들의 위상이 실질적으로 동일한 경우(예를 들어, 제4 신호가 그래프(340b)에 상응하는 경우)에는 보정기(230)는 전압 제어 발진기(150)에 제공되는 신호의 진폭을 증가시키고, 제3 및 제4 신호들의 위상이 실질적으로 다른 경우(예를 들어, 제4 신호가 그래프(340c)에 상응하는 경우)에는 보정기(230)는 전압 제어 발진기(150)에 제공되는 신호의 진폭을 감소시킨다. 한편, 보정기(230)는 제3 및 제4 신호들의 크기와 무관하게 동작할 수 있다. 예를 들어, 보정기(230)는 전압 제어 발진기(150)에 제공되는 전압의 진폭을 제어하여 신호의 크기를 증가 또는 감소시킬 수 있다.The
한편, 도 1의 전압 제어 발진기(150)의 이득이 양의 값을 가진다면, 보정기(230)의 동작은 다음과 같다.On the other hand, if the gain of the voltage controlled
보정기(230)는 제3 및 제4 신호들을 입력받고, 제4 신호가 변화되지 않는 경우에는 보정기(230)는 전압(VC)를 출력하지 않을 수 있다. 따라서 전압 제어 발진기(150)는 루프 필터(130)로부터 출력되는 전압(VCON)을 입력받을 수 있다.The
보정기(230)는 제3 및 제4 신호들을 입력받고, 제3 및 제4 신호들의 위상이 실질적으로 동일한 경우에는 보정기(230)는 전압 제어 발진기(150)에 제공되는 신호의 진폭을 감소시키고, 제3 및 제4 신호들의 위상이 실질적으로 다른 경우에는 보정기(230)는 전압 제어 발진기(150)에 제공되는 신호의 진폭을 증가시킨다. 한편, 보정기(230)는 제3 및 제4 신호들의 크기와 무관하게 동작할 수 있다. 예를 들어, 보정기(230)는 전압 제어 발진기(150)에 제공되는 신호의 진폭을 제어하여 전압의 크기를 증가 또는 감소시킬 수 있다.The
도 4는 도 1에 나타난 직접 주파수 변환기를 포함하는 송신기를 나타내는 블록도이다.4 is a block diagram illustrating a transmitter including the direct frequency converter shown in FIG.
도 4를 참조하면, 송신기(400)는 인코더(410), 변조기(420) 및 직접 주파수 변환기(430)를 포함한다. 일 실시예에 따라, 직접 주파수 변환기(430)는 위상 고정 루프 기반의 주파수 변환기로 구현될 수 있다.Referring to FIG. 4, the
인코더(410)는 데이터를 인코딩하고, 변조기(420)는 인코딩된 데이터를 변조한다. 일 실시예에 따라, 변조된 데이터는 직접 주파수 변환기(430)에서 사용되는 기저대역 신호에 상응할 수 있다.
직접 주파수 변환기(430)는 기저대역 신호에 대하여 직접 변조를 수행한다. 직접 주파수 변환기(430)는 도 1에 나타난 직접 주파수 변환기(100)와 실질적으로 동일하므로, 이에 관한 설명은 생략하기로 한다. The
상기에서는 바람직한 실시예들을 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 사항으로부터 벗어나지 않는 범위 내에서 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While preferred embodiments have been described above, those skilled in the art will appreciate that various modifications and changes can be made to the embodiments without departing from the scope of the following claims.
상기에서 제시한 실시예들은 다음의 장점들을 포함하는 효과를 가질 수 있다. 다만, 모든 실시예들이 이를 전부 포함하여야 한다거나 특정 실시예가 다음의 장점만을 포함하여야 한다는 의미는 아니므로, 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.Embodiments presented above may have the effect of including the following advantages. However, it is not to be understood that the scope of the present invention is limited by this, because it does not mean that all embodiments should include all or specific embodiments should include only the following advantages.
본 발명의 일 실시예는 전압 제어 발진기(VCO, Voltage Controlled Oscillator)에 제공되는 전압을 제어하여 기저대역 신호의 주파수를 변환할 수 있다. 즉, 본 발명의 일 실시예는 전압 제어 발진기를 보정할지 여부를 결정하여 기저대역 신호의 주파수를 변환할 수 있다.One embodiment of the present invention may control the voltage provided to the voltage controlled oscillator (VCO) to convert the frequency of the baseband signal. That is, an embodiment of the present invention may determine whether to calibrate the voltage controlled oscillator to convert the frequency of the baseband signal.
또한, 본 발명의 일 실시예는 기저대역 신호의 주파수에 대하여 직접 변환을 수행하여 송신기의 면적을 감소시킬 수 있다.In addition, an embodiment of the present invention can reduce the area of the transmitter by performing a direct conversion on the frequency of the baseband signal.
또한, 본 발명의 일 실시예는 기저대역 신호의 주파수에 대하여 직접 변환을 수행하여 노이즈 특성을 개선할 수 있다.In addition, an embodiment of the present invention may improve noise characteristics by performing direct conversion on the frequency of the baseband signal.
도 1은 본 발명의 일 실시예에 따른 직접 주파수 변환기를 나타내는 블록도이다.1 is a block diagram illustrating a direct frequency converter according to an embodiment of the present invention.
도 2는 도 1에 나타난 제어부를 설명하기 위한 블록도이다.FIG. 2 is a block diagram illustrating the control unit shown in FIG. 1.
도 3은 도 1 및 도 2에 도시된 제어부의 동작을 설명하기 위한 그래프이다.3 is a graph for describing an operation of the controller illustrated in FIGS. 1 and 2.
도 4는 도 1에 나타난 직접 주파수 변환기를 포함하는 송신기를 나타내는 블록도이다.4 is a block diagram illustrating a transmitter including the direct frequency converter shown in FIG.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080048399A KR101007894B1 (en) | 2008-05-26 | 2008-05-26 | Direct frequency conversion and phase-locked loop based frequency converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080048399A KR101007894B1 (en) | 2008-05-26 | 2008-05-26 | Direct frequency conversion and phase-locked loop based frequency converter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090122533A KR20090122533A (en) | 2009-12-01 |
KR101007894B1 true KR101007894B1 (en) | 2011-01-14 |
Family
ID=41684991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080048399A KR101007894B1 (en) | 2008-05-26 | 2008-05-26 | Direct frequency conversion and phase-locked loop based frequency converter |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101007894B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078410A (en) | 2001-08-30 | 2003-03-14 | Hitachi Ltd | Phase synchronous circuit |
KR20050037304A (en) * | 2003-10-18 | 2005-04-21 | 삼성전자주식회사 | Frequency synthesizer using a wide-band voltage controlled oscillator and fast adaptive frequency calibration technique |
KR20060103605A (en) * | 2005-03-28 | 2006-10-04 | 엘지전자 주식회사 | Phase locked loop with voltage controlled oscillator having low frequency gain and control method thereof |
KR100682279B1 (en) | 2005-07-14 | 2007-02-15 | (주)에프씨아이 | Adaptive frequency calibration apparatus of frequency synthesizer |
-
2008
- 2008-05-26 KR KR1020080048399A patent/KR101007894B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078410A (en) | 2001-08-30 | 2003-03-14 | Hitachi Ltd | Phase synchronous circuit |
KR20050037304A (en) * | 2003-10-18 | 2005-04-21 | 삼성전자주식회사 | Frequency synthesizer using a wide-band voltage controlled oscillator and fast adaptive frequency calibration technique |
KR20060103605A (en) * | 2005-03-28 | 2006-10-04 | 엘지전자 주식회사 | Phase locked loop with voltage controlled oscillator having low frequency gain and control method thereof |
KR100682279B1 (en) | 2005-07-14 | 2007-02-15 | (주)에프씨아이 | Adaptive frequency calibration apparatus of frequency synthesizer |
Also Published As
Publication number | Publication date |
---|---|
KR20090122533A (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102527388B1 (en) | Phase locked loop circuit and clock generator comprising digital-to-time convert circuit and operating method thereof | |
US8531245B2 (en) | Temperature compensation in a PLL | |
US8854102B2 (en) | Clock generating circuit | |
KR101224890B1 (en) | Phase locked loop circuit performing two point modulation and methods of gain calibration of the phase locked loop | |
US7907022B2 (en) | Phase-locked loop and method for operating the same | |
KR101929514B1 (en) | Transceiver using technique for improvement of phase noise and switching of phase lock loop(pll) | |
US7948286B2 (en) | Bandwidth control apparatus for phase lock loop and method thereof | |
US8792535B2 (en) | Semiconductor device, receiver, transmitter, transceiver and communication system | |
US20020136341A1 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
US7869769B2 (en) | Method and apparatus for reconfigurable frequency generation | |
US7075384B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer and wireless communication apparatus | |
US20020136342A1 (en) | Sample and hold type fractional-N frequency synthesezer | |
US8154329B2 (en) | Device and method for phase compensation | |
US9473157B2 (en) | Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof | |
CN110504962B (en) | Digital compensation analog fractional frequency division phase-locked loop and control method | |
EP1371167B1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
US7412215B1 (en) | System and method for transitioning from one PLL feedback source to another | |
US8629728B2 (en) | VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL | |
US8666012B2 (en) | Operating a frequency synthesizer | |
JP5659104B2 (en) | Frequency adjustment circuit, phase synchronization circuit, communication device, and storage device | |
JP5254144B2 (en) | Semiconductor integrated circuit device | |
US20080136468A1 (en) | Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll | |
KR101007894B1 (en) | Direct frequency conversion and phase-locked loop based frequency converter | |
US20190214998A1 (en) | Delay locked loop circuit | |
US7948285B2 (en) | PLL circuit, radio terminal device and control method of PLL circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140106 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160107 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180108 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 10 |