KR100992611B1 - 보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템 - Google Patents

보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템 Download PDF

Info

Publication number
KR100992611B1
KR100992611B1 KR1020047019413A KR20047019413A KR100992611B1 KR 100992611 B1 KR100992611 B1 KR 100992611B1 KR 1020047019413 A KR1020047019413 A KR 1020047019413A KR 20047019413 A KR20047019413 A KR 20047019413A KR 100992611 B1 KR100992611 B1 KR 100992611B1
Authority
KR
South Korea
Prior art keywords
security
security exception
sem
exception
address
Prior art date
Application number
KR1020047019413A
Other languages
English (en)
Other versions
KR20040111714A (ko
Inventor
스키미드트로드니더블유.
바네스브라이언씨.
스트론긴지오프레이에스.
크리스티데이비드에스.
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Publication of KR20040111714A publication Critical patent/KR20040111714A/ko
Application granted granted Critical
Publication of KR100992611B1 publication Critical patent/KR100992611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/53—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by executing in a restricted environment, e.g. sandbox or secure virtual machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2153—Using hardware token as a secondary aspect

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)

Abstract

보안 예외를 처리하는 방법 및 시스템이 제시된다. 상기 방법은 베이스 어드레스에서 보안 메모리 내에 보안 예외 스택 프레임(900)을 생성하는 단계를 포함한다. 상기 방법은 또한 폴팅 코드 시퀀스 어드레스 및 하나 이상의 레지스터 값들을 상기 보안 예외 스택 프레임(900)으로 기입하는 단계와 다수의 보안 예외 명령들을 수행하는 단계를 포함한다.

Description

보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템{A METHOD OF PROCESSING AN EXCEPTION USING A SECURITY EXCEPTION STACK AND A SYSTEM THEREOF}
본 발명은 일반적으로 메모리 관리 시스템 및 방법에 관한 것으로, 보다 구체적으로 보안된 컴퓨팅 환경을 제공하는 시스템 및 방법에 관한 것이다.
도 1은 Windows™운영 시스템(마이크로소프트 사, 레드몬드, WA)을 동작하는 경우와 같은 x86 프로세서에 의하여 생산된 예외 스택 프레임(exception stack frame)(100)의 도면이다. 예외 처리기(exception handler)로 엔트리(entry)하는 경우에, 코드 세그먼트(CS:code segment) 레지스터, 명령 포인터(EIP:instruction pointer) 레지스터, 스택 세그먼트(SS:stack segment) 레지스터, 스택 포인터(ESP:stack pointer) 레지스터 및 EFLAGS를 제외하고 상기 예외가 일어나는 애플리케이션(즉, "폴팅 애플리케이션(faulting application)") 프로그램의 모든 레지스터들은 보존된다. 이러한 레지스터들의 컨텐츠는 상기 예외 스택 프레임(100)에서 유효하다.
상기 예외 스택 프레임(100)은 세그먼트된 어드레스(SS:ESP)에서 시작한다. 에러 코드는 세그먼트된 어드레스(SS:ESP + 00h)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 폴팅 애플리케이션의 명령 포인터(EIP) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 04h)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 폴팅 애플리케이션의 상기 코드 세그먼트(CS)의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 08h)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 폴팅 애플리케이션의 플레그(EFLAGS) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 0Ch)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 폴팅 애플리케이션의 스택 포인터(ESP) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 10h)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 폴팅 애플리케이션의 스택 세그먼트(SS) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 14h)에서 상기 예외 스택 프레임(100)에 존재한다. 상기 예외 처리기로 관련된 제어 전송이 특권 레벨의 변화를 포함하는 경우, 상기 ESP 및 SS 값들이 상기 예외 스택 프레임(100)에 나타난다는 점이 주목된다.
상기 폴팅 애플리케이션의 명령 포인터(EIP) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 04h)에서 상기 예외를 발생한 상기 폴팅 애플리케이션 내의 명령을 지시한다. 상기 폴팅 애플리케이션의 스택 포인터(ESP) 레지스터의 컨텐츠는 세그먼트된 어드레스(SS:ESP + 10h)에서 폴트 타임에서 상기 폴팅 애플리케이션의 스택 프레임의 어드레스이다(즉 상기 스택 프레임을 지시한다).
세그먼트 관련 예외들에 대한 에러 코드는 보안된 모드 선택기에 매우 유사하다. 최고 차수의 13비트들(비트 15:3)은 상기 선택기 인덱스이고, 비트 2는 상기 테이블 인덱스이다. 그러나, 요청자 특권 레벨(RPL:requestor privilege level) 대신에, 비트 0 및 1이 하기의 일치점(meeting)을 가지는 바, 비트 0(EXT)은 상기 폴트가 상기 프로그램 외부의 이벤트에 의하여 기인하는 경우 설정되고, 비트 1(IDT)은 상기 선택기 인덱스가 상기 IDT 내의 게이트 서술자(descriptor)를 지칭하는 경우 설정된다.
도 2는 어드밴스드 마이크로 디바이스 인코포레이티드(Advanced Micro Devices, Inc.)사에서 제조된 x86 프로세서에서 사용되는 SYSCALL/SYSRET 타겟 어드레스 레지스터(STAR)(200)를 도시한다. 상기 SYSCALL/SYSRET 타겟 어드레스 레지스터(STAR)(200)는 "SYSRET CS 선택기 및 SS 선택기 베이스" 필드, "SYSCALL CS 선택기 및 SS 선택기 베이스" 필드, 및 "타겟 EIP 어드레스" 필드를 포함한다.
SYSCALL 명령의 실행에 앞선 임의의 포인트에서, 운영 시스템은 적당한 시스템 서비스 코드의 코드 세그먼트(CS)에 대한 값들을 상기 SYSCALL/SYSRET 타겟 어드레스 레지스터(STAR)(200)의 상기 SYSCALL CS 선택기 및 SS 선택기 베이스 필드에 기입한다. 상기 운영 시스템은 또한 상기 시스템 서비스 코드 이내의 제 1 명령의 어드레스를 상기 SYSCALL/SYSRET 타겟 어드레스 레지스터(STAR)(200)의 타겟 EIP 어드레스 필드 안에서 실행되도록 기입한다. 상기 STAR 레지스터는 시스템 부트에서 구성된다. 상기 타겟 EIP 어드레스는 상기 운영 시스템 커넬 안의 고정된 시스템 서비스를 가리킨다.
SYSCALL 명령의 실행 동안, 상기 SYSCALL CS 선택기 및 SS 선택기 베이스 필드의 컨텐츠가 상기 CS 레지스터 안으로 복사된다. 상기 SYSCALL CS 선택기 및 SS 선택기 베이스 필드의 컨텐츠는 값 '1000b'를 플러스하여 상기 SS 레지스터 안으로 복사된다. 이에 의하여, 결과적인 SS 선택기가 상기 CS 서술자 후에, 서술자 테이블에서 다음의 서술자를 가리키도록 상기 CS 선택기의 인덱스 필드를 효과적으로 인크리먼트할 수 있다. 상기 타겟 EIP 어드레스 필드의 컨텐츠는 상기 명령 포인터(EPI) 레지스터 안으로 복사되어, 실행되는 제 1 명령의 어드레스를 명시한다.
상기 SYSCALL 명령에 대응하는 SYSRET 명령의 실행에 앞선 임의의 포인트에서, 상기 운영 시스템은 호출 코드의 코드 세그먼트(CS)에 대한 값들을 상기 SYSCALL/SYSRET 타겟 어드레스 레지스터(STAR)(200)의 상기 SYSRET CS 선택기 및 SS 선택기 베이스 필드에 기입한다. 상기 SYSRET 명령은 상기 ECX 레지스터로부터의 반환 EIP 어드레스를 획득한다.
본 발명의 일 양상에 따라서, 방법이 제공된다. 상기 방법은 보안 메모리 내의 베이스 어드레스에 보안 예외 스택 프레임을 생성하는 단계를 포함한다. 상기 방법은 또한 폴팅 코드 시퀀스 어드레스 및 하나 이상의 레지스터 값들을 상기 보안 예외 스택 프레임에 기입하는 단계와, 다수의 보안 예외 명령들을 실행하는 단계를 포함한다.
본 발명의 다른 양상에 따라서, 시스템이 제공된다. 상기 시스템은 요청들을 모니터하도록 구성된 하나 이상의 보안 체크 유닛들 및 다수의 보안 저장 위치들을 포함한다. 상기 시스템은 또한 보안 커넬을 실행하도록 구성된 프로세서를 포함한다. 상기 하나 이상의 보안 체크 유닛들은 상기 요청들 중 하나 또는 복수에 응답하여 보안 예외를 발생하도록 또한 구성된다. 상기 프로세서는 보안 메모리 내의 베이스 어드레스에 보안 예외 스택 프레임을 생성하고, 폴팅 코드 시퀀스 어드레스 및 하나 이상의 레지스터 값들을 상기 보안 예외 스택 프레임에 기입하도록 또한 구성된다. 상기 보안 커넬은 다수의 보안 예외 명령들을 실행하도록 구성된다.
본 발명의 또 다른 양상에 따라서, 기계 판독가능 매체가 제공된다. 상기 기계 판독가능 매체는 구성된 컴퓨터 시스템에서 실행되는 경우 상기 방법을 실행하는 명령들로 구성된다.
본 발명의 또 다른 양상에 따라서, 다른 방법이 제공된다. 이러한 방법은 보인 예외를 수신하는 단계와 상기 보안 예외의 수신에 응답하여 보안 메모리 내의 베이스 어드레스에 보안 예외 스택 프레임을 생성하는 단계를 포함한다. 상기 방법은 또한 폴팅 코드 시퀀스 어드레스 및 하나 이상의 레지스터 값들을 상기 보안 예외 스택 프레임에 기입하는 단계와 다수의 보안 예외 명령들을 실행하는 단계를 또한 포함한다.
본 발명은 첨부 도면들과 관련한 다음의 설명을 참조함으로써 이해될 수 있으며, 이 첨부 도면들에서 동일한 참조부호들은 동일한 요소들을 나타낸다.
도 1은 Windows™운영 시스템을 런하는 경우와 같은, x86 프로세서에 의하여 생산되는 예외 스택 프레임의 도면이다.
도 2는 SYSCALL/SYSRET 타겟 어드레스 레지스터의 도면이다.
도 3은 본 발명의 일 양상에 따라서 사용될 수 있는 컴퓨터 시스템의 일 실시예의 블럭도이다.
도 4는 본 발명의 일 양상에 따른 컴퓨터 시스템 실시예들의 다양한 하드웨어와 소프트웨어 성분들 사이의 관계들을 예시하는 도면이다.
도 5A 및 도 5B는 본 발명의 다양한 양상들에 따른 CPU들의 실시예들의 도면 이다.
도 6은 본 발명의 일 양상에 따른 메모리 보안 체크(MEM SCU)를 구비하는 페이징 유닛을 포함하는 MMU의 일 실시예의 도면이다.
도 7A는 본 발명의 일 양상에 따른 MEM SCU의 일 실시예의 도면이고, 도 7B는 본 발명의 일 양상에 따른 I/O SCU의 일 실시예의 도면이다.
도 8은 본 발명의 다양한 양상에 따른, 메모리 내에 저장된 SEM I/O 허가 비트맵의 일 실시예 및 상기 SEM I/O 허가 비트맵에 액세스하기 위한 메카니즘의 일 실시예를 도시하는 도면이다.
도 9는 본 발명의 일 양상에 따른 보안 실행 모드(SEM:secure execution mode) 예외를 처리하는데 사용되는 보안 모드 SMCALL/SMART 타겟 어드레스 레지스터(SMSTAR) 및 보안 모드 GS 베이스(SMGSBASE) 레지스터의 실시예의 도면이다.
도 10은 본 발명의 일 양상에 따른, SEM 보안 예외가 일어나는 경우, 발생되는 SEM 보안 예외 스택 프레임의 일 실시예의 도면이다.
도 11은 본 발명의 일 양상에 따른, 상기 SEM 보안 예외 스택 프레임의 에러 코드의 예시적인 포맷의 도면이다.
도 12는 본 발명의 일 양상에 따른, SEM 예외를 처리하는 방법의 실시예의 흐름도를 도시한다.
본 발명은 비록 다양한 수정과 대안적인 형태들이 가능하지만, 본 명세서에서는 발명의 특정한 실시예를 예로써 도면에 도시하였으며, 이에 대해 자세히 설명 될 것이다. 그러나 도면 및 이에 대한 상세한 설명은 본 발명을 개시된 특정 예로만 제한하도록 의도된 것은 아니며, 오히려 첨부된 청구항에 의해 정의되는 것처럼 본 발명의 정신 및 범위 내에 드는 모든 변형, 균등물 및 대안들을 포괄하도록 의도된 것이다.
이하, 본 발명의 예시적인 실시예들이 설명된다. 명확성을 위하여, 본원에서는 실제 구현시의 모든 특징들을 다 설명하지는 않는다. 어떠한 실제 실시예의 전개에 있어서, 실행마다 변하게 되는 시스템 관련 및 사업 관련 제약들과의 호환성과 같은 개발자의 특정한 목표들을 달성하기 위해서는 다수의 실시별 특정한 결정들이 이루어져야 한다는 것을 알 수 있을 것이다. 또한, 이러한 개발 노력은 복잡하고 시간 소모적이지만, 그럼에도 불구하고 본원의 개시의 이익을 갖는 당업자에게 있어서는 일상적인 일이라는 것을 알 수 있을 것이다.
도 3은 CPU(302), 시스템 또는 "호스트" 브리지(304), 메모리(306), 제 1 디바이스 버스(308)(예를 들어, 주변 성분 상호연결 또는 PCI 버스), 디바이스 버스 브리지(310), 제 2 디바이스 버스(312)(예를 들어, 산업 포준 아키텍처 또는 ISA 버스) 및 4개의 디바이스 하드웨어 유닛들(314A-314D)을 포함하는 컴퓨터 시스템(300)의 일 실시예를 도시한다. 상기 호스트 브리지(304)는 상기 CPU(302), 상기 메모리(306) 및 상기 제 1 디바이스 버스(308)에 연결된다. 상기 호스트 브리지(304)는 상기 CPU(302)와 상기 제 1 디바이스 버스(308) 사이의 신호들을 변환하고, 상기 메모리(306)를 상기 CPU(302) 및 상기 제 1 디바이스 버스(308)에 연결한다. 상기 디바이스 버스 브리지(310)는 상기 제 1 디바이스 버스(308)와 상기 제 2 디바이스 버스(312) 사이에 연결되어 상기 제 1 디바이스 버스(308)와 상기 제 2 디바이스 버스(312) 사이의 신호들을 변환한다. 상기 CPU(302)는 보안 체크 유닛(SCU)(316)을 포함한다.
하기에서 설명할 것과 같이, 상기 SCU(316)는 메모리(MEM) SCU(316A), 제어 레지스터(REG) SCU(316B), 및 입력/출력(I/O) SCU(316C)와 같은 하나 이상의 전문화된 SCU들로 구현될 수 있다. 상기 MEM SCU(316)는 상기 CPU(302)(예를 들어, "소프트웨어-개시된(software-initiated) 액세스들")에 의하여 발생되는 비인증된 액세스로부터 그리고 또한 다양한 하드웨어-개시된(hardware-initiated) 액세스로부터 상기 메모리(306)를 보호한다. 상기 REG SCU(316B)는 비인증된 액세스들로부터 제어 레지스터들(예를 들어 제어 레지스터들(508) 및/또는 SEM 레지스터들(510))을 보호한다. 상기 I/O SCU(316C)는 비인증된 액세스들로부터 I/O 스페이스(예를 들어, I/O 포트들)를 보호한다.
도 3의 실시예에서, 상기 디바이스 하드웨어 유닛들(314A 및 314B)은 상기 제 1 디바이스 버스(308)에 연결되고, 상기 디바이스 하드웨어 유닛들(314C 및 314D)은 상기 제 2 디바이스 버스(312)에 연결된다. 하나 이상의 디바이스 하드웨어 유닛들(314A-314D)은, 예를 들어 저장 디바이스(예를 들어, 하드 디스크 드라이브, 플로피 드라이브, 및 CD-ROM 드라이브들), 통신 디바이스(예를 들어, 모뎀 및 네트워크 어뎁터) 또는 입력/출력 디바이스들(예를 들어, 비디오 디바이스, 오디오 디바이스 및 프린터들)일 수 있다. 다른 실시예에서, 상기 호스트 브리지(304)는 도 3에 도시된 것과 같은 CPU(302)의 일부일 수 있다는 점이 주목된다.
도 4는 도 3의 컴퓨터 시스템(300)의 다양한 하드웨어와 소프트웨어 성분들 사이의 관계들을 예시하는 도면이다. 도 4의 실시예에서, 다수의 응용 프로그램들(400), 운영 시스템(402), 보안 커넬(404) 및 디바이스 드라이버들(406A -406D)이 상기 메모리(306)에 저장된다. 상기 응용 프로그램들(400), 운영 시스템(402), 보안 커넬(404) 및 디바이스 드라이버들(406A-406D)은 상기 CPU(302)에 의하여 실행되는 명령들을 포함한다. 상기 운영 시스템(402)은 상기 응용 프로그램(400)이 런되는 상부에 사용자 인터페이스 및 소프트웨어 "플렛폼(platform)"을 동작상 제공한다. 상기 운영 시스템(402)은 파일 시스템 관리, 프로세스 관리 및 입력/출력(I/O) 제어를 포함하는 예를 들어 기본 지원 기능들을 또한 제공한다.
상기 운영 시스템(402)은 기본 보안 기능들을 또한 제공한다. 예를 들어, 상기 CPU(302)(도3)는 상기 x86 명령 세트의 명령들을 실행하는 x86 프로세서일 수 있다. 이러한 상황에서, 상기 CPU(302)는 상술한 보안된 모드에서 가상 메모리 및 물리적 메모리 보호 모두를 제공하기 위하여 특수 하드웨어 요소들을 포함할 수 있다. 상기 운영 시스템(402)은, 예를 들어 보호된 모드에서 상기 CPU(302)를 운영하는 윈도우즈(Windows™) 운영 시스템들(마이크로소프트 사, 레드몬드, WA) 중 하나일 수 있고, 보호된 모드에서 가상 메모리 및 물리적 메모리 보호 모두를 제공하기 위하여 상기 CPU(302)의 특수 하드웨어 요소들을 사용할 수 있다. 상기 보안 커넬(404)은 예를 들어 비인증된 액세스로부터 상기 메모리(306)에 저장된 데이터를 보호하기 위하여, 상기 운영 시스템(402)에 의하여 제공되는 보안 기능들 이상의 추가적인 보안 기능들을 제공한다.
도 4의 실시예에서, 상기 디바이스 드라이버들(406A-406D)은 상기 개별적으로 대응하는 디바이스 하드웨어 유닛들(314A-314D)에 동작상 관련되고 연결된다. 상기 디바이스 하드웨어 유닛들(314A 및 314D)은, 예를 들어 "보안" 디바이스일 수 있고, 대응하는 디바이스 드라이버들(406A 및 406D)은 "보안" 디바이스 드라이버일 수 있다. 상기 보안 커넬(404)은 상기 운영 시스템(402)과 상기 보안 디바이스 드라이버들(406A 및 406D) 사이에 연결되고, 상기 응용 프로그램들(400) 및 상기 운영 시스템(402)에 의한 모든 액세스들을 모니터하여 상기 디바이스 드라이버들(406A 및 406D) 및 대응하는 보안 디바이스들(314A 및 314D)을 보호한다. 상기 보안 커넬(404)은 상기 응용 프로그램들(400) 및 상기 운영 시스템(402)에 의한 상기 보안 디바이스 드라이버들(406A 및 406D) 및 대응하는 보안 디바이스들(314A 및 314D)로의 비인증된 액세스를 방지할 수 있다. 반면에, 상기 디바이스 드라이버들(406B 및 406C)은 "비-보안" 디바이스 드라이버들일 수 있고, 상기 대응하는 디바이스 하드웨어 유닛들(314B 및 314C)은 "비-보안" 디바이스 하드웨어 유닛들일 수 있다. 상기 디바이스 드라이버들(406B 및 406C) 및 상기 대응하는 디바이스 하드웨어 유닛들(314B 및 314C)은, 예를 들어 "레가시(legacy)" 디바이스 드라이버들 및 디바이스 하드웨어 유닛들일 수 있다.
다른 실시예에서, 상기 보안 커넬(404)은 상기 운영 시스템(402)의 일부일 수 있다는 점이 주목된다. 다른 실시예에서, 상기 보안 커넬(404), 상기 디바이스 드라이버들(406A 및 406D), 및/또는 상기 디바이스 드라이버들(406B 및 406C)은, 상기 운영 시스템(402)의 일부일 수도 있다. 상기 보안 커넬(404)은 보안 응용 메모리 스페이스 및/또는 보안 프로그램 스페이스로의 액세스를 또한 관리한다. 상기 SCU(316)는 또한 동작상 상기 보안 커넬(404)에 관련된다.
도 5A는 컴퓨터 시스템(300)의 CPU(302)의 일 실시예를 도시한다. 도 5A의 실시예에서, 상기 CPU(302A)는 실행 유닛(500), 메모리 관리 유닛(MMU)(502), 캐시 유닛(504), 버스 인터페이스 유닛(BIU)(505), 일련의 제어 레지스터들(508) 및 일련의 보안 실행 모드(SEM) 레지스터들(510)을 포함한다. 상기 일련의 보안 실행 모드(SEM) 레지스터(510)는 컴퓨터 시스템(300) 내에서 보안 실행 모드(SEM)를 구현하는데 사용될 수 있다. 상기 SEM 레지스터들(510)은 상기 보안 커넬(404)에 의하여 액세스된다(즉, 보안 커넬로 기입되고 및/또는 그로부터 판독된다). 상기 MEM SCU(316A)는 상기 MMU(502) 내에 위치되어 도시된다. 상기 REG SCU(316B)는 상기 실행 유닛(500) 내에 위치되어 도시된다. 상기 I/O SCU(316C)는 상기 BIU(505) 내에 위치되어 도시된다. 상기 CPU 내의 다른 위치들이 또한 고려된다. 상기 MEM SCU(316A), 상기 REG SCU(316B), 및 상기 I/O SCU(316C)의 동작들은 상기 일련의 SEM 레지스터들(510)의 컨텐츠에 의하여 관리된다.
도 5A의 실시예에서, 상기 일련의 SEM 레지스터들(510)은 보안 실행 모드(SEM) 비트를 포함한다. 도 3의 컴퓨터 시스템(300)은, 예를 들어, (ⅰ) 상기 CPU(302)가 x86 보호 모드에서 운영되는 x86 프로세서이고, (ⅱ) 메모리 페이징이 인에이블되고, 그리고 (ⅲ) 상기 SEM 비트가 '1'로 설정되는 경우, 상기 보안 실행 모드(SEM)에서 동작한다. SEM에서의 동작을 나타내는 다른 방법 및 SEM의 다른 동작들이 또한 사용될 수 있다.
일반적으로, 상기 일련의 제어 레지스터들(508)의 컨텐츠는 상기 CPU(302)의 동작을 관리하는데 사용된다. 따라서, 상기 일련의 제어 레지스터들(508)의 컨텐츠는 상기 실행 유닛(500), 상기 MMU(502) 상기 캐시 유닛(504) 및/또는 상기 BIU(505)의 동작을 관리하는데 사용된다. 상기 일련의 제어 레지스터들(508)은, 예를 들어, 상기 x86 프로세서 아키텍처의 다수의 제어 레지스터들을 포함할 수 있다.
상기 CPU(302)의 실행 유닛(500)은 명령들(예를 들어, x86 명령들) 및 데이터를 페치하고, 상기 페치된 명령들을 실행하고, 그리고 명령 실행 동안 신호들(예를 들어, 어드레스, 데이터 및 제어 신호들)을 발생한다. 상기 실행 유닛(500)은 상기 캐시 유닛(504)에 연결되고, 상기 캐시 유닛(504) 및 상기 BIU(505)을 통하여 상기 메모리(306)로부터 명령들을 수신할 수 있다.
상기 컴퓨터 시스템(300)의 메모리(306)는 다수의 메모리 위치들을 포함하고, 각 메모리 위치는 유일한 물리적 어드레스를 가진다. 페이징이 인에이블된 보호된 모드에서 동작되는 경우, 상기 CPU(302)의 어드레스 스페이스는 페이지 프레임들 또는 "페이지들"로 불려지는 다수의 블럭들로 분할된다. 다른 실시예에서, 상기 메모리는 상이하게 정의된 메모리 영역들을 통하여 분할 또는 액세스될 수 있다. 전형적으로, 상기 페이지들의 일부분에 대응하는 데이터만이 임의의 소정 시간에서 상기 메모리(306) 내에 저장된다.
도 5A의 실시예에서, 명령 실행 동안 상기 실행 유닛(500)에 의하여 발생되는 어드레스 신호들은 세그먼트된(즉, "논리적") 어드레스들을 나타낸다. 상기 MMU(502)는 상기 실행 유닛(500)에 의하여 발생되는 세그먼트된 어드레스들을 상기 메모리(306)의 대응하는 물리적 어드레스들로 변환한다. 상기 MMU(502)는 상기 캐시 유닛(504)에 상기 물리적 어드레스들을 제공한다. 상기 캐시 유닛(504)은 상기 실행 유닛(500)에 의하여 최근에 페치된 명령들 및 데이터를 저장하는데 사용되는 상대적으로 작은 저장 유닛이다. 상기 BIU(505)는 상기 캐시 유닛(504)과 상기 호스트 브리지(304) 사이에 연결되고, 상기 호스트 브리지(304)를 통하여 상기 캐시 유닛(504)에 나타나지 않는 명령들 및 데이터를 상기 메모리(406)로부터 페치하는데 사용된다.
캐시 유닛(504)의 사용은 선택적이지만, 상기 CPU(302)의 보다 좋은 동작 효율성을 유리하게 제공할 수 있다는 점이 주목된다. 상기 실행 유닛(500)은 상기 구현에 따라서, 표준 명령들, 보안 명령들, 및/또는 마이크로코드를 실행할 수 있다는 점이 주목된다. 일 실시예에서, 상기 CPU(302)에서 실행하는 마이크로코드는 소프트웨어가 아닌 하드웨어이다.
컴퓨터 시스템(300)이 상기 SEM에서 동작하는 경우, 상기 보안 커넬(404)은 상기 메모리(306)에 하나 이상의 보안 속성 데이터 구조들(예를 들어, 테이블들)을 발생하고 유지한다. 각 메모리 페이지는 대응하는 보안 콘텍스트 식별(context identification) 값(SCID)을 가지고, 그리고 대응하는 SCID 값은 상기 보안 속성 데이터 구조들 내에 저장될 수 있다. MMU(502)는 명령 실행 동안 발생된 어드레스(예를 들어, 물리적 어드레스)를 사용하여, 대응하는 메모리 페이지들의 SCID들을 획득하기 위하여 하나 이상의 보안 속성 데이터 구조에 액세스한다. 일반적으로, 컴퓨터 시스템(300)은 n개의 상이한 SCID 값들을 가지고, 여기서 n은 정수이고, n≥1이다.
컴퓨터 시스템(300)이 SEM에서 동작하는 경우, 보안 메카니즘들을 위반하는 소프트웨어에 의한 다양한 동작들이 SEM 보안 예외를 야기할 것이다. SEM 보안 예외들은 x86 "SYSENTER" 및 "SYSEXIT" 명령들이 동작하는 방식과 유사한 쌍의 레지스터들(예를 들어, 모델 특정 레지스터들 또는 MSR들)을 통하여 디스패치될 수 있다. 상기 쌍의 레지스터들은 "보안 예외 엔트리 포인트" 레지스터들일 수 있고, SEM 보안 예외가 일어날 때 명령 실행에 대한 브랜치 타겟 어드레스를 정의할 수 있다. 상기 보안 예외 엔트리 포인트 레지스터들은, SEM 보안 예외 처리기로의 엔트리시에 사용될 예정인 코드 세그먼트(CS), 명령 포인터(EIP, 또는 64-비트 버전 RIP), 스택 세그먼트(SS) 및 상기 스택 포인터(ESP, 또는 64-비트 버전 RSP) 값들을 정의할 수 있다.
실행 유닛(500)은 종전의 SS, ESP/RSP, EFLAGS, CS 및 EIP/RIP 값들을 신규 스택 상으로 푸쉬하여 상기 예외가 일어나는 곳을 표시할 수 있다. 또한, 실행 유닛(500)은 에러 코드를 상기 스택 상으로 푸쉬할 수 있다. 인터럽트(IRET) 명령으로부터의 정규 반환은, 종전의 SS 및 ESP/RSP 값들이 항상 저장되어 있을 때는 사용되지 못할 수도 있으며, 그리고 상기 스택 전환은 현재 특권 레벨(CPL)에서 변화가 일어나지 않더라도 항상 달성된다는 점이 주목된다. 따라서, 신규 명령이 정의되어 상기 SEM 보안 예외 처리기(SMRET)로부터의 반환이 달성된다.
도 5B는 상기 컴퓨터 시스템(300)의 CPU(302)의 대안적인 실시예를 도시한다. 도 5B의 실시예에서, 상기 CPU(302B)는 상기 도 5A와 관련하여 설명한 상기 실행 유닛(500), 상기 MMU(502), 상기 캐시 유닛(504), 상기 BIU(505), 상기 일련의 레지스터들(508), 및 상기 일련의 보안 실행 모드(SEM) 레지스터들(510)을 포함한다. 또한, 상기 CPU(302B)는 마이크로코드 엔진(550) 및 마이크로코드 저장소(552)를 포함한다. 상기 마이크로코드 엔진(550)은 상기 실행 유닛(500), 상기 MMU(502), 상기 캐시 유닛(504), 상기 BIU(505), 상기 일련의 레지스터들(508), 및 상기 일련의 SEM 레지스터들(510)에 연결된다. 상기 마이크로코드 엔진(550)은 상기 마이크로코드 저장소(552)에 저장된 마이크로코드 명령들을 실행하고, 상기 마이크로코드 명령들(상기 일련의 레지스터들(508)의 컨텐츠, 및 상기 일련의 SEM 레지스터들(510)의 컨텐츠)에 의존하여 상기 실행 유닛(500), 상기 MMU(502), 상기 캐시 유닛(504) 및 상기 BIU(505)의 동작을 제어하는 신호를 생성한다. 도 5B의 실시예에서, 상기 마이크로코드 저장소(552)에 저장된 상기 마이크로코드 명령들을 실행하는 상기 마이크로코드 엔진(550)은 하나 이상의 상기 MEM SCU(316A), 상기 REG SCU(316B) 및 상기 I/O SCU(316C)를 대체할 수 있다. x86 구현에서, 상기 마이크로코드 엔진(550)은 상기 실행 유닛(500)이 상기 x86 명령 세트의 보다 복잡한 명령들을 실행하는 것을 보조할 수도 있다.
도 5B의 실시예에서, 상기 마이크로코드 저장소(552)에 저장된 일부의 상기 마이크로코드 명령들은 상기 보안 체크 코드(554)를 형성한다. 상기 보안 체크 코드(554)는 상기 컴퓨터 시스템(300)이 상기 SEM에서 동작하는 경우 실행될 수 있고, 명령들은 실행하기 위하여 상기 실행 유닛(500)으로 전송된다. 본질적으로, 상기 보안 체크 코드(554)의 상기 마이크로코드 명령들의 실행은, 상기 마이크로코드 엔진(550) 및, 상기 실행 유닛(500), 상기 MMU(502), 및 상기 BIU(505) 중 다양한 것들로 하여금 상술한 SCU(316) 기능들을 실행하도록 야기한다.
예를 들어, I/O 명령들이 실행을 위하여 상기 실행 유닛(500)에 전송되는 경우, 상기 실행 유닛(500)은 상기 I/O 명령의 존재를 상기 마이크로코드 엔진(550)에 시그널링한다. 상기 마이크로코드 엔진(550)은 신호들을 상기 MMU(502) 및 상기 BIU(505)에 표명한다. 상기 마이크로코드 엔진(550)으로부터의 신호에 응답하여, 상기 MMU(502)는 상기 I/O 명령을 포함하는 상기 메모리 페이지의 보안 콘텍스트 식별(SCID) 값을 상기 BIU(505)에 제공한다. 상기 실행 유닛(500)은 I/O 명령에 의하여 액세스되는 I/O 포트 넘버를 상기 BIU(505)에 제공한다.
상기 마이크로코드 엔진(550)으로부터의 신호에 응답하여, 상기 BIU(505)는 상기 보안 콘텍스트 식별(SCID) 값 및 상기 수신된 I/O 포트 넘버를 사용하여 SEM I/O 허용 비트맵(800)(도 8 참조)에 액세스하고, 상기 SEM I/O 허용 비트맵(800)으로부터의 대응하는 비트를 상기 마이크로코드 엔진(550)에 제공할 수 있다. 상기 SEM I/O 허용 비트맵(800)로부터의 대응하는 비트가 '0'으로 클리어되면, 상기 마이크로코드 엔진(550)은 상기 실행 유닛(500)이 상기 I/O 명령의 실행을 완료하는 것을 계속하여 보조할 수 있다. 반면에, 상기 대응하는 비트가 '1'로 설정되면, 상기 마이크로코드 엔진(550)은 상기 I/O 명령의 실행을 중지하고, 상기 SEM 예외 처리기의 명령의 실행을 시작하도록 상기 실행 유닛(500)에 시그널링할 수 있다.
상기 실행 유닛(500)은 구현에 따라서, 표준 명령들, 보안 명령들, 및/또는 마이크로코드를 실행할 수 있다는 점을 주목하라. 따라서, 일 실시예에서, 상기 실 행 유닛(500) 및 상기 마이크로코드 엔진(550) 모두가 마이크로코드를 실행한다. 일 실시예에서, 상기 프로세서(302)에서 실행하는 마이크로코드는 소프트웨어 동작이 아닌 하드웨어 동작으로 고려된다.
도 6은 x86 실시예를 설명하는 MMU(502)의 일 실시예를 도시한다. 도 6의 실시예에서, MMU(502)는 세그먼트화 유닛(600), 페이징 유닛(602) 및, 물리적 어드레스를 생성하기 위하여 세그먼트화 유닛(600)의 출력들과 페이징 유닛(602)의 출력들중 어느 것을 선택하는 선택 로직(604)을 포함한다. 도시된 바와같이, 상기 페이징 유닛(602)은 MEM SCU(316A)를 포함한다. 도 6에 도시된 바와 같이, 세그먼트화 유닛(600)은 상기 실행 유닛(500)으로부터 세그먼트된 어드레스를 수신하고, 출력부에 대응하는 선형 어드레스를 생성하기 위하여 상기 x86 프로세서 아키텍처의 공지된 세그먼트된 어드레스에서 선형 어드레스로의 변환 메카니즘을 사용할 수 있다. 도 6에 도시된 바와 같이, "페이징" 신호에 의하여 인에이블된 경우, 페이징 유닛(602)은 세그먼트화 유닛(600)에 의하여 생성된 선형 어드레스들을 수신하여 출력부에 대응하는 물리적 어드레스들을 생성한다. 상기 페이징 신호는 상기 x86 프로세서 아키텍처 및 상기 일련의 제어 레지스터들(508)의 제어 레지스터 0(CR0)에서 상기 페이징 플레그(PG) 비트를 반영할 수 있다. 상기 페이징 신호가 비표명되는 경우, 메모리 페이징은 인에이블되지 않고, 그리고 선택 로직(604)은 세그먼트화 유닛(600)으로부터 수신된 상기 선형 어드레스를 상기 물리적 어드레스로서 생성한다.
상기 페이징 신호가 표명된 경우, 메모리 페이징이 인에이블되고, 페이징 유닛(602)은 상기 x86 프로세서 아키텍처의 선형 어드레스에서 물리적 어드레스로의 변환 메카니즘을 사용하여 세그먼트화 유닛(600)으로부터 수신된 상기 선형 어드레스를 대응하는 물리적 어드레스로 변환한다. 상기 선형 어드레스에서 물리적 어드레스로의 변환 동작 동안, 상기 선택된 페이지 디렉토리 엔트리 및 상기 선택된 페이지 테이블 엔트리의 U/S 비트의 컨텐츠가 논리적으로 AND 연산되어 페이지 프레임으로의 액세스가 인증되는지를 결정한다. 유사하게, 상기 선택된 페이지 디렉토리 엔트리 및 상기 선택된 페이지 테이블 엔트리의 R/W 비트들의 컨텐츠가 논리적으로 AND 연산되어 페이지 프레임으로의 액세스가 인증되는지를 결정한다. 상기 U/S 및 R/W 비트들의 논리적 조합들이 상기 페이지 프레임으로의 액세스가 인증된 것을 표시하는 경우, 페이징 유닛(602)은 상기 선형 어드레스에서 물리적 어드레스로의 변환 동작으로부터 결과적인 물리적 어드레스를 생성한다. 선택 로직(604)은 페이징 유닛(602)에 의하여 생성된 상기 물리적 어드레스를 수신하고, 페이징 유닛(602)으로부터 수신된 물리적 어드레스를 상기 물리적 어드레스로서 생성하고, 그리고 상기 물리적 어드레스를 캐시 유닛(504)에 제공한다.
반면에, 상기 U/S 및 R/W 비트들의 논리적 조합들은 상기 페이지 프레임으로의 액세스가 비인증된 것을 표시하는 경우, 페이징 유닛(602)은 상기 선형 어드레스에서 물리적 어드레스로의 변환 동작 동안 물리적 어드레스를 생성하지 않는다. 대신에, 페이징 유닛(602)은 페이지 폴트(PF) 신호를 표명하고, 그리고 MMU(502)는 상기 PF 신호를 실행 유닛(500)에 전송한다. 상기 PF 신호에 응답하여, 실행 유닛(500)은 SEM 보안 예외 처리기와 같은 예외 처리기 루틴을 실행할 수 있고, 결과적으로 상기 PF 신호가 표명된 때에 런하는 응용 프로그램들(400) 중 하나의 실행을 중지할 수 있다.
도 6의 실시예에서, MEM SCU(316A)는 MMU(502)의 페이징 유닛(602) 내에 위치된다. 페이징 유닛(602)은 상대적으로 적은 수의 최근에 결정된 선형 어드레스에서 물리적 어드레스로의 변환들을 저장하는 변환 색인 버퍼(TLB:translation lookaside buffer)를 또한 포함할 수 있다.
도 7A는 상기 MEM SCU(316A)의 일 실시예를 도시한다. 도 7A의 실시예에서, 상기 MEM SCU(316A)는 상기 일련의 SEM 레지스터들(510) 및 보안 속성 테이블(SAT) 엔트리 버퍼(702)에 연결된 보안 체크 로직(700A)을 포함한다. 상기 SAT 엔트리들은 상기 메모리 페이지에 대응하는 페이지 디렉토리 및 페이지 테이블 엔트리들의 U/S 및 R/W 비트들 이상의 추가적인 보안 정보를 포함할 수 있다. 보안 체크 로직(700A)은 소정의 SAT 엔트리들 내에 저장된 상기 추가적인 보안 정보를 사용하여 상기 대응하는 메모리 페이지로의 비인증된 소프트웨어-개시된 액세스들을 방지한다. 상기 SAT 엔트리 버퍼(702)는 최근에 액세스된 메모리 페이지들의 상대적으로 적은 수의 SAT 엔트리들을 저장하는데 사용된다.
상술한 바와 같이, 상기 일련의 SEM 레지스터들(510)은 상기 컴퓨터 시스템(300) 내의 상기 SEM을 구현하는데 사용될 수 있다. 상기 일련의 SEM 레지스터들(510)의 컨텐츠는 MEM SCU(316A)의 상기 동작을 관리한다. 보안 체크 로직(700A)은 도 7A에 표시된 통신 버스를 통하여 MMU(502)로부터의 SAT 엔트리 버퍼(702)에 저장된 정보를 수신한다. 상기 보안 체크 로직(700A)은 페이징 유닛에 의하여 생성된 물리적 어드레스를 또한 수신한다.
도시된 바와 같이, 상기 보안 체크 로직(700A)은 통신 버스 및 상기 SEM 레 지스터들(510)에 연결된다. 상기 체크 로직(700A)은 페이지 폴트 통지 신호 및 SEM 보안 예외 통지 신호를 발생한다.
도 7B는 I/O SCU(316C)의 일 실시예를 도시한다. 도 7B의 실시예에서, 상기 I/O SCU(316C)는 보안 체크 로직(700B)을 포함한다. 상기 보안 체크 로직(700B)은 실행 유닛(500)으로부터 "인에이블" 신호 및 I/O 포트 넘버를 수신하고, 상기 MMU(502)로부터 SCID 값을 수신한다. 상기 실행 유닛(500)은 상기 I/O 어드레스 스페이스에서 "타겟" I/O 포트에 액세스하는 I/O 명령을 실행하기에 앞서 상기 인에이블 신호를 표명할 수 있다. 상기 I/O 포트 넘버는 상기 타겟 I/O 포트의 넘버이다. 상기 SCID 값은 상기 I/O 명령을 포함하는 상기 메모리 페이지의 보안 콘텍스트 레벨을 표시한다.
상기 컴퓨터 시스템(300)이 상기 SEM에서 동작하는 경우, 상기 보안 커넬(404)은 또한 상기 메모리(306)에 SEM I/O 허용 비트맵(800)을 생성 및 유지할 수 있다. 상기 실행 유닛(500)이 태스크(task)의 I/O 명령을 실행하는 경우, 상기 CPU(302) 내의 로직은 먼저 상기 태스크의 현재 특권 레벨(CPL)을 I/O 특권 레벨(IOPL)과 비교할 수 있다. 상기 태스크의 CPL이 적어도 상기 IOPL 정도로 특권화되면(즉, 수적으로 상기 IOPL 이하이면), 상기 CPU(302) 내의 로직은 상기 SEM I/O 허용 비트맵(800)을 체크할 수 있다. 반면에, 상기 태스크의 CPL이 상기 IOPL 정도로 특권화되지 않으면(즉, 수적으로 상기 IOPL보다 크면), 상기 실행 유닛(500)은 상기 I/O 명령을 실행하지 않을 것이다. 일 실시예에서, 일반적인 보호 폴트(GPF)가 일어날 것이다.
상기 실행 유닛(500)이 상기 인에이블 신호를 표명하는 경우, 상기 보안 체크 로직(700B)은 상기 인에이블 신호, 상기 수신된 SCID 값 및 상기 수신된 I/O 포트 넘버를 상기 BIU(505) 내의 로직에 제공한다. 상기 BIU(505) 내의 로직은 상기 SCID 값 및 상기 수신된 I/O 포트 넘버를 사용하여 상기 SEM I/O 허용 비트맵(800)에 액세스하고, 상기 SEM I/O 허용 비트맵(800)으로부터 대응하는 비트를 상기 보안 체크 로직(700B)에 제공할 수 있다. 상기 SEM I/O 허용 비트맵(800)으로부터 대응하는 비트가 '0'으로 클리어되면, 상기 보안 체크 로직(700B)은 상기 실행 유닛(500)에 제공된 출력 "실행" 신호를 표명할 수 있다. 상기 표명된 실행 신호들에 응답하여, 상기 실행 유닛(500)은 I/O 명령을 실행할 수 있다. 반면에, 상기 대응하는 비트가 '1'로 설정되면, 상기 보안 체크 로직(700B)은 상기 실행 유닛(500)에 제공된 출력 "SEM 보안 예외" 신호를 표명할 수 있다. 상기 표명된 SEM 보안 예외 신호에 응답하여, 상기 실행 유닛(500)은 I/O 명령을 실행할 수 없고, 대신에 SEM 보안 예외 처리기를 실행할 수 있다.
상기 I/O 명령이 16-비트 워드 I/O 포트 또는 32-비트 이중 워드 I/O 포트에 액세스하려 시도하는 경우, 상기 실행 유닛(500)은 다양한 바이트 I/O 포트 넘버들을 상기 보안 체크 로직(700B)에 차례로 제공할 수 있다. 상기 보안 체크 로직(700B)이 상기 바이트 I/O 포트 넘버들 각각에 대하여 상기 실행 신호를 표명한다면, 상기 실행 유닛(500)은 상기 I/O 명령을 실행할 수 있다. 반면에, 상기 보안 체크 로직(700B)이 하나 이상의 바이트 I/O 포트 넘버들에 대하여 상기 SEM 보안 예외를 표명한다면, 상기 실행 유닛(500)은 상기 I/O 명령을 실행할 수 없고, 반면에 상기 SEM 보안 예외 처리기를 실행할 수 있다.
도 8은 상기 SEM I/O 허용 비트맵(800)의 일 실시예, 및 그에 액세스하는 메카니즘의 일 실시예를 도시하는 도면이다. 도 8의 메카니즘은 상기 BIU(505) 내의 상기 로직 내에서 구현될 수 있고, 상기 컴퓨터 시스템(300)이 상기 SEM에서 동작하는 경우 적용될 수 있다. 도 8의 실시예에서, 상기 SEM I/O 허용 비트맵(800)은 상기 메모리(306)의 일부분 내에 저장된 단일의 64k-비트(8k-바이트) SEM I/O 허용 비트맵을 포함한다. 상기 I/O 포트 넘버는 상기 모델 특정 레지스터(802)의 컨텐츠(즉, SEM I/O 허용 비트맵(800)의 베이스 어드레스)로부터 상기 I/O 허용 비트맵(800)으로의 비트 오프셋으로서 사용된다. 이러한 방식으로 액세스되는 비트는 상기 I/O 포트 넘버에 의하여 정의되는 상기 I/O 포트에 대응하는 비트이다.
상술한 바와 같이, 상기 컴퓨터 시스템(300)은 n 개의 상기한 SCID 값들을 가지고, 여기서 n은 정수이고, n≥1이다. 상기 SEM I/O 허용 비트맵(800)은 상기 n개의 상이한 SCID 값들 각각에 대한 상이한 I/O 허용 비트맵을 포함한다. 상기 개별적인 I/O 허용 비트맵들 각각은 64k비트들 또는 8k 바이트를 포함한다.
다른 실시예에서, MSR(802)은 SEM I/O 허용 비트맵(800)의 초기(즉, 베이스) 어드레스를 저장하기 위해 이용될 수 있다. I/O 포트에 액세스하는 I/O 명령을 포함하는 메모리 페이지의 SCID 값은, 모델 특정 레지스터(802)(즉, SEM I/O 허용 비트맵(800)의 베이스 어드레스)의 컨텐츠로부터, 상기 SEM I/O 허용 비트맵(800)을 구성하는 하나 이상의 64K 비트(8K 바이트) I/O 허용 비트맵으로의 오프셋으로서 사용될 수 있다. 그 결과, SCID 값에 대응하는 I/O 허용 비트맵이 액세스된다. 이후, I/O 포트 넘버는, SCID 값에 대응하는 I/O 허용 비트맵으로의 비트 오프셋으로 사용될 수 있다. 이러한 방식으로 액세스되는 비트는 I/O 포트에 대응하는 비트가 될 수 있는바, 상기 I/O 포트는 IO 포트 넘버에 의해 정의된다. 도 9는 상기 SEM 보안 예외들을 처리하는데 사용되는 보안 모드 SMCALL/SMRET 타겟 어드레스 레지스터(SMSTAR)(850) 및 보안 모드 GS 베이스(SMGSBASE) 레지스터(852)를 도시한다. 보안상의 이유로, 상기 SEM 보안 예외 메카니즘은 상기 SEM 보안 예외가 일어날 때 상기 SEM 보안 예외 처리기 및 스택의 어드레스들을 제공하기 위하여, 통상모드에서 액세스 가능한 임의의 제어 레지스터들의 컨텐츠 또는 데이터 구조들에 의존할 수는 없다.
상기 SMSTAR 레지스터(850)는 "SMRET CS 선택기 및 SS 선택기 베이스" 필드, "SMCALL CS 선택기 및 SS 선택기 베이스" 필드, 및 "타겟 EIP 어드레스" 필드를 포함한다. 상기 SMGSBASE 레지스터(852)는 보안 모드 GS 베이스 어드레스를 포함한다. 상기 SMSTAR(850) 및 상기 SMGSBASE 레지스터(852)에 저장된 값은 일반적으로 부트 시간에 설정된다.
도 10은 SEM 예외가 일어날 때 상기 운영 시스템(402)에 의하여 발생된 SEM 보안 예외 스택 프레임(900)의 일 실시예를 도시한다. 상기 SEM 보안 예외 스택 프레임(900)은 GS[00h]에서 시작한다.
에러 코드는 GS[00h]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다. 상기 폴팅 애플리케이션의 명령 포인터(EIP)의 컨텐츠는 GS[04h]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다. 상기 폴팅 애플리케이션의 코드 세그먼트(CS) 레지스터의 컨텐츠는 GS[08h]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다. 상기 폴팅 애플리케이션 및 코드 세그먼트의 플레그(EFLAGS) 레지스터의 컨텐츠는 GS[0Ch]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다. 상기 폴팅 애플리케이션의 스택 포인터(ESP) 레지스터의 컨텐츠는 GS[10h]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다. 상기 폴팅 애플리케이션의 스택 세그먼트(SS) 레지스터의 컨텐츠는 GS[14h]에서 상기 SEM 보안 예외 스택 프레임(900)에 존재한다.
도 11은 도 10의 상기 SEM 보안 예외 스택 프레임(1000)의 에러 코드의 예시적인 포맷(1000)을 도시한다. 도 11의 실시예에서, 상기 에러 코드 포맷은 기입/판독(W/R) 비트, 사용자/수퍼바이저(U/S) 비트, 모델 특정 레지스터(MSR) 비트, 및 시스템 관리 인터럽트(SMI) 비트를 포함한다. 상기 기입/판독(W/R) 비트는 기입 동작 동안 상기 SEM 보안 예외가 발생한 경우 '1'이고, 판독 동안 또는 실행중에 상기 SEM 보안 예외가 발생한 경우 '0' 이다. 상기 사용자/수퍼바이저(U/S) 비트는 상기 보안 실행 모드(SEM) 예외가 사용자 모드(CPL=3)에서 일어나는 경우 '1'이고, 상기 SEM 예외가 수퍼바이저 모드(CPL=0)에서 일어나는 경우 '0'이다.
상기 모델 특정 레지스터(MSR) 비트는 보안 모델 특정 레지스터(MSR)에 액세스하려 시도하는 동안 상기 SEM 보안 예외가 일어나는 경우 '1'이고, 보안 MSR에 액세스하려 시도하는 동안 상기 SEM 보안 예외가 일어나지 않는 경우 '0'이다. 상기 시스템 관리 인터럽트(SMI) 비트는 상기 시스템 관리 인터럽트(SMI) 동안 상기 SEM 보안 예외가 일어나는 경우 '1'이고, SMI 동안 상기 SEM 보안 예외가 일어나지 않는 경우 '0'이다.
도 12는 본 발명의 일 양상에 따른, SEM 보안 예외를 처리하는 방법(1100)의 실시예의 흐름도를 도시한다. 상기 방법(1100)은 블럭(1105)에서, 상기 SMCALL 명령과 같은 하드웨어를 통하거나 또는 소프트웨어를 통하여, 상기 SEM 보안 예외를 발생하는 단계를 포함한다. 상기 방법(1100)은 블럭(1110)에서, 오프셋이 더해진 베이스 어드레스에서 SEM 스택 프레임(900)을 생성하는 단계를 포함한다. 보안 모드 GS 베이스 어드레스는 상기 SMGSBASE 레지스터(852)로부터 판독된다. 상기 SEM 스택 포인터는 상기 SEM 스택 프레임에서 바이트들의 수만큼 오프셋된 상기 보안 모드 GS 베이스 어드레스로부터 형성될 수 있다. 상기 SEM 스택 프레임(900)은 상기 에러 코드가 상기 SMGSBASE 레지스터(852)에 저장된 상기 보안 모드 GS 베이스 어드레스에 의하여 가리켜진 위치에 있도록 메모리 안에 기입된다. 상기 SEM 보안 예외의 에러 코드는 상기 SEM 예외 하드웨어에 의하여 발행된다. 상기 SEM 보안 예외 자체는 상기 운영 시스템(402)에 의하여, 디바이스 드라이버 코드(406)에 의하여, 응용 코드(400)에 의하여 등으로 발생될 수 있을 것이다. 상기 폴트 코드 세그먼트 값들은 도 10에 도시된 것과 같이 GS 스페이스 안으로 기입된다.
다음으로 상기 방법(1100)은 블럭(1115)에서, 상기 SMSTAR 레지스터(850)로부터 상기 타겟 EIP 어드레스 및 상기 SMCALL CS 및 SS 선택기 값들을 판독하고, 상기 타겟 EIP 어드레스 및 상기 SMCALL CS 및 SS 선택기 값들을 적절한 레지스터들에 저장한다. 상기 타겟 EIP 어드레스는 상기 EIP 레지스터에 로드된다. 상기 CS 선택기 값은 상기 CS 레지스터에 로드되고, 상기 SS 선택기 값은 상기 SS 레지스터에 로드된다. 상기 SS 선택기 어드레스는 상기 CS 선택기 어드레스로부터 유도될 수 있다. 상기 타겟 EIP 어드레스는 상기 SEM 보안 예외 처리기 코드의 제 1 명령을 가르킨다.
블럭(1120)에서, 상기 방법(1100)은 SWAPGS 명령을 또한 실행한다. 상기 SWAPGS 명령의 실행은 상기 SMGSBASE 레지스터(852)의 컨텐츠를 상기 CPU(302)에 캐시된 상기 GS 세그먼트 서술자의 베이스 어드레스로 교환(swap)한다. 다음의 SEM 보안 예외 처리기 명령들이 GS 스페이스 변이전용 어드레싱을 사용하여 상기 SEM 보안 예외 스택 프레임(900) 및 상기 SEM 보안 예외 스택 프레임(900)의 위 또는 아래의 메모리에 액세스할 수 있다. 상기 GS 스페이스 어드레싱은 상기 SEM 보안 예외 처리기에 대한 보안 메모리를 제공한다.
상기 보안 커넬(404) 내의 상기 SEM 보안 예외 처리기는, 가령 상기 SEM 레지스터(510)에 저장된 것과 같은 보안 비트들에 의해서 보호되거나 또는 본 명세서에서 설명된 다른 보안 수단에 의해서 보호되는, 수 페이지의 가상 메모리를 포함할 수 있다. 상기 SEM 보안 예외 처리기는 가령, 상기 SEM 레지스터(510)에 저장된 것과 같은 보안 비트들에 의해서 보호되거나 또는 본 명세서에서 설명된 다른 보안 수단에 의해서 보호되는, 수 페이지의 물리적 메모리를 포함할 수 있다.
상기 방법(1100)은 다음으로 블럭(1120)에서 에러 코드를 분석(parse)한다. 상기 에러 코드 비트들은 상기 SEM 보안 예외의 소스들이 결정됨에 따라서 한번에 하나씩 분석될 수 있다. 선택적으로, 상기 방법(1100)은 블럭(1130)에서, 상기 SEM 보안 예외가 발생되기 전에 실행되거나 실행을 준비하는 하나 이상의 명령들을 디코드한다. 그러한 특정한 명령들 및 그들의 오퍼랜드들은 상기 SEM 보안 예외의 소스 상의 추가적인 정보를 제공한다. 상기 방법(1100)은 블럭(1135)에서 상기 에러 코드 및, 가능적으로는 상기 SEM 보안 예외의 발생을 야기했던 명령 전 또는 후에 가능하게는 명령들에 근거하여, 상기 SEM 보안 예외를 평가한다. 블럭(1135)의 평가는 룩업 테이블을 참조하거나 또는 보안 알고리즘을 수행하는 것을 포함할 수 있다. 상기 룩업 테이블은 하나 이상의 에러 코드, 상기 에러 코드의 하나 이상의 비트들 및, 하나 이상의 특정한 명령들 및/또는 그들의 오퍼랜드들에 의하여 인덱스될 수 있다. 상기 보안 알고리즘은 상기 보안 커넬(404)에 의하여 수행되는 코드 트리를 포함할 수 있다. 상기 룩업 테이블 및 보안 알고리즘 모두는 정확한 하드웨어(310) 등 및 상기 컴퓨터 시스템(300)에서 구현되는 운영 시스템(402)에서 결정될 것이다.
일단 상기 방법(1100)이 블럭(1135)에서 상기 SEM 보안 예외를 평가하면, 상 기 방법(1100)은 블럭(1140)에서 필요한 경우 상기 평가에 작용한다. 상기 SEM 보안 예외는 무시될 수 있고, 동작들이 다시 시작된다. 상기 폴팅 명령 또는 코드 세그먼트가 무시될 수 있다. 상기 폴팅 명령 또는 코드 세그먼트는 상기 폴팅 명령 또는 코드 세그먼트가 가상 메모리 또는 I/O 스페이스에서, 프록시에 의해 실행되도록 포함된다.
상기 방법(1100)은 블럭(1145)에서 상기 컴퓨터 시스템(300)을 종전의 SEM 보안 예외 구성으로 대부분 복구한다. 상기 SEM 보안 예외 처리기가 존재하는 경우, 또다른 SWAPGS 명령이 실행되어 상기 보안 모드 베이스 어드레스 값을 그 원래의 값으로 반환하고, 그리고 블럭(1150)에서 SMRET 명령이 실행되어 종전의 동작 모드로 반환한다. 상기 SWAPGS 명령을 실행하는 경우, 상기 보안 커넬(404)은 상기 폴팅 코드의 코드 세그먼트(CS)에 대한 값을 상기 SMSTAR 레지스터(850)의 SMRET CS 선택기 및 SS 선택기 베이스 필드에 기입한다. 상기 SMRET 명령은 상기 시스템(300)을 정규 모드로 반환한다. 상기 SYSRET 명령과 다르게, 상기 SMRET 명령을 상기 CPL을 0에 남겨놓고, 상기 EFLAGS.IF 비트를 설정하지 않는다.
일 실시예에서, 상기 방법(1100)의 블럭들(1105-1115)은 주로 하드웨어에서 수행되고, 블럭들(1120-1135)은 주로 소프트웨어에서 수행된다는 점이 주목된다. 다른 실시예에서, 상기 방법(1100)은 주로 소프트웨어에서 수행된다. 또다른 실시예에서, 상기 방법(1100)은 주로 하드웨어에서 수행된다. 본 발명의 일실시예에서는, 상기 SEM 보안 예외를 야기할 수도 있는 명령을 회피하기 위해서, 상기 EIP 어드레스가 변경될 수도 있음을 유의해야 한다.
도 7A를 다시 참조하면, 컴퓨터 시스템(300)이 상기 SEM에서 동작하는 경우, 보안 체크 로직(700A)은, 물리적 어드레스가 존재하는 선택된 메모리 페이지에 관련된 정규 제어 비트들 및 하나 이상의 SEM 비트들(509)와 함께, 현재 실행되는 태스크(즉, 현재 실행되는 명령)의 CPL을 수신한다. 보안 체크 로직(700A)은 상기의 정보를 사용하여 상기 메모리(306)의 해당 부분에 대한 액세스가 인증되는지 여부를 결정한다.
상기 CPU(302)는 x86 프로세서일 수 있고, 코드 세그먼트(CS) 레지스터, 상기 x86 프로세서 아키텍처의 16-비트 세그먼트 레지스터 중 하나를 포함할 수 있다. 각 세그먼트 레지스터는 세그먼트라고 지칭되는 메모리의 64k 블럭을 선택한다. 페이징이 인에이블되는 보호된 모드에서, 상기 CS 레지스터는 메모리(306)의 실행가능한 세그먼터를 표시하는 세그먼트 선택기로 로드된다. 상기 세그먼트 선택기의 최상위(즉, 가장 중요한) 비트들은 상기 CPU(302)의 실행 유닛(500)에 의하여 실행될 다음의 명령을 포함하는 메모리의 세그먼트를 나타내는 정보를 저장하는데 사용된다. 명령 포인터(IP) 레지스터는 오프셋을 상기 CS 레지스터에 의하여 표시되는 세그먼트에 저장하는데 사용된다. 상기 CS:IP 쌍은 다음 명령의 세그먼트된 어드레스를 표시한다. 상기 CS 레지스터의 두 개의 최하위(즉, 가장 적게 중요한) 비트들은 상기 실행 유닛(500)에 의하여 현재 실행되고 있는 태스크의 CPL(즉, 현재 태스크의 CPL)을 표시하는 값을 저장하는데 사용된다.
상기 MEM SCU(316A)의 보안 체크 로직(700A)은 페이지 폴트("PF") 신호 및 "SEM 보안 예외" 신호를 생성할 수 있고, 상기 PF 신호 및 SEM 보안 예외 신호를 상기 페이징 유닛(602) 내의 로직에 제공할 수 있다. 상기 보안 체크 로직(700A)이 상기 PF 신호를 표명하는 경우, MMU(502)는 상기 PF 신호를 상기 실행 유닛(500)으로 전송한다. 상기 PF 신호에 응답하여, 실행 유닛(500)은 상기 x86 프로세서 아키텍처의 공지된 인터럽트 서술자 테이블(IDT) 벡터링 메카니즘을 사용하여 RF 처리기 루틴에 액세스 및 실행할 수 있다.
상기 보안 체크 로직(700A)이 상기 SEM 보안 예외 신호를 표명한 경우, 상기 MMU(502)는 상기 SEM 보안 예외 신호를 상기 실행 유닛(500)에 전송한다. 상기 x86 프로세서 아키텍처의 상기 IDT 벡터링 메카니즘을 사용하는 정규 프로세서 예외들과는 다르게, 상이한 벡터링 방법이 SEM 보안 예외들을 처리하는데 사용될 수 있다. 상기 SEM 보안 예외들은 x86 "SYSENTER" 및 "SYSEXIT" 명령이 동작하는 방식과 유사하게, 한 쌍의 레지스터들(예를 들어, MSR들)을 통하여 디스패치될 수 있다. 상기 레지스터들의 쌍은 "보안 예외 엔트리 포인터" 레지스터일 수 있고, 그리고 상기 SEM 보안 예외가 일어날 때 명령에 대한 브랜치 타겟 어드레스를 정의할 수 있다. 상기 보안 예외 엔트리 포인터 레지스터는 SEM 보안 예외 처리기로의 엔트리 상에서 사용될 상기 코드 세그먼트(CS), 그 후 명령 포인터(EIP 또는 64-비트 버전 RIP), 스택 세그먼트(SS) 및 스택 포인터(ESP 또는 64-비트 버전 RSP) 값들을 정의할 수 있다. 상기 실행 유닛(500)은 종전의 SS, ESP/RSP, EFLAGS, CS 및 EIP/RIP 값들을 신규 스택에 푸쉬하여 상기 SEM 보안 예외가 어디서 일어날 지를 표시한다. 또한, 상기 실행 유닛(500)은 에러 코드를 상기 스택에 푸쉬할 수 있다. 상술한 바와 같이, CPL 내의 변화가 발생하지 않는 경우에도, 상기 IRET 명령은 종전 SS 및 ESP/RSP 값들이 저장되어 있는 경우는 사용될 수 없으며, 그리고 스택 전환이 달성된다. 상기 SEM 보안 예외 처리기로부터의 반환은 상기 SMRET 명령을 통해 일어난다.
상기 개시된 본 발명의 양상들은 하드웨어나 소프트웨어에서 구현될 수 있다. 그래서, 본원의 상세한 설명의 일부는 결과적으로는 하드웨어로 구현된 과정의 관점에서 나타나고 본원의 상세한 설명의 일부는 결과적으로는 컴퓨터 시스템이나 컴퓨팅 디바이스의 메모리 내의 데이터 비트들 상의 동작들의 기호화된 표현들을 포함하는 소프트웨어로 구현된 과정의 관점에서 나타난다. 이러한 설명 및 표현들은 본 기술분야의 당업자들이 그들의 작업의 요지를 효율적으로 하드웨어 및 소프트웨어를 사용하는 기술 분야의 당업자들에게 전달하기 위해 사용된다. 둘 모두의 과정 및 동작은 물리적인 양들의 물리적인 조정들을 요구한다. 보통 소프트웨어에서는 필수적인 것은 아니지만, 이러한 양들은 저장되고 전달되고 조합되고 비교되고 또다르게 조작될 수 있는 전기적, 자기적 또는 광학적 신호들의 형태를 사용한다. 주로 공통으로 사용하기 위해, 이들 신호들을 비트, 값, 요소, 기호, 문자, 용어, 숫자 등으로 참조하면, 편리성이 향상된다.
그러나 이러한 모든 것들 및 유사한 용어들은 적당한 물리적 양들과 관련되어 있고 이러한 정량화에 적용되는 단지 편리한 라벨들이라는 것을 명심해야 한다. 본 명세서를 통해 명확하게 언급되지 않았다면 또는 다른 점에서 명백한 것처럼, 이러한 묘사들은 다른 데이터 안으로의 어떤 전기적 디바이스들의 저장 내의 물리적인 즉 전기적, 자기적 또는 광학적인 양들로써 나타난, 유사하게는 상기 저장 내의 또는 전달 또는 디스플레이 장치들 내에서 물리적 양들을 나타낸 데이터를 조작 및 변형시키는 전기적 디바이스의 작동이나 과정을 말한다. 제한 없이, 묘사로 나타난 예시적인 용어들은 용어들 "처리(processing)", "컴퓨팅(computing)", "계산 (calculating)", "결정(determining)", "디스플레이(displaying)" 및 유사한 것이다.
소프트웨어로 구현된 본 발명의 양상은 전형적으로 어떤 형태의 프로그램 저장 매체에 앤코드 되거나 또는 어떤 형태의 전송 매체에서 구현된다. 상기 프로그램 저장 매체는 자기적 즉, 플로피 디스켓 또는 하드 드라이브이거나 또는 광학적 즉, 컴팩트 디스크 판독 전용 메모리 또는 CD ROM 및 판독 전용 또는 랜덤 액세스 일 수 있다. 유사하게, 상기 전송 매체는 트위스트된 전선 쌍, 동축 케이블, 광학 섬유 기술 분야에 알려진 또는 다른 어떤 적절한 전송 매체일 수 있다. 본 발명은 주어진 구현의 이러한 양상들에 의해 제한되지 않는다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 서로 다르지만, 본원의 가르침의 이득을 갖는 이 기술분야의 당업자들에게 명백한 등가적인 방식으로 변경 및 실행될 수 있다. 또한, 본 발명은 본원에 도시된 구조 또는 설계의 세부적인 사항들에 한정되지 않으며, 하기의 청구항들에 의해서만 정의된다. 따라서, 상기 개시된 특정 실시예들은 본 발명의 청구 범위 내에서 변동 또는 변경될 수 있다. 그러므로, 본원에서 보호받고자 하는 권리는 하기의 청구항들에서 정의된다.

Claims (13)

  1. 보안 예외 스택을 이용하여 예외를 처리하는 시스템으로서,
    요청들을 모니터하도록 구성된 하나 이상의 보안 체크 유닛(316) -상기 하나 이상의 보안 체크 유닛(316)은 상기 요청들 중 하나 이상에 응답하여 보안 예외를 발생하도록 되어 있으며- 과;
    다수의 보안 실행 모드(Secure Execution Mode : SEM) 레지스터들(510)과; 그리고
    보안 메모리 내의 베이스 어드레스에서 보안 예외 스택 프레임(900)을 생성하고, 그리고 폴팅 코드 시퀀스 어드레스 및 상기 다수의 SEM 레지스터들(510)로부터의 하나 이상의 레지스터 값들을 상기 보안 예외 스택 프레임(900)에 기입하도록 된 프로세서(302)
    를 포함하여 이루어지며,
    상기 프로세서(302)는 보안 커넬(404)을 실행하며,
    상기 보안 커넬(404)은 다수의 보안 예외 명령들을 실행하도록 된 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  2. 제1항에 있어서,
    상기 보안 커넬(404)은,
    보안 예외 통지(security exception notification)를 수신하도록 된 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  3. 제2항에 있어서,
    상기 보안 예외 통지를 수신하는 것은,
    에러 코드를 수신하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  4. 제2항에 있어서,
    상기 보안 예외 통지를 수신하는 것은,
    보안 실행 모드 보안 예외 통지(secure execution mode security exception notification)를 수신하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  5. 제4항에 있어서,
    상기 보안 실행 모드 보안 예외 통지를 수신하는 것은,
    하드웨어 보안 실행 모드 보안 예외 통지를 수신하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  6. 제4항에 있어서,
    상기 보안 실행 모드 보안 예외 통지를 수신하는 것은,
    소프트웨어 보안 실행 모드 보안 예외 통지를 수신하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  7. 제1항에 있어서,
    상기 프로세서(302)는,
    상기 다수의 SEM 레지스터들(510)로부터 하나 이상의 레지스터 값들을 판독하고,
    상기 보안 메모리에 상기 하나 이상의 레지스터 값들을 기입하고, 그리고
    상기 보안 커넬(404)에 제어를 전달하도록 되는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  8. 제1항에 있어서,
    상기 프로세서(302)는,
    보안 예외(secure execution)를 야기하는 요청을 수신하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  9. 제1항에 있어서,
    상기 프로세서(302)는,
    SMGSBASE 레지스터(852) 내의 어드레스를 상기 프로세서(302) 내의 캐시로부터의 어드레스로 교환(swap)하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  10. 제9항에 있어서,
    상기 프로세서(302)는,
    상기 프로세서(302) 내의 캐시로부터의 상기 어드레스를 상기 SMGSBASE 레지스터(852) 내의 상기 어드레스로 교환하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  11. 제1항에 있어서,
    상기 프로세서(302)는,
    상기 다수의 보안 예외 명령들을 실행한 이후에 정상 모드(normal mode)로 되돌아가는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  12. 제1항에 있어서,
    상기 다수의 보안 예외 명령들을 실행하는 것은,
    상기 보안 예외의 원인을 결정하기 위하여 에러 코드를 분석하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
  13. 제1항에 있어서,
    상기 다수의 보안 예외 명령들을 실행하는 것은,
    상기 보안 예외의 원인을 결정하기 위하여 폴팅 명령을 디코딩하는 것을 특징으로 하는 보안 예외 스택을 이용하여 예외를 처리하는 시스템.
KR1020047019413A 2002-05-31 2002-12-17 보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템 KR100992611B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/161,500 US7451324B2 (en) 2002-05-31 2002-05-31 Secure execution mode exceptions
US10/161,500 2002-05-31
PCT/US2002/040219 WO2003102770A1 (en) 2002-05-31 2002-12-17 Secure execution mode exceptions

Publications (2)

Publication Number Publication Date
KR20040111714A KR20040111714A (ko) 2004-12-31
KR100992611B1 true KR100992611B1 (ko) 2010-11-08

Family

ID=29583455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047019413A KR100992611B1 (ko) 2002-05-31 2002-12-17 보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US7451324B2 (ko)
EP (1) EP1509843A1 (ko)
JP (1) JP2005528690A (ko)
KR (1) KR100992611B1 (ko)
CN (1) CN1628284B (ko)
AU (1) AU2002361717A1 (ko)
WO (1) WO2003102770A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7334123B2 (en) * 2003-05-02 2008-02-19 Advanced Micro Devices, Inc. Computer system including a bus bridge for connection to a security services processor
US7784063B2 (en) * 2004-01-09 2010-08-24 Hewlett-Packard Development Company, L.P. Method and apparatus for system caller authentication
US7617534B1 (en) 2005-08-26 2009-11-10 Symantec Corporation Detection of SYSENTER/SYSCALL hijacking
US7685638B1 (en) 2005-12-13 2010-03-23 Symantec Corporation Dynamic replacement of system call tables
US8572729B1 (en) * 2006-01-30 2013-10-29 Mcafee, Inc. System, method and computer program product for interception of user mode code execution and redirection to kernel mode
US8214296B2 (en) * 2006-02-14 2012-07-03 Microsoft Corporation Disaggregated secure execution environment
EP1881404A1 (fr) * 2006-07-20 2008-01-23 Gemplus Procédé de protection dynamique des données lors de l'exécution d'un code logiciel en langage intermédiaire dans un appareil numérique
GB2478733B (en) * 2010-03-15 2013-08-14 Advanced Risc Mach Ltd Apparatus and method for handling exception events
US9507937B2 (en) * 2012-03-30 2016-11-29 Intel Corporation Reporting malicious activity to an operating system
US9298911B2 (en) * 2013-03-15 2016-03-29 Intel Corporation Method, apparatus, system, and computer readable medium for providing apparatus security
US20160048679A1 (en) * 2014-08-18 2016-02-18 Bitdefender IPR Management Ltd. Systems And Methods for Exposing A Current Processor Instruction Upon Exiting A Virtual Machine
CN106569904A (zh) * 2015-10-09 2017-04-19 中兴通讯股份有限公司 一种信息存储方法和装置、及服务器
US10146606B2 (en) * 2016-04-06 2018-12-04 Dell Products, Lp Method for system debug and firmware update of a headless server
CN106454914A (zh) * 2016-11-10 2017-02-22 邦彦技术股份有限公司 一种ims的大批量业务出现异常的定位方法及装置
US11783064B2 (en) * 2017-07-10 2023-10-10 Intel Corporation Techniques to provide hardware enforced protection environment for a system management mode
CN107807870B (zh) * 2017-10-30 2021-04-27 郑州云海信息技术有限公司 一种存储服务器主板掉电保护功能的测试方法和系统
CN109787777B (zh) * 2017-11-10 2020-04-03 北京金山云网络技术有限公司 一种网卡模式切换方法、装置、电子设备及存储介质
CN112269597B (zh) * 2020-10-23 2023-03-24 中国人民解放军战略支援部队信息工程大学 处理器指令异常行为检测方法及系统
US11797713B2 (en) * 2020-12-16 2023-10-24 International Business Machines Corporation Systems and methods for dynamic control of a secure mode of operation in a processor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369770A (en) 1992-11-02 1994-11-29 Microsoft Corporation Standardized protected-mode interrupt manager
US20020112203A1 (en) 2000-12-20 2002-08-15 Bull Hn Information Systems Inc. Fault handling in a data processing system utilizing a fault vector pointer table

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784631A (en) * 1992-06-30 1998-07-21 Discovision Associates Huffman decoder
US5535397A (en) * 1993-06-30 1996-07-09 Intel Corporation Method and apparatus for providing a context switch in response to an interrupt in a computer process
US5937186A (en) * 1994-03-24 1999-08-10 International Business Machines Corporation Asynchronous interrupt safing of prologue portions of computer programs
US5684948A (en) * 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US6957332B1 (en) * 2000-03-31 2005-10-18 Intel Corporation Managing a secure platform using a hierarchical executive architecture in isolated execution mode
US6792499B1 (en) * 2000-11-14 2004-09-14 Cypress Semiconductor Corp. Dynamic swapping of memory bank base addresses
US6725362B2 (en) * 2001-02-06 2004-04-20 Intel Corporation Method for encoding an instruction set with a load with conditional fault instruction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369770A (en) 1992-11-02 1994-11-29 Microsoft Corporation Standardized protected-mode interrupt manager
US20020112203A1 (en) 2000-12-20 2002-08-15 Bull Hn Information Systems Inc. Fault handling in a data processing system utilizing a fault vector pointer table

Also Published As

Publication number Publication date
AU2002361717A1 (en) 2003-12-19
WO2003102770A1 (en) 2003-12-11
CN1628284A (zh) 2005-06-15
KR20040111714A (ko) 2004-12-31
CN1628284B (zh) 2013-04-24
EP1509843A1 (en) 2005-03-02
US7451324B2 (en) 2008-11-11
US20030226022A1 (en) 2003-12-04
JP2005528690A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
KR100992611B1 (ko) 보안 예외 스택을 이용하여 예외를 처리하는 방법 및 시스템
US6823433B1 (en) Memory management system and method for providing physical address based memory access security
KR100975981B1 (ko) 보안 실행 모드 하에서 보안 커넬을 사용하는 트러스트된클라이언트
US8051301B2 (en) Memory management system and method providing linear address based memory access security
US6854039B1 (en) Memory management system and method providing increased memory access security
US8135962B2 (en) System and method providing region-granular, hardware-controlled memory encryption
US8010772B2 (en) Protected function calling
US5469556A (en) Resource access security system for controlling access to resources of a data processing system
US7213125B2 (en) Method for patching virtually aliased pages by a virtual-machine monitor
US20020046305A1 (en) Method for effective binary translation between different instruction sets using emulated supervisor flag and multiple page tables
US7493498B1 (en) Input/output permission bitmaps for compartmentalized security
US7426644B1 (en) System and method for handling device accesses to a memory providing increased memory access security
US7383584B2 (en) System and method for controlling device-to-device accesses within a computer system
JP7349437B2 (ja) メモリ・アクセスにおける保護タグ・チェックの制御
WO2023034586A1 (en) Systems and methods for on-demand loading of metadata

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee