KR100990880B1 - Method for generation hot spot - Google Patents
Method for generation hot spot Download PDFInfo
- Publication number
- KR100990880B1 KR100990880B1 KR1020080112175A KR20080112175A KR100990880B1 KR 100990880 B1 KR100990880 B1 KR 100990880B1 KR 1020080112175 A KR1020080112175 A KR 1020080112175A KR 20080112175 A KR20080112175 A KR 20080112175A KR 100990880 B1 KR100990880 B1 KR 100990880B1
- Authority
- KR
- South Korea
- Prior art keywords
- hot spot
- opc
- design
- simulation
- resolution
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Abstract
본 발명에 따른 핫 스팟 라이브러리 생성 방법은, 반도체 제조를 위한 초기 디자인을 형성하는 단계와, 초기 디자인에 이용된 인자들 중 적어도 하나 이상의 해상도 관련 인자에 대한 시뮬레이션을 실시하여 해상도 관련 인자의 시뮬레이션 테이블을 형성하는 단계와, 해상도 관련 인자의 시뮬레이션 테이블을 이용하여 스코어 테이블을 형성하는 단계와, 초기 디자인에 대한 트라이얼 OPC를 수행하는 단계와, 트라이얼 OPC의 수행 결과와 스코어 테이블을 이용하여 핫 스팟을 체크하는 단계와, 체크 결과에 따른 핫 스팟 정보를 이용하여 핫 스팟 라이브러리를 생성하는 단계를 포함한다.The hot spot library generation method according to the present invention comprises the steps of: forming an initial design for semiconductor manufacturing, and performing simulation of at least one or more resolution-related factors among the factors used in the initial design to create a simulation table of the resolution-related factors. Forming a score table, forming a score table using a simulation table of resolution-related factors, performing a trial OPC for an initial design, and checking a hot spot using a trial OPC result and a score table. And generating a hot spot library using the hot spot information according to the check result.
이와 같이, 본 발명은 초기 디자인의 시뮬레이션을 통해 형성된 스코어 테이블과 트라이얼 OPC를 이용하여 초기 디자인 된 데이터에서 핫 스팟을 감지하고, 이를 토대로 최종 디자인을 완료한 후 실리콘 프로세스를 진행함으로써, 풀 칩 디자인이 완료되기 전에 리소그래피 및 OPC 관점의 디자인 변경이 가능하며, 데이터베이스 구축 기간을 단축시킬 수 있다.As described above, the present invention detects a hot spot from the initially designed data using a score table and trial OPC formed through the simulation of the initial design, and based on this, completes the final design, and then proceeds with the silicon process. Design changes from a lithographic and OPC perspective can be made before completion, and can shorten database build times.
hot, spot, OPC, 디자인, 패턴 hot, spot, OPC, design, pattern
Description
본 발명은 반도체 소자에 대한 디자인 형성 과정에 관한 것으로, 더욱 상세하게는 시뮬레이션 기반의 핫 스팟을 감지하고, 이를 토대로 핫 스팟 라이브러리 생성 하는 방법에 관한 것이다.The present invention relates to a design formation process for a semiconductor device, and more particularly, to a method for detecting a hot spot based on a simulation and generating a hot spot library based on the same.
반도체의 제조 효과가 전기적 특성에 미치는 영향이 늘어남에 따라 DFM(Design For Manufacturing) 기법 적용에 대한 관심이 커지고 있다. 예를 들어 90nm 이하의 노드에서는 공정 다변화와 전기적 효과가 결합하여 성능에 영향을 미치고 있기 때문에 기존의 모델링 기법들과 분석 방법들로 만들어진 회로들은 더 이상 공정 마진을 충분하게 반영하지 못하고 있다.As the effect of semiconductor manufacturing on electrical characteristics increases, interest in the application of Design For Manufacturing (DFM) techniques is increasing. For example, at nodes below 90nm, process diversification and electrical effects combine to affect performance, so circuits made with traditional modeling and analysis methods no longer fully reflect process margins.
이에 따라, 실리콘 성능을 예측할 수 있는 능력을 점점 떨어지게 되어 원하는 결과를 얻을 수 없게 된다. As a result, the ability to predict silicon performance becomes less and less desired.
이러한 현상은 특히 패터닝 공정의 영향을 많이 받는 것으로 나타나고 있다. 특히, 130nm 이하의 노드로 갈수록 공정 수율은 떨어지는데, 이의 중요한 원인은 설계 능력과 리소그래피 공정인 것으로 나타나고 있다.This phenomenon is particularly affected by the patterning process. Particularly, the process yield is lowered toward the node of 130 nm or less, which has been shown to be due to the design capability and the lithography process.
리소그래피 공정에서 사용하는 장비의 해상력은 180nm급 이하로 내려갈수록 급격히 떨어지는 것을 볼 수 있는데, 이는 곧 보다 나은 수율을 얻기 위해서는 패터닝 공정의 한계를 고려한 설계가 필요하다는 것을 의미한다.The resolution of the equipment used in the lithography process drops sharply as it falls below 180 nm, which means that a design considering the limitations of the patterning process is necessary to obtain a better yield.
이러한 리소그래피 공정 능력의 한계를 극복하기 위하여 대두되고 있는 것이 바로 DFM이다. 예를 들어, 포토 공정의 마진을 벗어나는 디자인이 그려지지 않도록 디자인 가이드라인을 제시해주는 것인데, 그 방법에는 디자인 룰 북 형태의 가이드라인 북이 있으며, 핫 스팟(hot spot) 라이브러리(library)를 제공하는 형태로 접근할 수 있다.It is DFM that is emerging to overcome this limitation of lithography process capability. For example, a design guideline is provided so that a design outside the margin of the photo process is not drawn. There is a guidebook book in the form of a design rule book, which provides a hot spot library. Can be accessed in the form
현재 손쉽게 접근할 수 있는 핫 스팟 감지 방법은, 도 1에 도시된 바와 같이, 최종 디자인을 완료한 후 실리콘 프로세스를 통해 최종 디자인에 대응되는 패턴을 형성하고, 형성된 패턴의 모양을 바탕으로 핫 스팟을 찾는 것으로, 이를 일반적으로 룰 기반의 핫 스팟 체킹(rule based hot spot checking) 방법이라고 한다. 즉, 도 1에 도시된 바와 같이, 초기 디자인을 생성(S100)한 후 이를 토대로 최종 디자인을 생성(S102)하고, 생성된 최종 디자인을 이용하여 실리콘 프로세서를 진행(S104)하여 패턴을 형성한 후 형성된 패턴의 모양을 검사하여 핫 스팟을 찾는다(S106).A hot spot detection method that is easily accessible at present, as shown in FIG. 1, after completing the final design, forms a pattern corresponding to the final design through a silicon process, and forms a hot spot based on the shape of the formed pattern. This is commonly referred to as rule based hot spot checking. That is, as shown in FIG. 1, after generating an initial design (S100), a final design is generated based on this (S102), and a silicon processor is processed using the generated final design (S104) to form a pattern. The hot spot is found by examining the shape of the formed pattern (S106).
이와 같이, 핫 스팟 감지 후에 감지된 결과를 토대로 디자인을 변경(S108) 및 검증(S110)한 후 최종 디자인을 갱신(S112)하게 된다.As such, after the hot spot is detected, the final design is updated (S112) after the design is changed (S108) and verified (S110) based on the detected result.
종래의 핫 스팟 감지 방법은 웨이퍼 검증을 통해 핫 스팟 리스트를 형성하기 때문에 이미 알려진 핫 스팟에 대한 감지는 가능하나, 웨이퍼 상에서 검증되지 않은 디자인의 경우 핫 스팟을 찾을 수 없는 문제점이 있다.In the conventional hot spot detection method, since a hot spot list is formed through wafer verification, detection of a known hot spot is possible, but there is a problem in that a hot spot cannot be found in a design that is not verified on a wafer.
본 발명은 초기 디자인의 시뮬레이션을 통해 형성된 스코어 테이블과 트라이얼 OPC(Optical Proximity Correction, 이하, "OPC'라고한다.)를 이용하여 초기 디자인 된 데이터에서 핫 스팟을 감지하고, 이를 토대로 최종 디자인을 완료한 후 실리콘 프로세스를 진행한다.The present invention uses a score table and trial OPC (Optical Proximity Correction, hereinafter referred to as "OPC") formed through the simulation of the initial design to detect hot spots in the initially designed data, and based on this, the final design is completed. Then proceed with the silicon process.
본 발명에 따른 핫 스팟 라이브러리 생성 방법은, 반도체 제조를 위한 초기 디자인을 형성하는 단계와, 상기 초기 디자인에 이용된 인자들 중 적어도 하나 이상의 해상도 관련 인자에 대한 시뮬레이션을 실시하여 상기 해상도 관련 인자의 시뮬레이션 테이블을 형성하는 단계와, 상기 해상도 관련 인자의 시뮬레이션 테이블을 이용하여 스코어 테이블을 형성하는 단계와, 상기 초기 디자인에 대한 트라이얼 OPC를 수행하는 단계와, 상기 트라이얼 OPC의 수행 결과와 상기 스코어 테이블을 이용하여 핫 스팟을 체크하는 단계와, 상기 체크 결과에 따른 핫 스팟 정보를 이용하여 핫 스팟 라이브러리를 생성하는 단계를 포함한다.The hot spot library generation method according to the present invention comprises the steps of: forming an initial design for semiconductor manufacturing, and simulating at least one resolution related factor among the factors used in the initial design to simulate the resolution related factor. Forming a table, forming a score table using the simulation table of the resolution-related factors, performing a trial OPC for the initial design, using a result of the trial OPC, and using the score table And checking a hot spot, and generating a hot spot library using the hot spot information according to the check result.
본 발명은 초기 디자인의 시뮬레이션을 통해 형성된 스코어 테이블과 트라이얼 OPC를 이용하여 초기 디자인 된 데이터에서 핫 스팟을 감지하고, 이를 토대로 최종 디자인을 완료한 후 실리콘 프로세스를 진행함으로써, 풀 칩 디자인이 완료되기 전에 리소그래피 및 OPC 관점의 디자인 변경이 가능하며, 데이터베이스 구축 기간을 단축시킬 수 있다.The present invention uses a score table and trial OPC formed through the simulation of the initial design to detect hot spots in the initially designed data, and based on this, the silicon process after the final design is completed, before the full chip design is completed. Design changes from the lithographic and OPC perspectives are possible, and database build times can be shortened.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
본 발명의 실시 예에서는 스코어 테이블과 트라이얼 OPC를 이용하여 디자인 된 데이터에서 핫 스팟을 감지하고, 이를 토대로 최종 디자인을 완료할 수 있는 핫 스팟 체크를 이용한 라이브러리 생성 과정에 대해 설명한다.An embodiment of the present invention describes a library generation process using a hot spot check that detects a hot spot from data designed using a score table and a trial OPC, and completes a final design based on this.
도 2는 본 발명에 따른 핫 스팟 체크를 이용한 라이브러리 생성 과정과 이를 한 최종 디자인 형성 과정을 도시한 흐름도이다.2 is a flowchart illustrating a library generation process using a hot spot check and a final design formation process according to the present invention.
먼저, 도 2에 도시된 바와 같이, 소정의 반도체 제조를 위한 초기 디자인을 실시(S200)한 후 본 발명에 따른 핫 스팟 체크 과정(S202)을 실시한다.First, as shown in FIG. 2, after performing an initial design for manufacturing a predetermined semiconductor (S200), a hot spot check process (S202) according to the present invention is performed.
핫 스팟 체크 과정에 대해 도 3, 도 4, 도5 및 도 6a 내지 도 6b 및 도 7a 내지 도 7c를 참조하여 설명한다.The hot spot check process will be described with reference to FIGS. 3, 4, 5 and 6A to 6B and 7A to 7C.
도 3은 본 발명에 따른 핫 스팟 라이브러리를 형성하는 과정을 도시한 도면이며, 도 4는 해상도 관련 인자의 테이블 형성 과정을 설명하기 위한 도면이며, 도 5는 스코어 분포에 따른 패턴의 위험 정도 분포를 도시한 예시도이며, 도 6a는 기존에 알고 있는 핫 스팟의 NILS 시뮬레이션 결과 예시도이며, 도 6b는 기존에 알고 있는 핫 스팟의 MEEF 시뮬레이션 결과 예시도이며, 도 7a 내지도 도 7c는 시뮬레이션 기반의 핫 스팟 감지를 통해 구축된 핫 스팟 라이브러리의 예시도이다.3 is a diagram illustrating a process of forming a hot spot library according to the present invention, FIG. 4 is a diagram illustrating a process of forming a table of resolution-related factors, and FIG. 5 is a diagram illustrating a distribution of risk levels of a pattern according to a score distribution. 6A is an exemplary diagram illustrating NILS simulation results of a known hot spot, and FIG. 6B is an exemplary diagram illustrating MEEF simulation results of a known hot spot, and FIGS. 7A to 7C are simulation-based. This is an example of a hot spot library built through hot spot detection.
도 3에 도시된 바와 같이, 시뮬레이션이 가능하도록 각 공정의 해상도 관련 인자(factor)인 NILS(Normalized Image Log Slope, 이하, 'NILS'라고 한다.) 테이블(300), MEEF(Mask Error Enhancement Factor, 이하, 'MEEF'라고 한다.) 테이블(302) 및 DoF(Depth of Focus, 이하, 'DoF'라고 한다.) 테이블(304)을 생성하는데, 공정에서 디파인(define)할 수 없는 정도를 판단하기 위해서 도 4에 도시된 같이 각 레이어별 중요 포인트(critical point)의 사이즈 스플리트(split)를 실시하여 NILS, MEEF, DoF 시뮬레이션을 통해 NILS, MEEF, DoF 테이블(300, 302, 304)을 생성한다.As shown in FIG. 3, a resolution related factor of each process (NILS), which is a resolution-related factor of each process (hereinafter, referred to as NILS), as shown in FIG. 3, a table 300, a mask error enhancement factor, MEEF, In the following, a table 302 and a DoF (Depth of Focus) table 304 are generated to determine the degree of indefiniteness in the process. For this purpose, size splits of critical points for each layer are performed as shown in FIG. 4 to generate NILS, MEEF, and DoF tables 300, 302, and 304 through NILS, MEEF, and DoF simulations. .
그런 다음, 사이즈별 시뮬레이션 값들과 DoF 마진, 웨이퍼 프로파일을 기준으로 중요 포인트를 결정한 후 각 인자들의 조합이 실제 중요 포인트만 찾을 수 있도록 스코어 이퀘이션(equation)을 생성시킨다. 예를 들어, 최소한의 공정 마진을 확보하기 위해 사이즈가 400nm 이상은 되어야 하기 때문에 NILS 테이블(300)과 MEEF 테이블(302)을 이용하여 핫 스팟을 감지하는데, 즉 NILS와 MEEF를 이용하여 해당 패턴보다 NILS가 적거나 MEEF가 큰 패턴은 핫 스팟으로 감지될 수 있도록 한다.Then, the critical points are determined based on the size-specific simulation values, the DoF margin, and the wafer profile, and then a score equalization is generated so that each combination of factors can find only the actual significant points. For example, since the size must be 400 nm or more in order to obtain a minimum process margin, the NILS table 300 and the MEEF table 302 are used to detect hot spots, that is, the NILS and MEEF are used to detect the hot spots. Patterns with fewer NILS or larger MEEF can be detected as hot spots.
상기의 스코어 이퀘이션을 토대로 DB(DataBase) 시뮬레이션을 실시하여 NILS 및 MEEF별 스코어 테이블(310)을 작성하며, 그 분포를 살펴보면, 도 5에 도시된 바와 같다. DB (DataBase) simulation is performed on the basis of the score equestration to create a score table 310 for each NILS and MEEF, and the distribution thereof is as shown in FIG. 5.
한편, 초기 디자인을 토대로 트라이얼 OPC(320)를 실시하는데, 여기서 트라이얼 OPC(320)는 OPC 모델과 레시피 기반의 DBH의 데이터 키츠(data kits)를 이용하여 실행된다.On the other hand, the trial OPC 320 is implemented based on the initial design, where the trial OPC 320 is executed using an OPC model and data kits of a recipe-based DBH.
트라이얼 OPC(320) 결과와 스코어 테이블(310)을 토대로 시뮬레이션 기반의 핫 스팟 체크(330)를 수행한 후 핫 스팟에 대한 분석 작업을 통해 핫 스팟 라이브러리(350)에 데이터를 저장한다. 즉, 도 5에 도시된 바와 같이, 스코어 테이블(310)에서 특정 스코어 이상이 되면, 매우 위험한 패턴으로 분류되어 분류하고, 해당 패턴을 핫 스팟 라이브러리(350)에 저장하거나 패턴 디자이너에게 피드백(feedback)하여 디스플레이해준다. 이때, 핫 스팟 라이브러리(350)에는 기존의 룰 기반의 핫 스팟 체킹(rule based hotspot checking)(360)을 통해 얻어진 핫 스팟에 대한 정보가 저장되어 있다. 여기서, 룰 기반의 핫 스팟 체킹(360)은 패턴의 모양을 토대로 핫 스팟을 찾는 것을 의미한다.After performing the simulation-based
이와 같이, 패턴의 위험 정도는 기존의 위크(weak) 포인트를 이용한 사전 시 뮬레이션, 즉 시뮬레이션 기반의 핫 스팟 검색 기법을 통해 찾아낸 후 위험 정도 구간으로 정할 수 있다. 즉, 도 6a에 도시된 바와 같이, 기 존재하는 위크 포인트의 NILS 시뮬레이션 결과를 확인할 수 있으며, 도 6b에 도시된 바와 같이, 기 존재하는 위크 포인트의 MEEF 시뮬레이션 결과를 확인할 수 있다.In this way, the risk level of the pattern can be determined as a risk interval after finding it through pre-simulation using existing weak points, that is, through a simulation-based hot spot search technique. That is, as shown in FIG. 6A, the NILS simulation result of the existing weak point may be confirmed. As shown in FIG. 6B, the MEEF simulation result of the existing weak point may be confirmed.
한편, 상기와 같은 과정을 통해 만들어진 핫 스팟 스코어 테이블(320)을 바탕으로 감지된 핫 스팟의 라이브러리(350)는 도 7a 내지 도 7c에서 확인할 수 있다. 즉, 도 7a에 도시된 바와 같이, 스코어 테이블(320)을 바탕으로 구축된 T-정션의 핫 스팟 이며, 도 7b에 도시된 바와 같이, 스코어 테이블(320)을 바탕으로 구축된 라인 엔드(line end)의 핫 스팟이며, 도 7c에 도시된 바와 같이, 스코어 테이블(320)을 바탕으로 구축된 트리블 라인(triple lines)들의 핫 스팟이다.Meanwhile, the
이와 같이, 스코어 테이블(310)과 트라이얼 OPC(330)를 이용하여 디자인 된 데이터에서 핫 스팟을 감지하고, 감지된 핫 스팟에 대한 정보를 핫 스팟 라이브러리(350)에 저장함으로써, 풀 칩 디자인이 완료되기 전에 리소그래피 및 OPC 관점의 디자인 변경이 가능하며, 데이터베이스 구축 기간을 단축시킬 수 있다.As such, by detecting the hot spots in the data designed using the score table 310 and the
이후, 감지된 핫 스팟을 토대로 초기 디자인에 대한 변경(S204) 및 검증 과정(S206)을 거쳐 최종 디자인을 생성(S208)한 후 최종 디자인을 토대로 실리콘 프로세서(S208)를 진행하여 패턴을 형성한다.Subsequently, the final design is generated through the change (S204) and the verification process (S206) of the initial design based on the detected hot spot (S208), and then the silicon processor (S208) is processed based on the final design to form a pattern.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.It has been described so far limited to one embodiment of the present invention, it is obvious that the technology of the present invention can be easily modified by those skilled in the art. Such modified embodiments should be included in the technical spirit described in the claims of the present invention.
도 1은 종래의 디자인 형성 과정을 도시한 도면이며,1 is a view showing a conventional design formation process,
도 2는 본 발명에 따른 핫 스팟 체크를 이용한 라이브러리 생성하고, 이를 통해 최종 디자인을 형성하는 과정을 도시한 흐름도이며,2 is a flowchart illustrating a process of creating a library using a hot spot check according to the present invention and forming a final design through the same;
도 3은 본 발명에 따른 핫 스팟 라이브러리를 형성하는 과정을 도시한 도면이며,3 is a diagram illustrating a process of forming a hot spot library according to the present invention;
도 4는 해상도 관련 인자의 테이블 형성 과정을 설명하기 위한 도면이며,4 is a view for explaining a table forming process of the resolution-related factors,
도 5는 스코어 분포에 따른 패턴의 위험 정도 분포를 도시한 예시도이며,5 is an exemplary diagram illustrating a risk distribution of a pattern according to a score distribution.
도 6a는 기존에 알고 있는 핫 스팟의 NILS 시뮬레이션 결과 예시도이며, 6A is an exemplary diagram of NILS simulation results of a known hot spot.
도 6b는 기존에 알고 있는 핫 스팟의 MEEF 시뮬레이션 결과 예시도이며, 6b is an exemplary view of a MEEF simulation result of a known hot spot,
도 7a 내지도 도 7c는 시뮬레이션 기반의 핫 스팟 감지를 통해 구축된 핫 스팟 라이브러리의 예시도이다.7A to 7C are exemplary views of a hot spot library constructed through simulation-based hot spot detection.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112175A KR100990880B1 (en) | 2008-11-12 | 2008-11-12 | Method for generation hot spot |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112175A KR100990880B1 (en) | 2008-11-12 | 2008-11-12 | Method for generation hot spot |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100053174A KR20100053174A (en) | 2010-05-20 |
| KR100990880B1 true KR100990880B1 (en) | 2010-11-01 |
Family
ID=42278332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080112175A KR100990880B1 (en) | 2008-11-12 | 2008-11-12 | Method for generation hot spot |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100990880B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007019269A2 (en) | 2005-08-08 | 2007-02-15 | Brion Technologies, Inc. | System and method for creating a focus-exposure model of a lithography process |
| KR100882260B1 (en) | 2006-09-13 | 2009-02-06 | 에이에스엠엘 마스크툴즈 비.브이. | Method and apparatus for performing model-based opc for pattern decomposed features |
-
2008
- 2008-11-12 KR KR1020080112175A patent/KR100990880B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007019269A2 (en) | 2005-08-08 | 2007-02-15 | Brion Technologies, Inc. | System and method for creating a focus-exposure model of a lithography process |
| KR100882260B1 (en) | 2006-09-13 | 2009-02-06 | 에이에스엠엘 마스크툴즈 비.브이. | Method and apparatus for performing model-based opc for pattern decomposed features |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100053174A (en) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7941768B1 (en) | Photolithographic process simulation in integrated circuit design and manufacturing | |
| US7523429B2 (en) | System for designing integrated circuits with enhanced manufacturability | |
| US8468482B1 (en) | Modeling and simulating the impact of imperfectly patterned via arrays on integrated circuits | |
| US8037575B2 (en) | Method for shape and timing equivalent dimension extraction | |
| CN101427254B (en) | Computation of electrical properties of an ic layout | |
| US9122839B2 (en) | Layout modification method and system | |
| JP2010506336A (en) | Characteristics in electronic design automation. | |
| US7458060B2 (en) | Yield-limiting design-rules-compliant pattern library generation and layout inspection | |
| US11475201B2 (en) | Inclusion of stochastic behavior in source mask optimization | |
| US8745545B2 (en) | Systems and methods for stochastic models of mask process variability | |
| US9330228B2 (en) | Generating guiding patterns for directed self-assembly | |
| US11640490B2 (en) | Source mask optimization by process defects prediction | |
| US20110004855A1 (en) | Method for verifying optical proximity correction | |
| TW202008438A (en) | Method of generating a layout diagram of an integrated circuit device | |
| Ma et al. | Reduction of systematic defects with machine learning from design to fab | |
| JP2011165950A (en) | Pattern verification method, pattern generation method, device fabrication method, pattern verification program, and pattern verification system | |
| Pathak et al. | Framework for identifying recommended rules and DFM scoring model to improve manufacturability of sub-20nm layout design | |
| JP2009169680A (en) | Database creation method, database device and design data evaluation method | |
| JP2006058413A (en) | Method for forming mask | |
| KR100990880B1 (en) | Method for generation hot spot | |
| CN109522618B (en) | Method for improving photoetching defects of ion implantation layer caused by substrate reflection | |
| Ban et al. | A fast lithography verification framework for litho-friendly layout design | |
| KR100919997B1 (en) | Method for opc modeling of semiconductor device | |
| Hamouda et al. | Model-based initial bias (MIB): Toward a single-iteration optical proximity correction | |
| Yin et al. | Process window tripling by optimized SRAF placement rules: AP/DFM: Advanced patterning/design for manufacturability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |