KR100990643B1 - P-type nitride semiconductor and nitride semiconductor device - Google Patents
P-type nitride semiconductor and nitride semiconductor device Download PDFInfo
- Publication number
- KR100990643B1 KR100990643B1 KR20080092773A KR20080092773A KR100990643B1 KR 100990643 B1 KR100990643 B1 KR 100990643B1 KR 20080092773 A KR20080092773 A KR 20080092773A KR 20080092773 A KR20080092773 A KR 20080092773A KR 100990643 B1 KR100990643 B1 KR 100990643B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- thin film
- type
- concentration thin
- type nitride
- Prior art date
Links
Images
Abstract
본 발명의 일 측면은, 복수의 고농도 박막과 복수의 저농도 박막이 교대로 적층된 다층막구조의 p형 질화물 반도체를 성장하는 단계와 전기적 특성이 향상되도록 상기 p형 질화물 반도체를 어닐링하는 단계를 포함하는 단계를 포함하며, 상기 다층막 구조의 p형 질화물 반도체는, 상기 고농도 박막을 위한 p형 불순물 소스 유량이 상기 저농도 박막을 위한 p형 불순물 소스 유량의 2배 이상이 되도록 변조 도핑을 실시하는 공정에 의해 성장되는 것을 특징으로 하는 p형 질화물 반도체 형성방법을 제공한다. 본 발명의 다른 측면은, p형 및 n형 질화물 반도체층과, 상기 p형 및 n형 질화물 반도체층 사이에 위치하는 활성층을 포함하고, 상기 p형 질화물 반도체층은 변조도핑에 의해 복수의 고농도 박막과 복수의 저농도 박막이 교대로 형성된 다층막 구조를 가지며, 상기 고농도 박막의 p형 불순물 농도는 상기 저농도 박막의 p형 불순물 농도의 2배 이상인 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.One aspect of the present invention includes the steps of growing a p-type nitride semiconductor having a multilayer film structure in which a plurality of high concentration thin films and a plurality of low concentration thin films are alternately stacked, and annealing the p-type nitride semiconductor to improve electrical characteristics. And the p-type nitride semiconductor of the multi-layered film structure is subjected to modulated doping so that the p-type impurity source flow rate for the high concentration thin film is more than twice the flow rate of the p-type impurity source for the low concentration thin film. Provided is a method of forming a p-type nitride semiconductor, which is grown. Another aspect of the present invention includes a p-type and n-type nitride semiconductor layer, and an active layer located between the p-type and n-type nitride semiconductor layer, the p-type nitride semiconductor layer is a plurality of high concentration thin film by modulation doping And a multi-layered film structure in which a plurality of low-concentration thin films are alternately formed, and the p-type impurity concentration of the high-concentration thin film is twice or more than the p-type impurity concentration of the low-concentration thin film.
p형 불순물, GaN, 발광소자 p-type impurities, GaN, light emitting device
Description
본 발명은 p형 질화물 반도체 제조방법에 관한 것으로서, 보다 상세하게는 전기적 특성이 개선된 p형 질화물 반도체 제조방법 및 질화물 반도체 발광소자에 관한 것이다. The present invention relates to a p-type nitride semiconductor manufacturing method, and more particularly to a p-type nitride semiconductor manufacturing method and an nitride semiconductor light emitting device with improved electrical characteristics.
일반적으로, Ⅲ족 질화물 반도체는 가시광 전체영역뿐만 아니라, 자외선 영역에 이르는 넓은 범위의 빛을 발할 수 있다는 특성을 가지며, 청록색을 구현하기 위한 발광소자물질로 크게 각광받고 있다.In general, the group III nitride semiconductor has a characteristic of emitting a wide range of light not only in the entire visible light region, but also in the ultraviolet region, and has been widely spotlighted as a light emitting device material for implementing cyan.
일반적으로 질화물 반도체 발광소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체층으로 제조되며, 청색 또는 녹색 등의 단파장광을 고출력으로 방출할 수 있는 광소자로서, 업계에서 크게 각광을 받고 있다. In general, the nitride semiconductor light emitting device is made of a semiconductor layer having an Al x In y Ga (1-xy) N composition formula (where 0≤x≤1, 0≤y≤1, 0≤x + y≤1) As an optical device capable of emitting short wavelength light such as blue, green, or the like at high power, it is widely attracting much attention in the industry.
이러한 질화물 반도체 발광소자는 보다 낮은 전압에서 구동되며, 그 출력을 향상시키기 위해서, 높은 전기적 전도성을 갖는 질화물 반도체층을 형성하는 것이 요구된다. 고전도성 질화물 반도체층은 고농도 불순물을 주입하고, 그 주입된 불순물이 도너 또는 어셉터로의 활성화 비율이 높을 때에 비로소 얻어질 수 있다. Such a nitride semiconductor light emitting device is driven at a lower voltage, and in order to improve its output, it is required to form a nitride semiconductor layer having high electrical conductivity. The highly conductive nitride semiconductor layer can be obtained when a high concentration of impurities are injected and the injected impurities have a high activation ratio to a donor or acceptor.
하지만, p형 불순물의 주입과정에서 p형 질화갈륨계 반도체층의 결정성에 악영향을 줄 수 있다. 이러한 결정성 문제는 질화물 반도체를 이용한 디바이스 제작에 불이익한 요소가 될 수 있다. 또한, p형 불순물은 질화물 반도체 내에서 활성화가 n형 불순물에 비해 낮은 수준이므로, 현재까지 p형 질화물 반도체의 전기적 전도성도 만족스럽지 못한 결과에 머물고 있다. However, the implantation of p-type impurities may adversely affect the crystallinity of the p-type gallium nitride based semiconductor layer. Such crystallinity problem may be a disadvantage in manufacturing a device using a nitride semiconductor. In addition, since p-type impurities are lower in activation than in n-type impurities in nitride semiconductors, the electrical conductivity of p-type nitride semiconductors remains unsatisfactory until now.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로, 일 목적은 어셉터 농도를 충분히 증가시켜 전도성을 향상시킬 수 있는 동시에, 우수한 결정성을 유지할 수 있는 p형 질화물 반도체층의 제조방법을 제공하는데 있다.The present invention is to solve the above problems of the prior art, an object of the present invention is to provide a method of manufacturing a p-type nitride semiconductor layer capable of sufficiently increasing the acceptor concentration to improve conductivity while maintaining excellent crystallinity. It is.
또한, 본 발명의 다른 목적은, 우수한 결정성과 높은 전기적 전도도를 갖는 p형 질화물 반도체층을 갖는 질화물 반도체 소자를 제공하는데 있다.Another object of the present invention is to provide a nitride semiconductor device having a p-type nitride semiconductor layer having excellent crystallinity and high electrical conductivity.
상기한 과제를 해결하기 위해서, 본 발명의 일 측면은,In order to solve the above problems, one aspect of the present invention,
복수의 고농도 박막과 복수의 저농도 박막이 교대로 적층된 다층막구조의 p형 질화물 반도체를 성장하는 단계와 전기적 특성이 향상되도록 상기 p형 질화물 반도체를 어닐링하는 단계를 포함하는 단계를 포함하며, 상기 다층막 구조의 p형 질화물 반도체는, 상기 고농도 박막을 위한 p형 불순물 소스 유량이 상기 저농도 박막을 위한 p형 불순물 소스 유량의 2배 이상이 되도록 변조 도핑을 실시하는 공정에 의해 성장되는 것을 특징으로 하는 p형 질화물 반도체 형성방법을 제공한다.And growing a p-type nitride semiconductor having a multilayer film structure in which a plurality of high concentration thin films and a plurality of low concentration thin films are alternately stacked, and annealing the p-type nitride semiconductor to improve electrical characteristics. The p-type nitride semiconductor having a structure is grown by a process of performing modulation doping so that the p-type impurity source flow rate for the high concentration thin film is more than twice the flow rate of the p-type impurity source for the low concentration thin film. Provided is a method for forming a type nitride semiconductor.
바람직하게, 상기 고농도 박막영역을 위한 p형 불순물 소스 유량은 상기 저농도 박막영역을 위한 p형 불순물 소스 유량의 5배 이상이다. Preferably, the p-type impurity source flow rate for the high concentration thin film region is at least 5 times the p-type impurity source flow rate for the low concentration thin film region.
바람직하게, 상기 저농도 박막영역의 두께는 1∼80㎚ 범위이며, 상기 고농도 박막영역의 두께는 1원자층∼50㎚ 범위이다. 보다 바람직하게는, 상기 저농도 박막영역의 두께는 상기 고농도 박막영역의 두께의 2배 이상이다. Preferably, the thickness of the low concentration thin film region is in the range of 1 to 80 nm, and the thickness of the high concentration thin film region is in the range of 1 atomic layer to 50 nm. More preferably, the thickness of the low concentration thin film region is at least twice the thickness of the high concentration thin film region.
바람직하게, 상기 p형 질화물 반도체를 어닐링하는 단계는, 680∼740℃의 온도에서 12∼25분 동안 실시한다.Preferably, the annealing of the p-type nitride semiconductor is performed for 12 to 25 minutes at a temperature of 680 ~ 740 ℃.
본 발명의 다른 측면은, p형 및 n형 질화물 반도체층과, 상기 p형 및 n형 질화물 반도체층 사이에 위치하는 활성층을 포함하고, 상기 p형 질화물 반도체층은 변조도핑에 의해 복수의 고농도 박막과 복수의 저농도 박막이 교대로 형성된 다층막 구조를 가지며, 상기 고농도 박막의 p형 불순물 농도는 상기 저농도 박막의 p형 불순물 농도의 2배 이상인 것을 특징으로 하는 질화물 반도체 발광소자를 제공한다.Another aspect of the present invention includes a p-type and n-type nitride semiconductor layer, and an active layer located between the p-type and n-type nitride semiconductor layer, the p-type nitride semiconductor layer is a plurality of high concentration thin film by modulation doping And a multi-layered film structure in which a plurality of low-concentration thin films are alternately formed, and the p-type impurity concentration of the high-concentration thin film is twice or more than the p-type impurity concentration of the low-concentration thin film.
바람직하게, 상기 p형 질화물 반도체층의 다층막 구조는 1.5 (Ω·㎝)- 1이상의 전도도를 갖는다.Preferably, the p-side multi-film structure of the nitride semiconductor layer is 1.5 (Ω · ㎝) - has at least one conductivity.
본 발명에 따르면, 기한 종래 기술의 문제를 해결하기 위한 것으로, 일 목적은 어셉터 농도를 충분히 증가시켜 전도성을 향상시킬 수 있는 동시에, 우수한 결정성을 유지할 수 있는 p형 질화물 반도체층의 제조방법을 제공하는데 있다.According to the present invention, to solve the problems of the prior art, one object of the present invention is to improve the conductivity by sufficiently increasing the acceptor concentration, while at the same time maintaining a good crystallinity p-type nitride semiconductor layer manufacturing method To provide.
또한, 본 발명의 다른 목적은, 우수한 결정성과 높은 전기적 전도도를 갖는 p형 질화물 반도체층을 갖는 질화물 반도체 소자를 제공하는데 있다.Another object of the present invention is to provide a nitride semiconductor device having a p-type nitride semiconductor layer having excellent crystallinity and high electrical conductivity.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도1은 본 발명의 바람직한 예에 따른 p형 질화물 반도체층 형성방법을 나타내는 순서도이다. 1 is a flowchart illustrating a method of forming a p-type nitride semiconductor layer according to a preferred embodiment of the present invention.
우선, 복수의 고농도 박막과 복수의 저농도 박막이 교대로 적층된 다층막구조의 p형 질화물 반도체를 성장시킨다(S10). First, a p-type nitride semiconductor having a multilayer film structure in which a plurality of high concentration thin films and a plurality of low concentration thin films are alternately stacked is grown (S10).
상기 고농도 박막 및 저농도 박막은 변조도핑과정을 통해 얻어질 수 있다. Mg 소스와 같은 p형 불순물 소스 유량은 상기 고농도 박막을 위한 유량이 상기 저농도 박막을 위한 유량의 적어도 2배가 되도록 설정된다. 바람직하게, 전기적 특성과 결정성을 고려하여 상기 고농도 박막을 위한 불순물 소스 유량은 상기 저농도 박막을 위한 불순물 소스 유량의 5배 이상이 되도록 실시한다. The high concentration thin film and the low concentration thin film may be obtained through a modulation doping process. A p-type impurity source flow rate, such as an Mg source, is set such that the flow rate for the high concentration thin film is at least twice the flow rate for the low concentration thin film. Preferably, in consideration of electrical characteristics and crystallinity, the impurity source flow rate for the high concentration thin film is performed to be at least 5 times the impurity source flow rate for the low concentration thin film.
본 공정에서, 상기 저농도 박막영역은 고농도 박막영역보다 작은 두께로 성장한다. 바람직하게, 상기 저농도 박막의 두께는 1∼80㎚ 범위이며, 상기 고농도 박막의 두께는 1원자층∼50㎚ 범위이며, 보다 바람직하게는 상기 저농도 박막의 두 께가 상기 고농도 박막의 두께의 2배 이상이 되도록 성장시킨다.In this process, the low concentration thin film region grows to a smaller thickness than the high concentration thin film region. Preferably, the thickness of the low concentration thin film is in the range of 1 to 80 nm, the thickness of the high concentration thin film is in the range of 1 atomic layer to 50 nm, more preferably, the thickness of the low concentration thin film is twice the thickness of the high concentration thin film. It grows to become abnormal.
이어, 전기적 특성이 향상되도록 상기 p형 질화물 반도체를 어닐링하는 단계(S20)를 실시한다. Subsequently, annealing the p-type nitride semiconductor is performed to improve electrical characteristics (S20).
본 발명의 p형 질화물 반도체층의 다층막 구조에서는 상대적으로 낮은 온도에서 빠른 열처리를 통해 원하는 p형 불순물의 활성화 효과를 얻을 수 있다. 본 발명의 바람직한 p형 질화물 반도체의 어닐링 조건은, 680∼740℃의 온도에서의 12∼25분 동안의 어닐링으로 제안될 수 있다. 이러한 어닐링 조건은 실시예3에서 보다 상세히 설명하기로 한다.In the multilayer structure of the p-type nitride semiconductor layer of the present invention, the desired effect of activating the p-type impurity can be obtained through rapid heat treatment at a relatively low temperature. Preferred annealing conditions of the p-type nitride semiconductor of the present invention can be proposed by annealing for 12-25 minutes at a temperature of 680-740 占 폚. Such annealing conditions will be described in more detail in Example 3.
도2는 본 발명에 따라 형성된 p형 질화물 반도체층의 일예에 대한 도핑농도프로파일를 나타내는 그래프이다.2 is a graph showing a doping concentration profile for one example of a p-type nitride semiconductor layer formed according to the present invention.
점선은 변조도핑을 통해 얻어진 저농도박막과 고농도박막으로 구성된 다층막 구조의 Mg이 도프된 질화물 반도체층에 대한 두께방향의 농도 프로파일을 나타낸다. The dotted line shows the concentration profile in the thickness direction with respect to the Mg-doped nitride semiconductor layer having a multilayered film structure composed of a low concentration thin film and a high concentration thin film obtained through modulation doping.
본 발명의 열처리의 후에는 확산에 의해 다소 농도 프로파일의 변화가 있으나, 대체적으로 최초 농도레벨과 거의 유사한 수준으로 다른 농도를 갖는 다층막 구조가 유지되는 것을 확인할 수 있다. 이러한 열처리과정을 통해 p형 불순물이 활성화되어 보다 전기적 특성을 향상시키는 결과를 가져온다.After the heat treatment of the present invention, the concentration profile changes slightly due to diffusion, but it can be confirmed that the multilayer film structure having different concentrations is maintained at a level substantially similar to the initial concentration level. Through this heat treatment process, p-type impurities are activated, resulting in more electrical characteristics.
이와 같이, 본 발명에 따르면, 원하는 p형 질화물 반도체에서 전체적으로 균일하게 도프된 종래 도핑기술과 달리, 저농도 박막과 고농도박막을 교대로 성장시킨 다층막 구조에서 전기적 특성의 뚜렷한 개선효과와 함께 결정성의 향상을 기대할 수 있다.As described above, according to the present invention, unlike the conventional doping technique, which is uniformly doped with the desired p-type nitride semiconductor as a whole, the crystallinity and the improvement of the crystallinity are improved in the multilayered structure in which the low concentration thin film and the high concentration thin film are alternately grown. You can expect
도3은 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.3 is a side sectional view showing a nitride semiconductor light emitting device according to an embodiment of the present invention.
도3을 참조하면, 질화물 반도체 발광소자(30)는 사파이어 기판(31) 상에 순차적으로 형성된 n형 GaN 반도체층(32), 다중우물구조인 GaN/InGaN 활성층(35) 및 p형 GaN 반도체층(37)을 포함한다. 상기 p형 GaN 반도체층(37)과 GaN/InGaN 활성층(35)의 일부영역이 제거되어 노출된 n형 GaN 반도체층(32)의 상면영역에는 n측 전극(39a)이 형성되고, p형 GaN 반도체층(37) 상에는 p측 전극(39b)이 형성된다. Referring to FIG. 3, the nitride semiconductor
본 실시형태에 채용된 p형 질화물 반도체층(37)은 변조도핑에 의해 복수의 저농도 박막(37a)과 복수의 고농도 박막(37b)이 교대로 형성된 다층막 구조를 갖는다. 종래의 전체층에 대한 균일한 도핑농도에 비해 상기 저농도 박막(37a)의 p형 불순물 농도는 작고 상기 고농도 박막(37b)의 p형 불순물 농도는 크다. 또한, 상기 고농도 박막(37b)은 저농도 박막(37a)의 p형 불순물 농도보다 2배 이상의 불순물 농도를 갖는다. 바람직하게는 상기 고농도 박막의 p형 불순물 농도는 상기 저농도 박막의 p형 불순물 농도의 5배 이상일 수 있다.The p-type
일반적으로 고농도의 p형 불순물 주입은 결정성 향상에 불이익하다. 이러한 점을 감안하여 보다 높은 결정성을 얻기 위해서, 높은 불순물 농도가 요구되는 고농도 박막(37b)의 두께(tb)는 저농도 박막(37a)의 두께(ta)보다 작은 것이 바람직하다. In general, the implantation of high concentrations of p-type impurities is disadvantageous for improving crystallinity. In view of this point, in order to obtain higher crystallinity, it is preferable that the thickness tb of the high concentration
바람직하게는, 상기 저농도 박막(37a)의 두께(ta)는 1∼100㎚ 범위이며, 상기 고농도 박막(37b)의 두께(tb)는 1 원자층∼50㎚ 범위일 수 있으며, 보다 바람직하게는, 상기 저농도 박막의 두께(ta)는 상기 고농도 박막의 두께(tb)의 2배 이상일 수 있다.Preferably, the thickness ta of the low concentration
이와 같이 얻어진 상기 p형 질화물 반도체층의 다층막 구조는 동일한 두께의 벌크에서 균일하게 불순물이 주입된 p형 질화물 반도체층보다 높은 전기적 전도도를 보장하는 동시에 결정성이 향상될 수 있다. 특히, 전기적 전도도측면에서, 종래수준에 비해 높은 1.5 (Ω·㎝)- 1이상의 전도도를 용이하게 얻을 수 있다.The multilayer film structure of the p-type nitride semiconductor layer thus obtained may ensure higher electrical conductivity than the p-type nitride semiconductor layer in which impurities are uniformly injected in bulk of the same thickness, and may improve crystallinity. In particular, high 1.5 (Ω · ㎝) than the electrical conductivity in terms of a conventional level-is one or more conductivity can be easily obtained.
이하, 본 발명의 다양한 실시예를 참조하여 본 발명에 따른 효과와 바람직한 조건을 설명한다.Hereinafter, the effects and preferred conditions according to the present invention will be described with reference to various embodiments of the present invention.
(( 실시예1Example 1 ))
미리 성장된 2.8㎛ 두께의 언도프 GaN층 상에 1140℃의 온도에서 변조도핑을 이용하여 10㎚ 두께의 고농도 GaN 박막과 40㎚ 두께의 저농도 GaN 박막을 각각 10개씩 교대로 성장시킴으로써 0.5㎛ 두께의 p형 질화물 반도체층을 제조하였다. 본 실시예에 사용된 변조도핑방식에서는, 고농도 GaN 박막와 저농도 GaN 막에 대한 Mg소스 유량 조건을 각각 300 sccm와 100 sccm으로 설정하였다. 0.5 µm thick by alternately growing 10 nm thick GaN thin films and 10 nm thick GaN thin films by using modulation doping at a temperature of 1140 ° C. on a previously grown 2.8 μm thick undoped GaN layer. A p-type nitride semiconductor layer was prepared. In the modulation doping method used in this embodiment, Mg source flow rate conditions for the high concentration GaN thin film and the low concentration GaN film were set to 300 sccm and 100 sccm, respectively.
(( 비교예Comparative example ))
실시예1과 유사한 조건에서 미리 성장된 2.8㎛ 두께의 언도프 GaN층 상에 1140℃의 온도에서 0.5㎛ 두께의 p형 GaN층을 성장하되, p형 GaN층의 성장시의 도핑조건은 일정하게 Mg 소스의 유량을 300 sccm로 일정하게 유지하였다.Under the conditions similar to those of Example 1, a 0.5-micrometer-thick p-type GaN layer was grown on a 2.8-micron-thick undoped GaN layer grown at a temperature of 1140 ° C. The flow rate of the Mg source was kept constant at 300 sccm.
상기한 실시예1에 따라 제조된 p형 질화물 반도체층과 비교예에 따라 제조된 p형 질화물 반도체층에 대한 전기적 전도도를 측정하였다.The electrical conductivity of the p-type nitride semiconductor layer prepared according to Example 1 and the p-type nitride semiconductor layer prepared according to the comparative example was measured.
그 결과, 실시예1의 경우에는 0.24∼0.34(Ω·㎝)-1로 나타난 반면에, 비교예의 경우에는, 0.14(Ω·㎝)-1에 불과한 것으로 나타났다. As a result, in the case of Example 1, 0.24 to 0.34 () · cm) −1 , while in the comparative example, it was found that only 0.14 (Ω · cm) -1 .
비교예의 경우에, 본 실시예의 고농도박막의 농도수준과 동일하게 높은 수준의 Mg 불순물 농도로 도프됨에도 불구하고, 본 발명에 다층막구조의 p형 질화물 반도체층에서 높은 전기적 전도도를 가질 수 있다는 것을 확인할 수 있었다.In the case of the comparative example, despite being doped with a high concentration of Mg impurity concentration, which is the same as the concentration level of the high concentration thin film of this embodiment, it can be confirmed that the present invention can have a high electrical conductivity in the p-type nitride semiconductor layer of the multilayer film structure. there was.
또한, 각 p형 질화물 반도체층의 AFM 사진 촬영 결과(도4 및 도5), 본 실시 예의 결정표면이 비교예에 비해 크게 개선된 것을 확인할 수 있다. 실제 측정된 표면거칠기(RMS)에 따르면, 실시예1의 표면 거칠기는 0.26498㎚로 매끄러운 결정면을 제공하는데 반해, 비교예의 표면 거칠기는 3.61482㎚로 훨씬 거친 표면상태를 나타내었다.In addition, AFM photographing results (Figs. 4 and 5) of each p-type nitride semiconductor layer, it can be seen that the crystal surface of the present embodiment is significantly improved compared to the comparative example. According to the actually measured surface roughness (RMS), the surface roughness of Example 1 provided a smooth crystal surface at 0.26498 nm, whereas the surface roughness of the comparative example showed a much rougher surface condition of 3.61482 nm.
이와 같이, 본 발명에 따른 다층막 p형 질화물 반도체층은 전기적 특성 뿐만 아니라 결정성측면에서 탁월하게 향상될 수 있음을 확인할 수 있다.As such, it can be seen that the multilayer p-type nitride semiconductor layer according to the present invention can be excellently improved in terms of crystallinity as well as electrical properties.
아래의 실시예2 및 3는 고농도 도프 질화물 박막과 저농도 도프 질화물 박막의 바람직한 농도 조건을 알아 보기 위해서 실시되었다. Examples 2 and 3 below were carried out to determine the preferred concentration conditions of the high concentration dope nitride thin film and low concentration dope nitride thin film.
(( 실시예2Example 2 ))
언도프 AlGaN 막 상에 1140℃의 온도에서 p형 고농도 GaN 박막과 p형 저농도 GaN 박막으로 이루어진 p형 질화물 반도체층을 제조하였다. A p-type nitride semiconductor layer consisting of a p-type high concentration GaN thin film and a p-type low concentration GaN thin film was prepared on an undoped AlGaN film at a temperature of 1140 ° C.
다른 조건을 동일하게 하되 변조도핑시의 불순물 소스가스의 유량을 달리하여 2개의 p형 질화물 반도체층(제1 및 제2 샘플)을 제조하였다Two p-type nitride semiconductor layers (first and second samples) were prepared under the same conditions but with different flow rates of the impurity source gas during modulation doping.
제1 샘플에서는, 고농도 GaN 박막와 저농도 GaN 막을 각각 각각 17초와 27초 동안 성장시키되, 변조도핑시의 Mg소스 유량 조건을 각각 75 sccm와 500 sccm으로 설정하였다. 그 결과, 고농도 GaN 박막은 저농도 GaN 막의 불순물 농도에 비해 약 6.7배의 불순물 농도를 갖도록 형성하였다.In the first sample, the high concentration GaN film and the low concentration GaN film were grown for 17 seconds and 27 seconds, respectively, but the Mg source flow rate conditions for modulation doping were set to 75 sccm and 500 sccm, respectively. As a result, the high concentration GaN thin film was formed to have an impurity concentration of about 6.7 times compared to the impurity concentration of the low concentration GaN film.
또한, 제2 샘플에서는, 제1 샘플과 유사하게 고농도 GaN 박막와 저농도 GaN 막을 각각 각각 17초와 27초 동안 성장시키되, 변조도핑시의 Mg소스 유량 조건을 각각 150 sccm와 500 sccm으로 설정하였다. 즉, 고농도 GaN 박막은 저농도 GaN 막의 불순물 농도에 비해 약 3.3배의 불순물 농도를 갖도록 형성하였다.In the second sample, similarly to the first sample, the high concentration GaN film and the low concentration GaN film were grown for 17 seconds and 27 seconds, respectively, but the Mg source flow rate conditions for modulation doping were set to 150 sccm and 500 sccm, respectively. That is, the high concentration GaN thin film was formed to have an impurity concentration of about 3.3 times that of the low concentration GaN film.
도6 및 도7은 각각의 샘플에 대한 표면에 대한 AFM 사진을 나타낸다.6 and 7 show AFM images of the surface for each sample.
제1 샘플의 표면(도6)이 제2 샘플의 표면(도7)보다 바람직한 표면 모폴로지를 갖는 것을 확인할 수 있다. 실제로 표면거칠기(RMS)의 경우에, 제1 샘플은 약 2.3㎚로, 제2 샘플은 3.0㎚로 나타났다. It can be seen that the surface of the first sample (FIG. 6) has a better surface morphology than the surface of the second sample (FIG. 7). In fact, in the case of surface roughness (RMS), the first sample was about 2.3 nm and the second sample was 3.0 nm.
본 실시예의 결과에 따르면, 상기 고농도 박막의 p형 불순물 농도는 상기 저농도 박막의 p형 불순물 농도의 5배 이상인 것이 바람직하다는 것을 알 수 있다.According to the results of this embodiment, it can be seen that the p-type impurity concentration of the high concentration thin film is preferably at least 5 times the p-type impurity concentration of the low concentration thin film.
아래의 실시예는 바람직한 어닐링 조건을 확인하기 위해서 실시되었다.The following examples were carried out to confirm the preferred annealing conditions.
(( 실시예3Example 3 ))
실시예1과 유사하게, 미리 성장된 2.8㎛ 두께의 언도프 GaN층 상에 1140℃의 온도에서 변조도핑을 이용하여 10㎚ 두께의 고농도 GaN 박막과 50㎚ 두께의 저농도 GaN 박막을 각각 10개씩 교대로 성장시킴으로써 0.6㎛ 두께의 p형 질화물 반도체층 을 제조하였다. 본 실시예에 사용된 변조도핑방식에서는, 고농도 GaN 박막와 저농도 GaN 막에 대한 Mg소스 유량 조건을 각각 300 sccm와 100 sccm으로 설정하였다. Similar to Example 1, 10 nm-thick GaN thin films and 10 nm-thick GaN thin films were alternately shifted by using modulation doping at a temperature of 1140 ° C. on a pre-grown 2.8 μm thick undoped GaN layer. The p-type nitride semiconductor layer having a thickness of 0.6 μm was prepared by growing with. In the modulation doping method used in this embodiment, Mg source flow rate conditions for the high concentration GaN thin film and the low concentration GaN film were set to 300 sccm and 100 sccm, respectively.
상술된 조건과 동일한 조건으로, 다량의 샘플을 제조하여 각각 p형 불순물의 활성화를 위한 어닐링조건(시간과 온도)을 달리 실시하였다. Under the same conditions as described above, a large amount of samples were prepared and subjected to different annealing conditions (time and temperature) for activation of p-type impurities, respectively.
우선, 각 샘플에 대한 어닐링을 약 15분간 실시하되, 어닐링 온도를 각각 600℃, 650℃, 700℃, 750℃ 및 800℃로 설정하였다. 각 조건에 따라 어닐링된 샘플에 대해 전기적 전도도(σ)와 포토루미넨스값을 측정하였다.First, annealing was performed for each sample for about 15 minutes, but the annealing temperatures were set to 600 ° C, 650 ° C, 700 ° C, 750 ° C, and 800 ° C, respectively. Electrical conductivity (σ) and photoluminescence values were measured for samples annealed according to each condition.
도8은 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 전도도를 나타내는 그래프이며, 도9는 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 PL강도(He-Cd 레이저)를 나타내는 그래프이다.Figure 8 is a graph showing the conductivity of each sample prepared by varying the annealing temperature according to Example 3 of the present invention, Figure 9 is the PL strength of each sample prepared by varying the annealing temperature according to Example 3 of the present invention It is a graph showing (He-Cd laser).
도8에 나타난 바와 같이, 680∼740℃의 온도에서 적정한 전기 전도도(1.5 (Ω·㎝)- 1이상)을 갖는 것으로 나타났다. As shown in Figure 8, suitable electrical conductivity at a temperature of 680~740 ℃ - was found to have a (1.5 (Ω · ㎝) greater than or equal to 1).
다음으로, 각 샘플에 대한 어닐링를 가장 바람직한 온도인 약 700℃에서 설정하되, 어닐링 시간을 각각 5분, 10분, 15분 및 25분동안 실시하였다. 마찬가지로 각 조건에 따라 어닐링된 샘플에 대해 전기적 전도도(σ)와 포토루미넨스값을 측정하였다. Next, annealing for each sample was set at about 700 ° C., which is the most desirable temperature, with annealing times performed for 5 minutes, 10 minutes, 15 minutes, and 25 minutes, respectively. Similarly, electrical conductivity (σ) and photoluminescence values were measured for samples annealed according to each condition.
도10은 본 발명의 실시예3에 따라 어닐링 시간을 달리하여 제조된 각 샘플의 전도도를 나타내는 그래프이며, 도11은 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 PL강도를 나타내는 그래프이다.FIG. 10 is a graph showing conductivity of each sample prepared by varying annealing time according to Example 3 of the present invention, and FIG. 11 is PL strength of each sample prepared by varying annealing temperature according to Example 3 of the present invention. A graph representing.
도10에 나타난 바와 같이, 12∼25분 어닐링시간에서 적정한 전기 전도도(1.5 (Ω·㎝)- 1이상)을 갖는 것으로 나타났다. As shown in Figure 10, proper electrical conductivity 12-25 minutes (1.5 (Ω · ㎝) - greater than or equal to 1) at the annealing time it was found to have a.
본 실시예 결과, 바람직한 어닐링 조건은 680∼740℃의 온도에서 12∼25분 동안 실시하는 것이며, 700℃에서의 15분간 어닐링에서 가장 좋은 결과가 나타났다.As a result of this embodiment, preferred annealing conditions were carried out for 12 to 25 minutes at a temperature of 680 ~ 740 ℃, the best results in annealing for 15 minutes at 700 ℃.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims, and various forms of substitution may be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to one of ordinary skill in the art that modifications, variations and variations are possible.
도1은 본 발명의 바람직한 예에 따른 p형 질화물 반도체층 형성방법을 나타내는 순서도이다. 1 is a flowchart illustrating a method of forming a p-type nitride semiconductor layer according to a preferred embodiment of the present invention.
도2는 본 발명에 따라 형성된 p형 질화물 반도체층의 도핑농도를 나타내는 그래프이다.2 is a graph showing the doping concentration of the p-type nitride semiconductor layer formed in accordance with the present invention.
도3은 본 발명의 일 실시형태에 따른 질화물 반도체 발광소자를 나타내는 측단면도이다.3 is a side sectional view showing a nitride semiconductor light emitting device according to an embodiment of the present invention.
도4는 본 발명의 실시예1에 따라 제조된 p형 질화물 반도체층의 표면을 촬영한 AFM 사진이다.4 is an AFM photograph of the surface of a p-type nitride semiconductor layer manufactured according to Example 1 of the present invention.
도5는 본 발명의 비교예에 따라 제조된 p형 질화물 반도체층의 표면을 촬영한 AFM 사진이다.5 is an AFM photograph of the surface of a p-type nitride semiconductor layer manufactured according to a comparative example of the present invention.
도6은 본 발명의 실시예2에 따라 제조된 p형 질화물 반도체층(제1 샘플)의 표면을 촬영한 AFM 사진이다.6 is an AFM photograph of the surface of a p-type nitride semiconductor layer (first sample) manufactured according to Example 2 of the present invention.
도7은 본 발명의 실시예2에 따라 제조된 p형 질화물 반도체층(제1 샘플)의 표면을 촬영한 AFM 사진이다.7 is an AFM photograph of the surface of a p-type nitride semiconductor layer (first sample) manufactured according to Example 2 of the present invention.
도8은 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 전도도를 나타내는 그래프이다.8 is a graph showing the conductivity of each sample prepared by varying the annealing temperature according to Example 3 of the present invention.
도9는 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 PL강도를 나타내는 그래프이다.9 is a graph showing the PL strength of each sample prepared by varying the annealing temperature according to Example 3 of the present invention.
도10은 본 발명의 실시예3에 따라 어닐링 시간을 달리하여 제조된 각 샘플의 전도도를 나타내는 그래프이다.10 is a graph showing the conductivity of each sample prepared by varying annealing time according to Example 3 of the present invention.
도11은 본 발명의 실시예3에 따라 어닐링 온도를 달리하여 제조된 각 샘플의 PL강도를 나타내는 그래프이다.11 is a graph showing the PL strength of each sample prepared by varying the annealing temperature according to Example 3 of the present invention.
Claims (10)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008110826/28A RU2371806C1 (en) | 2008-03-20 | 2008-03-20 | Method of making nitride semiconductor and p-type nitride semiconductor device |
| RU2008110826 | 2008-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090101049A KR20090101049A (en) | 2009-09-24 |
| KR100990643B1 true KR100990643B1 (en) | 2010-10-29 |
Family
ID=41353271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080092773A KR100990643B1 (en) | 2008-03-20 | 2008-09-22 | P-type nitride semiconductor and nitride semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100990643B1 (en) |
| RU (1) | RU2371806C1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2472870C1 (en) * | 2011-05-25 | 2013-01-20 | Государственное образовательное учреждение высшего профессионального образования "Сибирская государственная геодезическая академия" (ГОУВПО "СГГА") | Method for atomic layer growing of thin films of chemical compounds on substrates |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398516B1 (en) | 1997-01-09 | 2003-09-19 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride Semiconductor Device |
| KR100589622B1 (en) | 1998-03-12 | 2006-09-27 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride semiconductor device |
| KR100743465B1 (en) | 2006-03-17 | 2007-07-30 | 에피밸리 주식회사 | Iii-nitride semiconductor light emitting device |
-
2008
- 2008-03-20 RU RU2008110826/28A patent/RU2371806C1/en not_active IP Right Cessation
- 2008-09-22 KR KR20080092773A patent/KR100990643B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398516B1 (en) | 1997-01-09 | 2003-09-19 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride Semiconductor Device |
| KR100589622B1 (en) | 1998-03-12 | 2006-09-27 | 니치아 카가쿠 고교 가부시키가이샤 | Nitride semiconductor device |
| KR100743465B1 (en) | 2006-03-17 | 2007-07-30 | 에피밸리 주식회사 | Iii-nitride semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2371806C1 (en) | 2009-10-27 |
| KR20090101049A (en) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100497890B1 (en) | Nitride semiconductor LED and fabrication method for thereof | |
| DE10223797B4 (en) | Low-driving light-emitting III-nitride devices and manufacturing method therefor | |
| EP2472605A1 (en) | Nitride semiconductor element and process for production thereof | |
| KR101139142B1 (en) | Nitride semiconductor element and method for manufacturing the same | |
| KR101173072B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof | |
| US20100289002A1 (en) | Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof | |
| KR20180082424A (en) | Nitride semiconductor light emitting element | |
| KR101001527B1 (en) | Epitaxial substrate for compound semiconductor light-emitting device, method for producing the same and light-emitting device | |
| KR100711203B1 (en) | The method for fabricating p-type, intrinsic and n-type composite light emitting diode using ZnO | |
| KR100499117B1 (en) | Method for activating compound semiconductor layer | |
| KR20140123410A (en) | Uv light emitting device | |
| KR20140021715A (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
| KR20140010587A (en) | Semiconductor light emitting device with doped buffer layer and manufacturing method of the same | |
| JPWO2017175860A1 (en) | Semiconductor wafer | |
| TW202221938A (en) | Led and method of manufacture | |
| TW201236191A (en) | Nitride based light emitting device using patterned lattice buffer layer and method of manufacturing the same | |
| CN109524520B (en) | High-performance green light diode multi-quantum well structure and preparation method thereof | |
| JP5749888B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| WO2009104756A1 (en) | ZnO SEMICONDUCTOR ELEMENT | |
| KR100990643B1 (en) | P-type nitride semiconductor and nitride semiconductor device | |
| CN116387433A (en) | Deep ultraviolet light-emitting diode and epitaxial growth method thereof | |
| KR101082784B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device and Manufacturing Method thereof | |
| JP5885942B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2015115343A (en) | Method of manufacturing nitride semiconductor element | |
| KR20100077264A (en) | Light emitting diode having indium nitride |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |