KR100984357B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100984357B1
KR100984357B1 KR1020030076649A KR20030076649A KR100984357B1 KR 100984357 B1 KR100984357 B1 KR 100984357B1 KR 1020030076649 A KR1020030076649 A KR 1020030076649A KR 20030076649 A KR20030076649 A KR 20030076649A KR 100984357 B1 KR100984357 B1 KR 100984357B1
Authority
KR
South Korea
Prior art keywords
glass substrate
forming
liquid crystal
substrate
substrate support
Prior art date
Application number
KR1020030076649A
Other languages
Korean (ko)
Other versions
KR20050041462A (en
Inventor
허종무
이용욱
김보성
박애나
이우재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030076649A priority Critical patent/KR100984357B1/en
Publication of KR20050041462A publication Critical patent/KR20050041462A/en
Application granted granted Critical
Publication of KR100984357B1 publication Critical patent/KR100984357B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 0.05mm~0.7mm의 두께를 가지는 제1 유리 기판 위에 복수의 박막 트랜지스터 및 화소 전극이 형성되어 있는 제1 표시판, 0.05mm~0.7mm의 두께를 가지는 제2 유리 기판 위에 색필터, 블랙 매트릭스 및 공통 전극이 형성되어 있으며 제1 표시판과 간극을 두고 마주 보는 제2 표시판, 제1 표시판과 제2 표시판 사이의 간극에 충진되어 있는 액정을 포함한다.The liquid crystal display according to the present invention includes a first display panel on which a plurality of thin film transistors and pixel electrodes are formed on a first glass substrate having a thickness of 0.05 mm to 0.7 mm, and a second glass substrate having a thickness of 0.05 mm to 0.7 mm. The color filter, the black matrix, and the common electrode are formed thereon, and include a liquid crystal filled in a gap between the first display panel and the second display panel facing the gap with the first display panel.

박형, 유리 기판, 기판 지지대, 접착제Thin, Glass Substrates, Substrate Supports, Adhesives

Description

액정 표시 장치{Liquid crystal display}Liquid crystal display

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2a 및 도 2b는 각각 도 1에 도시한 액정 표시 장치를 IIa-IIa' 선 및 도 IIb-IIb' 선을 따라 잘라 도시한 단면도이고,2A and 2B are cross-sectional views of the liquid crystal display shown in FIG. 1 taken along the lines IIa-IIa 'and IIb-IIb', respectively;

도 3a 내지 도 3d는 도 1 내지 도 2b에 도시한 본 발명의 한 실시예에 따른 액정 표시 장치에서 상부 표시판(대향 표시판)의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,3A to 3D are cross-sectional views illustrating a method of manufacturing an upper panel (opposing panel) in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIGS.

도 4, 도 6, 도 8 및 도 10은 각각 도 1 내지 도 2b에 도시한 본 발명의 한 실시예에 따른 액정 표시 장치에서 하부 표시판(대향 표시판)의 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고,4, 6, 8, and 10 are layout views in an intermediate step of a method of manufacturing a lower panel (opposing panel) in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIGS. 1 to 2B, respectively. , Drawing in order of process,

도 5a 및 도 5b는 각각 도 4의 박막 트랜지스터 표시판을 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이고,5A and 5B are cross-sectional views of the thin film transistor array panel of FIG. 4 taken along a line Va-Va 'and Vb-Vb', respectively.

도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이고,7A and 7B are cross-sectional views of the thin film transistor array panel of FIG. 6 taken along lines VIIa-VIIa 'and VIIb-VIIb', respectively.

도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고,9A and 9B are cross-sectional views of the thin film transistor array panel of FIG. 8 taken along lines IXa-IXa 'and IXb-IXb', respectively.

도 11a 및 도 11b는 각각 도 10의 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,11A and 11B are cross-sectional views of the thin film transistor array panel of FIG. 10 taken along lines XIa-XIa 'and XIb-XIb', respectively.

도 12a 및 도 12b는 각각 도 10의 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도로서 도 11a 및 도 11b 다음 단계에서의 도면이고,12A and 12B are cross-sectional views of the thin film transistor array panel of FIG. 10 taken along lines XIa-XIa 'and XIb-XIb', respectively, and are views of the next steps of FIGS. 11A and 11B.

도 13은 본 발명의 한 실시예에 따른 저온 공정에 의해 형성된 액정 표시 장치의 시뮬레이션 결과를 나타내는 시뮬레이션 도면이다.13 is a simulation diagram illustrating a simulation result of a liquid crystal display device formed by a low temperature process according to an embodiment of the present invention.

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 표시판 및 그의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a display panel for a liquid crystal display device and a manufacturing method thereof.

액정 표시 장치는 전계를 생성하는 전계 생성 전극을 가지고 있으며 소정의 간극을 두고 떨어져 있는 두 표시판과 두 표시판 사이의 간극에 주입되어 있는 이방성 유전율을 갖는 액정층을 포함한다. 이러한 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고, 전압의 크기에 의존하는 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 화상을 표시한다.The liquid crystal display device includes a liquid crystal layer having an anisotropy dielectric constant having an electric field generating electrode for generating an electric field and injected into two gaps between the two display panels and the two display panels separated by a predetermined gap. Such a liquid crystal display generates an electric field in the liquid crystal layer by applying a voltage to the field generating electrode, and displays an image by controlling the transmittance of light passing through the liquid crystal layer by adjusting the intensity of the electric field depending on the magnitude of the voltage.

액정 표시 장치 중에서도 현재 주로 사용되는 것은, 한 표시판에는 복수의 화소 전극이 구비되어 있고, 다른 표시판에는 하나의 공통 전극이 전면에 걸쳐 형성되어 있는 것이다. 이 액정 표시 장치는 삼단자 소자인 박막 트랜지스터를 사용하여 화소 전극에 인가되는 전압을 스위칭함으로써 화상을 표시하며 화소 전극 및 박막 트랜지스터가 구비된 표시판을 박막 트랜지스터 표시판이라 한다.Among the liquid crystal display devices currently used mainly, a plurality of pixel electrodes are provided on one display panel, and one common electrode is formed on the entire surface of the other display panel. The liquid crystal display displays an image by switching a voltage applied to a pixel electrode using a thin film transistor, which is a three-terminal element, and a display panel provided with the pixel electrode and the thin film transistor is called a thin film transistor display panel.

최근 들어 이러한 액정 표시 장치는 휴대용 텔레비젼이나 노트북 컴퓨터 등의 경우 사용자가 휴대할 수 있도록 소형 및 경량이 요구되고 있으나, 그 구조나 현재 기술상 소형 및 경량에는 한계가 있다. 그러나 액정 표시 장치의 가장 기본적인 구성 요소인 유리 기판은 액정 표시 장치의 구성 요소 중에 부피와 중량이 가장 크고, 그 부피와 중량을 줄일 수 있는 여지가 남아 있어 그에 대한 연구가 계속되고 있다. Recently, such a liquid crystal display device requires a small size and a light weight so that a user can carry it in the case of a portable TV or a notebook computer. However, the structure and current technology have limitations on the small size and light weight. However, the glass substrate, which is the most basic component of the liquid crystal display, has the largest volume and weight among the components of the liquid crystal display, and there is room for reducing the volume and the weight thereof.

이러한 유리 기판의 부피 및 중량을 줄이기 위해서는 유리 기판의 두께를 얇게 하여야 하는데, 액정 표시 장치용 표시판의 제조 공정 중에 유리 기판에 물리적인 힘이 가해지는 경우가 많고, 유리 기판을 가열 및 냉각하는 공정도 많이 거치게 되어 유리 기판의 두께가 얇아지면 유리 기판이 파손되기 쉽다. 따라서 최근에는 공정 초기에는 두꺼운 유리 기판을 사용한 다음 후속 공정에서 유리 기판을 얇게 형성하는 방법이 이용되고 있다. 즉, 두꺼운 유리 기판에 박막 트랜지스터 따위의 소자를 형성하여 박막 트랜지스터 표시판을 형성한 다음 소자가 형성되지 않은 유리 기판의 외면을 갈아냄으로써 박막 트랜지스터 표시판의 두께를 줄인다.In order to reduce the volume and weight of the glass substrate, the thickness of the glass substrate should be thin. In the manufacturing process of the liquid crystal display panel, a physical force is often applied to the glass substrate, and the process of heating and cooling the glass substrate is also performed. When the glass substrate becomes thinner and the thickness of the glass substrate becomes thinner, the glass substrate tends to be damaged. Therefore, recently, a method of using a thick glass substrate at the beginning of the process and then forming a thin glass substrate in a subsequent process has been used. That is, by forming an element such as a thin film transistor on a thick glass substrate to form a thin film transistor array panel, the thickness of the thin film transistor array panel is reduced by changing the outer surface of the glass substrate on which the element is not formed.

그러나 이러한 액정 표시 장치용 표시판의 제조 방법은 유리 기판의 외면을 갈아내는 공정에 있어 내면에 형성되어 있는 박막 트랜지스터 따위의 소자에 물리적 및 화학적 스트레스를 받아 불량이 발생하기 쉽다. 또한 유리 기판의 외면을 갈아내는 공정은 공정 단가가 높으며 공정이 복잡하여 액정 표시 장치의 제조 수율을 저하시킨다.However, in the manufacturing method of the display panel for a liquid crystal display device, defects are likely to occur due to physical and chemical stresses on elements such as thin film transistors formed on the inner surface in the process of grinding the outer surface of the glass substrate. In addition, the process of grinding the outer surface of the glass substrate has a high process cost, and the process is complicated to reduce the manufacturing yield of the liquid crystal display device.

본 발명이 이루고자 하는 한 기술적 과제는 액정 표시 장치의 부피 및 중량을 줄일 수 있는 표시 장치용 표시판 및 그의 제조 방법을 제공하는 것이다.One object of the present invention is to provide a display panel for a display device and a method of manufacturing the same, which can reduce the volume and weight of a liquid crystal display device.

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 액정 표시 장치를 마련한다.In order to achieve the above object, the present invention provides the following liquid crystal display device.

보다 상세하게는 0.05mm~0.7mm의 두께를 가지는 유리 기판의 외면에 기판 지지대를 접착하는 단계, 유리 기판 위에 복수개의 박막층을 형성하는 단계, 유리 기판으로부터 기판 지지대를 분리하는 단계를 포함하는 표시 장치용 표시판의 제조 방법을 마련한다.More specifically, the display device comprising bonding the substrate support to the outer surface of the glass substrate having a thickness of 0.05mm ~ 0.7mm, forming a plurality of thin film layer on the glass substrate, separating the substrate support from the glass substrate The manufacturing method of the display panel for dragons is provided.

여기서 기판 지지대는 유리, 금속, 플라스틱 및 세라믹 중 어느 하나로 이루어진 것을 사용하는 것이 바람직하다.Here, it is preferable to use a substrate support made of any one of glass, metal, plastic, and ceramic.

또한 유리 기판의 외면에 기판 지지대를 접착하는 단계는 200℃ 이상의 고온에서 접착력을 상실하는 접착제 또는 양면 접착용 테이프를 이용하는 것이 바람직하다.In addition, the step of adhering the substrate support to the outer surface of the glass substrate, it is preferable to use an adhesive or double-sided adhesive tape that loses the adhesive force at a high temperature of 200 ℃ or more.

또한 기판 지지대를 유리 기판으로부터 분리하는 단계는 열 공정 또는 적외선 조사 공정을 사용하는 것이 바람직하다.In addition, the step of separating the substrate support from the glass substrate preferably uses a thermal process or an infrared irradiation process.

또한 유리 기판 위에 복수개의 박막층을 형성하는 단계는 게이트선을 형성하는 단계, 게이트선 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계, 데이터선 및 드레인 전극을 덮으며 접촉구를 가지는 보호막을 형성하는 단계, 보호막 위에 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 것이 바람직하다.The forming of the plurality of thin film layers on the glass substrate may include forming a gate line, forming a gate insulating film on the gate line, forming a semiconductor layer on the gate insulating film, and forming a data line and a drain electrode on the semiconductor layer. The method may include forming a passivation layer covering the data line and the drain electrode and having a contact hole, and forming a pixel electrode connected to the drain electrode through the contact hole on the passivation layer.

또한 유리 기판 위에 복수개의 박막층을 형성하는 단계는 유리 기판 위에 화소 영역을 구획하는 블랙 매트릭스을 형성하는 단계, 화소 영역 각각에 색 필터를 형성하는 단계, 색 필터 위에 공통 전극을 형성하는 단계를 포함하는 것이 바람직하다.In addition, the forming of the plurality of thin film layers on the glass substrate may include forming a black matrix partitioning the pixel regions on the glass substrate, forming a color filter in each pixel region, and forming a common electrode on the color filter. desirable.

다르게는 0.05mm~0.7mm의 두께를 가지는 제1 유리 기판의 외면에 제1 기판 지지대를 접착하는 단계, 제1 유리 기판의 내면 위에 복수의 박막 트랜지스터 및 화소 전극을 형성하는 단계, 0.05mm~0.7mm의 두께를 가지는 제2 유리 기판의 외면에 제2 기판 지지대를 접착하는 단계, 제2 유리 기판의 내면 위에 색필터, 블랙 매트릭스 및 공통 전극을 형성하는 단계, 제1 유리 기판의 내면과 제2 유리 기판의 내면을 접합하여 결합하는 단계, 제1 유리 기판 및 제2 유리 기판으로부터 각각 제1 기판 지지대 및 제2 기판 지지대를 분리하는 단계를 포함하는 액정 표시 장치의 제조 방법을 마련한다.Alternatively bonding the first substrate support to the outer surface of the first glass substrate having a thickness of 0.05 mm to 0.7 mm, forming a plurality of thin film transistors and pixel electrodes on the inner surface of the first glass substrate, 0.05 mm to 0.7 adhering a second substrate support to an outer surface of the second glass substrate having a thickness of mm, forming a color filter, a black matrix and a common electrode on the inner surface of the second glass substrate, an inner surface of the first glass substrate and the second Bonding and bonding the inner surface of the glass substrate, and separating the first substrate support and the second substrate support from the first glass substrate and the second glass substrate, respectively.

또 다르게는 0.05mm~0.7mm의 두께를 가지는 제1 유리 기판 위에 복수의 박막 트랜지스터 및 화소 전극이 형성되어 있는 제1 표시판, 0.05mm~0.7mm의 두께를 가지는 제2 유리 기판 위에 색필터, 블랙 매트릭스 및 공통 전극이 형성되어 있으며 제1 표시판과 간극을 두고 마주 보는 제2 표시판, 제1 표시판과 제2 표시판 사이의 간극에 충진되어 있는 액정을 포함하는 액정 표시 장치를 마련한다.Alternatively, a first display panel on which a plurality of thin film transistors and pixel electrodes are formed on a first glass substrate having a thickness of 0.05 mm to 0.7 mm, and a color filter and black on a second glass substrate having a thickness of 0.05 mm to 0.7 mm. A liquid crystal display device including a liquid crystal display having a matrix and a common electrode formed thereon and a liquid crystal filled in a gap between the first display panel and the second display panel facing the gap and between the first display panel and the second display panel is provided.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 2a 및 도 2b는 각각 도 1에 도시한 액정 표시 장치를 IIa-IIa' 선 및 IIb-IIb' 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2A and 2B are cutaway views of the liquid crystal display shown in FIG. 1 along the lines IIa-IIa 'and IIb-IIb', respectively. It is a cross section.

도 1 내지 도 2b에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치는 상부 표시판(200)과 하부 표시판(100) 및 이들 두 표시판(100, 200) 사이에 형성되어 있는 액정(3)과 두 표시판(100, 200)을 일정한 간격으로 지지하는 기판 간격재(320)를 포함한다. 이때, 액정(3)의 액정 분자(도시하지 않음)는 그 장축이 전계가 인가하지 않은 상태에서 배향막(11, 21)의 배향력 또는 액정의 특성에 의 해, 두 표시판(100, 200)에 대하여 수직으로 배열되어 있다. 그러나 액정 분자는 필요에 따라 그 장축이 두 표시판(100, 200)의 면에 대하여 평행하며 하부 표시판(100)에서부터 상부 표시판(200)에 이르기까지 나선형으로 비틀리도록 배열할 수도 있다. As shown in FIGS. 1 and 2B, the liquid crystal display according to the present exemplary embodiment includes an upper display panel 200 and a lower display panel 100, and liquid crystals 3 formed between the two display panels 100 and 200. The substrate spacer 320 supports the two display panels 100 and 200 at regular intervals. In this case, the liquid crystal molecules (not shown) of the liquid crystal 3 may be formed on the two display panels 100 and 200 by the alignment force of the alignment layers 11 and 21 or the characteristics of the liquid crystal in the state where the major axis thereof is not applied to the electric field. It is arranged vertically with respect to. However, if necessary, the liquid crystal molecules may be arranged such that their major axes are parallel to the surfaces of the two display panels 100 and 200 and spirally twisted from the lower display panel 100 to the upper display panel 200.

상부 표시판(200)은 색을 표현하기 위한 기판으로, 0.05mm~0.7mm의 두께를 가지는 유리 기판(210) 위에 빛샘을 방지하지 위하여 매트릭스 형상으로 블랙 매트릭스(black matrix)(도시하지 않음)가 형성되어 있다. 그리고, 블랙 매트릭스에 의해 정의되는 영역에 색필터(230)가 형성되어 있으며 색필터(230) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명 도전 물질로 이루어지는 공통 전극(270)이 형성되어 있다.The upper panel 200 is a substrate for expressing color, and a black matrix (not shown) is formed in a matrix shape to prevent light leakage on the glass substrate 210 having a thickness of 0.05 mm to 0.7 mm. It is. The color filter 230 is formed in a region defined by the black matrix, and the common electrode 270 formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is formed on the color filter 230. Is formed.

하부 표시판(100)은 색을 제어하기 위한 표시판으로, 0.05mm~0.7mm의 두께를 가지는 유리 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다. 그리고 게이트선(121)과 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 위로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다. 유지 전극선(131)은 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받으며, 폭이 아래위로 확장된 확장부(expansion)(137)를 포함한다.The lower panel 100 is a display panel for controlling color, and includes a plurality of gate lines 121 and a plurality of storage electrode lines on the glass substrate 110 having a thickness of 0.05 mm to 0.7 mm. 131 is formed. The gate line 121 and the storage electrode line 131 mainly extend in the horizontal direction and are separated from each other. The gate line 121 transmits a gate signal, and a portion of each gate line 121 protrudes upward to form a plurality of gate electrodes 124. The storage electrode line 131 receives a predetermined voltage such as a common voltage, and includes an expansion 137 that extends up and down in width.

게이트선(121) 및 유지 전극선(131)은 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 및 구리나 구리 합금 등 구리 계열의 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.The gate line 121 and the storage electrode line 131 may be formed of a silver-based metal such as silver (Ag) or a silver alloy having low resistivity, an aluminum-based metal such as aluminum (Al) or an aluminum alloy, and a copper-based copper such as copper or a copper alloy. It includes a conductive film made of metal, and in addition to the conductive film, chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo) having good physical, chemical and electrical contact properties with other materials, particularly ITO or IZO. And other conductive films made of alloys thereof (eg, molybdenum-tungsten (MoW) alloys). An example of the combination of the lower layer and the upper layer is chromium / aluminum-neodymium (Nd) alloy.

게이트선(121) 및 유지 전극선(131)의 측면은 경사져 있으며, 경사각은 기판(110)의 표면에 대하여 약 30-80° 범위이다.Sides of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle is in a range of about 30-80 ° with respect to the surface of the substrate 110.

게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.A plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) and the like are formed on the gate insulating layer 140. The linear semiconductor 151 extends mainly in the longitudinal direction, from which a plurality of extensions 154 extend toward the gate electrode 124.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다. A plurality of linear and island ohmic contacts 161 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed on the semiconductor 151. have. The linear contact member 161 has a plurality of protrusions 163, and the protrusions 163 and the island contact members 165 are paired and positioned on the protrusions 154 of the semiconductor 151.                     

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.Side surfaces of the semiconductor 151 and the ohmic contacts 161 and 165 are also inclined, and the inclination angle is 30 to 80 degrees.

저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(123)에 대하여 서로 반대쪽에 위치한다. 드레인 전극(175)은 유지 전극선(131)의 확장부(137) 쪽으로 연장되어 확장부(137)와 중첩하는 돌출부(177)를 가지고 있다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.The data line 171 mainly extends in the vertical direction to cross the gate line 121 and transmit a data voltage. A plurality of branches extending from the data line 171 toward the drain electrode 175 forms a source electrode 173. The pair of source electrode 173 and the drain electrode 175 are separated from each other and positioned opposite to the gate electrode 123. The drain electrode 175 extends toward the extension portion 137 of the storage electrode line 131 and has a protrusion 177 overlapping the extension portion 137. The gate electrode 124, the source electrode 173, and the drain electrode 175 form a thin film transistor (TFT) together with the protrusion 154 of the semiconductor 151, and the channel of the thin film transistor is a source. A protrusion 154 is formed between the electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다. The data line 171 and the drain electrode 175 may also include a conductive film made of a silver metal or an aluminum metal. In addition to the conductive film, chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum (Mo) may be used. ) And other conductive films made of alloys thereof. Sides of the data line 171 and the drain electrode 175 are also inclined, and the inclination angle is in the range of about 30-80 ° with respect to the horizontal plane.                     

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.The ohmic contacts 161 and 165 exist only between the semiconductor 151 below and the data line 171 and the drain electrode 175 above and serve to lower the contact resistance. The linear semiconductor 151 has an exposed portion between the source electrode 173 and the drain electrode 175 and is not covered by the data line 171 and the drain electrode 175, and in most places, the linear semiconductor 151 is provided. Although the width of is smaller than the width of the data line 171, as described above, the width becomes larger at the portion that meets the gate line 121 to strengthen the insulation between the gate line 121 and the data line 171.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체(151) 부분의 위에는 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.The data line 171, the drain electrode 175, and the exposed portion of the semiconductor 151 may be disposed on the data line 171, the drain electrode 175, and the conductive capacitor 177 for the storage capacitor and the exposed portion of the semiconductor 151. Low dielectric constants such as a-Si: C: O and a-Si: O: F, which are formed by plasma enhanced chemical vapor deposition (PECVD), are organic materials having excellent planarization characteristics and photosensitivity. A passivation layer 180 made of an insulating material or an inorganic material silicon nitride is formed.

보호막(180)에는 데이터선(171)의 끝 부분과 드레인 전극(175)을 각각 드러내는 복수의 접촉구(contact hole)(182, 187)가 형성되어 있다. 여기서 복수의 접촉구(182, 187)는 접촉구(182, 187)의 측벽이 소정의 경사각을 가지는 경사면으로 이루어져 완만한 프로파일을 가진다. The passivation layer 180 is provided with a plurality of contact holes 182 and 187 exposing the end portion of the data line 171 and the drain electrode 175, respectively. Here, the plurality of contact holes 182 and 187 have a gentle profile by forming sidewalls of the contact holes 182 and 187 having an inclined surface having a predetermined inclination angle.

보호막(180) 위에는 IZO 또는 ITO 따위의 투명한 도전체 또는 반사성 금속으로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다. A plurality of pixel electrodes 190 and a plurality of contact assistants 82 made of a transparent conductor such as IZO or ITO or a reflective metal are formed on the passivation layer 180.

화소 전극(190)은 접촉구(187)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 187 to receive a data voltage from the drain electrode 175.

데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정의 액정 분자들을 재배열시킨다.The pixel electrode 190 to which the data voltage is applied generates an electric field together with a common electrode (not shown) of another display panel (not shown) to which a common voltage is applied, thereby generating liquid crystal molecules of the liquid crystal between the two electrodes. Rearrange.

접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.The contact auxiliary members 82 are connected to ends of the data line 171 through the contact holes 182, respectively. The contact assistant 82 is not essential to serve to protect adhesion between the end portion of the data line 171 and an external device and to protect them, and application thereof is optional.

또한, 이러한 접촉구(182) 및 접촉 보조 부재(82)는 게이트선(121)의 끝부분에도 형성될 수 있으나 게이트 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 도 1 내지 도 2b와 같이 접촉구 및 접촉 보조 부재가 필요하지 않다. 반면, 게이트선(121)에 신호를 공급하는 게이트 구동 회로(도시하지 않음)가 칩의 형태로 기판(110) 또는 가요성 회로 기판(도시하지 않음) 위에 장착되는 경우에 게이트선(121)의 끝부분에 게이트선(121)과 연결하는 접촉구 및 접촉 보조 부재가 필요하다. In addition, the contact hole 182 and the contact auxiliary member 82 may be formed at the end of the gate line 121, but when the gate driving circuit is made of a thin film transistor or the like directly on the substrate 110, FIGS. 2b does not require a contact and a contact assist member. On the other hand, when the gate driving circuit (not shown) for supplying a signal to the gate line 121 is mounted on the substrate 110 or the flexible circuit board (not shown) in the form of a chip, A contact hole and a contact auxiliary member connecting to the gate line 121 are required at an end portion.

그러면, 본 발명의 한 실시예에 따른 액정 표시 장치용 상부 표시판(200, 대향 표시판) 및 하부 표시판(100, 박막 트랜지스터 표시판)의 제조 방법에 대하여 설명하기로 한다. Next, a method of manufacturing the upper panel 200 (the opposing display panel) and the lower panel 100 (the thin film transistor array panel) for a liquid crystal display according to an exemplary embodiment of the present invention will be described.                     

우선, 도 3a 내지 도 3c를 참조하여 본 발명의 한 실시예에 따른 액정 표시 장치의 상부 표시판 즉, 액정 공통 전극 표시판의 제조 방법에 대하여 구체적으로 설명하기로 한다.First, a method of manufacturing an upper panel, that is, a liquid crystal common electrode panel, of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3C.

도 3a에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 상부 표시판(200)의 제조 방법에서는, 우선 0.05mm~0.7mm의 두께를 가지는 유리 기판(210)의 외면에 200℃ 이상의 고온에서 접착력을 상실하는 접착용 테이프(50)를 사용하여 유리 기판(210)을 지지하는 기판 지지대(40)를 접착한다. 이때 기판 지지대(40)는 유리, 금속, 플라스틱 및 세라믹 중 어느 하나로 이루어지며 200℃ 이상의 고온에서 접착력을 상실하는 접착제를 사용하여 유리 기판(210)과 접착할 수 있다.As shown in FIG. 3A, in the manufacturing method of the upper panel 200 for a liquid crystal display according to the exemplary embodiment of the present invention, at least 200 ° C. or more is applied to the outer surface of the glass substrate 210 having a thickness of 0.05 mm to 0.7 mm. The substrate support 40 supporting the glass substrate 210 is bonded using the adhesive tape 50 that loses the adhesive force at a high temperature. In this case, the substrate support 40 may be made of any one of glass, metal, plastic, and ceramic, and may be attached to the glass substrate 210 using an adhesive that loses adhesive strength at a high temperature of 200 ° C. or higher.

그리고 0.05mm~0.7mm의 두께를 가지는 유리 기판(210)의 내면 위에 검은색 안료를 포함하는 감광성 유기 물질을 형성하고 마스크를 이용한 사진 공정으로 노광 및 현상하여 블랙 매트릭스(도시하지 않음)를 형성한다.Then, a photosensitive organic material including a black pigment is formed on the inner surface of the glass substrate 210 having a thickness of 0.05 mm to 0.7 mm, and exposed and developed by a photo process using a mask to form a black matrix (not shown). .

도 3b에 도시한 바와 같이, 적색, 녹색, 청색의 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하여 적색, 녹색, 청색의 색필터(230)를 차례로 형성한다. 그리고 색필터(230) 위에 ITO 또는 IZO와 같은 투명한 도전 물질을 적층하여 전면적으로 공통 전극(270)을 형성한다.As shown in FIG. 3B, the photosensitive organic materials including the red, green, and blue pigments are sequentially applied to each other to form the red, green, and blue color filters 230 in order. The common electrode 270 is formed on the entire surface of the color filter 230 by stacking a transparent conductive material such as ITO or IZO.

도 3c에 도시한 바와 같이, 아크릴계의 감광성 유기 물질을 도포하고 마스크를 이용한 사진 공정으로 노광 및 현상하여 기판 간격재(320)를 형성한다.As shown in FIG. 3C, an acrylic photosensitive organic material is coated and exposed and developed by a photo process using a mask to form a substrate spacer 320.

그리고 도 3d에 도시한 바와 같이, 색필터(230) 및 기판 간격재(320)를 가지 는 유리 기판(210) 위에 상부 배향막(21)을 형성한다.As shown in FIG. 3D, the upper alignment layer 21 is formed on the glass substrate 210 having the color filter 230 and the substrate spacer 320.

이어 유리 기판(210)과 기판 지지대(40) 사이에 위치하는 접착용 테이프(50)에 열 공정을 실시한다. 열 공정은 200℃ 이상의 고온에서 접착용 테이프(50)의 접착력이 완전히 상실되는 시점을 열 공정 종결 시점으로 하여 진행한다. 바람직하게는 약 10초 동안 열 공정을 진행한다. 도 2a는 열 공정을 진행 후의 단면을 나타낸 것으로 접착제의 접착력 상실에 의해 유리 기판(210)과 기판 지지대가 분리되어 있는 것을 도시하고 있다.Next, a thermal process is performed on the adhesive tape 50 positioned between the glass substrate 210 and the substrate support 40. The thermal process proceeds as the end of the thermal process at a time when the adhesive force of the adhesive tape 50 is completely lost at a high temperature of 200 ° C or higher. Preferably, the thermal process is performed for about 10 seconds. FIG. 2A shows a cross section after the thermal process, in which the glass substrate 210 and the substrate support are separated by the loss of adhesion of the adhesive.

이어, 본 발명의 한 실시예에 따른 액정 표시 장치의 하부 표시판 즉, 박막 트랜지스터 표시판의 제조 방법에서 대하여 도 4 내지 12b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.Next, a method of manufacturing a lower panel, that is, a thin film transistor array panel, of a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4 to 12B and FIGS. 1 to 2B.

도 4, 도 6, 도 8 및 도 10은 각각 도 1 내지 도 2b에 도시한 본 발명의 한 실시예에 따른 액정 표시 장치에서 하부 표시판(대향 표시판)의 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이고, 도 5a 및 도 5b는 각각 도 4의 박막 트랜지스터 표시판을 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이고, 도 7a 및 도 7b는 각각 도 6의 박막 트랜지스터 표시판을 VIIa-VIIa' 선 및 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이고, 도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa' 선 및 IXb-IXb' 선을 따라 잘라 도시한 단면도이고, 도 11a 및 도 11b는 각각 도 10의 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고, 도 12a 및 도 12b는 각각 도 10의 박막 트랜지스터 표시판을 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도로서 도 11a 및 도 11b 다음 단계에서의 도면이다.4, 6, 8, and 10 are layout views in an intermediate step of a method of manufacturing a lower panel (opposing panel) in the liquid crystal display according to the exemplary embodiment of the present invention shown in FIGS. 1 to 2B, respectively. 5A and 5B are cross-sectional views of the thin film transistor array panel of FIG. 4 taken along a line Va-Va 'and Vb-Vb', respectively, and FIGS. 7A and 7B are respectively FIGS. Is a cross-sectional view of a thin film transistor array panel taken along lines VIIa-VIIa 'and VIIb-VIIb', and FIGS. 9A and 9B illustrate IXa-IXa 'and IXb-IXb' lines, respectively. 11A and 11B are cross-sectional views of the thin film transistor array panel of FIG. 10 taken along the lines XIa-XIa 'and XIb-XIb', respectively, and FIGS. 12A and 12B are respectively shown in FIG. 10. Thin film transistor panel cut along line XIa-XIa 'and XIb-XIb' A time limit cross-sectional view FIG. 11a and FIG 11b is a view of the following steps:

먼저, 도 4 내지 도 5b에 도시한 바와 같이, 0.05mm~0.7mm의 두께를 가지는 유리 기판(110)의 외면에 200℃ 이상의 고온에서 접착력을 상실하는 접착용 테이프(50)를 사용하여 유리 기판(110)을 지지하는 기판 지지대(40)를 접착한다. 이때 기판 지지대(40)는 유리, 금속, 플라스틱 및 세라믹 중 어느 하나로 이루어지며 200℃ 이상의 고온에서 접착력을 상실하는 접착제를 사용하여 유리 기판(110)과 접착할 수 있다.First, as shown in FIGS. 4 to 5B, a glass substrate is used on the outer surface of the glass substrate 110 having a thickness of 0.05 mm to 0.7 mm by using an adhesive tape 50 that loses adhesive strength at a high temperature of 200 ° C. or higher. The substrate support 40 supporting the 110 is bonded. In this case, the substrate support 40 may be made of any one of glass, metal, plastic, and ceramic, and may be attached to the glass substrate 110 by using an adhesive that loses adhesive strength at a high temperature of 200 ° C. or higher.

그리고 유리 기판(110)의 내면 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 확장부(137)를 포함하는 복수의 유지 전극선(131)을 형성한다.A plurality of gate lines 121 including a plurality of gate electrodes 124 are deposited by photolithography and depositing a conductive layer such as a metal on the inner surface of the glass substrate 110 to a thickness of 1,000 to 3,000 Å by a method such as sputtering. And a plurality of sustain electrode lines 131 including a plurality of extension parts 137.

도 6 내지 도 7b에 도시한 바와 같이, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물 비정질 규소층(extrinsic amorphous silicon)을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154)를 각각 포함하는 선형 진성 반도체(151)를 형성한다.As shown in FIGS. 6 to 7B, an intrinsic amorphous silicon layer and an impurity amorphous silicon layer are successively stacked on the gate insulating layer 140, and the impurity amorphous silicon layer and the intrinsic amorphous silicon layer are stacked. The layer is photo-etched to form a linear intrinsic semiconductor 151 each including a plurality of linear impurity semiconductors 164 and a plurality of protrusions 154.

도 8 내지 도 9b에 도시한 바와 같이, 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)를 사진 식각으로 형성한다. As shown in FIG. 8 to FIG. 9B, a plurality of data lines 171, a plurality of drain electrodes 175, and a plurality of storage capacitor conductors 177 each including a plurality of source electrodes 173 are photographed. Form by etching.

이어, 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮 이지 않고 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉 부재(165)를 완성하는 한편, 그 아래의 진성 반도체(151) 부분을 노출시킨다. 이때 진성 반도체(151) 돌출부(154)의 상층부도 일정 두께 식각될 수 있으며, 노출된 진성 반도체(151) 부분의 표면을 안정화시키기 위하여 산소 플라스마를 뒤이어 실시하는 것이 바람직하다.Subsequently, a plurality of linear portions each including a plurality of protrusions 163 may be removed by removing portions of the impurity semiconductor 164 that are not covered by the data line 171, the drain electrode 175, and the storage capacitor conductor 177. The ohmic contact 161 and the plurality of islands of ohmic contact 165 are completed, while the portion of the intrinsic semiconductor 151 underneath is exposed. In this case, the upper layer portion of the protrusion 154 of the intrinsic semiconductor 151 may also be etched to a predetermined thickness, and it is preferable to carry out an oxygen plasma after stabilizing the surface of the exposed intrinsic semiconductor 151.

이어 도 10 내지 도 11b에 도시한 바와 같이, 데이터선(171)의 끝 부분 및 드레인 전극(175)의 돌출부(177) 일부를 드러내는 접촉구(182, 187)를 가지는 보호막(180)을 형성한다.Next, as shown in FIGS. 10 to 11B, a passivation layer 180 having contact portions 182 and 187 exposing the end portion of the data line 171 and a part of the protrusion 177 of the drain electrode 175 is formed. .

도 12a 및 도 12b에 도시한 바와 같이, IZO 또는 ITO막을 스퍼터링으로 적층하고 사진 식각하여 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한 다음, 그 상부에 하부 배향막(11)을 형성한다. 여기서 화소 전극(190)과 접촉 보조 부재(82)의 재료가 IZO인 경우 표적으로는 일본 이데미츠(Idemitsu)사의 IDIXO(indium x-metal oxide)라는 상품을 사용할 수 있고, In2O3 및 ZnO를 포함하며, 인듐과 아연의 총량에서 아연이 차지하는 함유량은 약 15-20 atomic% 범위인 것이 바람직하다. 또한, IZO의 스퍼터링 온도는 250℃ 이하인 것이 접촉 저항을 최소화하기 위해 바람직하다.12A and 12B, a plurality of pixel electrodes 190 and a plurality of contact auxiliary members 82 are formed by stacking IZO or ITO films by sputtering and photolithography to form a plurality of pixel electrodes 190 and a lower alignment layer 11 thereon. ). Here, when the material of the pixel electrode 190 and the contact auxiliary member 82 is IZO, a product called indium x-metal oxide (IDIXO) manufactured by Idemitsu, Japan may be used as a target, and may include In2O3 and ZnO. The content of zinc in the total amount of indium and zinc is preferably in the range of about 15-20 atomic%. In addition, it is preferable that the sputtering temperature of IZO is 250 ° C. or less in order to minimize contact resistance.

이어 유리 기판(110)과 기판 지지대(40) 사이에 위치하는 접착용 테이프(50)에 열 공정을 실시한다. 열 공정은 200℃ 이상의 고온에서 접착용 테이프(50)의 접착력이 완전히 상실되는 시점을 열 공정 종결 시점으로 하여 진행한다. 바람직 하게는 약 10초 동안 열 공정을 진행한다. 도 2a는 열 공정을 진행 후의 단면을 나타낸 것으로 접착제의 접착력 상실에 의해 유리 기판(110)과 기판 지지대가 분리되어 있는 것을 도시하고 있다.Next, a thermal process is performed on the adhesive tape 50 positioned between the glass substrate 110 and the substrate support 40. The thermal process proceeds as the end of the thermal process at a time when the adhesive force of the adhesive tape 50 is completely lost at a high temperature of 200 ° C or higher. Preferably, the thermal process is performed for about 10 seconds. FIG. 2A shows a cross section after a thermal process, in which the glass substrate 110 and the substrate support are separated by the loss of adhesion of the adhesive.

이러한 본 발명의 한 실시예는 상부 표시판과 하부 표시판을 결합하기 전에 고온 열 공정을 상부 표시판 및 하부 표시판에 각각 진행하여 상부 표시판 및 하부 표시판으로부터 이들을 지지하던 기판 지지대를 분리한다. 즉, 상부 표시판과 하부 표시판 사이에 액정을 주입하기 전에 각각의 표시판에 고온 열 공정을 각각 진행하여 기판 지지대를 분리한다.According to one embodiment of the present invention, a high temperature thermal process is performed on the upper panel and the lower panel, respectively, before the upper panel and the lower panel are joined to separate the substrate support from the upper panel and the lower panel. That is, before injecting the liquid crystal between the upper panel and the lower panel, a high temperature thermal process is performed on each of the panel to separate the substrate support.

한편 이와는 달리 본 발명의 다른 실시예로 상부 표시판 및 하부 표시판 각각에 기판 지지대가 접착되어 있는 상태에서 두 표시판을 서로 결합하고 그 사이에 액정을 주입한 다음 한번의 고온 열 공정을 진행하여 두 표시판에 각각 부착되어 있는 기판 지지대를 두 표시판으로부터 분리할 수 있다.On the other hand, in another embodiment of the present invention in the state that the substrate support is bonded to each of the upper display panel and the lower display panel, the two display panels are bonded to each other, the liquid crystal is injected therebetween, and the high temperature thermal process is performed on the two display panels. The substrate supports attached to each other can be separated from the two display panels.

이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에서는 0.05mm~0.7mm의 두께를 가지는 박형 유리 기판에 기판 지지대를 부착한 후 액정 표시 장치를 제조하기 위한 다수의 공정을 진행함으로써 다수의 공정을 진행하기 위해 이동 할 경우 박형 유리 기판이 휘어지거나 깨지는 현상을 방지할 수 있다. 또한 하나의 기판 지지대에 복수개의 박형 유리 기판을 부착할 수 있어 액정 표시 장치의 제조 수율을 향상시킬 수 있다.In the method of manufacturing a liquid crystal display device according to an embodiment of the present invention, a plurality of processes are performed by attaching a substrate support to a thin glass substrate having a thickness of 0.05 mm to 0.7 mm, and then performing a plurality of processes for manufacturing a liquid crystal display device. When moving in order to prevent the thin glass substrate is bent or broken phenomenon. In addition, a plurality of thin glass substrates may be attached to one substrate support, thereby improving the manufacturing yield of the liquid crystal display device.

그러나 이와 같은 본 발명의 실시예에 따른 액정 표시 장치는 박형 유리 기판과 기판 지지대를 접착하는 접착제나 접착용 테이프의 접착 물질의 특성 상 고온 에서 접착력이 상실되기 때문에 박막 트랜지스터 따위를 박막층 형성 공정을 접착제나 접착용 테이프의 접착력이 상실되지 않는 200℃ 미만의 저온에서 진행하는 것이 바람직하다.However, in the liquid crystal display device according to the embodiment of the present invention, the adhesive force is lost at high temperatures due to the adhesive material for bonding the thin glass substrate and the substrate support or the adhesive material of the adhesive tape. It is preferable to proceed at a low temperature below 200 ° C. in which the adhesive strength of the adhesive tape is not lost.

그러면 200℃ 미만의 저온에서 형성한 액정 표시 장치의 구동 특성에 대하여 도 13을 참고로 하여 좀더 상세히 설명한다.The driving characteristics of the liquid crystal display formed at a low temperature below 200 ° C will be described in more detail with reference to FIG. 13.

도 13은 본 발명의 한 실시예에 따른 저온 공정에 의해 형성된 액정 표시 장치의 시뮬레이션 결과를 나타내는 시뮬레이션 도면이다.13 is a simulation diagram illustrating a simulation result of a liquid crystal display device formed by a low temperature process according to an embodiment of the present invention.

일반적으로 액정 표시 장치는 삼단자 소자인 박막 트랜지스터를 사용하여 화소 전극에 인가되는 전압을 스위칭함으로써 화상을 표시한다. 그래서 도 13에 도시한 바와 같이, 본 발명의 실시예에 따라 200℃ 미만의 저온에서 형성한 액정 표시 장치의 박막 트랜지스터의 삼단자 즉, 소스, 드레인 및 게이트 단자에 있어서, 소스 단자에는 0V, 드레인 단자에는 10V의 전압을 인가하고 게이트 단자에 인가하는 전압(Vg)의 값을 순차적으로 변화시키면서 액정 표시 장치를 시뮬레이션하여 액정 표시 장치의 구동에 가장 큰 영향을 미치는 구동 전류(Id)의 온/오프 값을 확인한다. 여기서 구동 전류(Id)가 온(on)되는 값이 1.00E-06A 이상이고, 오프(off)되는 값이 1.00E-14A 미만이다. In general, a liquid crystal display device displays an image by switching a voltage applied to a pixel electrode using a thin film transistor that is a three-terminal element. Thus, as shown in FIG. 13, in the three terminals of the thin film transistor of the liquid crystal display device formed at a low temperature of less than 200 ° C according to the embodiment of the present invention, that is, a source, a drain, and a gate terminal, 0V, Applying a voltage of 10V to the terminal and sequentially changing the value of the voltage (Vg) applied to the gate terminal to simulate the liquid crystal display device to turn on / off the driving current (Id) which has the greatest influence on the driving of the liquid crystal display device Check the value. The value at which the driving current Id is turned on is 1.00E-06A or more, and the value at which the drive current Id is off is less than 1.00E-14A.

또한 150℃의 저온에서 형성한 박막 트랜지스터의 구동 능력은 150℃의 저온에서 형성한 박막 트랜지스터의 구동 전류(Id)와 370℃의 고온에서 형성한 박막 트랜지스터의 구동 전류(Id)를 비교한 아래의 [표1]에서 보더라도 150℃의 저온에서 형성한 박막 트랜지스터의 구동 전류(Id)의 온(on) 값은 1.00E-06A 이상으로 370℃ 의 고온에서 형성한 박막 트랜지스터의 구동 전류(Id)의 온(on) 값인 2.00E-06A 보다 낮으나 구동 전류(Id)의 온/오프 값이 107 이상으로 액정 표시 장치를 구동 할 수 있는 정도의 구동 능력을 나타낸다.In addition, the driving capability of the thin film transistor formed at a low temperature of 150 ° C is obtained by comparing the driving current (Id) of the thin film transistor formed at a low temperature of 150 ° C with the driving current (Id) of the thin film transistor formed at a high temperature of 370 ° C. As shown in [Table 1], the on value of the driving current Id of the thin film transistor formed at a low temperature of 150 ° C. is 1.00E-06A or higher and the driving current Id of the thin film transistor formed at a high temperature of 370 ° C. Although it is lower than the on value of 2.00E-06A, the on / off value of the driving current Id is 10 7 or more, indicating a driving ability to drive the liquid crystal display.

Ion I on Ioff I off Ion/Ioff I on / I off 150℃ 공정150 ℃ process 1.00E-06A 이상1.00E-06A or higher 1.00E-14A 이하1.00E-14A or less 107이상More than 10 7 370℃ 공정370 ℃ process 2.00E-06A 이상2.00E-06A or later 1.00E-14A 이하1.00E-14A or less 107이상More than 10 7

table

이러한 본 발명의 실시예에 따른 액정 표시 장치는 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.The liquid crystal display according to the exemplary embodiment of the present invention may be manufactured in various modified forms and methods.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 따르면 0.05mm~0.7mm 두께를 가지는 박형 유리 기판을 이용하여 액정 표시 장치를 형성함으로써, 액정 표시 장치의 부피와 중량이 감소되어 휴대하기 용이하다.As described above, according to the present invention, by forming a liquid crystal display using a thin glass substrate having a thickness of 0.05 mm to 0.7 mm, the volume and weight of the liquid crystal display are reduced, thereby making it easier to carry.

또한 박형 유리 기판을 기판 지지대에 접착하여 지지한 다음 액정 표시 장치를 형성하기 위한 다수의 공정을 진행함으로써 다수의 공정을 진행하기 위해 이동 할 때 박형 유리 기판이 휘거나 깨지는 현상을 방지할 수 있다.In addition, by adhering and supporting the thin glass substrate to the substrate support, a plurality of processes for forming a liquid crystal display may be performed to prevent the thin glass substrate from being bent or broken when moving to perform a plurality of processes.

Claims (8)

0.05mm~0.7mm의 두께를 가지는 유리 기판의 외면에 기판 지지대를 접착하는 단계,Adhering the substrate support to the outer surface of the glass substrate having a thickness of 0.05 mm to 0.7 mm, 상기 유리 기판 위에 복수개의 박막층을 형성하는 단계,Forming a plurality of thin film layers on the glass substrate, 상기 유리 기판으로부터 기판 지지대를 분리하는 단계를 포함하고,Separating the substrate support from the glass substrate, 상기 기판 지지대를 유리 기판으로부터 분리하는 단계는 열 공정 또는 적외선 조사 공정을 사용하는 표시 장치용 표시판의 제조 방법.The separating of the substrate support from the glass substrate uses a thermal process or an infrared irradiation process. 제1항에서,In claim 1, 상기 기판 지지대는 유리, 금속, 플라스틱 및 세라믹 중 어느 하나로 이루어진 것을 사용하는 표시 장치용 표시판의 제조 방법.The substrate support is a method of manufacturing a display panel for a display device using a glass, metal, plastic, or any one of a ceramic. 제1항에서,In claim 1, 상기 유리 기판의 외면에 기판 지지대를 접착하는 단계는 200℃ 이상의 고온에서 접착력을 상실하는 접착제 또는 접착용 테이프를 이용하는 표시 장치용 표시판의 제조 방법.Bonding the substrate support to the outer surface of the glass substrate is a method of manufacturing a display panel for a display device using an adhesive or adhesive tape that loses the adhesive strength at a high temperature of 200 ℃ or more. 삭제delete 제1항에서,In claim 1, 상기 유리 기판 위에 복수개의 박막층을 형성하는 단계는Forming a plurality of thin film layers on the glass substrate 상기 유리 기판 위에 게이트선을 형성하는 단계,Forming a gate line on the glass substrate, 상기 게이트선 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate line; 상기 게이트 절연막 위에 반도체층을 형성하는 단계,Forming a semiconductor layer on the gate insulating film, 상기 반도체층 위에 데이터선 및 드레인 전극을 형성하는 단계,Forming a data line and a drain electrode on the semiconductor layer; 상기 데이터선 및 드레인 전극을 덮으며 접촉구를 가지는 보호막을 형성하는 단계,Forming a passivation layer covering the data line and the drain electrode and having a contact hole; 상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 표시 장치용 표시판의 제조 방법.Forming a pixel electrode connected to the drain electrode through the contact hole on the passivation layer. 제1항에서,In claim 1, 상기 유리 기판 위에 복수개의 박막층을 형성하는 단계는Forming a plurality of thin film layers on the glass substrate 상기 유리 기판 위에 화소 영역을 구획하는 블랙 매트릭스을 형성하는 단계, Forming a black matrix on the glass substrate to partition the pixel region; 상기 화소 영역 각각에 색 필터를 형성하는 단계,Forming a color filter in each of the pixel regions; 상기 색 필터 위에 공통 전극을 형성하는 단계를 포함하는 표시 장치용 표시판의 제조 방법.A method of manufacturing a display panel for a display device, the method comprising forming a common electrode on the color filter. 0.05mm~0.7mm의 두께를 가지는 제1 유리 기판의 외면에 제1 기판 지지대를 접착하는 단계, 상기 제1 유리 기판의 내면 위에 복수의 박막 트랜지스터 및 화소 전극을 형성하는 단계,Adhering a first substrate support to an outer surface of a first glass substrate having a thickness of 0.05 mm to 0.7 mm, forming a plurality of thin film transistors and pixel electrodes on an inner surface of the first glass substrate, 0.05mm~0.7mm의 두께를 가지는 제2 유리 기판의 외면에 제2 기판 지지대를 접착하는 단계, 상기 제2 유리 기판의 내면 위에 색필터, 블랙 매트릭스 및 공통 전극을 형성하는 단계,Adhering a second substrate support to an outer surface of the second glass substrate having a thickness of 0.05 mm to 0.7 mm, forming a color filter, a black matrix, and a common electrode on the inner surface of the second glass substrate, 상기 제1 유리 기판의 내면과 제2 유리 기판의 내면을 접합하여 결합하는 단계,Bonding and bonding the inner surface of the first glass substrate and the inner surface of the second glass substrate, 상기 제1 유리 기판 및 제2 유리 기판으로부터 각각 제1 기판 지지대 및 제2 기판 지지대를 분리하는 단계를 포함하고,Separating the first substrate support and the second substrate support from the first glass substrate and the second glass substrate, respectively, 상기 제1 기판 지지대 및 제2 기판 지지대를 유리 기판으로부터 분리하는 단계는 열 공정 또는 적외선 조사 공정을 사용하는 액정 표시 장치의 제조 방법.The separating of the first substrate support and the second substrate support from the glass substrate uses a thermal process or an infrared irradiation process. 제7항에서,In claim 7, 상기 유리 기판의 외면에 기판 지지대를 접착하는 단계는 200℃ 이상의 고온에서 접착력을 상실하는 접착제 또는 접착용 테이프를 이용하는 액정 표시 장치의 제조 방법.Bonding the substrate support to the outer surface of the glass substrate is a method of manufacturing a liquid crystal display device using an adhesive or adhesive tape that loses the adhesive force at a high temperature of 200 ℃ or more.
KR1020030076649A 2003-10-31 2003-10-31 Liquid crystal display KR100984357B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076649A KR100984357B1 (en) 2003-10-31 2003-10-31 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076649A KR100984357B1 (en) 2003-10-31 2003-10-31 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20050041462A KR20050041462A (en) 2005-05-04
KR100984357B1 true KR100984357B1 (en) 2010-09-30

Family

ID=37242940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076649A KR100984357B1 (en) 2003-10-31 2003-10-31 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100984357B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264889B1 (en) * 1997-11-21 2000-09-01 구본준 Fabrication method of lcd with plastic substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264889B1 (en) * 1997-11-21 2000-09-01 구본준 Fabrication method of lcd with plastic substrate

Also Published As

Publication number Publication date
KR20050041462A (en) 2005-05-04

Similar Documents

Publication Publication Date Title
KR101216688B1 (en) TFT array panel and liquid crystal display having the same
KR101163622B1 (en) Thin Film Transistor substrate
KR20100075026A (en) Thin film transistor array substrate and method of fabricating the same
TW201013279A (en) Liquid crystal display and method of manufacturing the same
JPH1041519A (en) Liquid crystal display device and its manufacture
JP2006337983A (en) Method of manufacturing flexible display device
KR20060104093A (en) Liquid crystal display and manufacturing method thereof
EP1795950A1 (en) Liquid crystal display and manufacturing method therefor
US7535520B2 (en) Thin film transistor array panel for liquid crystal display
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
TW200818399A (en) Thin film transistor substrate, manufacturing method of thin film transistor, and display device
KR101337255B1 (en) Electrophoretic display and method for manufacturing thereof
JP2009265662A (en) High-aperture-ratio array substrate, liquid crystal display device, and manufacturing methods thereof
KR20150107965A (en) Liquid crystal display device and methdo for manufacturing the same
KR100379565B1 (en) substrate for thin film transistor and Liguid crystal display
KR100984357B1 (en) Liquid crystal display
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20080069798A (en) Liquid crystal display
US20030164908A1 (en) Thin film transistor panel
JPH08262492A (en) Liquid crystal display device
KR20050041464A (en) Liquid crystal display
US20050083477A1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR20060082109A (en) Thin film transistor array panel and manufacturing method thereof
KR20070079377A (en) Thin film transistor array panel and method for manufacturing the same
KR100683142B1 (en) Method for fabricating tft lcd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 10