KR100981097B1 - Template having Opaque Layer Coating and Manufacturing Method thereof - Google Patents

Template having Opaque Layer Coating and Manufacturing Method thereof Download PDF

Info

Publication number
KR100981097B1
KR100981097B1 KR1020080038432A KR20080038432A KR100981097B1 KR 100981097 B1 KR100981097 B1 KR 100981097B1 KR 1020080038432 A KR1020080038432 A KR 1020080038432A KR 20080038432 A KR20080038432 A KR 20080038432A KR 100981097 B1 KR100981097 B1 KR 100981097B1
Authority
KR
South Korea
Prior art keywords
template
cavities
coating film
opaque coating
forming
Prior art date
Application number
KR1020080038432A
Other languages
Korean (ko)
Other versions
KR20090112504A (en
Inventor
이호덕
임용진
최은열
차정학
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020080038432A priority Critical patent/KR100981097B1/en
Publication of KR20090112504A publication Critical patent/KR20090112504A/en
Application granted granted Critical
Publication of KR100981097B1 publication Critical patent/KR100981097B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 투명한 템플릿 재질에 불투명 금속막을 코팅하고 얼라인 마크(align mark)와 캐비티(cavity) 위치가 나타나도록 패터닝하고, 패턴된 불투명 금속막을 이용하여 습식 또는 건식으로 캐비티를 가공함으로써, 별도 공정 없이 동시 공정으로 템플릿에 얼라인 마크와 캐비티를 형성할 수 있으며, 이와 같이 제조된 템플릿을 이용하여 웨이퍼와의 얼라인 공정 및 솔더 범프(solder bump) 충진과 전이 검사 공정을 용이하게 할 수 있는 웨이퍼 범핑용 템플릿 및 그 방법에 관한 것이다. 본 발명에 따라 솔더 범프를 형성하여 전극에 전이하기 위한 템플릿은, 일정 투명도의 재질의 한쪽 면에 형성된 후 패터닝된 코팅막을 포함하고, 상기 패터닝에 의하여 상기 코팅막이 제거된 위치들의 영역이 복수의 캐비티들을 형성한 영역과 얼라인 마크 영역을 포함한다.The present invention provides a transparent template material by coating an opaque metal film, patterning the alignment mark and the cavity position, and processing the cavity wet or dry using a patterned opaque metal film, thereby eliminating a separate process. Simultaneous process enables alignment marks and cavities to be formed on the template, and wafer templates are used to facilitate alignment and wafer bump filling and transition inspection processes with the template. For a template and a method thereof. According to the present invention, the template for forming the solder bumps and transferring them to the electrode includes a coating film formed on one side of a material having a certain transparency and then patterned, wherein the areas of the positions where the coating film is removed by the patterning are formed in a plurality of cavities. And an alignment mark region.

템플릿(template), 불투명 금속막 코팅, 캐비티와 얼라인 마크 동시 포함 Includes template, opaque metal film coating, cavity and alignment marks simultaneously

Description

불투명 레이어 코팅을 갖는 템플릿 및 그 제조 방법{Template having Opaque Layer Coating and Manufacturing Method thereof} Template having Opaque Layer Coating and Manufacturing Method

본 발명은 웨이퍼 범핑용 템플릿(template)에 관한 것으로서, 특히, 투명한 템플릿 재질에 불투명 금속막을 코팅하고 얼라인 마크(align mark)와 캐비티(cavity) 위치가 나타나도록 패터닝하고, 패턴된 불투명 금속막을 이용하여 습식 또는 건식으로 캐비티를 가공함으로써, 별도 공정 없이 동시 공정으로 템플릿에 얼라인 마크와 캐비티를 형성할 수 있으며, 이와 같이 제조된 템플릿을 이용하여 웨이퍼와의 얼라인 공정 및 솔더 범프(solder bump) 충진과 전이 검사 공정을 용이하게 할 수 있는 웨이퍼 범핑용 템플릿 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a template for wafer bumping, in particular, coating an opaque metal film on a transparent template material, patterning the alignment mark and the cavity position to appear, and using a patterned opaque metal film. By machining the cavity in a wet or dry manner, an alignment mark and a cavity can be formed on the template in a simultaneous process without a separate process, and the alignment process with the wafer and solder bumps using the template thus prepared. The present invention relates to a wafer bumping template and a method for facilitating filling and transition inspection processes.

일반적으로 유리 기판에 캐비티들을 가공한 템플릿을 이용하여 웨이퍼 범핑 공정을 수행한다. 외부 리드(outer lead)와 연결된 기판 상의 내부 리드와 와이어 본딩(wire bonding)으로 연결하는 경우에 공간 활용에 제약이 크므로, 템플릿의 캐비티들에 솔더 범프들을 만들고 이를 칩 단위 또는 웨이퍼 단위의 전극 패드들에 전이하는 웨이퍼 범핑 공정을 수행하고 솔더 범프들이 전이된 칩을 기판 상의 내부 리드와 연결시켜 플립 칩(flip chop) 형태로 패키징을 수행한다. Generally, a wafer bumping process is performed using a template obtained by processing cavities on a glass substrate. Since space is limited when wire bonding with internal leads on the substrate connected to the outer leads, solder bumps are created in the cavities of the template and the chip pad or wafer electrode pads are used. The wafer bumping process is performed to transfer the solder bumps, and the solder bumps are connected to the internal leads on the substrate, thereby packaging in the form of flip chips.

이와 같은 웨이퍼 범핑을 위하여 일반적으로 유리 재질의 템플릿 상에 만들어진 얼라인 마크가 이용된다. 예를 들어, 유리 템플릿 상에 웨이퍼와의 얼라인을 위한 금속 패턴을 형성한 후, 다시 캐비티가 형성될 위치에 대한 포토 마스킹 공정을 수행하고 캐비티 형성 공정을 통하여 웨이퍼 범핑용 템플릿을 제조할 수 있다. 그러나, 이와 같은 일반적인 템플릿 제조 공정을 이용할 경우에 캐비티 가공과 얼라인 마크를 별도의 공정으로 형성하여야 하는 문제점이 있다. 이외에도, 위와 같은 일반적인 형태의 유리 템플릿은, 이동 또는 공정 중에 캐비티가 형성된 면이 보호되지 않아 마모가 쉬우며 오래 사용하기 어렵다는 문제점이 있다. For such wafer bumping, alignment marks made on a template made of glass are generally used. For example, after forming a metal pattern for alignment with the wafer on the glass template, a photo masking process may be performed on the position where the cavity is to be formed, and a template for wafer bumping may be manufactured through the cavity forming process. . However, when using such a general template manufacturing process, there is a problem that the cavity processing and the alignment mark should be formed in a separate process. In addition, the glass template of the general form as described above, there is a problem that the surface on which the cavity is formed during movement or processing is not protected and easy to wear and difficult to use for a long time.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 표면 보호와 내구성 증대를 위하여 불투명 금속막이 코팅된 템플릿으로도 웨이퍼와의 얼라인 및 솔더 범프 충진과 전이 검사가 용이한 웨이퍼 범핑용 템플릿 및 그 제조 방법을 제공하는 데 있다.The present invention has been made to solve the above problems of the prior art, an object of the present invention, the alignment and solder bump filling and transfer with the wafer even with a template coated with an opaque metal film for surface protection and increased durability It is an object of the present invention to provide a wafer bumping template and a method of manufacturing the same.

그리고, 본 발명의 다른 목적은, 별도 공정 없이 동시 공정으로 얼라인 마크와 캐비티를 형성하여 불투명 금속막이 코팅된 템플릿을 제조하고 웨이퍼와의 얼라인 공정과 솔더 범프 충진과 전이 검사 공정을 용이하게 하기 위하여, 투명한 템플릿 재질에 불투명 금속막을 코팅하고 얼라인 마크와 캐비티 위치가 나타나도록 패 터닝하고, 패턴된 불투명 금속막을 습식 또는 건식의 캐비티 형성을 위한 식각 시의 배리어(barrier) 막으로 이용하여 제조되는 웨이퍼 범핑용 템플릿 및 그 제조 방법을 제공하는 데 있다.Another object of the present invention is to form an alignment mark and a cavity in a simultaneous process without a separate process, to prepare a template coated with an opaque metal film, and to facilitate an alignment process with a wafer, solder bump filling, and a transition inspection process. For this purpose, a transparent template material is coated with an opaque metal film, patterned to show alignment marks and cavity positions, and the patterned opaque metal film is used as a barrier film during etching to form a wet or dry cavity. A wafer bumping template and a method of manufacturing the same are provided.

먼저, 본 발명의 주요 특징을 요약하면, 상기한 바와 같은 기술적 과제를 실현하기 위한 본 발명의 일면에 따라 솔더 범프를 형성하여 전극에 전이하기 위한 템플릿은, 일정 투명도의 재질의 한쪽 면에 형성된 후 패터닝된 코팅막을 포함하고, 상기 패터닝에 의하여 상기 코팅막이 제거된 위치들의 영역이 복수의 캐비티들을 형성한 영역과 얼라인 마크 영역을 포함하는 것을 특징으로 한다.First, to summarize the main features of the present invention, the template for forming a solder bump and transition to the electrode according to one aspect of the present invention for realizing the technical problem as described above, is formed on one side of the material of a certain transparency And a patterned coating layer, wherein the regions of the positions where the coating layer is removed by the patterning include a region in which a plurality of cavities are formed and an alignment mark region.

상기 코팅막은 금속막을 포함하고, 상기 일정 투명도의 재질은 범핑 공정 중에 열변형도가 5% 이하인 것을 특징으로 한다.The coating film comprises a metal film, the material of the predetermined transparency is characterized in that the thermal strain is 5% or less during the bumping process.

상기 복수의 캐비티들을 형성한 영역은, 습식 또는 건식에 의하여 형성된 캐비티들을 포함할 수 있고, 상기 얼라인 마크 영역은, 상기 템플릿의 가장 자리에 형성된 적어도 2개 이상 복수개의 얼라인 마크들을 포함할 수 있다.The region in which the plurality of cavities are formed may include cavities formed by wet or dry, and the alignment mark region may include at least two or more plurality of align marks formed at an edge of the template. have.

본 발명의 다른 일면에 따라 솔더 범프를 형성하여 전극에 전이하기 위한 템플릿의 제조 방법은, 일정 투명도의 재질의 한쪽 면에 코팅막을 형성하는 단계;According to another aspect of the present invention, a method of manufacturing a template for forming a solder bump and transferring to an electrode includes: forming a coating film on one surface of a material having a predetermined transparency;

상기 코팅막을 패터닝하는 단계; 및 상기 패터닝에 의하여 상기 코팅막이 제거된 위치들의 영역 중 얼라인 마크 영역 이외의 영역에 복수의 캐비티들을 형성하는 단계를 포함하는 것을 특징으로 한다.Patterning the coating film; And forming a plurality of cavities in a region other than the alignment mark region among the regions of the positions where the coating film is removed by the patterning.

상기 복수의 캐비티들을 형성하는 단계는, 레이저를 이용하여 상기 복수의 캐비티들을 일정 순서로 하나씩 가공하는 단계를 포함할 수 있다.The forming of the plurality of cavities may include machining the plurality of cavities one by one using a laser.

상기 복수의 캐비티들을 형성하는 단계는, 적어도 2개 이상의 얼라인 마크들이 형성될 상기 얼라인 마크 영역을 소정 감광막으로 도포하거나 도포하지 않고, 습식으로 상기 복수의 캐비티들을 형성하는 단계를 포함할 수 있다.The forming of the plurality of cavities may include forming the plurality of cavities in a wet manner, with or without applying a predetermined photoresist to the alignment mark area where at least two or more alignment marks are to be formed. .

본 발명에 따른 웨이퍼 범핑용 템플릿 및 그 제조 방법에 따르면, 불투명 금속막이 코팅된 템플릿을 이용하므로 웨이퍼 범핑 시에 템플릿의 표면 보호와 내구성을 향상시킬 수 있다. According to the wafer bumping template according to the present invention and a method for manufacturing the same, the template coated with an opaque metal film can be used to improve the surface protection and durability of the template during wafer bumping.

그리고, 본 발명에 따른 웨이퍼 범핑용 템플릿 및 그 제조 방법에 따르면, 투명한 템플릿 재질에 불투명 금속막을 코팅하고 얼라인 마크와 캐비티 위치가 나타나도록 패터닝하고, 패턴된 불투명 금속막을 습식 또는 건식의 캐비티 형성을 위한 식각 시의 배리어(barrier) 막으로 이용하여 템플릿을 제조함으로써, 별도 공정 없이 동시 공정으로 얼라인 마크와 캐비티를 형성할 수 있으며, 이와 같은 템플릿을 이용하여 웨이퍼와의 얼라인 공정과 솔더 범프 충진과 전이 검사 공정을 용이하게 수행할 수 있다.In addition, according to the wafer bumping template according to the present invention and a method for manufacturing the same, an opaque metal film is coated on a transparent template material, and the patterned opaque metal film is formed to show alignment marks and cavity positions, and the patterned opaque metal film is wet or dry. By using a template as a barrier film for etching, alignment marks and cavities can be formed in a simultaneous process without a separate process, and the alignment process with a wafer and solder bump filling using such a template is performed. The over-transfer inspection process can be performed easily.

이하에서는 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 그러나, 이하에서 설명될 실시예 및 도면은 본 발명의 기술사상의 범위를 제한하거나 한정하는 의미로 해석될 수는 없다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Hereinafter, with reference to the accompanying drawings and the contents described in the accompanying drawings will be described in detail a preferred embodiment of the present invention. However, embodiments and drawings to be described below are not to be construed as limiting or limiting the scope of the technical idea of the present invention. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 일실시예에 따른 웨이퍼 범핑을 위한 템플릿 구조를 설명하기 위한 도면이다. 1 is a view for explaining a template structure for wafer bumping according to an embodiment of the present invention.

도 1을 참조하면, 웨이퍼(10) 위에 형성된 전극 패드(11)에 솔더 범프들을 범핑하기 위하여 사용되는 본 발명의 일실시예에 따른 템플릿(20)은 일정 투명도를 가지는 재질의 한쪽 면에 형성된 후 패터닝(patterning)된 불투명 코팅막(21)을 포함한다. Referring to FIG. 1, a template 20 according to an embodiment of the present invention used to bump solder bumps to an electrode pad 11 formed on a wafer 10 is formed on one side of a material having a certain transparency. And a patterned opaque coating film 21.

불투명 코팅막(21)의 패터닝에 의하여 불투명 코팅막(21)이 제거된 위치들의 영역 중 안쪽 영역에는 복수의 캐비티들(22)이 형성되며, 동시에 불투명 코팅막(21)의 패터닝에 의하여 불투명 코팅막(21)이 제거된 위치들의 영역 중 가장자리 쪽 영역은 얼라인 마크들(24)이 포함된다. 복수의 캐비티들(22)은 습식 또는 건식에 의하여 형성될 수 있으며, 웨이퍼(10) 위에 템플릿(20)을 얼라인하기 위하여 사용되는 불투명 코팅막(21)에 의한 얼라인 마크들(24)은 가장 자리에 적어도 2개 이상 복수로 형성될 수 있다.A plurality of cavities 22 are formed in the inner region of the areas where the opaque coating film 21 is removed by the patterning of the opaque coating film 21, and at the same time, the opaque coating film 21 by the patterning of the opaque coating film 21. The edge region of the region of the removed positions includes alignment marks 24. The plurality of cavities 22 may be formed by wet or dry, and the alignment marks 24 by the opaque coating film 21 used to align the template 20 on the wafer 10 may be the most. At least two or more may be formed in the seat.

이에 따라, 웨이퍼 범핑을 위하여 웨이퍼(10) 상의 얼라인 마크들(12)과 템플릿(20) 상의 얼라인 마크들(24)을 일치시키고 난 후, 템플릿(20)에 고형화시킨 솔더 범프들(23)을 용융시켜 웨이퍼(10) 상의 전극 패드(11)로 전이시킬 수 있게 된다. 따라서, 이와 같은 불투명 코팅막(21)이 템플릿(20)에 포함됨으로써 웨이퍼 범핑 공정을 위하여 템플릿(20)을 이송하거나 작업 중에 템플릿(20)의 표면 보호와 내구성을 향상시킬 수 있게 된다. 또한, 투명한 템플릿(20) 재질에 금속막 등 불투명 코팅막(21)을 코팅하고 얼라인 마크(24)와 캐비티(22) 위치가 나타나도록 패터 닝하고, 패턴된 불투명 코팅막(21)을 습식 또는 건식의 캐비티 형성을 위한 식각 시의 배리어(barrier) 막으로 이용하여 템플릿을 제조할 수 있으므로, 별도 공정 없이 동시 공정으로 얼라인 마크(24)와 캐비티(22)를 형성할 수 있게 된다. 아래에서도 기술하는 바와 같이, 이와 같은 템플릿(20)을 이용하여 웨이퍼(10)와의 얼라인 공정과 솔더 범프 충진 및 전이 검사 공정이 용이하게 수행될 수 있다.Accordingly, the solder bumps 23 solidified on the template 20 after the alignment marks 12 on the wafer 10 and the alignment marks 24 on the template 20 are aligned for wafer bumping. ) Can be melted and transferred to the electrode pad 11 on the wafer 10. Therefore, such an opaque coating film 21 is included in the template 20, so that the surface of the template 20 and the durability of the template 20 can be improved during the transfer or the work of the template 20 for the wafer bumping process. In addition, the transparent template 20 is coated with an opaque coating film 21 such as a metal film and patterned so that the alignment mark 24 and the cavity 22 position appear, and the patterned opaque coating film 21 is wet or dry. Since the template may be manufactured using a barrier film for etching to form a cavity, the alignment mark 24 and the cavity 22 may be formed in a simultaneous process without a separate process. As described below, the alignment process with the wafer 10 and the solder bump filling and transition inspection process may be easily performed using the template 20.

이하, 도 2 내지 도 4를 참조하여 본 발명의 일실시예에 따른 템플릿(20)의 제조와 이용 방법에 대하여 좀 더 자세히 설명한다. Hereinafter, a method of manufacturing and using the template 20 according to an embodiment of the present invention will be described in more detail with reference to FIGS. 2 to 4.

도 2는 본 발명의 일실시예에 따른 템플릿(20)의 제조 공정을 설명하기 위한 도면이다.2 is a view for explaining the manufacturing process of the template 20 according to an embodiment of the present invention.

도 2를 참조하면, 먼저, 일정 투명도를 가지는 재질의 템플릿(20) 재료를 준비한다. 템플릿(20) 재료는 웨이퍼 범핑 공정 중에 열변형도가 5% 이하인 것이 바람직하며, 예를 들어, Soda-lime Glass, Eagle200, Quartz, Boro 계열 Glass 등 어느 정도 투명도가 있는 재질의 것이 바람직하다. 템플릿(20) 재료의 모양은 웨이퍼 범핑 대상인 웨이퍼에 적절히 범핑할 수 있는 모양, 예를 들어, 원형, 타원형, 사각형 등으로 준비될 수 있다.Referring to FIG. 2, first, a template 20 material of a material having a certain transparency is prepared. The material of the template 20 is preferably 5% or less in the thermal strain during the wafer bumping process, for example, a material having a certain degree of transparency, such as Soda-lime Glass, Eagle200, Quartz, and Boro-based Glass. The shape of the template 20 material may be prepared in a shape capable of properly bumping the wafer to be the wafer bumping object, for example, round, oval, square, or the like.

다음에, 준비된 템플릿(20) 재료의 한쪽 면에 Cr(크롬) 등 금속을 이용하여 불투명 코팅막(21)을 형성하고, 형성된 불투명 코팅막(21)을 패터닝한다. 불투명 코팅막(21)은 캐비티(22)와 얼라인 마크(24)와 대응되는 모양을 패턴한 소정 마스크(mask)를 이용하여 포토 공정함으로써 패터닝될 수 있다. 예를 들어, 불투명 코팅막(21) 위에 포토 레지스트(photo resist) 등 감광막을 도포한 후 상기 마스크를 올려 놓고 소정 광원에 노출시킨 후, 빛에 노출된 부분이 제거된 불투명 코팅막(21)의 패턴을 만들 수 있다.Next, an opaque coating film 21 is formed on one surface of the prepared template 20 material using a metal such as Cr (chromium), and the opaque coating film 21 formed is patterned. The opaque coating film 21 may be patterned by photo process using a predetermined mask patterned to correspond to the cavity 22 and the alignment mark 24. For example, after applying a photoresist film such as a photo resist on the opaque coating film 21, the mask is placed and exposed to a predetermined light source, and then the pattern of the opaque coating film 21 from which the portion exposed to light is removed is removed. I can make it.

다음에, 위 패터닝에 의하여 불투명 코팅막(21)이 제거된 위치들의 영역 중 얼라인 마크 영역 이외의 영역에 복수의 캐비티들(22)을 형성하기 위하여, 습식 또는 건식 식각(etching) 방식을 이용할 수 있다.Next, a wet or dry etching method may be used to form the plurality of cavities 22 in a region other than the alignment mark region among the regions where the opaque coating layer 21 is removed by the above patterning. have.

건식 식각 방식으로 기체 가스를 이용하는 기상 식각, 플라즈마 식각, 이온 식각 방법 등이 사용될 수도 있으며, 이외에도 레이저를 이용할 수도 있다. 레이저를 이용하는 경우에, 예를 들어, 엑시머 레이저 등 템플릿(20) 재료를 식각할 수 있는 에너지의 레이저 광을 이용하는 소정 가공 장치에 의하여 복수의 캐비티들(22)을 일정 순서로 하나씩 가공해 낼 수 있다.Gas phase etching using a gas gas, plasma etching, ion etching, etc. may be used as a dry etching method, and a laser may also be used. In the case of using a laser, for example, the plurality of cavities 22 can be processed one by one in a predetermined order by a predetermined processing device using laser light of energy capable of etching the material of the template 20 such as an excimer laser. have.

또는, 습식 식각 방식으로 HF, KOH 등의 용액을 이용할 수 있다. 습식 식각 방식을 이용하는 경우에, 위와 같이 패터닝된 불투명 코팅막(21)을 배리어막으로 이용할 수 있다. 즉, 식각 용액에 위와 같이 패터닝된 불투명 코팅막(21)을 갖는 템플릿(20) 재료를 담가 넣고 일정 시간 후에 꺼내면, 불투명 코팅막(21)이 제거된 위치들이 식각되어 캐비티들(22)이 형성될 수 있다. 이때, 캐비티들(22)의 지름은 70~90 마이크로미터 정도이고, 얼라인 마크(24)의 선폭은 수 마이크로미터일 것이므로, 얼라인 마크(24)를 위하여 불투명 코팅막(21)이 제거된 위치들에는 적은 양의 식각이 이루어지기 때문에, 심각한 문제 없이 캐비티들(22)과 동시에 얼라인 마크(24)를 가공하는 것이 가능하다. 얼라인 마크(24) 부분이 일정 정도 식각되어도 큰 문제가 되지는 않지만, 깨끗한 얼라인 마크(24) 상태를 유지하기 위하여 습식 식각 전에 얼라인 마크(24) 영역을 소정 감광막으로 도포해 놓을 수도 있다. 즉, 소정 마스크를 이용하여 얼라인 마크(24) 만을 소정 감광막으로 도포할 수 있으며, 도포 후 습식 식각 용액을 이용하여 불투명 코팅막(21)이 제거된 위치들의 영역 중 얼라인 마크 영역 이외의 영역에 복수의 캐비티들(22)을 형성할 수 있다. Alternatively, a solution such as HF or KOH may be used by a wet etching method. In the case of using the wet etching method, the opaque coating film 21 patterned as described above may be used as the barrier film. That is, when the material of the template 20 having the opaque coating film 21 patterned as described above is immersed in the etching solution and taken out after a certain time, the positions where the opaque coating film 21 is removed may be etched to form the cavities 22. have. At this time, since the diameter of the cavities 22 is about 70 ~ 90 micrometers, the line width of the alignment mark 24 will be a few micrometers, the position where the opaque coating film 21 is removed for the alignment mark 24 Since a small amount of etching is performed on the field, it is possible to process the alignment mark 24 simultaneously with the cavities 22 without serious problems. Although the portion of the alignment mark 24 is etched to some extent, it is not a big problem, but in order to maintain a clean alignment mark 24 state, the alignment mark 24 region may be coated with a predetermined photoresist film before wet etching. . That is, only the alignment mark 24 may be applied to the predetermined photoresist film by using a predetermined mask, and after application, the alignment mark 24 may be applied to a region other than the alignment mark area among the regions where the opaque coating film 21 is removed using a wet etching solution. A plurality of cavities 22 may be formed.

이와 같은 공정을 통하여 도 3과 같이, 가장 자리 쪽 영역에 4개의 얼라인 마크(24)를 포함하며, 안쪽 영역에 캐비티들(22)을 형성할 수 있다. 여기서, 템플릿(20)은 사각형인 것으로 가정되었으나, 이에 한정되는 것은 아니며, 원형, 웨이퍼 모양, 타원형 등 다양하게 만들어 질 수 있다. 또한, 여기서 얼라인 마크(24)가 4개인 것으로 가정하였으나, 이에 한정되는 것은 아니며, 필요에 따라 더 적게 하거나 더 많이 배치할 수도 있다. Through this process, as shown in FIG. 3, four alignment marks 24 may be included in the edge region, and the cavities 22 may be formed in the inner region. Here, the template 20 is assumed to be rectangular, but is not limited thereto. The template 20 may be variously made, such as a circle, a wafer shape, and an oval. In addition, although it is assumed here that the alignment marks 24 are four, it is not limited to this and may arrange | position fewer or more as needed.

도 4는 본 발명의 일실시예에 따른 템플릿(20)을 이용한 웨이퍼 범핑 방법을 설명하기 위한 흐름도이다.4 is a flowchart illustrating a wafer bumping method using the template 20 according to an embodiment of the present invention.

도 2와 같이 제작한 템플릿(20)을 이용하여, 웨이퍼 범핑하기 위하여, 먼저, 다양한 방법으로 캐비티(22)에 Au, Ag/Sn 등의 재질을 용융하여 고형화시킴으로써, 웨이퍼(10)의 전극 패드(11)에 대응되는 위치들에 솔더 범프(또는 솔더 볼)(23)을 형성할 수 있다(S410). In order to bump the wafer using the template 20 fabricated as shown in FIG. 2, first, a material such as Au, Ag / Sn, etc. is melted and solidified in the cavity 22 by various methods, to thereby electrode pads of the wafer 10. Solder bumps (or solder balls) 23 may be formed at positions corresponding to 11 (S410).

템플릿(20)은 소정 기구에 결합되고 장착되어 웨이퍼(10) 위까지 이송될 수 있으며(S420), 웨이퍼(10) 상의 얼라인 마크(12)와 템플릿(20)의 얼라인 마크(24)를 도 1과 같이 일치시킴으로써 범핑이 준비된다(S430). The template 20 may be coupled to a predetermined mechanism and mounted to be transported up to the wafer 10 (S420), and the alignment mark 12 on the wafer 10 and the alignment mark 24 of the template 20 may be transferred. Bumping is prepared by matching the same as in FIG. 1 (S430).

이때, 템플릿(20)은 금속막에 의한 불투명 코팅막(21)으로 인하여 불투명하 지만, 템플릿(20)의 배면을 통하여 솔더 범프들(23)의 충진 상태를 용이하게 검사할 수 있다(S440). 예를 들어, 템플릿(20)의 배면에 빛을 조사하고 반사되는 빛에 대한 이미지 프로세싱을 통하여 광의 반사나 투과가 다르게 나타나는 위치를 검사하여 솔더 범프들(23)의 충진 상태에 결함이 있는 위치를 용이하게 알아 낼 수 있다. At this time, although the template 20 is opaque due to the opaque coating film 21 by the metal film, the filling state of the solder bumps 23 can be easily inspected through the rear surface of the template 20 (S440). For example, by irradiating light to the back of the template 20 and inspecting the position where the reflection or transmission of the light is different through image processing for the reflected light, the defective position of the filling state of the solder bumps 23 is determined. It is easy to find out.

이와 같이 웨이퍼(10)와 템플릿(20)이 정렬되고 충진 상태 검사에서 결함이 없으면, 템플릿(20)에 일정 온도, 예를 들어, 230~250 oC로 가열하여 고형화되어 붙어있는 솔더 범프들을 다시 용융시켜 웨이퍼(10) 상의 전극 패드(11)로 전이되도록 한다(S450). 이와 같은 전이 후에도 본 발명에 따른 템플릿(20)은 금속막에 의한 불투명 코팅막(21)으로 인하여 불투명하지만, 템플릿(20)의 배면을 통하여 위의 충진 상태 검사와 유사한 방법으로 전이 상태에 결함이 있는 위치를 용이하게 알아 낼 수 있다. As such, when the wafer 10 and the template 20 are aligned and there is no defect in the filling state inspection, the solder bumps that are solidified by heating to the template 20 at a predetermined temperature, for example, 230 to 250 ° C. Melting is performed to be transferred to the electrode pad 11 on the wafer 10 (S450). Even after such a transition, the template 20 according to the present invention is opaque due to the opaque coating film 21 by the metal film, but has a defect in the transition state by a method similar to the above filling state inspection through the back of the template 20. The location can be easily determined.

본 발명에 따른 장치 및 방법은 본 발명의 기술적 사상의 범위 안에서 다양한 형태의 변형 및 응용이 가능하다. 예를 들어, 본 발명의 실시예들에서 웨이퍼 범핑을 위한 템플릿인 것이 바람직하나, 필요에 따라 칩 패키징 시에 칩 또는 다이 아래 놓이는 기판의 외부 리드 등에 솔더 범프를 전이하기 위한 용도로도 활용될 수 있다. 결국, 상기 실시예들과 도면들은 본 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 것이 아니므로, 본 발명의 권리범위는 후술하는 청구범위 뿐만 아니라 그와 균등한 범위를 포함하여 판단 되어야 한다.Apparatus and method according to the present invention can be modified and applied in various forms within the scope of the technical idea of the present invention. For example, in the embodiments of the present invention, the template for wafer bumping is preferable, but may also be used for transferring solder bumps to the external leads of the substrate under the chip or die during chip packaging, as needed. have. After all, the embodiments and drawings are merely for the purpose of describing the details of the invention, and are not intended to limit the scope of the technical idea of the invention, the scope of the present invention is not limited to the claims to be described later and It should be judged to include an even range.

도 1은 본 발명의 일실시예에 따른 웨이퍼 범핑을 위한 템플릿 구조를 설명하기 위한 도면이다.1 is a view for explaining a template structure for wafer bumping according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 템플릿의 제조 공정을 설명하기 위한 도면이다.2 is a view for explaining the manufacturing process of the template according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 템플릿의 윗면을 나타내는 도면이다.3 is a view showing the top of the template according to an embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 템플릿을 이용한 웨이퍼 범핑 방법을 설명하기 위한 흐름도이다.4 is a flowchart illustrating a wafer bumping method using a template according to an embodiment of the present invention.

Claims (8)

솔더 범프를 형성하여 전극에 전이하기 위한 템플릿에 있어서,In the template for forming a solder bump and transition to the electrode, 일정 투명도의 재질의 한쪽 면에 형성된 후 패터닝된 금속막을 포함한 불투명 코팅막을 포함하고,An opaque coating film including a patterned metal film formed on one surface of a material having a predetermined transparency, 상기 패터닝에 의하여 상기 불투명 코팅막이 제거된 위치들의 영역이 복수의 캐비티들을 형성한 영역과 얼라인 마크 영역을 포함하며,The areas of the positions where the opaque coating film is removed by the patterning include a region in which a plurality of cavities are formed and an alignment mark region, 상기 복수의 캐비티들을 형성한 영역은, 상기 패터닝된 불투명 코팅막을 배리어막으로 이용하여 습식 또는 건식 방식으로 형성된 상기 복수의 캐비티들을 포함하고,The region in which the plurality of cavities are formed includes the plurality of cavities formed in a wet or dry manner using the patterned opaque coating layer as a barrier layer. 상기 패터닝된 불투명 코팅막이 표면을 보호하고 내구성을 향상시키는 것을 특징으로 하는 템플릿.And wherein said patterned opaque coating protects the surface and improves durability. 삭제delete 제1항에 있어서, 상기 일정 투명도의 재질은,The method of claim 1, wherein the constant transparency material, 범핑 공정 중에 열변형도가 5% 이하인 것을 특징으로 하는 템플릿.Template characterized in that the thermal strain is 5% or less during the bumping process. 삭제delete 제1항에 있어서, 상기 얼라인 마크 영역은,The method of claim 1, wherein the alignment mark area, 상기 템플릿의 가장 자리에 형성된 적어도 2개 이상 복수개의 얼라인 마크들을 포함하는 것을 특징으로 하는 템플릿.The template comprising at least two or more plurality of alignment marks formed at the edge of the template. 솔더 범프를 형성하여 전극에 전이하기 위한 템플릿의 제조 방법에 있어서,In the method of manufacturing a template for forming a solder bump and transition to an electrode, 일정 투명도의 재질의 한쪽 면에 금속막을 포함한 불투명 코팅막을 형성하는 단계;Forming an opaque coating film including a metal film on one surface of a material having a predetermined transparency; 상기 불투명 코팅막을 패터닝하는 단계; 및Patterning the opaque coating film; And 상기 패터닝에 의하여 상기 불투명 코팅막이 제거된 위치들의 영역 중 얼라인 마크 영역 이외의 영역에 복수의 캐비티들을 형성하는 단계를 포함하고,Forming a plurality of cavities in a region other than the alignment mark region among the regions of the positions where the opaque coating film is removed by the patterning, 상기 복수의 캐비티들을 형성하는 단계에서, 상기 패터닝된 불투명 코팅막을 배리어막으로 이용하여 습식 또는 건식 방식으로 상기 복수의 캐비티들을 형성하며,In the forming of the plurality of cavities, using the patterned opaque coating film as a barrier film to form the plurality of cavities in a wet or dry manner, 상기 패터닝된 불투명 코팅막이 상기 템플릿의 표면을 보호하고 내구성을 향상시키는 것을 특징으로 하는 템플릿 제조 방법.And the patterned opaque coating film protects the surface of the template and improves durability. 제6항에 있어서, 상기 복수의 캐비티들을 형성하는 단계는,The method of claim 6, wherein the forming of the plurality of cavities, 레이저를 이용하여 상기 복수의 캐비티들을 일정 순서로 하나씩 가공하는 단계Machining the plurality of cavities one by one using a laser in a certain order 를 포함하는 것을 특징으로 하는 템플릿 제조 방법.Template manufacturing method comprising a. 제6항에 있어서, 상기 복수의 캐비티들을 형성하는 단계는,The method of claim 6, wherein the forming of the plurality of cavities, 적어도 2개 이상의 얼라인 마크들이 형성될 상기 얼라인 마크 영역을 소정 감광막으로 도포하거나 도포하지 않고, 습식으로 상기 복수의 캐비티들을 형성하는 단계Wet forming the plurality of cavities by applying or not applying the alignment mark region on which at least two alignment marks are to be formed with a predetermined photosensitive film. 를 포함하는 것을 특징으로 하는 템플릿 제조 방법.Template manufacturing method comprising a.
KR1020080038432A 2008-04-24 2008-04-24 Template having Opaque Layer Coating and Manufacturing Method thereof KR100981097B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080038432A KR100981097B1 (en) 2008-04-24 2008-04-24 Template having Opaque Layer Coating and Manufacturing Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038432A KR100981097B1 (en) 2008-04-24 2008-04-24 Template having Opaque Layer Coating and Manufacturing Method thereof

Publications (2)

Publication Number Publication Date
KR20090112504A KR20090112504A (en) 2009-10-28
KR100981097B1 true KR100981097B1 (en) 2010-09-09

Family

ID=41553668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038432A KR100981097B1 (en) 2008-04-24 2008-04-24 Template having Opaque Layer Coating and Manufacturing Method thereof

Country Status (1)

Country Link
KR (1) KR100981097B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409885B1 (en) 2018-10-11 2022-06-16 삼성전자주식회사 Method of aligning wafers, method of bonding wafers using the same, and apparatus for performing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012661A (en) 1996-06-19 1998-01-16 Nec Corp Semiconductor device and its manufacture
KR20010049480A (en) * 1999-11-11 2001-06-15 아끼구사 나오유끼 Semiconductor device, method of manufacturing the same and method of testing the same
JP2002151535A (en) * 2000-11-08 2002-05-24 Nec Corp Method for forming metal bump
KR20090051929A (en) * 2007-11-20 2009-05-25 세크론 주식회사 Method of aligning a wafer and method of manufacturing a flip chip using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012661A (en) 1996-06-19 1998-01-16 Nec Corp Semiconductor device and its manufacture
KR20010049480A (en) * 1999-11-11 2001-06-15 아끼구사 나오유끼 Semiconductor device, method of manufacturing the same and method of testing the same
JP2002151535A (en) * 2000-11-08 2002-05-24 Nec Corp Method for forming metal bump
KR20090051929A (en) * 2007-11-20 2009-05-25 세크론 주식회사 Method of aligning a wafer and method of manufacturing a flip chip using the same

Also Published As

Publication number Publication date
KR20090112504A (en) 2009-10-28

Similar Documents

Publication Publication Date Title
TWI664708B (en) Method of marking a semiconductor package
US8143731B2 (en) Integrated alignment and overlay mark
US7040011B2 (en) Wiring substrate manufacturing method
KR20020064138A (en) A Semiconductor device manufacturing method
US20050167800A1 (en) Semiconductor device and method of manufacturing same
KR100532641B1 (en) Mask substrate and its manufacturing method
JP2009164549A (en) Template for forming solder bump, method of manufacturing the template, and method of inspecting solder bump by using the template
CN208141121U (en) Glue spreader with exposure function
KR100981097B1 (en) Template having Opaque Layer Coating and Manufacturing Method thereof
JP2015012163A (en) Imprint method, imprint device and method of manufacturing device
JP2014022395A (en) Transparent substrate for semiconductor package and method for manufacturing semiconductor package
US20100233593A1 (en) Reflective photomask and method of fabricating the same
JP2650182B2 (en) Alignment mark, electronic device having the mark, and method of manufacturing the same
US20070037071A1 (en) Method for removing defect material of a lithography mask
CN208141126U (en) Developing machine with exposure function
US20120009394A1 (en) Bonding method and bonding substrate
US20100301508A1 (en) Method for forming an imprint pattern
JPH11316452A (en) Duplicated mask for light transfer and its production
US20130248583A1 (en) Reflow inspection system and control method thereof
JP6351412B2 (en) Imprint apparatus and method, article manufacturing method, and program
KR100944533B1 (en) Wafer Bumping Template for Enhancing Solder Bump Support using Fixed Cavity Groove and Manufacturing Method Thereof
KR100925170B1 (en) Apparatus and Method for Manufacturing Wafer Bumping Template using Laser
KR100944530B1 (en) Wafer Bumping Template Manufactured by Glass Forming and Manufacturing Method Thereof
CN105977211B (en) Pinboard and organic substrate assemble method for integrated antenna package
TWI279902B (en) Method for cleaning and marking a wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee