KR100978245B1 - Electro-static chuck having four layer - Google Patents
Electro-static chuck having four layer Download PDFInfo
- Publication number
- KR100978245B1 KR100978245B1 KR1020080062021A KR20080062021A KR100978245B1 KR 100978245 B1 KR100978245 B1 KR 100978245B1 KR 1020080062021 A KR1020080062021 A KR 1020080062021A KR 20080062021 A KR20080062021 A KR 20080062021A KR 100978245 B1 KR100978245 B1 KR 100978245B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- electrostatic chuck
- dielectric
- dielectric constant
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명은 반도체, LCD, OLED, 및 태양전지 등을 제조하기 위한 정전척에 관한 것으로서, 낮은 인가 전압으로 사용이 가능하면서도 아킹 및 디-처킹의 발생이 방지되고 원하는 정전력을 보다 세밀하게 조정할 수 있는 정전척을 제공함에 목적이 있는 것이다. 이를 위해, 정전척 몸체의 표면 위에 형성된 하부 절연막과, 상기 하부 절연막 위에 형성되어 정전기 발생을 위한 고전압이 인가되는 도전막과, 상기 도전막 위에 형성된 유전막과, 상기 유전막 위에 형성된 상부 절연막으로 구성된 4중막 구조를 가지는 정전척이 개시된다. 이러한 본 발명의 정전척에서는 고유전율 소재의 유전막 두께를 조정하거나 소재 선택을 통해 유전율을 조정하면 낮은 인가 전압으로도 사용이 가능하면서 원하는 정전력을 세밀하게 조정할 수 있는 장점이 있게 된다. 또한 고절연율 소재의 상부 절연막 두께를 조정하거나 소재 선택을 통해 절연율을 조정하여 아킹 및 디-처킹의 발생을 효과적으로 방지할 수 있고, 특히 별도의 상부 절연막이 존재함에 의해 아킹 및 디-처킹의 문제없이 유전막의 두께 및 유전율 조정을 통해 원하는 만큼 정전력 및 처킹력을 상승시킬 수 있게 된다.The present invention relates to an electrostatic chuck for manufacturing semiconductors, LCDs, OLEDs, solar cells, and the like, which can be used at low applied voltages, prevents occurrence of arcing and de-chucking, and finely adjusts desired electrostatic power. The purpose is to provide an electrostatic chuck. To this end, a quadruple film comprising a lower insulating film formed on the surface of the electrostatic chuck body, a conductive film formed on the lower insulating film and applied with a high voltage for generating static electricity, a dielectric film formed on the conductive film, and an upper insulating film formed on the dielectric film. An electrostatic chuck having a structure is disclosed. In the electrostatic chuck of the present invention, if the dielectric film thickness of the high dielectric constant material is adjusted or the dielectric constant is adjusted through the material selection, the electrostatic chuck can be used even at a low applied voltage, and the desired electrostatic power can be finely adjusted. In addition, it is possible to effectively prevent the occurrence of arcing and de-chucking by adjusting the thickness of the upper insulating film of the high insulation material or by selecting the material, and in particular, the problem of arcing and de-chucking due to the presence of a separate upper insulating film. By adjusting the thickness and dielectric constant of the dielectric film, it is possible to increase the electrostatic force and chucking power as desired.
반도체, LCD, OLED, 태양전지, 증착공정, 식각공정, 정전척, 유전막, 절연막, 유전율, 절연율, 아킹, 디-처킹, Semiconductor, LCD, OLED, solar cell, deposition process, etching process, electrostatic chuck, dielectric film, insulating film, dielectric constant, insulation rate, arcing, de-chucking,
Description
본 발명은 정전척에 관한 것으로서, 더욱 상세하게는 반도체, LCD, OLED, 및 태양전지 등의 제조공정에서 전원 인가시에 발생된 정전기력에 의해 웨이퍼나 기판을 정위치에 고정시키는 정전척에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrostatic chuck, and more particularly, to an electrostatic chuck that fixes a wafer or a substrate in place by an electrostatic force generated when power is applied in a manufacturing process of semiconductor, LCD, OLED, and solar cell. .
통상적으로 반도체 및 LCD, OLED, 태양전지 등의 제조공정 중에 증착공정과 식각공정을 위한 장비에는 챔버 내에서 웨이퍼 또는 기판을 정위치에 고정시키기 위한 정전척(Electro-Static Chuck)이 포함되어 있다.Typically, equipment for the deposition process and the etching process during the manufacturing process of semiconductors, LCDs, OLEDs, solar cells, etc. includes an electrostatic chuck for fixing a wafer or a substrate in place in a chamber.
상기 정전척에 웨이퍼 및 기판을 정위치로 고정시키는 이유는 웨이퍼 및 기판에 대한 증착 및 식각공정을 진행하기 위한 것으로, 상기 증착공정은 반도체 공정 중 CVD(Chemical Vaporized Deposit)공정으로 진공 중의 챔버에 화학증착을 통하여 웨이퍼에 금속(Metal), 폴리(Poly), 옥사이드(Oxide) 등의 막을 형성시키는 공정을 말하고, 상기 식각공정은 웨이퍼에 도포된 금속, 폴리, 옥사이드 등의 막을 플라즈마와 가스 또는 에칭액 등을 이용하여 파내는(etching) 공정을 말한다.The reason for fixing the wafer and the substrate in place in the electrostatic chuck is to proceed with the deposition and etching process for the wafer and the substrate, the deposition process is a chemical vapor deposition deposit (CVD) process of the semiconductor process in the chamber in the vacuum It refers to a process of forming a film of metal, poly, oxide, etc. on the wafer through vapor deposition, and the etching process is performed by plasma, gas, or etching solution of a film of metal, poly, oxide, etc. applied to the wafer. Refers to the etching process using.
첨부한 도 1은 종래의 반도체 제조용 정전척의 구조를 나타낸 단면도로서, 도시된 바와 같이, 알루미늄 등의 재료로 제작된 정전척 몸체(11)의 최상부에는 정전 절연막이 형성된다. 1 is a cross-sectional view showing the structure of a conventional electrostatic chuck for semiconductor manufacturing, and as shown, an electrostatic insulating film is formed on the top of the
상기 정전 절연막은 정전력을 크게 하기 위하여 가능한 한 유전율이 높은 재료를 사용하며, 통상 세라믹-금속-세라믹으로 구성된 3중막 구조로 하여 형성된다. The electrostatic insulating film is made of a material having a high dielectric constant as much as possible in order to increase electrostatic power, and is usually formed in a triple film structure composed of ceramic-metal-ceramic.
즉, 정전척 몸체(11)의 표면 위에 절연막(세라믹)(12)이 형성되고, 이 절연막(12) 위에 고전압이 인가되는 부분으로 도전막(금속)(13)이 형성되며, 이 도전막(13) 위에 웨이퍼 등이 안착되는 부분으로 유전막(세라믹)(14)이 형성된 구조로 되어 있다. That is, an insulating film (ceramic) 12 is formed on the surface of the
또한 정전척 몸체(11) 내부에는 전원공급홀(16)이 형성되고, 이 전원공급홀(16)을 통해 고전압 전원부(18)와 연결되는 전원선(19)이 내재되며, 이 전원선(19)은 고전압 전원부(18)가 제공하는 고전압을 도전막(13)에 공급하게 된다. In addition, a
또한 전원공급홀(16)의 내경면은 별도의 절연막(17)으로 덮혀지게 된다.In addition, the inner diameter surface of the
이에 따라, 고전압 전원부(18)로부터 소정의 고전압이 전원선(19)을 경유하여 정전척(10)의 도전막(13)에 제공되면 정전기가 발생하여 웨이퍼를 고정시키게 된다. Accordingly, when a predetermined high voltage is supplied from the high voltage
종래의 정천적에 반도체 제조용 웨이퍼를 고정(chucking)시키는 상태에 대해 좀더 상세히 설명하면, 정전척(10)의 유전막(14) 상면에 저면이 밀착되게 웨이퍼(미도시함)를 안착시킨 상태에서 고전압 전원부(18)로부터 소정 수준의 고전압이 전원선(19)을 통해 도전막(13)에 제공된다.Referring to the state of conventionally fixing the semiconductor manufacturing wafer (chucking) in more detail, a high voltage in a state in which the wafer (not shown) is seated so that the bottom surface is in close contact with the upper surface of the
이렇게 도전막(13)에 고전압이 인가되면, 유전막(14)과 도전막(13) 사이에서 정전기가 발생하고, 이 정전기에 의해 유전막(14) 위에 안착된 웨이퍼가 견고하게 고정(chucking)된 상태가 되며, 이후 웨이퍼에 대한 증착공정 및 식각공정이 진행된다.When a high voltage is applied to the
이와 같이 3중막 구조를 가진 종래의 정전척(10)에서는 유전막(14)의 유전율, 두께, 인가 전압 등의 요소에 의해 정전기가 발생하여 상부의 웨이퍼를 고정시키는데, 유전막(14)의 유전율이 좋으면 낮은 인가 전압에도 사용이 가능하나, 아킹(arcking), 디-처킹(De-Chucking) 등의 문제점이 발생한다. As described above, in the conventional
또한 유전막(14)의 저항율을 높이면 필요한 정전기 발생을 위해서 높은 전압을 사용해야 하는 문제점이 있다.In addition, when the resistivity of the
정전력은 유전막(14)의 두께의 제곱에 반비례하고 소재의 유전율에 비례하며, 통상 유전막은 유전율을 좋게 하기 위해 절연율이 좋은 소재와 유전율이 좋은 소재를 혼합하여 사용하고 있다. The electrostatic force is inversely proportional to the square of the thickness of the
이때, 혼합된 소재의 유전율을 정하여 고정한 뒤 두께로 정전력을 조정하는 방법을 이용하고 있으나, 여러 가지의 요구사항에 대응하는데 어려움이 있다.At this time, the method of adjusting the electrostatic power to the thickness after fixing and fixing the dielectric constant of the mixed material, there is a difficulty in responding to various requirements.
특히, 유전율을 고정하는 방법에서는 챔버 내에서 점점 더 강력한 플라즈마를 사용하는 추세에 따라 아킹의 문제가 크게 대두되고 있는 것이 현실이다.In particular, in the method of fixing the dielectric constant, the problem of arcing has been raised significantly according to the trend of using more and more powerful plasma in the chamber.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 낮은 인가 전압으로 사용이 가능하면서도 아킹 및 디-처킹의 발생을 줄일 수 있고, 원하는 정전력을 보다 세밀하게 조정할 수 있도록 구성된 정전척을 제공하는데 그 목적이 있다.Accordingly, the present invention has been invented to solve the above problems, and can be used at a low applied voltage, but can reduce the occurrence of arcing and de-chucking, and is configured to adjust the desired electrostatic power more precisely. The purpose is to provide.
상기한 목적을 달성하기 위해, 본 발명은, 반도체, LCD, OLED, 및 태양전지 등을 제조하기 위해 웨이퍼나 기판을 정위치에 고정하기 위한 정전척에 있어서,In order to achieve the above object, the present invention, in the electrostatic chuck for fixing a wafer or substrate in place for manufacturing a semiconductor, LCD, OLED, solar cell, etc.,
정전척 몸체의 표면 위에 형성된 하부 절연막과, 상기 하부 절연막 위에 형성되어 정전기 발생을 위한 고전압이 인가되는 도전막과, 상기 도전막 위에 형성된 유전막과, 상기 유전막 위에 형성된 상부 절연막으로 구성된 4중막 구조를 가지는 것을 특징으로 하는 정전척을 제공한다.And a quadrant structure comprising a lower insulating film formed on the surface of the electrostatic chuck body, a conductive film formed on the lower insulating film to apply a high voltage for generating static electricity, a dielectric film formed on the conductive film, and an upper insulating film formed on the dielectric film. It provides an electrostatic chuck characterized in that.
여기서, 상기 유전막은 고유전율 소재로서 티타니아, 스트론티움, 및 알루미늄 나이트라이드 중 선택된 하나로 형성되는 것을 특징으로 한다.The dielectric layer may be formed of one selected from titania, strontium, and aluminum nitride as a high dielectric constant material.
또한 상기 상부 절연막은 고절연율 소재로서 Al2O3 또는 Y2O3로 형성되는 것을 특징으로 한다.The upper insulating film may be formed of Al 2 O 3 or Y 2 O 3 as a high insulation material.
또한 상기 하부 절연막, 도전막, 유전막, 및 상부 절연막은 플라스마 용사 코팅의 방법, 세라믹 소결 방법, 또는 박막 접착 방법에 의해 적층 형성될 수 있다.In addition, the lower insulating film, the conductive film, the dielectric film, and the upper insulating film may be formed by laminating by a plasma spray coating method, a ceramic sintering method, or a thin film bonding method.
이에 따라, 본 발명에 따른 반도체 및 LCD, OLED, 태양전지 등의 제조를 위한 정전척에서는 도전막 위에 1개 층으로 형성되었던 종래의 유전막을 2개 층으로 나누어 고유전율 소재를 사용한 유전막과, 고절연 소재를 사용한 상부 절연막으로 분리 구성함으로써, 다음과 같은 효과가 있게 된다.Accordingly, in the electrostatic chuck for manufacturing semiconductors, LCDs, OLEDs, solar cells, and the like according to the present invention, a conventional dielectric film formed of one layer on a conductive film is divided into two layers, and a dielectric film using a high dielectric constant material is used. By separating and configuring the upper insulating film using an insulating material, the following effects are obtained.
1) 고유전율 소재의 유전막 두께를 조정하거나 소재 선택을 통해 유전율을 조정하는 경우 낮은 인가 전압으로도 사용이 가능하면서 원하는 정전력을 세밀하게 조정할 수 있는 장점이 있게 된다.1) When adjusting the dielectric film thickness of a high dielectric constant material or adjusting the dielectric constant through material selection, it can be used even at a low applied voltage and has the advantage of finely adjusting the desired electrostatic power.
2) 고절연율 소재의 상부 절연막 두께를 조정하거나 소재 선택을 통해 절연율을 조정하는 경우 아킹 및 디-처킹의 발생을 효과적으로 방지할 수 있고, 특히 별도의 상부 절연막이 존재함에 의해 아킹 및 디-처킹의 문제없이 유전막의 두께 및 유전율 조정을 통해 원하는 만큼 정전력 및 처킹력을 상승시킬 수 있게 된다.2) When adjusting the thickness of the upper insulating film of the high insulation material or adjusting the insulation rate through material selection, it is possible to effectively prevent the occurrence of arcing and de-chucking, and in particular, by the presence of a separate upper insulation film, arcing and de-chucking By adjusting the thickness and dielectric constant of the dielectric film without increasing the problem, it is possible to increase the electrostatic force and the chucking force as desired.
이하, 본 발명의 특징 및 이점들은 첨부 도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. 본 명세서 및 특허청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념 을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, the features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings. The terms or words used in the present specification and claims are consistent with the technical spirit of the present invention on the basis of the principle that the inventor can appropriately define the concept of the term in order to explain his invention in the best way. It should be interpreted as meaning and concept.
첨부한 도 2는 본 발명에 따른 정전척의 구조를 나타낸 단면도로서, 이를 참조하여 상세히 설명하기로 한다. 2 is a cross-sectional view showing the structure of the electrostatic chuck according to the present invention, which will be described in detail with reference to this.
도시된 바와 같이, 본 발명의 정전척은 반도체 및 LCD, OLED, 태양전지 등의 제조를 위한 증착공정과 식각공정 동안 챔버 내에서 웨이퍼나 기판을 정위치에 고정시키는 정전척(Electro-Static Chuck)에 관한 것으로서, 특히 정전척 몸체(11)에 절연막(12), 도전막(13), 유전막(14)을 형성하여 구성한 종래의 3중막 구조를, 하부 절연막(12), 도전막(13), 유전막(14'), 상부 절연막(15)을 형성하여 구성한 4중막 구조로 개선한 것이다. As shown, the electrostatic chuck of the present invention is an electrostatic chuck for fixing a wafer or a substrate in place in a chamber during a deposition process and an etching process for manufacturing semiconductors, LCDs, OLEDs, solar cells, and the like. In particular, the conventional triple layer structure formed by forming the
즉, 정전척 몸체(11)의 최상단 표면에 적층 형성되는 절연막(이하, 하부 절연막으로 구분함)(12) 및 도전막(13)은 기본 구성으로 하되, 상기 도전막(13) 위에 1개 층으로 적층 형성되었던 종래의 유전막을 2개 층으로 나누어, 상기 도전막(13) 위에 고유전율 소재를 사용하여 적층 형성하는 유전막(14')과, 상기 유전막(14') 위에 고절연 소재를 사용하여 적층 형성하는 별도의 절연막(이하, 상부 절연막으로 구분함)(15)을 포함하는 4중막 구조로 구성하는 것이다.That is, the insulating film (hereinafter referred to as the lower insulating film) 12 and the
본 발명의 정전척(10)에서 유전막(14')은 종래와 마찬가지로 정전기 발생을 위한 것이나 낮은 인가 전압에서 정전기 발생이 가능하도록 고유전율의 소재를 사용하여 형성하며, 그 두께 및 유전율을 조정하는 경우에 원하는 정전력을 세밀하게 조정할 수 있게 된다.In the
또한 최상층인 상부 절연막(15)은 절연 및 아킹 발생 방지를 위해 고절연 소재를 사용하여 형성하며, 그 두께 및 절연율을 적절히 조정하는 경우에 상기 유전막(14')의 유전율을 높이거나 원하는 만큼 다양하게 조정하더라도 아킹 및 디-처킹의 발생을 효과적으로 방지할 수 있게 된다.In addition, the upper
이와 같이 정전척 몸체(11)에 하부 절연막(12) 및 도전막(13), 그리고 고유전율을 가지는 유전막(14'), 고절연율을 가지는 상부 절연막(15)으로 구성된 4중막 구조를 적용하여 정전척(10)을 제작하게 되면, 상부 절연막(15)이 존재함에 의해 아킹 및 디-처킹의 문제없이 유전막(14')의 유전율을 원하는 대로 조정할 수 있고, 특히 유전율을 높여 낮은 인가 전압에서 정전기 발생이 가능하도록 유도하면서 원하는 만큼 정전력 및 처킹력을 상승시킬 수 있는 바, 디-처킹의 문제가 해소될 수 있게 된다. As described above, the
또한 고유전율 소재의 역할을 하는 유전막(14')과는 별도로 절연율이 좋은 소재를 사용하여 고정전력 소재의 역할을 하는 상부 절연막(15)을 별도 형성하는 경우에 아킹 발생을 효과적으로 방지할 수 있다.In addition, it is possible to effectively prevent the occurrence of arcing when the upper insulating
예를 들면, 고절연층으로 형성되는 상부 절연막(15)의 두께를 두껍게 하거나 상부 절연막의 소재로 절연율이 높은 소재를 사용할수록 아킹 발생을 줄일 수 있다. 또한 고유전층으로 형성되는 유전막(14')의 두께를 두껍게 하거나 유전막의 소재로 유전율이 높은 소재를 사용할수록 보다 큰 정전력 및 처킹력을 얻을 수 있고 낮은 인가 전압에도 사용이 가능하게 된다. 이와 같이 상부 절연막(15)의 두께 및 소재(절연율)을 조정하여 아킹 발생을 줄일 수 있고, 더불어 유전막(14')의 두께 및 소재(유전율)를 조정하여 원하는 정전력을 세밀하게 조정할 수 있게 된다. For example, as the thickness of the upper insulating
본 발명의 정전척(10)에서 유전막(14')은 고유전율의 소재로서 티타니아, 스트론티움, 또는 알루미늄 나이트라이드 등으로 형성될 수 있고, 상부 절연막(15)은 고절연율의 소재로서 Al2O3나 Y2O3 등으로 형성될 수 있다. 이때, 나머지 기본 구성인 하부 절연막(12) 및 도전막(13)은 종래와 동일한 소재를 사용하여 형성될 수 있다.In the
또한 상기 하부 절연막(12), 도전막(13), 유전막(14'), 및 상부 절연막(15)은 정전척 몸체(11)의 상단에 차례로 플라스마 용사 코팅하는 방법으로 적층 형성될 수 있으며, 그 밖에 세라믹 소결 방법에 의해 각 박막이 차례로 적층 형성되거나, 각 박막의 제조 후 이들을 차례로 접착하는 방법에 의해 적층 형성될 수 있다.In addition, the lower
이러한 본 발명의 정천적(10)에서는 상부 절연막(15)의 상면에 저면이 밀착되게 웨이퍼나 기판이 안착되고, 고전압 전원부(18)로부터 소정 수준의 고전압이 전원선(19)을 통해 도전막(13)에 인가되면, 이에 유전막(14')과 도전막(13) 사이에서 정전기가 발생하여 상부 절연막(15)에 안착된 웨이퍼나 기판이 견고하게 고정(chucking)된 상태가 된다.In the natural 10 of the present invention, a wafer or a substrate is seated so that the bottom surface is in close contact with the upper surface of the upper
이와 같이 하여, 본 발명의 정전척(10)에서는 하부 절연막(12) 및 도전막(13)의 기본 구성에, 종래 1개의 유전층을 2개 층으로 나누어, 고유전율 소재로 형성한 고유전층인 유전막(14')과, 고절연율 소재로 형성한 고절연층인 상부 절연막(15)으로 형성함으로써 사양에 맞는 최대한의 효과를 얻을 수 있으며, 필요한 정 전척을 제공할 수 있게 된다.In this manner, in the
이상으로 본 발명에 따른 특정의 바람직한 실시예에 대해 설명하였다. 그러나, 본 발명이 상술한 실시예로 한정되는 것은 아니며, 상술한 실시예가 본 발명의 원리를 응용한 다양한 실시예의 일부를 나타낸 것에 지나지 않음을 이해하여야 한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다.In the above, a specific preferred embodiment according to the present invention has been described. However, it is to be understood that the present invention is not limited to the above-described embodiments, and the above-described embodiments merely represent a part of various embodiments to which the principles of the present invention are applied. Those skilled in the art to which the present invention pertains may make various changes without departing from the spirit of the technical idea of the present invention described in the claims below.
도 1은 종래의 반도체 제조용 정전척의 구조를 나타낸 단면도,1 is a cross-sectional view showing the structure of a conventional electrostatic chuck for semiconductor manufacturing;
도 2는 본 발명에 따른 정전척의 구조를 나타낸 단면도.2 is a cross-sectional view showing the structure of an electrostatic chuck according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 정전척 11 : 정전척 몸체10: electrostatic chuck 11: electrostatic chuck body
12 : 하부 절연막 13 : 도전막12 lower insulating
14, 14' : 유전막 15 : 상부 절연막14, 14 ': dielectric film 15: upper insulating film
16 : 전원공급홀 17 : 절연막16
18 : 고전압 전원부 19 : 전원선18: high voltage power supply unit 19: power supply line
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080062021A KR100978245B1 (en) | 2008-06-27 | 2008-06-27 | Electro-static chuck having four layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080062021A KR100978245B1 (en) | 2008-06-27 | 2008-06-27 | Electro-static chuck having four layer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100001920A KR20100001920A (en) | 2010-01-06 |
KR100978245B1 true KR100978245B1 (en) | 2010-08-26 |
Family
ID=41812170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080062021A KR100978245B1 (en) | 2008-06-27 | 2008-06-27 | Electro-static chuck having four layer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100978245B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102643141B1 (en) | 2016-11-03 | 2024-03-04 | 삼성디스플레이 주식회사 | Electrostatic chuck and electrostatic adsorption apparatus |
KR102024528B1 (en) * | 2019-01-22 | 2019-09-25 | (주)코리아스타텍 | Sintering Chuck and Manufacturing Method Thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100220212B1 (en) | 1990-11-17 | 1999-10-01 | 니시무로 타이죠 | Electrostatic chuck |
KR100510572B1 (en) | 2000-01-21 | 2005-08-26 | 도쿄 엘렉트론 가부시키가이샤 | Electrostatic chuck member and method of producing the same |
KR100555236B1 (en) * | 2004-07-08 | 2006-03-03 | 주식회사 템네스트 | Electro-Static Chuck for processing wafer |
KR100652244B1 (en) * | 2005-07-28 | 2006-12-01 | (주)이오엠 | a Electrostatic Chuck with the elix-shape electrode and a method for manufacturing thereof |
-
2008
- 2008-06-27 KR KR1020080062021A patent/KR100978245B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100220212B1 (en) | 1990-11-17 | 1999-10-01 | 니시무로 타이죠 | Electrostatic chuck |
KR100510572B1 (en) | 2000-01-21 | 2005-08-26 | 도쿄 엘렉트론 가부시키가이샤 | Electrostatic chuck member and method of producing the same |
KR100555236B1 (en) * | 2004-07-08 | 2006-03-03 | 주식회사 템네스트 | Electro-Static Chuck for processing wafer |
KR100652244B1 (en) * | 2005-07-28 | 2006-12-01 | (주)이오엠 | a Electrostatic Chuck with the elix-shape electrode and a method for manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20100001920A (en) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811296B2 (en) | Substrate support with dual embedded electrodes | |
US9941113B2 (en) | Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication | |
US10510625B2 (en) | Systems and methods for controlling plasma instability in semiconductor fabrication | |
US7829463B2 (en) | Plasma processing method and plasma processing apparatus | |
WO2015127819A1 (en) | Mechanical chuck and plasma machining device | |
US6452775B1 (en) | Electrostatic chuck and method for manufacturing the same | |
US20160042926A1 (en) | Plasma processing apparatus and focus ring | |
US9011635B2 (en) | Plasma processing apparatus | |
US10269573B2 (en) | Device and method for manufacturing a semiconductor structure | |
TWI707976B (en) | Substrate | |
US8034213B2 (en) | Plasma processing apparatus and plasma processing method | |
KR100978245B1 (en) | Electro-static chuck having four layer | |
JP5576738B2 (en) | Plasma processing apparatus and plasma processing method | |
US20220319841A1 (en) | Deposition of low-stress carbon-containing layers | |
US20220345054A1 (en) | Electrostatic adsorption member and substrate fixing device | |
KR20110069490A (en) | Method for chucking/dechucking of semiconductor substrate, apparatus and method for manufacturing of semiconductor device using the same | |
KR20010062216A (en) | Method and apparatus for reducing fixed charges in a semiconductor device | |
KR102519486B1 (en) | Electro static chuck | |
TWI798868B (en) | Systems and methods of seasoning electrostatic chucks with dielectric seasoning films | |
US20240060173A1 (en) | System for processing semiconductor device, method for forming semiconductor device, and method for forming protective structure on chamber | |
KR100555236B1 (en) | Electro-Static Chuck for processing wafer | |
KR20040063190A (en) | Electro Static Chuck having a separable ring and Fabricating method of the same | |
KR20020064508A (en) | Electrostatic chuck | |
TW202307909A (en) | Method of enhancing etching selectivity using a pulsed plasma | |
CN112041480A (en) | Addressing spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130819 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140814 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150819 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160812 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170821 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180817 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190820 Year of fee payment: 10 |