KR100965264B1 - Electromagnetic bandgap structure and printed circuit board - Google Patents
Electromagnetic bandgap structure and printed circuit board Download PDFInfo
- Publication number
- KR100965264B1 KR100965264B1 KR1020080093265A KR20080093265A KR100965264B1 KR 100965264 B1 KR100965264 B1 KR 100965264B1 KR 1020080093265 A KR1020080093265 A KR 1020080093265A KR 20080093265 A KR20080093265 A KR 20080093265A KR 100965264 B1 KR100965264 B1 KR 100965264B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- power
- layers
- conductor
- power supply
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명의 실시예에 따른 전자기 밴드갭 구조물은, 동일 평면 상에서 분리되어 위치하는 두 개의 전원층; 상기 두 개의 전원층과는 다른 평면 상에 위치하는 접지층; 상기 두 개의 전원층과 상기 접지층 간에 개재되는 유전층; 상기 두 개의 전원층 간의 경계와 각각 인접한 위치에서, 상기 두 개의 전원층 각각으로부터 상기 접지층을 향하여 돌출된 형태를 갖도록 상기 유전층을 관통하여 형성되는 두 개의 제1 도체벽; 상기 두 개의 전원층 간의 상기 경계에 상응하는 위치에서, 상기 접지층으로부터 상기 전원층을 향하여 돌출된 형태를 갖도록 상기 유전층을 관통하여 형성되는 제2 도체벽을 포함할 수 있다. 또한, 본 발명에 의하면, 상기 전자기 밴드갭 구조를 포함하는 인쇄회로기판이 제공될 수 있다.Electromagnetic bandgap structure according to an embodiment of the present invention, two power supply layers are located separately on the same plane; A ground layer positioned on a plane different from the two power layers; A dielectric layer interposed between the two power layers and the ground layer; Two first conductor walls formed through the dielectric layer to protrude from each of the two power layers toward the ground layer at positions adjacent to the boundary between the two power layers; And a second conductor wall formed through the dielectric layer to have a shape protruding from the ground layer toward the power supply layer at a position corresponding to the boundary between the two power supply layers. In addition, according to the present invention, a printed circuit board including the electromagnetic bandgap structure may be provided.
인쇄회로기판, 전자기 밴드갭 구조, 스위칭 노이즈, 도체벽. Printed circuit board, electromagnetic bandgap structure, switching noise, conductor wall.
Description
본 발명은 인쇄회로기판에 관한 것으로서, 보다 구체적으로는 파워 네트워크에서 노이즈 전달을 억제하는 전자기 밴드갭 구조 및 이를 포함하는 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to an electromagnetic bandgap structure that suppresses noise transmission in a power network and a printed circuit board including the same.
이동성이 중요시되는 최근 경향에 따라 무선 통신이 가능한 이동 통신 단말, PDA(Personal Digital Assistants), 노트북, DMB(Digital Multimedia Broadcasting) 기기 등 다양한 기기들이 출시되고 있다.Recently, as mobility is important, various devices such as mobile communication terminals, PDAs (Personal Digital Assistants), notebook computers, and DMB (Digital Multimedia Broadcasting) devices capable of wireless communication are being released.
상기의 기기들은 무선 통신을 위해 아날로그 회로(analog circuit)(즉, RF 회로)와 디지털 회로(digital circuit)가 복합적으로 탑재되는 인쇄회로기판(printed circuit board)을 포함한다.The devices include a printed circuit board on which analog circuits (ie RF circuits) and digital circuits are mounted in combination for wireless communication.
이에 따라, 디지털 회로의 동작 주파수와 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)들이 RF 회로로 전달됨으로써, RF 회로의 정확한 동작을 방해하 는 문제가 발생하고 있다. 특히, SSN(Simultaneous Switching Noise)은 디지털 회로와 RF 회로가 복합되어 있는 현대의 고성능 시스템에서 그 성능 저하를 발생시키는 주요 요인 중의 하나이다. 디지털 회로 또는 시스템에서 발생하는 SSN은 RF 회로 또는 시스템에 매우 치명적인 영향을 준다. 이러한 이유로, 디지털 회로와 RF 회로의 전원(power)을 분리하여 사용하게 된다(후술할 도 2a 참조). 그러나 접지(ground)는 그 두 회로가 공유하여 사용하게 되므로, 인쇄회로기판에서 전원이 분리되었다고 하더라도 고주파영역에서는 그 스위칭 노이즈가 전달되게 된다.Accordingly, electromagnetic waves caused by the operating frequency of the digital circuit and the harmonics are transmitted to the RF circuit, thereby causing a problem that prevents the correct operation of the RF circuit. In particular, SSN (Simultaneous Switching Noise) is one of the major factors causing the performance degradation in modern high-performance systems with a combination of digital and RF circuits. SSNs occurring in digital circuits or systems have a very fatal effect on RF circuits or systems. For this reason, the power of the digital circuit and the RF circuit is separated and used (see FIG. 2A to be described later). However, since the ground is shared by the two circuits, the switching noise is transmitted even in the high frequency region even if the power is disconnected from the printed circuit board.
상기와 같은 이유로, 인쇄회로기판 내에 포함됨으로써 그 스위칭 노이즈의 전달을 막을 수 있는 EBG 구조(Electro-magnetic Bandgap structure)로서, 하이 임피던스 평면(high-impedance surface)가 도입되게 되었다. 이는 일반적으로 공동 평면 EBG(coplanar EBG)라 명명되고 있다. 이러한 공동 평면 EBG 구조는 특정 주파수를 통과시키지 않는 특성을 가진 EBG 셀들이 전원층 및 접지층 중 어느 하나의 층 전체에 반복적으로 형성되어 있는 형태를 갖는다.For this reason, a high-impedance surface has been introduced as an electro-magnetic bandgap structure that can be included in a printed circuit board to prevent transmission of the switching noise. It is generally named coplanar EBG. Such a coplanar EBG structure has a form in which EBG cells having a characteristic of not passing a specific frequency are repeatedly formed in one of a power supply layer and a ground layer.
도 1a는 종래 기술에 따른 공동 평면 EBG 구조를 포함하는 인쇄회로기판의 사시도이고, 도 1b는 도 1a에 도시된 공동 평면 EBG 구조를 평면적으로 도시한 도면이다.1A is a perspective view of a printed circuit board including a coplanar EBG structure according to the prior art, and FIG. 1B is a plan view of the coplanar EBG structure shown in FIG. 1A.
도 1a 및 도 1b를 참조하면, 접지층(210), 유전층(230), 전원층(220)을 포함하는 2층의 인쇄회로기판이 예시되고 있으며, 전원층(220)은 넓은 면적을 갖는 다수개의 금속 패치(metal patch)(220a)와 좁은 면적을 갖는 다수개의 금속 브랜치(metal branch)(220b)로 구성되고 있다. 이때, 인접한 어느 2개의 금속 패 치(220a) 간은 금속 브랜치(220b)를 통해서 전기적으로 연결되게 되며, 이러한 형태가 전원층(220) 전체면에 걸쳐 반복적으로 형성된다.1A and 1B, two printed circuit boards including a
여기서, 동일 평면 상에 존재하는 넓은 면적의 금속 패치(220a)들은 저임피던스 영역을 형성하고, 좁은 면적의 금속 브랜치(220b)들은 고임피던스 영역을 형성하게 된다. 따라서, 공동 평면 EBG 구조는 저임피던스 영역와 고임피던스 영역이 순서대로 교번하는 형태를 가짐으로써, 특정 주파수 대역의 노이즈를 차폐할 수 있는 대역 저지 필터와 같은 기능을 수행한다.Here, the large
그러나 종래 기술에 따른 공동 평면 EBG 구조는 신호 전달층으로서 기능할 전원층(power layer) 또는 접지층(ground layer)의 전체 면적(전체 영역)에 걸쳐 넓은 면적을 갖는 영역과 좁은 면적을 갖는 영역을 반복적으로 배치, 형성시켜야 한다는 점에서 기판 제작에 있어 디자인적 제약이 큰 문제가 있다.However, the coplanar EBG structure according to the prior art has a wide area and a narrow area over the entire area (total area) of the power layer or ground layer to function as a signal transfer layer. There is a big problem in design constraints in the manufacture of the substrate in that it must be repeatedly arranged and formed.
또한, 실제 제작되는 인쇄회로기판에서는 기판의 최상위면(top surface)에 위치한 전자 소자, 전자 회로 등과 그 최하위면(bottom surface)에 위치한 전자 소자, 전자 회로 간의 신호 전달이 그 내부를 수직 방향으로 관통하는 비아(via)에 의하게 되는데, 이때 전원층 및 접지층은 그 다층 기판에서 내층에 위치하게 되므로, 그 비아(via) 형성을 위한 클리어런스 홀(clearance hole) 때문에, 도 1b에서와 같은 형상을 유지하기 어려운 문제점이 있다.In addition, in actual printed circuit boards, signal transmission between electronic devices located on the top surface of the substrate, electronic circuits, and the like, and electronic circuits located on the bottom surface thereof passes through the interior in a vertical direction. In this case, since the power supply layer and the ground layer are located in the inner layer of the multilayer substrate, the shape is maintained as in FIG. 1B because of the clearance hole for forming the via. There is a problem that is difficult to do.
또한, 도 1b의 EBG 구조와 같은 불균일한 도체 패턴의 상부에 신호 배선이 위치하게 되면, 그 신호 배선의 특성 임피던스가 불균일하게 되어 고속의 신호 전달에 매우 불리하게 되는 문제점이 있다.In addition, when the signal wiring is placed on the top of the non-uniform conductor pattern such as the EBG structure of FIG. 1B, the characteristic impedance of the signal wiring becomes uneven, which is very disadvantageous for high speed signal transmission.
따라서, 비아 형성을 위한 클리어런스 홀의 제작으로 인한 EBG 구조의 성능 저하 문제, EBG 구조로 인한 신호 전달의 성능 저하 문제를 방지할 수 있으면서도, 스위칭 노이즈를 차폐할 수 있는 새로운 EBG 구조가 요구된다.Therefore, a new EBG structure is required to shield the switching noise while preventing the performance degradation of the EBG structure and the performance degradation of the signal transmission due to the EBG structure.
따라서, 본 발명은 디지털 회로와 아날로그 회로(예를 들어, RF 회로)가 복합 탑재될 인쇄회로기판에 있어서, 디지털 회로로부터 전달되는 고주파수 영역의 스위칭 노이즈를 방지할 수 있는 전자기 밴드갭 구조 및 이를 포함하는 인쇄회로기판을 제공한다.Accordingly, the present invention provides a printed circuit board in which a digital circuit and an analog circuit (for example, an RF circuit) are mounted in combination, and includes an electromagnetic bandgap structure capable of preventing switching noise in a high frequency region transmitted from a digital circuit. To provide a printed circuit board.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.Other objects of the present invention will be readily understood through the following description.
본 발명의 일 측면에 따르면, 동일 평면 상에서 분리되어 위치하는 두 개의 전원층; 상기 두 개의 전원층과는 다른 평면 상에 위치하는 접지층; 상기 두 개의 전원층과 상기 접지층 간에 개재되는 유전층; 상기 두 개의 전원층 간의 경계와 각각 인접한 위치에서, 상기 두 개의 전원층 각각으로부터 상기 접지층을 향하여 돌출된 형태를 갖도록 상기 유전층을 관통하여 형성되는 두 개의 제1 도체벽; 상기 두 개의 전원층 간의 상기 경계에 상응하는 위치에서, 상기 접지층으로부터 상기 전원층을 향하여 돌출된 형태를 갖도록 상기 유전층을 관통하여 형성되는 제2 도체 벽을 포함하는 전자기 밴드갭 구조물이 제공된다.According to an aspect of the present invention, two power layers are separated and positioned on the same plane; A ground layer positioned on a plane different from the two power layers; A dielectric layer interposed between the two power layers and the ground layer; Two first conductor walls formed through the dielectric layer to protrude from each of the two power layers toward the ground layer at positions adjacent to the boundary between the two power layers; An electromagnetic bandgap structure is provided that includes a second conductor wall formed through the dielectric layer to have a shape protruding from the ground layer toward the power supply layer at a position corresponding to the boundary between the two power supply layers.
여기서, 상기 두 개의 제1 도체벽은 상기 두 개의 전원층 간의 상기 경계의 길이 방향을 따라, 상기 각 전원층에서 상기 경계를 이루는 모서리의 길이에 각각 상응하는 길이로 형성될 수 있다.Here, the two first conductor walls may be formed to have lengths corresponding to the lengths of the edges forming the boundary in the respective power layers along the length direction of the boundary between the two power layers.
여기서, 상기 제2 도체벽은 상기 두 개의 전원층 간의 상기 경계의 길이 방향을 따라, 상기 각 전원층에서 상기 경계를 이루는 모서리의 길이 중 어느 하나에 상응하는 길이로 형성될 수 있다.Here, the second conductor wall may be formed to have a length corresponding to any one of the lengths of the edges forming the boundary in the respective power layers along the length direction of the boundary between the two power layers.
여기서, 상기 제1 도체벽과 상기 제2 도체벽은 상기 전자기 밴드갭 구조물의 수직 단면을 기준으로 보았을 때, 상기 전원층과 상기 접지층 사이를 가로지르는 수평 방향의 가상의 일 직선과의 교점이 각 도체벽 모두에 존재할 수 있는 높이로 각각 형성될 수 있다.Here, when the first conductor wall and the second conductor wall are viewed based on a vertical cross section of the electromagnetic bandgap structure, an intersection point of an imaginary straight line in the horizontal direction crossing between the power supply layer and the ground layer is shown. Each can be formed to a height that can exist on both of the conductor walls.
여기서, 상기 제2 도체벽은 상기 접지층으로부터 상기 유전층을 관통하여 상기 전원층과 동일 평면에 이르기까지 연장 형성될 수 있다.The second conductor wall may extend from the ground layer to the same plane as the power layer through the dielectric layer.
여기서, 분리 위치하는 상기 두 개의 전원층 중 어느 하나는 디지털 회로에 관한 전원층으로서 이용되고, 다른 하나는 RF 회로에 관한 전원층으로서 이용될 수 있다.Here, one of the two power layers separated from each other may be used as the power layer for the digital circuit, and the other may be used as the power layer for the RF circuit.
또한, 본 발명의 다른 측면에 따르면, 상술한 구조의 전자기 밴드갭 구조를 포함하는 인쇄회로기판이 제공될 수 있다.In addition, according to another aspect of the present invention, a printed circuit board including the electromagnetic bandgap structure of the above-described structure can be provided.
본 발명의 실시예에 따른 전자기 밴드갭 구조 및 이를 포함하는 인쇄회로기판에 의하면, 디지털 회로와 아날로그 회로(예를 들어, RF 회로)가 복합 탑재될 인쇄회로기판에 있어서 디지털 회로로부터 전달되는 고주파수 영역의 스위칭 노이즈를 방지할 수 있는 효과가 있다.According to an electromagnetic bandgap structure and a printed circuit board including the same according to an embodiment of the present invention, a high frequency region transmitted from a digital circuit in a printed circuit board on which a digital circuit and an analog circuit (for example, an RF circuit) are combined. There is an effect that can prevent the switching noise.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관하여 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.Hereinafter, an electromagnetic bandgap structure and a printed circuit board including the same according to embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Numbers (eg, first, second, etc.) used in the description of the present specification are merely identification symbols for sequentially distinguishing identical or similar entities.
일반적으로 혼합 신호 디자인(mixed signal design)을 가지고 있는 메인 기판 또는 패키지의 경우에는 스위칭 노이즈(SSN)를 방지하기 위하여, 전원층(power layer 혹은 power plane)의 경우 그 층을 두 개로 분리하고, 접지층(ground layer 혹은 ground plane)은 공유하는 방식으로 디자인되어 있다.In general, in the case of a main board or package having a mixed signal design, in order to prevent switching noise (SSN), the power layer or power plane is separated into two layers and grounded. The ground layer or ground plane is designed in a shared manner.
이와 같은 전원층 분리 구조를 갖는 인쇄회로기판의 일반적인 형태가 도 2a의 사시도 및 도 2b의 수직 단면도를 통해 도시되어 있다.A general form of a printed circuit board having such a power layer separation structure is shown through a perspective view of FIG. 2A and a vertical cross-sectional view of FIG. 2B.
여기서, 도 2a 및 도 2b는 다층의 인쇄회로기판에 있어서, 분리 구조를 가지 고 있는 전원층 및 공유되어 사용되는 접지층과 관련된 부분만을 도시한 것임을 먼저 명확히 해둔다(이는 후술할 도 3 및 도 4의 경우에도 동일함).2A and 2B clearly show only a part related to a power supply layer having a separation structure and a grounding layer used in common in a multilayer printed circuit board (which will be described later with reference to FIGS. 3 and 4). The same is true for).
도 2a 및 도 2b를 참조하면, 접지층(110), 유전층(120), 전원층을 포함하며, 전원층은 제1 전원층(130-1)과 제2 전원층(130-2)의 두 개로 분리되어 있다. 이때, 제1 전원층(130-1)은 예를 들어, 혼합 신호 디자인을 통해 RF 회로가 탑재될 위치(도 2a의 참조번호 300 참조)에 대응하여 그 RF 회로에 전원을 인가하기 위한 목적으로 사용되며, 제2 전원층(130-2)는 디지털 회로가 탑재될 위치(도 2a의 참조번호 200 참조)에 대응하여 그 디지털 회로에 전원을 인가하기 위한 목적으로 사용된다.Referring to FIGS. 2A and 2B, a
그러나, 도 2a 및 도 2b를 통해 도시된 전원층 분리 구조만으로는 디지털 회로로부터 RF 회로로의 스위칭 노이즈(20)의 전달을 막는데 불충분한 경우가 많다. 특히, 고주파수 대역의 신호가 주로 이용되는 최근의 사양에 비추어 볼 때, 더더욱 그러하다. 이에 따라, 본 발명에서는 도 3 및 도 4에 도시된 바와 같은 전자기 밴드갭 구조(EBG)를 제안한다.However, the power layer isolation structure shown in FIGS. 2A and 2B alone is often insufficient to prevent the transfer of switching
본 발명에서 제안하는 EBG 구조는, 전원층이 분리되는 경계 지역을 따라서 접지층과 분리된 각각의 전원층으로부터 유전층 내부로 돌출된 도체벽을 두는 구조를 통하여 스위칭 노이즈의 전달을 방지한다. 이를 이하 보다 구체적으로 설명한다.The EBG structure proposed in the present invention prevents transmission of switching noise through a structure in which a conductor wall protrudes into the dielectric layer from each power layer separated from the ground layer along the boundary area where the power layer is separated. This will be described in more detail below.
도 3은 본 발명의 실시예에 따른 EBG 구조를 포함하는 인쇄회로기판의 사시도이고, 도 4는 도 3에 도시된 인쇄회로기판에 관한 수직 단면도이다. 또한, 도 5 는 도 4의 수직 단면도에 따른 EBG 구조를 통해 존재하게 될 인덕턴스 성분 및 캐패시턴스 성분을 가상적으로 나타낸 도면이다.3 is a perspective view of a printed circuit board including an EBG structure according to an embodiment of the present invention, Figure 4 is a vertical cross-sectional view of the printed circuit board shown in FIG. 5 is a diagram showing virtually an inductance component and a capacitance component that will exist through the EBG structure according to the vertical cross-sectional view of FIG. 4.
본 발명에서의 인쇄회로기판의 경우에도 기본적으로는 도 2a 및 도 2b에서와 동일한 구조로부터 출발한다. 도 3 및 도 4을 통해 도시된 인쇄회로기판(100)을 참조하면, 접지층(110), 유전층(120), 전원층을 포함하며, 전원층도 혼합 신호 디자인이 적용됨에 따라 앞선 도 2a 및 도 2b에서와 같이 제1 전원층(130-1)과 제2 전원층(130-2)으로 분리된 전원층 분리 구조를 가지고 있다.The printed circuit board of the present invention also basically starts from the same structure as in Figs. 2A and 2B. Referring to the printed
다만, 본 발명에서는 상기 구성 이외에도, 제1 전원층(130-1)으로부터 유전층(120)을 관통하여 접지층(110)이 위치한 방향을 향하여 돌출 형성된 도체벽(이하, 설명의 편의상 '좌측 제1 도체벽(140-1)'이라 함)과, 제2 전원층(130-2)으로부터 유전층(120)을 관통하여 상기 좌측 제1 도체벽과 동일한 방향으로 돌출 형성된 다른 도체벽(이하, 이를 '우측 제1 도체벽(140-2)'이라 함)과, 상기 좌측 및 우측의 두 개의 제1 도체벽(140-1, 140-2) 사이에 대응되는 위치에서 접지층(110)으로부터 유전층(120)을 관통하여 전원층이 위치한 방향을 향하여 돌출 형성된 도체벽(이하, '제2 도체벽(150)'이라 함)을 더 포함한다.However, in the present invention, in addition to the above configuration, the conductive wall protruding from the first power source layer 130-1 through the
여기서, 좌측 제1 도체벽(140-1)과 우측 제1 도체벽(140-2)은 제1 전원층(130-1)과 제2 전원층(130-2) 간의 분리 경계와 인접하여 형성될 수 있다. 또한, 그 두 개의 제1 도체벽(140-1, 140-2)은 그 두 개의 전원층 간의 분리 경계의 길이 방향을 따라 길게 형성된다. 이때, 그 좌측 및 우측 제1 도체벽(140-1, 140-2)은 각각 제1 전원층(130-1) 및 제2 전원층(130-2)의 모서리 길이(도 3의 참조번호 10 번 방향의 길이)와 상응하는 길이를 가질 수 있다.Here, the left first conductor wall 140-1 and the right first conductor wall 140-2 are formed adjacent to a separation boundary between the first power layer 130-1 and the second power layer 130-2. Can be. Further, the two first conductor walls 140-1 and 140-2 are formed long along the longitudinal direction of the separation boundary between the two power layers. At this time, the left and right first conductor walls 140-1 and 140-2 are edge lengths of the first and second power supply layers 130-1 and 130-2, respectively (
이 경우, 제2 도체벽(150)은 그 두 개의 전원층(130-1, 130-2) 간의 분리 경계에 상응하는 위치에 형성될 수 있으며, 좌측 제1 도체벽(140-1) 또는 우측 제1 도체벽(140-2) 중 어느 하나에 상응하는 길이를 가질 수 있다.In this case, the
상기와 같이, 전원층 분리 구조에 있어서, 제1 전원층(130-1)으로부터 접지층(110) 방향으로 돌출 연장되는 좌측 제1 도체벽(140-1), 제2 전원층(130-2)으로부터 접지층(110) 방향으로 돌출 연장되는 우측 제1 도체벽(140-2), 그 두 개의 제1 도체벽(140-1, 140-2) 사이에 접지층(110)으로부터 전원층 방향으로 돌출 연장되는 제2 도체벽(150)을 두게 되면, 일 위치의 디지털 회로(예를 들어, 도 3의 참조번호 200번 위치 참조)로부터 발생하여 타 위치의 RF 회로(예를 들어, 도 3의 참조번호 300번 위치 참조)로 전달될 스위칭 노이즈(20)를 현저하게 감소시킬 수 있다.As described above, in the power supply layer separation structure, the left first conductor wall 140-1 and the second power supply layer 130-2 protruding and extending from the first power supply layer 130-1 toward the
이는 도 5를 통해 도시된 바와 같이, 제1 및 제2 전원층(130-1, 130-2)과 접지층(110) 그리고 그 사이에 개재된 유전층(120)에 의해 형성되는 캐패시턴스 성분(C1, C4 참조)과, 좌측 및 우측 제1 도체벽(140-1, 140-2)과 제2 도체벽(150) 그리고 그 사이에 개재된 유전층(120)에 의해 형성되는 캐패시턴스 성분(C2, C3 참조), 각 도체벽(140-1, 140-2, 150)에 의한 인덕턴스 성분(L1, L2, L3)이 존재하며, 도면을 통해 별도로 표시하지는 않았지만 각 도체층들과 유전층에 존재하는 레지스턴스 및 인덕턴스 성분에 의해 특정 주파수 대역의 노이즈를 필터링해낼 수 있는 일종의 대역 필터로서의 기능을 수행할 수 있기 때문이다.As shown through FIG. 5, this is the capacitance component C1 formed by the first and second power layers 130-1 and 130-2, the
이때, 제1 도체벽(140-1, 140-2)의 높이(즉, 도 4 및 도 5의 수직 단면도를 기준할 때의 수직 방향의 길이) 및 제2 도체벽(150)의 높이는 특별한 제한 없이 다양히 변경 가능함은 물론이다. 즉, 도 4 및 도 5의 수직 단면도에서는 전원층과 접지층을 가로지르는 수평 방향의 임의의 일 직선(예를 들어, 스위칭 노이즈(20) 참조)을 가상하여 보았을 때, 그 일 직선에 의해 모든 도체벽(140-1, 140-2, 150)에 교점이 존재하는 경우(즉, 스위칭 노이즈(20)가 각각의 도체벽들에 의해 그 전달이 막히는 구조)를 예로 들었지만, 반드시 이와 같을 필요는 없다.At this time, the height of the first conductor walls 140-1 and 140-2 (ie, the length in the vertical direction based on the vertical cross-sectional view of FIGS. 4 and 5) and the height of the
스위칭 노이즈(20)가 각각의 도체벽들에 의해 막히지 않는 구조(즉, 도 4 및 도 5의 수직 단면도를 기준할 때, 제1 도체벽(140-1, 140-2)과 제2 도체벽(150)이 서로 수평 방향에서 오버랩(overlap)되지 않는 구조)를 갖더라도, 본 발명에 따른 EBG 구조에 의하면 상술한 바와 같은 캐패시턴스 성분 및 인덕턴스 성분의 존재에 의하여 스위칭 노이즈(20)의 차폐가 가능할 것이기 때문이다.The structure in which the switching
또한, 도 3 내지 도 5에서는 제2 도체벽(150)의 높이가 유전층(120)을 완전히 관통하지 않을 정도의 높이를 갖는 것으로 도시되어 있지만, 제2 도체벽(150)의 높이 또한 제1 및 제2 전원층(130-1, 130-2)과 전기적으로 분리될 수 있는 한도 내에서 자유로이 변경할 수 있다. 이러한 이유로, 제2 도체벽(150)은 그 두 개의 전원층(130-1, 130-2) 간의 경계 위치에서 유전층(120)을 완전히 관통함으로써, 그 두 개의 전원층(130-1, 130-2)과 동일 평면에 이를때까지 연장 형성될 수도 있음은 물론이다.3 to 5 illustrate that the height of the
아울러, 도 3 내지 도 5에서는 도면 도시의 편의를 위하여 제1 전원층(130-1)에는 좌측 제1 도체벽(140-1)이 한 개, 제2 전원층(130-2)에도 우측 제1 도체 벽(140-2)이 한 개만, 접지층(110)에도 제2 도체벽(150)이 한 개만 형성되어 있는 최소한의 경우를 가정하였지만, 이 때의 각각의 도체벽의 수 또한 도면과 달리 이 보다 많을 수 있음은 물론이다.3 to 5, one left first conductor wall 140-1 is provided on the first power supply layer 130-1, and the right power is also formed on the second power supply layer 130-2 for convenience of drawing. Although it is assumed that at least one conductor wall 140-2 is formed and only one
상술한 도 3 내지 도 5에 도시된 본 발명의 실시예에 따른 EBG 구조와 도 2a 및 도 2b에 도시된 일반적인 전원층 분리 구조가 갖는 주파수 특성을 비교한 도면이 도 7을 통해 도시되어 있다.FIG. 7 illustrates a comparison of frequency characteristics of the EBG structure according to the exemplary embodiment of the present invention illustrated in FIGS. 3 to 5 and the general power layer separation structure illustrated in FIGS. 2A and 2B.
여기서, 도 7은 3D 필드 솔버(3D Field solver)를 사용하여 그 두 구조에 관하여 0.1 ~ 20 GHz에서의 주파수 특성을 시뮬레이션한 결과를 반영한 도면이다. 도 7을 참조하면, 본 발명의 실시예에 따른 EBG 구조를 포함하는 인쇄회로기판의 경우에는 단순히 전원층 분리 구조를 갖는 일반적 경우에 비하여 모든 주파수 영역에서 그 차폐율(S21)이 향상되고 있음을 확인할 수 있고, 특히 고주파수 대역에서의 차폐 효과가 우수함을 확인할 수 있다. 이는 일반적인 스위칭 노이즈가 고주파수 대역에서 탁월하게 나타남을 고려할 때, 본 발명의 EBG 구조가 고주파수 대역의 스위칭 노이즈의 차폐에 매우 효과적일 것임을 보여주고 있는 것이다.FIG. 7 is a view reflecting simulation results of frequency characteristics at 0.1 to 20 GHz with respect to the two structures using a 3D field solver. Referring to FIG. 7, in the case of a printed circuit board including an EBG structure according to an exemplary embodiment of the present invention, the shielding rate S21 is improved in all frequency regions as compared with a general case having a power layer separation structure. It can be confirmed that the shielding effect is particularly excellent in the high frequency band. This shows that the EBG structure of the present invention will be very effective for shielding the switching noise of the high frequency band, considering that general switching noise is excellent in the high frequency band.
이하, 본 발명의 실시예에 따른 EBG 구조를 포함하는 인쇄회로기판의 제조 방법에 관하여 설명한다. 다만, 이는 본 발명에 따른 EBG 구조가 일반적인 인쇄회로기판의 제조 공정을 통해서도 쉽게 제조할 수 있음을 보여주기 위한 것에 불과한 바, 그 구체적인 설명은 생략하기로 하고, 제조 순서 별로 간단히 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board including an EBG structure according to an embodiment of the present invention will be described. However, this is only to show that the EBG structure according to the present invention can be easily manufactured through a general manufacturing process of a printed circuit board, and a detailed description thereof will be omitted and will be briefly described for each manufacturing order.
물론, 본 발명의 실시예에 따른 EBG 구조 및 그 인쇄회로기판은 하기에서 설명할 도 6a 내지 도 6c의 방법 이외의 다양한 방법에 의해 제조될 수 있는 것임을 당업자는 쉽게 알 수 있을 것이다.Of course, it will be apparent to those skilled in the art that the EBG structure and the printed circuit board thereof according to the embodiment of the present invention may be manufactured by various methods other than those of FIGS. 6A to 6C to be described below.
도 6a는 본 발명의 핵심 특징인 도체벽들을 제작하기 위한 공정만을 순서대로 간략히 도시한 것으로서, 본 예에서는 매립 패턴 공정(buried pattern process)을 통해 제조되는 경우를 예시하고 있다. 먼저, 구리(Cu)와 같은 도전성 물질에 의한 도체층(111, 131)을 준비한 후(도 6a의 (a) 참조), 구리 도금 등을 통해 소정 위치에 도체벽(140-1, 140-2, 150)을 제작한다(도 6a의 (b) 참조). 도체벽(140-1, 140-2, 150)이 제작된 도체층(111, 131)을 반경화 상태인 유전체(121)의 양면에 적층시킴으로써(도 6a의 (c) 참조), 그 도체벽(140-1, 140-2, 150)들이 유전층(120) 내부에 매립 관통되도록 한 후(도 6a의 (d) 참조), 그 유전층(120) 양면에 존재하던 도체층(111, 131)을 에칭(etching)한다(도 6a의 (e) 참조).FIG. 6A briefly illustrates only a process for fabricating conductor walls, which is a key feature of the present invention, in an example, and illustrates the case in which the fabrication is performed through a buried pattern process. First, the conductor layers 111 and 131 made of a conductive material such as copper (Cu) are prepared (see (a) of FIG. 6A), and the conductor walls 140-1 and 140-2 are positioned at predetermined positions through copper plating or the like. , 150) (see (b) of FIG. 6A). The
상기 도 6a의 공정을 통해, 유전층(120) 내부를 관통하도록 매립된 도체벽(140-1, 140-2, 150)들을 제작하고 나면, 도 6b 혹은 도 6c의 공정을 통해 분리 구조의 전원층을 갖는 인쇄회로기판을 제작하게 된다.After fabricating the conductive walls 140-1, 140-2, and 150 embedded in the
여기서, 도 6b는 애디티브 방식(additive process)을, 도 6c는 서브트랙티브 방식(subtractive process)에 따른 공정 순서를 도시한 것으로서, 애디티브 방식에 따를 경우에는, 먼저 드라이 필름(161)을 전원층 분리 구조를 형성하기 위한 소정의 분리 경계 위치에 적층한 후, 구리 등을 이용하여 양면 플레이팅하고(도 6b의 (f) 참조), 그 드라이 필름(161)을 제거하는 방식에 의해 제1 및 제2 전원층(130- 1, 130-2)과 접지층(110)을 제작할 수 있다(도 6b의 (g) 참조). 반대로, 서브트랙티브 방식에 따를 경우에는, 먼저 구리 등을 이용하여 양면 플레이팅을 한 후(도 6c의 (h) 참조), 그 분리 경계 위치를 제외한 부분 상에 드라이 필름(162)을 적층하고(도 6c의 (i) 참조), 그 경계 위치에 노출된 구리 등을 제거한 후 다시 드라이 필름(162)을 제거하는 방식을 이용함으써 제1 및 제2 전원층(130-1, 130-2)과 접지층(110)을 제작할 수 있다(도 6c의 (j) 참조).6B illustrates an additive process, and FIG. 6C illustrates a process sequence according to a subtractive process. In accordance with the additive method, the
상술한 바와 같이, 본 발명에 따른 EBG 구조는 일반적인 인쇄회로기판의 제조 공정을 이용하여 매우 간단하게 제조할 수 있으면서도, 종래 기술에 따른 공동 평면 EBG 구조가 가지던 문제점들을 극복하면서, 디지털 회로와 RF 회로가 복합 탑재될 인쇄회로기판에 있어서 디지털 회로로부터 전달되는 고주파수 영역의 스위칭 노이즈 문제를 크게 개선할 수 있는 이점이 있다.As described above, the EBG structure according to the present invention can be manufactured very simply using a manufacturing process of a general printed circuit board, while overcoming the problems of the coplanar EBG structure according to the prior art, digital circuits and RF In a printed circuit board on which a circuit is to be mounted, there is an advantage that the problem of switching noise in a high frequency region transmitted from a digital circuit can be greatly improved.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be readily understood that modifications and variations are possible.
도 1a는 종래 기술에 따른 공동 평면 EBG 구조를 포함하는 인쇄회로기판의 사시도.1A is a perspective view of a printed circuit board including a coplanar EBG structure according to the prior art.
도 1b는 도 1a에 도시된 공동 평면 EBG 구조를 평면적으로 도시한 도면.1B is a plan view of the coplanar EBG structure shown in FIG. 1A;
도 2a는 전원층 분리 구조를 갖는 인쇄회로기판의 일반 형태를 나타낸 사시도.Figure 2a is a perspective view showing a general form of a printed circuit board having a power layer separation structure.
도 2b는 도 2a에 도시된 인쇄회로기판에 관한 수직 단면도.FIG. 2B is a vertical cross-sectional view of the printed circuit board shown in FIG. 2A. FIG.
도 3은 본 발명의 실시예에 따른 EBG 구조를 포함하는 인쇄회로기판의 사시도.3 is a perspective view of a printed circuit board including an EBG structure according to an embodiment of the present invention.
도 4는 도 3에 도시된 인쇄회로기판에 관한 수직 단면도.4 is a vertical cross-sectional view of the printed circuit board shown in FIG.
도 5는 도 4의 수직 단면도에 따른 EBG 구조를 통해 존재하게 될 인덕턴스 성분 및 캐패시턴스 성분을 가상적으로 나타낸 도면.FIG. 5 is a diagram showing virtually an inductance component and a capacitance component that will exist through the EBG structure according to the vertical cross-sectional view of FIG.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 EBG 구조를 포함하는 인쇄회로기판의 제조 방법에 관한 순서도.6A to 6C are flowcharts illustrating a method of manufacturing a printed circuit board including an EBG structure according to an embodiment of the present invention.
도 7은 본 발명에 따른 EBG 구조가 나타내는 주파수 특성에 관한 시뮬레이션 결과를 반영한 도면7 is a diagram reflecting a simulation result regarding frequency characteristics represented by an EBG structure according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
110 : 접지층 120 : 유전층110: ground layer 120: dielectric layer
130-1 : 제1 전원층 130-2 : 제2 전원층130-1: first power layer 130-2: second power layer
140-1, 140-2 : 제1 도체벽 150 : 제2 도체벽140-1, 140-2: first conductor wall 150: second conductor wall
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080093265A KR100965264B1 (en) | 2008-09-23 | 2008-09-23 | Electromagnetic bandgap structure and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080093265A KR100965264B1 (en) | 2008-09-23 | 2008-09-23 | Electromagnetic bandgap structure and printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100034236A KR20100034236A (en) | 2010-04-01 |
KR100965264B1 true KR100965264B1 (en) | 2010-06-22 |
Family
ID=42212416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080093265A KR100965264B1 (en) | 2008-09-23 | 2008-09-23 | Electromagnetic bandgap structure and printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100965264B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140253258A1 (en) * | 2013-03-05 | 2014-09-11 | Freescale Semiconductor, Inc. | System for reducing electromagnetic induction interference |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102509050B1 (en) * | 2018-06-26 | 2023-03-13 | 에스케이하이닉스 주식회사 | Package substrate having electromagnetic bandgap structure and semiconductor package using the package substrate |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127387A (en) | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | Printed-wiring board |
JP2001144091A (en) | 1999-11-11 | 2001-05-25 | Sanyo Electric Co Ltd | Semiconductor ic |
KR100838246B1 (en) | 2007-06-22 | 2008-06-17 | 삼성전기주식회사 | Printed circuit board having electromagnetic bandgap structure |
KR100850759B1 (en) | 2007-06-11 | 2008-08-06 | 삼성전기주식회사 | Printed circuit board and method for manufacturing thereof |
-
2008
- 2008-09-23 KR KR1020080093265A patent/KR100965264B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127387A (en) | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | Printed-wiring board |
JP2001144091A (en) | 1999-11-11 | 2001-05-25 | Sanyo Electric Co Ltd | Semiconductor ic |
KR100850759B1 (en) | 2007-06-11 | 2008-08-06 | 삼성전기주식회사 | Printed circuit board and method for manufacturing thereof |
KR100838246B1 (en) | 2007-06-22 | 2008-06-17 | 삼성전기주식회사 | Printed circuit board having electromagnetic bandgap structure |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140253258A1 (en) * | 2013-03-05 | 2014-09-11 | Freescale Semiconductor, Inc. | System for reducing electromagnetic induction interference |
US9190708B2 (en) * | 2013-03-05 | 2015-11-17 | Freescale Semiconductors, Inc. | System for reducing electromagnetic induction interference |
Also Published As
Publication number | Publication date |
---|---|
KR20100034236A (en) | 2010-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8516695B2 (en) | Method for forming a circuit board via structure for high speed signaling | |
JP5725013B2 (en) | Structure, wiring board, and method of manufacturing wiring board | |
KR100998723B1 (en) | Electromagnetic bandgap structure and printed circuit board | |
KR100998720B1 (en) | Electromagnetic bandgap structure and printed circuit board | |
US8536464B2 (en) | Multilayer substrate | |
US8476537B2 (en) | Multi-layer substrate | |
US8330048B2 (en) | Electromagnetic bandgap structure and printed circuit board having the same | |
WO2008104501B1 (en) | Improved noise isolation in high-speed digital systems on packages and printed circuit boards (pcbs) | |
CN203040005U (en) | Printed circuit board | |
US9054404B2 (en) | Multi-layer circuit board with waveguide to microstrip transition structure | |
US8227704B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
KR101046716B1 (en) | Electromagnetic bandgap structures and circuit boards | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
KR100965264B1 (en) | Electromagnetic bandgap structure and printed circuit board | |
US8921711B2 (en) | Wiring substrate and electronic device | |
KR100945289B1 (en) | Electromagnetic bandgap structure and printed circuit board | |
KR100852003B1 (en) | Ground structure using via-holes on pcb and circuit device having the ground structure | |
US9084351B2 (en) | Structure and circuit board having repeatedly arranged connection members | |
CN110784995A (en) | Circuit board structure | |
CN103997200A (en) | Power distribution network based on plane C-type bridge electromagnetic band gap structure | |
WO2013018257A1 (en) | Wiring board | |
KR20220170176A (en) | Transmission line structure | |
KR100871347B1 (en) | Electromagnetic bandgap structure and printed circuit board | |
Mohajer-Iravani et al. | Miniaturized wideband plannar electromagnetic bandgap structures using high-k dielectrics | |
CN116156737A (en) | Multilayer microwave circuit board for signal energy coupling transmission and electronic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |