KR100962570B1 - 집적회로를 갖는 ｒｆ 및 ｒｆ 식별태그/장치와 상기태그/장치 제조 및 사용방법 - Google Patents

Abstract

본 발명은 MOS RF 감시 및/또는 식별 태그와 그 제조 및 사용방법에 관한 것이다. 태그는 일반적으로 인터포저, 상기 인터포저상의 안테나 및/또는 인덕터, 및 상기 안테나 및/또는 인덕터와는 다른 위치에서 상기 인터포저상에 집적회로를 포함한다. 집적회로는 일반적으로 인터포저 면과 물리적으로 접촉한 최하층이 있다. 제조방법은 일반적으로 인터포저상에 집적회로의 최하층을 형성하는 단계와, 상기 집적회로의 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계와, 상기 인터포저에 전기 도전성 기능층을 부착하는 단계를 포함한다. 대안으로, 전기 도전성 구조는 상기 인터포저에 부착된 기능층으로부터 형성될 수 있다. 사용방법은 일반적으로 본 발명의 장치에서 검출가능한 전자기 신호를 발생, 반사 또는 변조하기에 충분한 전류를 야기 및/또는 유도하는 단계와, 상기 신호를 검출하는 단계 및 선택적으로 상기 검출가능한 전자기 신호에 의해 전달된 정보를 처리하는 단계를 포함한다. 본 발명은 종래 웨이퍼상에 모든 능동 전기장치들을 제조하는 종래 RFID 태그보다 더 짧은 시간주기로 제조될 수 있는 MHz 주파수에서 동작가능한 저가의 RFID 태그를 제공한다.

집적회로를 갖는 RF 및 RF 식별태그/장치, 인터포저

Description

집적회로를 갖는 ＲＦ 및 ＲＦ 식별태그/장치와 상기 태그/장치 제조 및 사용방법{RF and/or RF Identification Tag/Device Having An Integrated Interposer, And Methods For Making And Using The Same}

본 발명은 일반적으로 센서, 전자감응장치(Electronic Article Surveillance, EAS), 무선 주파수(RF) 및/또는 RF 식별(RFID) 태그 및 장치 분야에 관한 것이다. 보다 상세하게는, 본 발명의 실시예는 EAS, RF 및/또는 RFID 구조 및 그 제조 및/또는 생산방법에 관한 것이다. 그 결과, 본 발명은 기판, RF 프론트엔드 또는 RF 프론트엔드의 서브세트, 메모리 및 논리회로를 구비하는 RFID(또는 EAS) 태그를 제조하는 저렴한 공정을 제공할 수 있다.

원격구동 전자장치 및 관련 시스템들이 공지되어 있다. 예컨대, 게이슬러 등에 부여되었고 발명의 명칭이 "Proximity Detecting Apparatus"인 미국특허 제5,099,227호는 전자기 결합을 사용하여 원격 소스로부터 전원을 구동시킨 후 전자기 결합 및 정전기 결합 모두를 사용하여 저장된 데이터를 종종 원격 소스와 함께 배치된 수신기로 전송하는 원격구동장치를 개시하고 있다. 이러한 원격 구동 통신장치는 통상적으로 무선 주파수 식별(RFID) 태그로서 알려져 있다.

RFID 태그 및 관련 시스템은 많이 사용된다. 예컨대, RFID 태그는 주로 자동문 감시기기(automated gate sentry application), 보호 보안건물 또는 보안구역내 사람의 식별에 사용된다. 이들 태그는 종종 접근통제카드(access control card)의 형태를 취할 수 있다. RFID 태그에 저장된 정보는 보안건물 또는 구역에 접근하려는 태그 보유자를 식별한다. 구형 자동문 감시기기는 일반적으로 카드 또는 태그로부터 정보를 읽기 위한 시스템용 리더에 또는 리더를 통해 자신의 식별카드 또는 태그를 삽입하거나 훑어내려 건물에 접근하려는 사람을 필요로 한다. 신형 RFID 태그 시스템은 무선 주파수 데이터 전송기술을 사용해 단거리에서 태그가 읽어지게 함으로써, 리더에 또는 리더를 통해 식별 태그를 삽입하거나 훑어내릴 필요를 없앤다. 가장 일반적으로, 사용자는 건물 또는 구역을 보호하는 보안 시스템에 연결되어 있는 기지국(base station) 부근에 단순히 태그를 들고 있거나 갖다댄다. 기지국은 태그에 포함된 회로를 구동시키는 태그에 여기신호를 전달한다. 여기신호에 응답한 회로는 태그에서 기지국으로 저장된 정보를 전달한다. 상기 기지국은 정보를 수신하고 복호화한다. 그런 후 상기 정보는 보안 시스템에 의해 처리되어 접근이 합당한지 결정하다. 또한 RFID 태그는 소정의 방식으로 적절히 변조된 여기신호에 의해 원격으로 기록될 수 있다(예컨대, 프로그램 및/또는 비활성화될 수 있다).

몇몇 종래 RFID 태그 및 시스템은 주로 원격장치를 원격으로 구동시키고 여자 시스템(exciter system) 및 수신기 시스템과 원격장치를 결합시키기 위한 전자기 결합을 사용한다. 여자 시스템은 장치를 구동시켜 장치가 저장된 정보를 포함할 수 있는 신호를 전달하게 하는 전자기 여기 신호를 발생한다. 수신기는 상기 원격 장치에 의해 발생된 신호를 수신한다.

더 기본적인 단계로, RFID 태그 회로는 일반적으로 하기 기능들 중 일부 또는 모두를 수행한다:

1. 판독기(reader) 영역으로부터 RF 에너지의 흡수;

2. RF 신호를 칩을 구동시키는 DC 신호로의 변환;

3. 판독기로부터 RF 신호에 이용될 수 있는 유입 클록, 타이밍 및/또는 명령신호의 복조;

4. 유입 또는 사전설정된 명령에 동작하는 제어로직을 만드는 상태기계(state machine) 결정;

5. 메모리 어레이 또는 다른 소스(예컨대, 센서의 출력)로부터 디지털 형태로 카운터 또는 레지스터 기반의 데이터 판독;

6. 판독기로 읽어지고/읽어지거나 보안 인증에 사용되는 ID 코드 또는 다른 정보를 저장하는 기억소자(예컨대, 메모리)(또한, [예컨대, 교통티켓에서] 소정 횟수의 사용을 셈하고/하거나 센서로부터의 정보를 판독기로 다시 중계하도록 구성되는, 예컨대, EAS 비활성화 타입의 메모리); 및

7. 태그 판독기에 전송하기 위해 다시 태그 안테나로 부호화 데이터, 타이밍 신호 또는 다른 명령의 변조.

한편, EAS 태그회로는 이들 단계 및/또는 기능들 중 일부를 없앨 수 있다. 예컨대, 로직 기반의 주파수 분할 EAS는 기본 RF 에너지 수확(energy harvesting)을 수행하여 내부 로직 분할기를 구동시키고 그런 후 상기 분할기는 고유한 부조화 신호(subharmonic signal)가 판독기로 다시 복귀하도록 태그의 안테나를 변조한다(영국특허 출원번호 GB 201745A). 이 부조화 신호는 (반송파의 고조파와 같은) 다른 잡음원과 쉽게 구별될 수 있고 유효한 EAS 신호를 만든다. 몇몇 경우, 반도체 장치로부터의 비선형 효과가 미국특허 제4,670,740에 개시된 바와 같이 훨씬 더 일을 간단히 하는데 사용될 수 있다. 반도체 장치로부터의 비선형 효과의 경우, 반도체 다이오드 또는 버랙터에서의 비선형 효과는 중간 RF→DC 전력변환 또는 로직 처리없이 판독기에 의해 검출될 수 있는 부조화 신호를 야기한다.

도 1a를 참조하면, 종래 웨이퍼기반의 공정에 의해 제조된 웨이퍼(10)를 복수의 다이(20)로 절단한 후, 상기 다이(20)를 안테나 또는 인덕터 캐리어 시트(에칭되거나 절단되거나 프린트된 금속 안테나, 인덕터 코일 또는 다른 도전성 특징물을 포함할 수 있는)에 또는 도 1b에 도시된 바와 같이 인터포저 스트랩(interposer strap)(또는 캐리어)(40)에 위치하는 것을 포함할 수 있는 공정에 의해 종래 RFID 태그가 형성되며, 상기 인터포저 스트랩(40)은 지지막(50)에 있는 인덕터/안테나(52)에 부착될 수 있다. 이러한 공정은 접착과 같은 다양한 물리적 접합기술 뿐만 아니라 유선 접합을 통한 전기적 상호연결, 비등방성 도전성 에폭시 접합, 초음파, 범프접합 또는 플립칩 접근법 도입을 포함할 수 있다. 이런 부착공정은 종종 열, 시간 및/또는 UV 노출의 사용을 포함한다. Si 다이(20)는 대개 다이당 비용을 줄이기 위해 가능한 한 작게(<1㎜) 만들어지므로, 칩(20)상의 전기연결용 패드 소자들이 비교적 작아진다. 이는 배치공정이 비교적 고속 기계공정에 대해 고정확도를 가져야 하는 것을 의미한다(예컨대, 소정 위치에 대해 50마이크론 내의 배치가 종종 요구된다).

전체적으로, 분리된(잘려진) 다이를 집어내는 공정, 상기 다이를 접합되는 안테나, 인덕터, 캐리어 또는 인터포저상의 적소에 이동하는 공정, 적절한 위치에 정확히 배치하는 공정, 및 물리적 전기적 상호연결을 하는 공정은 비교적 느리고 고가의 공정일 수 있다. 중간 인터포저를 사용하는 공정의 경우, 먼저 다이(20)를 빨리 때로는 병행하여 행해질 수 있는 인터포저 캐리어(40)의 웹 롤(web roll)에 부착함으로써 비용과 생산량(throughput) 이점이 달성되는데, 이는 일반적으로 비교적 가까이 이격되어 있고 유체 자체조립(fluidic self-assembly) 또는 핀 베드 부착(pin bed attachment)공정과 같은 다른 신규한 배치 동작들이 더 쉽게 행해질 수 있기 때문이다. 캐리어(40)는 일반적으로 다이(20)로부터 상기 캐리어(40)상의 다른 위치들에 있는 비교적 더 크고 더 넓은 분포영역으로의 전기경로(예컨대, 34 및 36)를 포함하여, (인덕터 기판에 칩 다이의 직접적인 통합을 위한 픽-앤-플레이스(pick-and-place) 및/또는 접합 기반의 공정에 비해, 종래 스트랩과 기능적으로 다소 유사한) 크림핑(crimping) 또는 도전성 접착제 부착과 같은 높은 생산량, 저해상도 부착 동작을 가능하게 한다. 몇몇 경우, 스트랩에 적합한 저해상도 부착공정은 상업적으로 구매가능한 장비 및 재료를(Muhlbauer TMA 6000 또는 유사품) 기초로 0.003 달러 이하의 비용으로 수행될 수 있다. 그런 후 캐리어(40)는 이와 같은 다른 위치들에서 전기 연결이 이루어지도록 인덕터(미도시)에 부착된다. 이러한 인터포저 공정은 종래 수단(예컨대, 와이어 접합)에 의한 더 큰 인덕터/캐리어 기판상에 필요로 하는 스터브(sturbs), 범프(bumps) 또는 다른 상호연결된 소자들을 구현하는데 더 비싸거나 불리할 수 있는 플립칩(flip-chip) 또는 범프 접합접근에 이점적일 수 있다.

본 발명은 상기의 문제를 해결하기 위해, 물품가격 소매 애플리케이션 및 다른 저비용 고용량 애플리케이션을 위해 0.01달러 이하의 RFID 태그 비용에 도달하도록, 저렴한 기판, 안정적이고 효과적인 안테나, RF 프론트엔드 장치 및 고해상도 패턴의 논리회로를 포함하는(그리고 바람직하게는 집적한) 태그 구조 및 공정을 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명의 실시예는 집적된 인터포저를 갖는 MOS RF 및/또는 RFID 장치, 센서 또는 태그와 그 제조 및 사용방법에 관한 것이다. 상기 장치는 일반적으로 (a)인터포저와, (b)상기 인터포저상에 안테나 및/또는 인덕터와 (c)상기 안테나 및/또는 인덕터와는 다른 위치에서 상기 인터포저상에 있는 집적회로를 구비하고, 상기 집적회로는 상기 인터포저의 표면과 물리적으로 접촉한 최하층을 구비한다.

제조방법은 일반적으로 (1)인터포저의 표면에 집적회로의 최하층을 형성하는 단계와, (2)상기 집적회로의 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계와, (3)상기 인터포저에 전기 도전성 기능층을 부착하는 단계를 포함한다. 대안으로, 상기 제조방법은 (1)인터포저의 표면에 집적회로의 최하층을 형성하는 단계와, (2)상기 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계와, (3)상기 인터포저에 부착된 기능층으로부터 전기 도전성 구조를 형성하는 단계를 포함한다.

사용방법은 일반적으로 (ⅰ)본 발명의 장치에서 상기 장치가 검출가능한 전자기 신호를 방사, 반사 또는 변조하기에 충분한 전류를 야기 또는 유도하는 단계와, (ⅱ)상기 검출가능한 전자기 복사를 검출하는 단계와, (ⅲ)상기 검출가능한 전자기 복사에 의해 전달된 정보를 처리하는 단계를 포함한다. 선택적으로, 사용방법은 본 발명의 장치(또는 센서)로부터 정보를 다시 판독장치로 전송 또는 전달하는 단계를 더 포함할 수 있다.

매우 저가의 RFID 태그를 제조하기 위한 한가지 가능한 접근은 웹 또는 시트공급공정에서 프린팅 기술을 사용할 수 있다. 프린팅은 가능한 비용상 이점을 갖는데, 왜냐하면 재료 활용(예컨대, 추가 또는 반추가 공정)을 높이고, 증착 및 패턴화 단계를 조합하며, 자본지출 및 장비에 대한 운용비를 낮게 투자하게 한다. 더욱이, 고생산량의 종래 프린팅 공정은 가요성 기판(예컨대, 플라스틱 시트 또는 금속박)에 설계될 수 있어, 많은 애플리케이션들에서 태그 사용을 향상시킨다. 재료효율과 추가공정 접근은 저가 부착공정 및/또는 능동회로와 수동소자의 통합을 가능하게 하는 가공된 인터포저(또는, 사용시 다이)의 단위 면적당 더 낮은 비용을 가능하게 한다. 또한 프린팅과 같은 마스크 없는 공정들은 예컨대 각각의 개별 RF 장치에 고유식별코드 및/또는 리더기 질의에 대한 고유 응답시간 지연이 제공되는 RF 장치의 용이한 맞춤화를 가능하게 한다.

또한, 회로가 안테나 또는 인덕터 구조 자체에 직접 프린트될 수 있는 경우, 부착 단계 및 관련된 비용들이 제거될 수 있다. 이러한 접근은 다이 크기를 줄임으로써 다이 비용을 절감하는 종래 반도체 웨이퍼 비용절감 접근(이러한 접근은 더 작은 다이에 대해 부착비용 증가로서 직접 부착된 SI-RFID 태그에 대해 자체 제한적일 수 있다)과 다르다. 그러나, 전체 프린트의 구역 제한없는 RFID 태그는 광범위하게 또는 상업적으로 이용가능하지 않을 수 있는 소정의 공정, 도구 및/또는 재료의 개발에 또한 이점적일 수 있다. 본 명세서에 요약된 "집적 인터포저" 접근은 프린팅 및 단위면적당 저가의 디스플레이 공정 조합을 가능하게 한다(예컨대, 0.35 마이크론의 Si 다이 공정비용은 현재 약 25달러/제곱인치이다; 종래 디스플레이 폴리실리콘 처리비용은 약0.50~0.90달러/제곱인치이다; 그리고 프린팅 기반의 공정은 비용이 ≪0.50달러/제곱인치로 예상된다.

인터포저 기반의 공정을 이용함으로써, 몇몇 또는 모든 종래 박막 디스플레이와 광기전 재료 공정이 가능하다. 광기전 재료 공정은 박막, 시트 및/또는 다른 가요성 기판상에 무기 반도체, 유전체 및 다른 박막에 대해 잘 개발된 롤 대 롤(roll-to-roll)의 제조공정을 포함한다. 하나의 막에 대해, 이러한 공정의 비용은 약 0.01달러/제곱인치 이하의 범위에 있을 수 있다. 따라서, 이러한 공정에 대한 비용은 비교적 작은 인터포저(25㎟ 정도)에 대해 엄청나지는 않으나, 전체 인덕터 또는 안테나 기판이 처리되어야만 하는 경우(즉, 면적≫100㎟), 엄청날 것으로 예상된다. 비용절감은 저해상도 인터포저 부착비용(0.003달러)보다 더 클 수 있고 이러한 공정은 디스플레이와 광기전 타입의 공정장비를 사용하여 자체적으로(또는, 대안으로, 프린트된 RFID 태그용으로 개발된 완전한 도구 및 재료 세트를 기다리지 않고도 전체 제조공정을 가능하게 할 수 있는 프린팅 단계들의 조합으로) RFID 태그를 만드는 효과적인 방법을 제공한다. 그러나, 결국, 이러한 공정은 적은 자본의 장비비용, 높은 생산량(수 백개의 ㎡/hr), 재료 사용에 있어 높아진 효율 및/또는 감소된 공정 단계수로 인해 제조비용을 더 낮게 유도해야 하는 스풀-기반 및/또는 롤 대 롤 프린팅 공정을 포함한다.

본 발명은 종래의 RF, RFID 및/또는 전자감응(EAS) 장비 및 시스템을 이용한 표준 애플리케이션 및 동작을 할 수 있는 저가의 RF 및/또는 RFID 태그를 이점적으로 제공한다. 고가 및/또는 낮은 생산량의 부착단계의 회수를 줄이고 또한 능동 전자장치 제조비용을 줄임으로써, 직접 프린팅 또는 다른 경우로는 비교적 저렴하게 비교적 낮은 정확도로 인덕터/캐리어에 부착되는 회로를 인터포저상에 형성함으로써 저가 태그가 만들어질 수 있다. 본 발명의 이들 및 다른 이점들은 하기의 바람직한 실시예의 상세한 설명으로부터 쉽게 이해되어 진다.

상기에서 설명한 본 발명에 따른 집적회로를 갖는 RF 및 RF 식별태그/장치와 상기 태그/장치 제조 및 사용방법의 효과를 설명하면 다음과 같다:

첫째, 본 발명의 직집 제조/처리 단계들은 웹 연속적인 롤-대-롤 및/또는 시트 공정과 호환될 수 있고 종래의 가요성의 얇은 RF 라벨과 호환될 수 있으며, 태그 제조공정에서 증가된 생산량을 제공하는 이점이 있다.

둘째, 본 발명의 프린팅과 같은 마스크 없는 공정들로 저가의 제조가 가능해지며, 또한 예컨대 각각의 개별 RF 장치에 고유식별코드 및/또는 리더기 질의에 대한 고유 응답시간 지연이 제공되는 RF 장치의 용이한 맞춤화를 가능하게 하는 이점이 있다.

셋째, 본 발명에 따르면 인터포저에 회로소자들의 직집적인 제조로 인해 저가의 제조가 가능해지는 이점이 있다.

넷째, 본 발명에 따르면 RFID 및/또는 EAS 태그 제조와 열적 및 화화적으로 호환될 수 있고/있거나 적절한 배리어 성질을 제공하나 다른 경우 전체 태그의 인터포저 기판용으로 사용되는 경우 매우 고가일 수 있는 장치 기판재료의 효율적/저가 사용을 가능하게 하는 이점이 있다.

다섯째, 본 발명의 전체 프린트의 구역 제한없는 RFID 태그로 인해 광범위하게 또는 상업적으로 이용가능하지 않을 수 있는 소정의 공정, 도구 및/또는 재료의 개발이 가능한 이점이 있다.

첨부도면에 도시되어 있는 본 발명의 바람직한 실시예에 대해 상세하게 참조가 이루어진다. 본 발명은 바람직한 실시예와 결부하여 기술되어 있으나 본 발명을 상기 실시예들로 제한하는 것으로 의도되어 있지 않는 것을 알아야 한다. 반대로, 본 발명은 특허청구범위에 정의된 바와 같이 본 발명의 기술사상 및 범위내에 포함될 수 있는 대안, 변경 및 등가물을 포함하는 것으로 의도되어 있다. 더욱이, 본 발명의 하기의 상세한 설명에서, 다양한 특정 세부내용들은 본 발명의 완전한 이해를 제공하기 위해 설정되어 있다. 그러나, 본 발명은 이들 특정한 실시예들없이 시행될 수 있음이 당업자에게는 쉽게 이해된다. 다른 경우, 잘 알려진 방법, 절차, 부품, 및 회로들은 본 발명의 태양을 불필요하게 이해하기 어렵게 하지 않기 위해 상세히 기술하지 않고 있다.

편리하고 간략히 하기 위해, "결합된", "연결된", 및 "통하는"이란 용어는 다른 경우 문맥이 나타내지 않는 한 직간접적 결합, 연결 또는 소통을 의미한다. 이들 용어는 일반적으로 본 명세서에서 서로 바꾸어 사용되나 대개 해당기술분야에 인식된 의미로 주어진다. 또한 편리하고 간략히 하기 위해, 용어 "RF", "RFID" 및 "식별"은 장치 및/또는 태그의 의도된 사용 및/또는 기능에 대해 서로 바뀌어 사용될 수 있고, 용어 "태그" 또는 "장치"는 본 명세서에서 어떤 RF 및/또는 RFID 센서, 태그 및/또는 장치를 말하는 것으로 사용된다. 또한 "집적회로"라는 용어는 복수의 도체, 반도체 및 절연체 박막으로부터 복수의 전기 능동장치를 구비하는 단일구조를 말하나, 일반적으로는 (다이, 와이어 접합 및 리드, 인터포저, 또는 안테나 및/또는 인턱터 부품과 같이) 분리되고 기계적으로 부착된 부품들 또는 접착 기능을 갖는 재료들을 포함하지 않는다. 또한, "물품", "물체" 및 "물건"이란 용어는 서로 바꾸어 사용되며, 이러한 용어 하나가 사용되는 어떤 경우에서도, 다른 용어들을 또한 포함한다. 본 발명의 개시에서, 구조 또는 특징의 "주요 면"은 적어도 부분적으로 구조 또는 특징의 가장 큰 축으로 정의된 면이다(예컨대, 구조가 둥글고 두께보다 더 큰 반경을 가진 경우, 반경 면이 구조의 주요 면이다).

본 발명은 (a)인터포저와, (b)상기 인터포저 상의 안테나 및/또는 인덕터와, (c)상기 안테나 및/또는 인덕터와는 다른 위치에 있는 상기 인터포저의 면상에 있는 집적회로를 구비하고, 상기 집적회로는 상기 인터포저의 면과 물리적으로 접촉한 최하층을 갖는 RF 센서, RF 감시 및/또는 RF 식별장치에 관한 것이다. 다양한 실시예들에서, 집적회로는 박막 트랜지스터, 다이오드, 선택적 커패시터 및/또는 저항, 및 이러한 회로소자들을 상호연결하는 금속배선(metallization)을 포함한다. 다른 실시예에서, 상기 집적회로의 적어도 하나의 층은 프린트 또는 레이저 패턴층을 구비한다.

또 다른 태양으로, 본 발명은 일반적으로 (1)인터포저의 표면상에 집적회로의 최하층을 형성하는 단계와, (2)상기 집적회로의 최하층에 상기 집적회로의 연속 층들을 형성하는 단계와, (3)상기 인터포저에 전기 도전성 기능층을 부착하는 단계를 포함하는 센서, 감시 및/또는 식별장치를 제조하는 방법에 관한 것이다. 대안으로, 상기 제조방법은 (1)상기 인터포저의 표면상에 집적회로의 최하층을 형성하는 단계와, (2)상기 집적회로의 최하층에 상기 집적회로의 연속 층들을 형성하는 단계와, (3)상기 인터포저에 부착된 기능층으로부터 전기 도전성 구조를 형성하는 단계를 포함할 수 있다. 다양한 실시예에서, 집적회로의 하나 이상의 층들은 재료의 층을 프린팅 또는 레이저 패턴화함으로써 형성된다. 일구현으로, 집적회로의 최하층 형성은 상기 최하층을 프린팅 또는 레이저 패턴화하는 것을 포함한다.

또 다른 태양으로, 본 발명은 일반적으로 (A)물품 또는 물체에 부착되거나 연결되는 본 발명의 감시 및/또는 식별장치에서 상기 장치가 검출가능한 전자기 신호를 방사, 반사 또는 변조하기에 충분한 전류를 야기 또는 유도하는 단계와, (B)검출가능한 전자기 방사를 검출하는 단계와, (C)상기 검출가능한 전자기 복사에 의해 전송되는 정보를 처리하는 단계를 포함하는 물품 또는 물체를 검출하는 방법에 관한 것이다. 선택적으로, 상기 방법은 본 발명의 장치(또는 센서)로부터 판독장치로 다시 정보를 전달 또는 전송하는 단계를 더 포함할 수 있다. 본 발명은 다양한 태양에서 하기의 예시적인 실시예에 대해 더 상세히 설명된다.

예시적인 MOS RFID 태그/장치

본 발명의 일태양은 (a)인터포저와, (b)상기 인터포저 상의 안테나 및/또는 인덕터와, (c)상기 안테나 및/또는 인덕터와는 다른 위치에 있는 상기 인터포저의 면상에 있는 집적회로를 구비하고, 상기 집적회로는 상기 인터포저의 면과 물리적으로 접촉한 최하층을 갖는 RF 식별장치에 관한 것이다. 이에 따라, 본 발명은 전적으로 현대식 RFID 표준에 따라 동작할 수 있는 기판(예컨대, 인터포저), 인덕터/안테나 및 RF 프론트엔드(또는 RF 프론트엔드와 논리회로의 서브세트)를 구비하는 저가의 RFID(또는 EAS) 태그(또한 센서, 환경[예컨대, 온도, 센서가 부착되는 구조 또는 표면의 도전성, 등]의 어떤 외부 변화의 결과로서 일반적으로 변하는 신호변조 활성, 및 활성 RFID 장치; 예컨대, 보드상의 배터리가 달린 태그)를 제공한다.

무기재료(예컨대 레이저 프린트 나노크리스탈)상에 기초한 프린트 전자장치는 적절한 열 절연/베리어층(barrier layer)이 기판(예컨대, 금속박)과 레이저 처리되는 연이은 층들 사이에 삽입되는 경우 고온 폴리이미드(polyimide) 또는 금속박과 같은 소정의 가요성 기판상에 형성될 수 있는 것이 알려져 있다. 따라서, 본 발명은 유연하고 (적어도 부분적으로) 프린트된 EAS, RF, 또는 RFID 태그 또는 장치에 기판 또는 인터포저와 같은 재료를 이점적으로 사용한다.

인터포저는 일반적으로 저비용의 RF 회로를 만들기 위해 종래의 박막공정 및/또는 새로운 최신 프린팅 공정 출현을 이용하여 비용효과적으로 처리될 수 있는 크기를 갖는다. 집적회로는 폴리이미드, 유리/폴리머 라미네이트, 고온 폴리머, 또 는 금속박과 같은 가요성 인터포저 기판상에 형성될 수 있다. 이와 같은 인터포저 기판은 일반적으로 동일한 크기의 종래 Si 다이보다 상당히 저렴하다. (그러나, 종래 RFID 인터포저는 일반적으로 면적이 약 0.01㎠ 이하일 수 있는 종래 Si RFID 다이에 비해 면적이 1㎠ 크기이다).

인터포저 기판으로서 양극처리된 Al, Al/Cu, 스테인레스 스틸 또는 유사한 금속박, 상호연결로서 전극 및 대용량 유전체 또는 IC 공진 커패시터, 인덕터 및/또는 다이오드, MOS-장치 또는 FET용 전극으로서 또는 WORM/OTP로서 비활성화 또는 다른 메모리 기억소자를 사용하는 것이 이점적일 수 있다. 이러한 기판의 예들이 미국특허출원 10/885,283 및 11/104,375(각각, 대리인 문서번호 IDR0121 및 IDR0312)에서 찾을 수 있다. 그 결과, 많은 실시예에서, 안테나 및/또는 인덕터가 인터포저의 제 1 표면상에 있게 되고, 집적회로는 상기 제 1 표면에 마주보는 인터포저의 제 2 표면상에 있게 된다.

따라서, 본 발명은 (a)인터포저와, (b)상기 인터포저의 제 1 표면상에 있는 안테나 및/또는 인덕터와, (c)상기 제 1 표면에 마주보는 상기 인터포저의 제 2 표면상에 있는 집적회로를 구비하고, 상기 집적회로는 상기 인터포저의 제 2 표면과 물리적으로(그리고 몇몇 실시예에서 전기적으로) 접촉한 최하층을 갖는 식별장치에 관한 것이다. 일실시예에서, 집적회로는 적어도 하나의 프린트층을 구비한다. 프린트층은 반도체층, 층간 유전체층, 금속 상호연결층 및/또는 게이트 금속층을 구비할 수 있다.

일반적으로, 집적회로는 게이트 금속층; 하나 이상의 반도체층(예컨대, 트랜 지스터 채널층, 소스/드레인 단자층, 및/또는 하나 이상의 약하거나 짙게 도핑된 다이오드층); 상기 게이트 금속층과 반도체 층 사이의 게이트 절연층; (각각이 일반적으로 또 다른 커패시터 전극에 정전용량적으로 결합되거나, 또한 집적회로의 일부일 수 있거나, 인터포저 또는 안테나/인덕터층과 일체로 형성되거나 부분적일 수 있는)하나 이상의 커패시터 전극; 게이트 금속층, 소스 및 드레인 단자, 및/또는 최상위 다이오드층 및/또는 커패시터 전극과 전기적으로 통하는 복수의 금속 도체; 및/또는 금속 도체와 반도체층 사이의 층간 유전체를 구비할 수 있다. 집적회로는 금속 및/또는 약하게 또는 짙게 도핑된 폴리실리콘을 포함할 수 있는 하나 이상의 저항을 더 구비할 수 있다. 일실시예에서, 집적회로는 게이트 금속층, 복수의 반도체층(소스/드레인 단자층과 접촉한 트랜지스트 채널층), 상기 게이트 금속층과 상기 트랜지스터 채널층 사이의 게이트 절연층, 및 상기 게이트 금속층과 소스 및 드레인 단자와 전기 연결되는 복수의 금속 도체들을 구비한다. MOS-RFID 태그/장치를 제조하는 예시적인 방법에 대해, 집적회로의 예시적인 층들이 더 상세히 후술된다.

인터포저는 (일반적으로 기계적 및/또는 전기적 성질에 상당한 열화 또는 저하없이, 예컨대, 300℃, 350℃, 400℃, 450℃ 이상에서 500℃, 600℃ 또는 1000℃온도까지) 비교적 고온처리에도 견디게 설계될 수 있는 가요성 재료를 구비할 수 있다. 예컨대, 인터포저는 얇은(50-200 마이크론) 유리시트 또는 "슬립(slip)", 유리/폴리머 라미네이트, 고온 폴리머(예컨대, 폴리이미드, 폴리에테르설폰(polyethersulfone), 폴리에틸렌 나프탈레이트(polyethylene naphthalate)[PEN], 폴리에테르 에테르 케톤(polyether ether keone)[PEEK] 등), 또는 알루미늄 또는 스테인레스 스틸과 같은 금속박을 구비할 수 있다. 예시적인 두께는 사용된 재료에 따르나 일반적으로 약 25㎛ 에서 약 200㎛(예컨대, 50㎛ 에서 약 100㎛) 범위에 이른다.

안테나 및/또는 인덕터는 안테나, 인덕터, 또는 모두를 구비할 수 있고, 이에 연결되거나 일체로 형성된 커패시터 전극을 더 구비할 수 있다(각각 2004년 7월 6일 및 2005년 4월 11일자로 출원된 미국특허출원 10/885,283 및 11/104,375 참조). 일반적으로, 안테나 및/또는 인덕터는 금속을 구비한다. 일실시예에서, 금속은 박(foil)(예컨대, 알루미늄, 스테인레스 스틸, 구리 또는 그 합금)으로서 상업적으로 구매가능한 것일 수 있다. 이러한 경우(그리고 한편으로 안테나 및/또는 인덕터 구성부품은 금속박으로 제조되고, 다른 한편으로 집적회로는 인터포저의 대향측면에 있는 경우), RFID 및/또는 EAS 장치 제조방법(다음 부분을 참조)은 전기적으로 활성인 집적회로(예컨대, 트랜지스터 또는 다이오드, 그러나 반드시 전극 또는 판으로서 금속박의 일부를 사용하는 커패시터일 필요는 없음) 아래에(또는 맞은편에) 위치된 하나 이상의 금속부분들을 상기 금속박으로부터 제거하는 단계를 더 포함할 수 있다.

안테나 및 인덕터 모두를 구비하는 일실시예에서, 인덕터는 동조 인덕터로서 기능을 할 수 있다(예컨대 미국특허출원 11/104,375 참조). 그 결과, 안테나 및 인덕터를 형성하는 금속은 연속이지 않으며(즉, 전기적 단절을 포함할 수 있고), 본 발명에 따른 감시 및/또는 식별장치는 제 1 커패시터판에 결합된 제 1(예컨대, 외 부) 인덕터와 제 2 커패시터판에 결합된 제 2(예컨대, 내부) 인덕터와, 상기 제 1(외부) 인덕터, 상기 제 2(내부) 인덕터 및 상기 제 1, 제 2 커패시터판상의 유전체박막을 구비할 수 있고, 상기 제 1 유전체 박막은 각각의 상기 제 1 및 제 2(예컨대 외부 및 내부) 인덕터의 단부를 노출하는 개구를 갖는다. 다른 실시예로, 커패시터판은 선형 또는 비선형적일 수 있고/있거나 장치는 각각 상기 제 1 및 제 2 선형 커패시터판에 결합된 상기 유전체박막상에 제 1 및 제 2 비선형 커패시터판을 더 구비할 수 있다.

본 발명의 장치는 또한 유전체박막(20)에 마주보는 인덕터(10)의 표면에 지지체 및/또는 지지층(미도시)을 더 구비할 수 있다. 지지체 및/또는 지지층은 통상적이며 EAS 및 RFID 기술분야에서 잘 알려져 있다(미국특허출원 공개번호 2002/0163434, 미국특허 5,841,350, 5,608,379, 및 4,063,229 참조) 일반적으로, 이러한 지지체 및/또는 지지층은 (1)추적되거나 감시되는 물품에 태그/장치의 연이은 부착 또는 배치를 위한 접착면 및/또는 (2)상기 태그/장치에 대한 몇가지 기계적 지지를 형성한다. 예컨대, 본 장치는 식별라벨 또는 가격태그의 후면에 부착될 수 있고, 종래 RFID 시스템에 사용하기에 적합한 라벨 또는 태그를 형성하기 위해 (선택적으로, 라벨 또는 태그가 사용을 위해 준비될 때까지 종래 릴리즈 시트(release sheet)에 의해 덮여져 있는) 상기 식별라벨 또는 가격태그에 마주보는 장치의 표면에 접착제가 코팅되거나 위치될 수 있다.

MOS RFID 태그/장치 제조를 위한 예시적인 방법

일태양으로, 본 발명은 (1)인터포저상에 집적회로의 최하층을 형성하는 단계 와, (2)상기 집적회로의 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계와, (3)일반적으로 상기 집적회로와는 다른 위치에 전기도전성 기능층을 상기 인터포저에 부착하는 단계를 포함하는 식별장치 제조방법에 관한 것이다. 대안으로, 상기 제조방법은 (1)인터포저 표면에 집적회로의 최하층을 형성하는 단계와, (2)상기 최하층에 집적회로의 연속층들을 형성하는 단계와, (3)(상기 인터포저가 금속박과 같은 전기 도전성 재료로를 포함하는 경우)상기 인터포저로부터 전기도전성 구조 또는 (상기 인터포저가 양극처리 산화물 박막이 그 위에 형성되거나 성장된 금속박과 같은 전기 도전성 재료 및 전기 불활성 재료의 라미네이트를 구비하는 경우)상기 인터포저에 부착된 기능층을 형성하는 단계를 포함할 수 있다. 따라서, 본 발명의 방법은 RFID 장치를 제조하는 비용효과적인 방법을 제공한다.

도 2a 및 도 2b를 참조로 본 발명의 RFID 장치를 제조하는 첫번째 예시적인 방법이 후술되어 있다. 도 2a는 패드(134 및 136) 및 집적회로(110)를 갖는 인터포저(132)를 구비하는 태그 전구체(100)를 도시한 것이다. 일반적으로, 집적회로(110)는 인터포저(132)의 제 1 주요 면에 형성된다. 집적회로(110)는 2004년 7월 6일 및 2005년 4월 11에 각각 출원된 미국특허출원 10/885,283 및 11/104,375에 기술된 기술을 주로 이용하여 프린트된 무기회로(printed inorganic circuit)로서 구현될 수 있다. 이러한 접근을 이용한 "바텀 게이트(bottom gate)" 장치 형성에 있어 예시적인 단계들이 후술되어 있고 도 3a 내지 도 3h에 부분 횡단면으로 도시되어 있다.

그런 후, 패드(134 및 136)가 도 1a에서 패드(34 및 36)를 형성하기 위한 공정과 유사하게 집적회로(110)로서 인터포저(132)의 동일면에 형성된다. 그러나, 도 2a의 예시적인 공정에서, 일반적으로 회로소자(일반적으로, 상부층 금속배선 또는 상호연결; 예컨대 도 3g-3h 및 후술되는 설명 참조)와 전기 소통할 수 있도록 (때로는 패시베이션층으로 알려진) 집적회로(110)의 최상부 유전체층에 홀 또는 공도(via)가 있다. 패드(134 및 136)는 기본적으로 도 1a에서 패드(34 및 36)와 동일한 기능을 제공한다.

다음, 홀 또는 공도는 패드(134 및 136)와 집적회로(110)가 형성된 맞은편에서 인터포저(132)의 주요면에 형성될 수 있다. 일반적으로, 도 2a를 참조하면, 패드(134 및 136)의 면을 노출시키고 안테나/인덕터(152)의 단자에 전기연결을 가능하게 하는 인터포저(132)를 지나는 하나의 홀 또는 공도가 있다. 일반적으로 홀/공도가 위치해 있고 (다이(20)를 인덕터 기판(40)에 통합하는 픽 앤 플레이스 공정 또는 와이어 접합공정에 비해) 비교적 고효율, 저해상 부착공정을 이용하여 안테나/인덕터(152)의 한 단자와 대응하는 패드 사이에 용이한 접촉을 가능하게 하는 치수를 갖는다(도 1b 참조). 도 2b를 다시 참조하면, (어플리케이터 시트(applicator sheet)(150)에 부착되거나 위치될 수 있는) 인덕터 및/또는 안테나(152)가 인터포저(132)에 부착되거나 고정되어 인터포저(132)내 홀 또는 공도에 대응하는 위치에서 패드(134 및 136)와 안테나/인덕터(152) 단자 사이에 전기연결이 형성된다. 집적된 인터포저(132) 및 어플리케이터 시트(150)의 맞은편 주요면에 적은 압력을 가하는 단계를 더 포함할 수 있는 짧은 어닐링 단계로 인덕터 및/또는 안테나(152)가 상기 집적된 인터포저(132)에 비교적 쉽게 고정될 수 있다.

본 명세서에 기술된 공정은 고가/낮은 생산량의 부착단계 횟수를 줄일 뿐만 아니라 능동 전자장치 제조비용을 줄임으로써 전체 태그 비용을 더 낮출수 있다. 저가 태그는 비교적 낮은 정확도로 인덕터/캐리어에 비교적 저렴하게 부착되는 인터포저상에 회로를 집적 프린트하거나 다른 경우로는 회로를 형성함으로써 만들어질 수 있다. 이는 회로의 공정이 폴리이미드, 유리/폴리머 라미네이트, 고온 폴리머 또는 금속과 같은 가요성 기판에 형성될 수 있고, 모두가 하나 이상의 배리어 코팅(barrier coats)을 더 필요로 할 수 있는 경우에 이점적일 수 있다.

인터포저는 일반적으로 저비용의 RF 회로를 제조하기 위해 종래의 박막공정 뿐만 아니라 종래 및/또는 최신기술의 프린팅 공정을 사용한 비용효과적 제조를 가능하게 하는 크기이다. 이들 공정은 스퍼터링, 증착, LPCVD, PECVD, 습식 에칭(bath etching), 건식 에칭, 장치소자들의 집적적인 레이저 프린팅, 임의의 소자 또는 층의 잉크젯 프린팅, 스프레이 코팅, 블레이드 코팅(blade coating), 압출 코팅, 포토리소그라피, (레이저 또는 잉크젯과 같은) 임의의 층의 프린트 에칭 마스크 리소그라피, 오프세트 프린팅, 그라비어 프린팅(gravure printing), 엠보싱, 접촉 코팅, 스크린 프린팅, 그 조합 및/또는 다른 기술을 포함한다. 거의 본 발명의 집적회로내 재료의 임의의 층은 기본적으로 이들 기술증 어느 하나에 의해 제조될 수 있다. 특히, 본 발명은 프린팅 또는 상기 프린팅과 종래 디스플레이(예컨대 평판 디스플레이) 공정의 조합과 같은 저가 공정기술에 의해 RFID 및/또는 EAS 태그의 저가 제조를 가능하게 한다. 저가 공정기술에 의한 제조의 경우, 집적회로 제조용 기판으로서 인터포저의 사용으로 활성 재료들이 (예컨대 CVD에 의해) 블랭킷 증 착 및/또는 집적회로 제조에 종래적으로 사용된 장비/공정에 의해 처리될 수 있는 유효면적의 감소가 가능해 진다. 따라서, 본 발명은 예컨대 종래 디스플레이 공정에 의한 집적회로의 하나 이상의 제 2 층들을 형성하는 단계를 더 포함할 수 있다.

하기 설명으로부터 명백해지는 바와 같이, 본 발명에서, 안테나 및/또는 인덕터는 인터포저의 동일면 또는 대향면 상에 형성될 수 있다. 또한, 연이은 롤 또는 스풀 웹기반의 기판을 처리하는 장비가 인터포저에 본 집적회로를 제조하는데 (뿐만 아니라, 안테나 및/또는 인덕터가 집적회로를 제조한 후 인터포저에 부착되는 실시예에서 안테나/인덕터 구조를 부착하기 위해) 사용될 수 있다.

집적회로 제조를 위한 예시적인 방법

일반적으로, 집적회로는 인터포저(132)의 제 1 주요면에 집적 형성된다. 집적된 커패시터 및 다이오드들을 갖는 "탑 게이트(top gate)" 타입의 장치에 대해, 집적회로(110)는 2005년 3월 18일, 2005년 8월 11일 및 2006년 6월 12일에 각각 출원된 미국특허출원 11/084,448, 11/203,563 및 11/452,108에 설명된 기술들을 사용하여 (부분적으로) 프린트된 실질적인 무기회로로서 구현될 수 있다.

"바텀 게이트(bottom gate)" 장치를 형성하는 예시적인 단계들이 후술되어 있고 도 3a 내지 도 3h에서 부분 횡단면으로 도시되어 있다. 후술되는 많은 기술들도 또한 2005년 3월 18일, 2004년 7월 6일 및 2005년 4월 11일에 각각 출원된 미국특허출원 11/084,448, 10/885,283 및 11/104,375에 기술되어 있다.

인터포저 기판 제조

도 3a를 참조하면, 인터포저 기판(210)은 (ⅰ)형성동안 그 위에 형성된 집적 회로와 부착동안 그에 부착되는 RF 송수신기 부품들에 대한 물리적 지지를 제공하고, (ⅱ)형성되는(바람직하게는 프린트되는) 집적회로를 가지며, (ⅲ)이를 통해 형성되는 (즉, 신호가 인터포저의 한 주요 면상에 형성된 집적회로와 상기 인터포저의 맞은편 주요면상에 부착된 RF 송수신기 부품 간에 전달될 수 있도록) 전기전 연결을 가능하게 할 수 있는 임의의 가요성 또는 비가요성, 전기적 활성 또는 절연기판을 구비할 수 있다. 따라서, 인터포저(210)는 (바람직하게는, [양극처리될 수 있는] 유전체 박막을 갖는)금속박, 폴리이미드, 얇은 유리 또는 무기/유기 라미네이트 기판을 구비할 수 있다.

바람직하기로, 인터포저 기판(210)은 또 다른 공정전에 (실리콘 디옥사이드 또는 알루미늄 옥사이드와 같은) 배리어 재료(220)를 사용하여 통상적으로 세정되고 코팅된다. 코팅 단계는 인터포저 기판 표면재료(예컨대, 금속박)의 산화 및/또는 양극처리, 스핀-온 또는 유체 코팅 배리어 박막의 증착(Honeywell AcuGlass Series 또는 기타), 스퍼터링, CVD, 또는 인터포저 기판에 베리어 재료의 스프레이 코팅, 또는 이들 공정 중 어느 것의 조합을 포함할 수 있다. 도 3a에 도시된 바와 같이, 배리어 재료(220a-b)는 인터포저(210)의 적어도 2개의 주요면을 코팅한다. 선택적으로, 적어도 하나의 배리어 재료층의 표면(예컨대, 220a)은 다음 단계전에 처리(예컨대, 거칠게, 활성을 띄게 등등) 및/또는 세정된다. 안테나용 접촉패드를 분리시키기 위해 2004년 7월 6일, 2005년 4월 11일, 및 2006년 6월 12일자로 각각 출원된 미국특허출원 10/885,283, 11/104,375, 및 11/452,108에 기술된 바와 같이, 인터포저가 금속시트 또는 금속박을 포함하는데까지, 금속박이 에칭 및/또는 절단 될 수 있다.

게이트 및 게이트층 상호연결 형성

도 3b를 참조하면, 게이트 금속층(230)은 통상적으로 배리어 재료층(220a)에 스퍼터링될 수 있다. 게이트 금속층(230)은 알루미늄, 티타늄, 탄탈륨, 크롬(chromium), 몰리브덴(molybdenum), 텅스텐, 철, 코발트, 로듐(rhodium), 이리듐(iridium), 니켈, 팔라듐, 백금, 구리, 은, 금, 아연, 등 또는 알루미늄-티타늄, 알루미늄-구리, 알루미늄-실리콘, 몰리브덴-텅스텐, 티타늄-텅스텐, 등의 그 합금, 또는 티타늄 니트라이드, 티타늄 살리사이드(titanium silicide), 탄탈륨 니트라이드, 탄탈륨 살리사이드, 몰리브덴 니트라이드, 몰리브덴 살리사이드, 텅스텐 니트라이드, 텅스텐 살리사이드, 코발트 살리사이드 등과 같은 그 전기 활성(예컨대, 도전성) 화합물과 같은 집적회로 및/또는 인쇄회로에 사용되는 임의의 금속을 포함할 수 있다. 게이트 금속층(230)은 통상적인 두께(예컨대, 50㎚에서 5000㎚, 바람직하게는 80㎚ 에서 3000㎚, 더 바람직하게는 100㎚에서 2500㎚ 또는 그 내에 있는 임의의 두께 범위)를 가질 수 있다.

그런 후 레지스트가 그 위에 증착될 수 있다. 레지스트는 종래의 포토레지스트 또는 열 레지스트(thermal resist)를 구비할 수 있고, 통상적으로 게이트 금속층(230)에 증착 또는 형성(예컨대 스핀 코팅 또는 잉크젯팅)될 수 있다. 종래 포토리소그라피 또는 레이저 조사(照射)에 의한 프린트/패턴 리소그라피는 도 3b에 도시된 바와 같이, 게이트 및 (도시하지 않았으나, 게이트 금속층(230)으로부터 형성된 트랜지스터 또는 다른 회로부품의 셀 또는 활성영역 밖에 위치한 종래 "랜딩 패 드(landing pad)"의 형태를 취할 수 있는) 게이트 레벨 상호연결을 형성하는 패턴 레지스트(235)를 남겨두기 위해 수행(예컨대, 레지스트의 일부분을 선택적으로 조사(照射)한 후, 종래 디벨로퍼(developer)를 사용하여 [레지스트가 포지티브인지 또는 네거티브인지에 따라 선택적으로 레지스트의 조사되거나 조사되지 않은 부분을 제거하여] 레지스트를 현상하기; 2005년 8월 11일자로 출원된 미국특허출원 11/203,563 참조)될 수 있다. 그런 후, 노출된 게이트 금속(230)이 에칭되고, 패턴 레지스트(235)가 스트립되어 게이트(도 3c에 도시된 바와 같은 232 및 234) 및 게이트 레벨 상호연결을 형성한다. 대안으로, 게이트층(230)은 금속 전구체 잉크 및 연이은 경화의 프린팅(예컨대, 잉크젯팅) 및/또는 (집적변환[예컨대, 금속에 대한 레이저 유도 집적변환] 및 간접변환[예컨대, 금속코팅 종들의 레이저 유도 가교 및 도전성 금속박막을 형성하기 위한 연이은 어닐링] 모두를 포함할 수 있는)금속 전구체층의 레이저 패터닝에 의해 증착되고 패턴화될 수 있다.

게이트 유전체 형성

도 3d를 참조하면, (예컨대, 실리콘 산화물, 알루미늄 등의 니트라이드 및/또는 옥사이드를 포함하는) 게이트 유전체층(240)이 게이트와 게이트 레벨 상호연결(232 및 234) 위에 스퍼터링, CVD, 또는 다른 블랭킷 증착공정에 의해 형성된다. 게이트 유전체층(240)은 두께가 10㎚에서 100㎚, 바람직하게는 10㎚ 에서 50㎚, 더 바람직하게는 10㎚에서 40㎚ 또는 그 내에 있는 임의의 값의 범위일 수 있다.

대안으로, 게이트 절연층(240)은 게이트와 게이트 레벨 상호연결(232 및 234) 위에 (예컨대, 미국특허출원 10/885,283 및/또는 11/104,375에 기술된 잉크 젯팅 또는 다른 프린팅 공정에 의해) 프린트될 수 있다. 적절한 박막 성질 및/또는 품질(예컨대, 두께, 밀도, 유전상수 등)이 복수의 층들을 프린트하고 연이어 처리함으로써 형성될 수 있다. 이러한 연이은 공정은 (실리콘 및/또는 알루미늄의 나노입자와 같은) 프린트된 유전체 전구체 재료를 산화하는 단계와, 상기 유전 재료를 스며들게 하는 단계와, 상기 유전 재료를 도핑하는 단계를 포함할 수 있다.

또 다른 대안으로, 게이트 유전체층은 게이트 금속(232 및/또는 234)의 종래 집적, 열적 또는 전기화학적 산화에 의해 게이트 레벨 금속구조(232 및/또는 234)로부터 형성될 수 있다. 하나 이상의 게이트 레벨 금속구조는 유전박막이 필요로 하지 않는 경우 통상적으로 (예컨대, 광 또는 레이저 패턴가능한 레지스트를 사용하여) 마스크될 수 있다.

반도체층 형성

그런 후, 도 3d에 도시된 바와 같이, (진성 또는 가볍게 도핑된 Si를 구비할 수 있는) 반도체층(250)이 게이트 유전체층(240) 위에 스퍼터링, 코팅 또는 다른 경우 블랭킷 증착될 수 있다. 반도체층(250)은 두께가 80㎚에서 2000㎚, 바람직하게는 100㎚ 에서 1500㎚, 더 바람직하게는 150㎚에서 1000㎚ 또는 그 내에 있는 임의의 값의 범위일 수 있다. 종래 포토리소그라피 또는 레이저 패터닝에 의해 패턴화될 수 있는 반도체층(250)(2005년 8월 11일자로 출원된 미국특허출원 11/203,563 참조)은 일반적으로 트랜지스터 채널로서 기능할 수 있다.

선택적으로, 접촉층은 종래 마스킹 및 이온 주입에 의해, 또는 짙게 도핑된 Si(소스/드레인) 접촉층을 반도체층(250)에 스퍼터링, 코팅 또는 다른 경우 블랭킷 증착(예컨대, CVD)에 의해 반도체(채널)층(250)에 형성될 수 있다. 그런 후, 소스/드레인 접촉층이 블랭킷 증착된 경우, 소스 및 드레인 접촉 구조물(252a 및 252b)이 종래 평탄화(planarization)(예컨대, 연마[화학-기계적 연마] 또는 레지스트 및 비선택적 에칭 백(non-selective etch back)과 같은 열적으로 평탄화가능한 재료의 증착)에 의해 형성될 수 있고, 실리콘 아일랜드(silicon islands)가 종래 포토리소그라피, 열 레지스트의 레이저 조사 또는 프린트(예컨대, 잉크젯) 레지스트 리소그라피 패터닝에 뒤이어 건식 및 습식 에칭과 레지스트 스트립핑에 의해 형성될 수 있다. 게이트 위에 짙게 도핑된 Si층의 일부(255)는 연이은 공정 전에 형성되지 않거나(예컨대, 프린트되지 않거나), 제거(예컨대, 포토리소그라피 및 에칭에 의해, 또는 비정질층으로서 층(252)을 형성함으로써, 그런 후 상기 부분을 레이저 조사[결정화]하지 않고, 결정화된 실리콘에 선택적으로 에칭시킴으로써 조사되지 않은 부분을 제거)되지 않을 수 있다.

대안으로, 도 3e에 또한 도시된 바와 같이, 반도체층(250) 및 짙게 도핑된 Si 접촉층(252a-b)은 실리콘 아일랜드에 대응하는 위치에 (예컨대, 도핑되거나 도핑되지 않은 실란(silane)) 반도체 잉크로부터 프린트될 수 있다; 예컨대, 2004년 2월 27일, 2004년 9월 24일, 2004년 9월 24일, 2004년 10월 1일, 2004년 10월 8일, 2005년 10월 6일에 각각 출원된 미국특허출원 10/789,317, 10/950,373, 10/949,013, 10/956,714 및 11/246,014 참조. 일반적으로, (즉, 게이트 위에 부분(255)이 없이) 짙게 도핑된 Si 접촉층(252a-b)이 그 위에 프린트되기 전에, 반도체층(250)이 프린트되고 연이어 처리된다. 프린트 후, 잉크가 건조, 경화 및/또는 어닐링되어 그 형태를 변화시킨다(예컨대, 적어도 부분적으로 건조된 잉크를 결정화시킨다). 어닐링 또는 레이저 조사는 또한 도판트의 일부 또는 모두를 활성화시킬 수 있다. 프린팅은 레지스트 증착 및 제거단계를 방지함으로써 생산량을 높일 뿐만 아니라 별개의 소스 및 드레인 접촉층(252a 및 252b)의 직접 형성을 가능하게 한다.

층간 유전체 및 공도 형성

반도체 및 게이트 층으로부터 층간 유전체 및 공도의 형성은 대개 종래적이다. 예컨대, 도 3f에 도시된 바와 같이, 비교적 두꺼운 유전체층(260)이 반도체층(250)(및 있다면 접촉층(252))에 증착될 수 있고, 그런 후 공도(262)가 종래의 포토리소그라피, 열 레지스트의 레이저 조사 또는 프린트 레지스트 리소그리피 패터닝에 뒤이어 종래 유전체 에칭에 의해 형성될 수 있다. 대안으로, (예컨대, 형성된 공도(262)와 함께) 패턴화된 유전체층(260)이 (예컨대, 게이트 유전체층(240)에 대해 상술한 바와 같이 잉크젯팅에 의해) 반도체층(250)상에 프린트될 수 있다. 층간 유전체(260)는 예컨대 두께가 적어도 0.5㎛, 바람직하게는 1 내지 25㎛, 2 내지 10㎛, 또는 그 내에 있는 임의의 값 범위일 수 있다.

소스/드레인(S/D) 및 층간 상호연결 형성

짙게 도핑된 반도체층(252a-b)이 형성되지 않는 경우(예컨대 도 3e 참조), S/D 층(270)이 층간 유전체(260)상에 그리고 공도(262)에 스퍼터링, 코팅 또는 다른 경우 블랭킷 증착될 수 있다. 일반적으로, S/D 층(270)은 짙게 도핑된 반도체층(252a-b)과 유사하게 짙게 도핑된 반도체 재료를 구비한다. S/D 층(270)은 두께 가 20㎚에서 1000㎚, 바람직하게는 40㎚ 에서 500㎚, 더 바람직하게는 50㎚에서 100㎚ 또는 그 내에 있는 임의의 값의 범위일 수 있다.

도 3g를 참조하면, 상호연결 금속(280)이 (공도(262)를 포함하여) S/D 층(270)에 스퍼터링, 코팅 또는 다른 경우 블랭킷 증착될 수 있다. 상호연결 금속(280)은 일반적으로 게이트 금속(230)과 마찬가지로 금속, 합금 또는 전기활성 화합물을 포함하며, 두께가 예컨대 0.5㎛에서 10㎛, 바람직하게는 0.75㎛ 에서 8㎛, 더 바람직하게는 1㎛에서 5㎛ 또는 그 내에 있는 임의의 값의 범위일 수 있다. 상호연결 금속(280)은 실리콘 함유층에 접촉할 수 있기 때문에, 상호연결 금속(280)은 하부 실리콘 배리어층(예컨대, TiN과 같은 금속 니트라이드)를 더 구비할 수 있다.

종래 포토리소그라피, 열 레지스트의 레이저 조사 또는 블랭킷 증착된 S/D 및 층간 상호연결층의 잉크젯 레지스트 패터닝이 S/D 영역과 층간 상호연결을 정의하고, 종래 금속(및 반도체) 에칭이 실제 상호연결을 형성한다. 유사한 연결이 게이트 금속을 따라 소정 위치에, 그러나 바람직하게는 실리콘 아일랜드(255)와는 다른 위치에(예컨대, 외부에) 형성될 수 있다(예컨대, 도 3e 참조).

대안으로, 도 3h에 도시된 바와 같이, S/D 구조(272-278)는 공도(262)에 대응하는 위치에 반도체(예컨대, 도핑되거나 도핑되지 않은 실란) 잉크로부터 프린트될 수 있다(예컨대, 미국특허출원 10/885,283 및/또는 11/104,375 참조). 도핑되지 않은 잉크가 사용되는 경우, S/D 구조(272-278)를 형성하기 위한 공정은 도핑단계(예컨대, 이온 주입 또는 이온 샤워 도핑을 포함하는 단계)를 더 포함할 수 있다. 그런 후, 필요하다면 하부의 접착제 및/또는 실리콘 배리어층의 추가로 상호연결 금속구조(280)가 상술한 바와 같이 형성될 수 있다.

집적회로의 형성이 실질적으로 완료된 후, 본 방법은 집적회로 및/또는 장치를 패시베이션하는 단계(예컨대, 집적회로 위에 패시베이션층 또는 유전체층 및 노출될 수 있는데 까지 인터포저 또는 기판의 일부를 형성하는 단계)를 더 포함할 수 있다. 패시베이션층은 일반적으로 집적회로 또는 장치의 열화 또는 장애를 초래할 수 있고 특히 또 다른 공정동안 몇가지 기계적 지원을 장치에 추가할 수 있는 물, 산소 및/또는 다른 종들의 진입을 억제하거나 방지한다. 패시베이션층은 폴리실록산과 같은 하나 이상의 무기 배리어층; 니트라이드, 옥사이드 및/또는 실리콘의 옥시니트라이드 및/또는 알루미늄; 및/또는 패럴린(parylene), 플루오르화 유기 폴리머 또는 다른 배리어 재료와 같은 하나 이상의 유기 배리어층을 사용하여 통상적으로 집적회로 및/또는 장치의 상부면을 코팅함으로써 형성될 수 있다. 대안으로, 패시베이션층은 아래에 유전체층을 더 구비할 수 있고, 상기 아래의 유전체층은 위에 있는 패시베이션층보다 스트레스가 더 낮은 재료를 포함할 수 있다. 예컨대, 유전체층은 SiO₂(예컨대 CVD TEOS), USG, FSG, BPSG 등과 같은 산화물을 구비할 수 있고 패시베이션층은 실리콘 니트라이드 또는 실리콘 옥시니트라이드를 구비할 수 있다. 또한 패시베이션층은 두께가 유전체층의 두께보다 약간 더 두꺼울 수 있다.

공정의 이 지점(또는 집적회로 또는 장치에 몇가지 물리적 또는 기계적 지지를 제공하는 다른 재료가 추가되는 임의의 지점)에서, 인터포저의 기계적 또는 물 리적 지지 기능이 더이상 필요하지 않게 된다. 그 결과, 집적회로를 지지하는 인터포저의 일부가 (예컨대, 인터포저가 전반적으로 전기 절연인 경우에) 완전히 또는 (예컨대, 인터포저가 금속박과 같이 완전히 전기 도전적인 경우, 인터포저의 나머지 부분들이 안테나, 하나 이상의 인덕터, 및/또는 상기 [나머지] 인터포저를 통해 집적회로 또는 개개의 와이어로의 공도 또는 접촉부에 상기 안테나 및/또는 인덕터를 전기 연결하는 와이어를 형성하는 경우에) 부분적으로 제거될 수 있다. 이와 같은 경우, 최종 장치, 태그 또는 센서에서의 인터포저는 집적회로가 형성되는 금속박의 동일면상에 형성된 유전체 박막 또는 다른 절연체일 수 있다.

하이브리드 집적회로

대안으로, 태그 전구체(예컨대, 집적회로(110) 및 패드(132 -134)를 갖는 도 2a에서의 인터포저(132))는 "하이브리드(hybrid)" 형태를 취할 수 있다. 예컨대, 비교적 저렴하고, 쉽게 제조되며, 비교적 고기능의 유기 또는 종래 Si 칩 계열(디지털)의 논리회로 및/또는 메모리 회로와 결부하여 프린트된 무기 반도체 및/또는 도체 계열의 RF "프론트엔드"를 조합하는 것이 이점적일 수 있다. 용어 "RF 프론트엔드"는 반송파 주파수에서 또는 부근에서 동작하고/하거나 상기 주파수를 변조하는 인덕터, 커패시터, 다이오드 및 FET를 말하며 도 2a-2b에서 "IC"영역(110)으로 도시되어 있다. 이들 소자들(및 이러한 소자들을 필수적으로 구비하거나 구성하는 회로 블록들)은 일반적으로 본래 아날로그이며(예컨대, 아날로그식으로 또는 연속으로 기능 및/또는 동작하며), 비교적 느린 디지털 논리회로보다 더 큰 성능장치들을 필요로 할 수 있다.

이 "하이브리드" 형태는 재료 및/또는 제조 비용면에서 소정의 이점을 가질 수 있는 유기 회로의 경우에 특히 이점적인 조합일 수 있다. 유기 회로는 RF 주파수(예컨대 1MHz 이하)보다 상당히 낮은 주파수에서 종종 동작하는 회로의 컨트롤러, 로직 및/또는 메모리 부분에 적합할 수 있다. 그러나, 유기 FET 회로는 반송파 주파수(예컨대, 약 13.56MHz 이상)에서 유효하게 동작할 수 없다. 예컨대, 유기재료에 기초한 소정의 정류, 누출 및 파열특성을 갖는 다이오드의 설계 및 제조는 몇가지 입증된 문제를 갖는다. 또한 반송파 RF 주파수에서 동작하는 유효한 유기변조 FET 또는 유기 클록관련 FET를 구현하기가 어려울 수 있다. 이 경우, 본 명세서에 개시된 바와 같으며, 고성능 프린트 무기물 및 (밑에 있는 기판 또는 캐리어로서 동작하는) RF 프론트엔드에 집적 제조될 수 있는 유기 논리회로 및/또는 메모리 회로로부터 제조되는 RF 프론트엔드를 구비하는 하이브리드 회로가 제조될 수 있다.

그 결과, 본 발명은 (1)인터포저의 제 1 표면에 집적회로의 최하층을 형성하는 단계와, (2)상기 집적회로의 최하층에 집적회로의 연이은 층들을 형성하는 단계와, (3)상기 제 1 표면에 마주보는 인터포저의 제 2 표면에 전기 도전성 기능층을 부착하는 단계를 포함하는 식별장치 또는 태그 제조방법에 관한 것이다. 따라서, 본 발명은 기판, RF 프론트엔드 또는 RF 프론트엔드 및 논리회로의 서브세트를 포함하는 RFID(또는 EAS)를 제조하는 저비용 공정을 가능하게 한다.

본 발명의 RFID 태그를 판독하는 예시적인 방법

본 발명은 (a)본 발명의 장치에서 상기 장치가 (바람직하게는 인가된 전자기장의 정수배 또는 정약수(integer divisor)인 주파수에서) 검출가능한 전자기 복사 를 방사하기에 충분한 전류를 야기하거나 유도하는 단계와, (b)상기 검출가능한 전자기복사를 검출하는 단계와, 선택적으로 (c)상기 검출가능한 전자기 복사에 의해 전달된 정보를 처리하는 단계를 포함하는 검출영역내 물품 또는 물체 검출방법에 관한 것이다. 일반적으로, 본 발명의 장치에서 상기 장치가 공진 전자자기장을 포함하는 검출영역내에 있는 경우 장치가 검출가능한 전자기 복사를 방사하기에 충분한 전류 및 전압이 유도된다. 이 공진 전자기장은 종래 EAS 및/또는 RFID 장비 및/또는 시스템에 의해 만들어지거나 발생된다. 따라서, 본 발명의 사용방법은 (d)본 발명의 장치(또는 센서)에서 판독장치로 다시 정보를 전달 또는 전송하는 단계 또는 (단계(a) 전에) 본 발명의 장치를 검출되는 물체 또는 물품(예컨대, 식별카드, 상품을 선적하기 위한 포장 등)에 부착 또는 고정시키는 단계, 또는 다른 경우 이러한 물체, 물품 또는 그 포장에 본 발명의 장치를 포함시키는 단계를 더 포함할 수 있다.

본 발명의 태그는 적어도 부분적으로 무선(RF) 전자기장에서의 교란을 감지하는 전자기 식별 및/또는 보안 시스템과 함께 작동하도록 설계되어 있다. 이러한 전자기 시스템은 일반적으로 물품들이 통제구역(예컨대, 소매점, 도서관 등)을 떠날 때 통과해야만 하는 입구 또는 물품들이 판독되고 식별되게 위치되어야 하는 공간에 의해 정의된 통제구역내에 전자기장을 확립한다. 공진회로를 갖는 태그가 각 물품에 부착되고 통제영역내 태그 회로의 존재는 태그를 검출하고 이로부터 획득된 정보를 처리(예컨대, 물품의 비인가 이동 또는 태그가 부착된 컨테이너내 물품들의 식별을 결정하기)하는 수신 시스템에 의해 감지된다. 이들 원리를 토대로 동작하는 대부분의 태그들은 한번 사용 태그 또는 일회용 태그이며, 따라서 대량으로 저가로 제조되도록 설계되어 있다.

대안으로, 본 발명의 태그는 센서의 형태, 부착되는 물체 또는 물품의 특성 및/또는 성질이 변함에 따라 바뀔 수 있는 RF 변조 특성 및/또는 성질을 취할 수 있다. 예컨대, 본 발명의 센서는 스테인레스 스틸(또는 다른 금속) 물체, 구조 또는 표면에 부착될 수 있다. 물체, 구조 또는 표면의 성질이 변함에 따라(예컨대, 스틸이 산화되고, 전자기적 성질을 갖는 금속이 자회되거나 최소 임계전류를 전달하거나, [조성물에 무관하게] 물체 또는 표면이 소정의 차이 또는 임계량에 의해 온도를 변화시킨다), 본 발명의 센서에 의해 방사, 반사 또는 변조된 RF 신호의 특성 및/또는 성질도 또한 검출가능한 식으로 변한다.

본 발명의 태그는 임의의 상업용 EAS 및/또는 RFID 애플리케이션에 그리고 이러한 애플리케이션에 대해 기본적으로 임의의 주파수 범위내에서 사용(필요 및/또는 적용가능한 경우, 재사용)될 수 있다. 예컨대, 본 발명의 태그는 하기 표에 기술된 주파수에서 그리고 분야 및/또는 범위내에서 사용될 수 있다.

예시적인 애플리케이션

주파수	바람직한 주파수	검출/응답의 범위/영역	검출/응답의 바람직한 범위/영역	예시적인 상업용 애플리케이션
100-150KHz	125-134KHz	10피트 까지	5피트 까지	동물 ID, 자동차 도난방지 시스템, 맥주통 추적
5-15MHz	8.2MHz, 9.5MHz, 13.56MHz	10피트 까지	5피트 까지	재고목록 추적(예컨대, 도서관, 의류, 자동차/오토바이 부품), 건물보안/접속
800-1000MHz	868-928MHz	30피트 까지	18피트 까지	팰렛 및 선적 컨테니어 추적, 조선소 컨테이너 추적
2.4-2.5GHz	약 2.45GHz	30피트 까지	20피트 까지	자동차 통행료 태그

따라서, 본 발명은 전자기파가 기본 주파수(예컨대,13.56MHz)에서 보호되고 있는 구내영역으로 전송되는 물품감시 기술에 속하며, 상기 영역내 비인가 물품들이 본 발명의 장치(100)에 의해 방출된 전자기 방사의 수신 및 검출에 의해 감지된다. 이러한 방출된 전자기 복사는 라벨 또는 박막들이 불활성화되지 않거나 또는 다른 경우 구내로부터 인가된 이동에 대해 변경되지 않은 상황하에서 물품내에 부착되거나 새겨진 본 발명의 장치를 구비하는 센서-이미터 소자, 라벨, 또는 박막들로부터 재방사된 2차 고조파 또는 연이은 고조파 주파수들을 포함할 수 있다.

결론/요약

따라서, 본 발명은 통합된 인터포저를 갖는 MOS 식별장치 및 상기 장치의 제조 및 사용방법을 제공한다. 상기 식별장치는 일반적으로 (a)인터포저와, (b)상기 인터포저의 제 1 면에 안테나 및/또는 인덕터와, (c)상기 제 1 면에 맞은편에 있는 상기 인터포저의 제 2 면에 집적회로를 구비하고, 상기 집적회로는 상기 인터포저의 제 2 면과 물리적으로 접촉한 최하층을 갖는다. 상기 제조방법은 일반적으로 (1)인터포저 면에 집적회로의 최하층을 형성하는 단계와, (2)상기 집적회로의 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계와, (3)상기 인터포저의 맞은편 면에 전기 도전성 기능층을 부착하는 단계를 포함한다. 상기 사용방법은 일반적으로 (ⅰ)본 발명의 장치에서 장치가 검출가능한 전자기 복사를 방사하기에 충분한 전류를 야기하거나 유도하는 단계, (ⅱ)상기 검출가능한 전자기 복사를 검출하는 단계, 선택적으로 (ⅲ)상기 검출가능한 전자기 복사에 의해 전달된 정보를 처리하는 단계, 및/또는 (ⅳ)본 발명의 장치(또는 센서)로부터의 정보를 다시 판독장치로 전달 또는 전송하는 단계를 포함한다. 본 발명은 고가 및/또는 낮은 생산량의 부착단계의 횟수를 줄일 뿐만 아니라 능동 전자장비 제조 비용을 낮춤으로써, 저가의 태그가 직접 프린팅에 의해 만들어질 수 있거나 다른 경우로는 비교적 저렴하게 비교적 낮은 정확도로 인덕터/캐리어에 부착되는 인터포저상에 회로를 형성함으로써 제조될 수 있다.

본 발명의 신규성 요소들은 (ⅰ)인터포저 기판상에 회로 제조/처리 단계들의 직접적인 통합 및/또는 (ⅱ)인터포저 캐리어상에 집적 프린팅하여 금속박과 같은 저가의 기판 재료에 또는 재료로부터 형성된 인덕터에 저렴하게 부착되는 것을 포함할 수 있다. 일실시예에서, 인덕터는 인터포저보다 더 큰 면적을 갖는다(및 따라서 2개의 더 큰 치수를 가질 수 있다). 이러한 직집 제조/처리 단계들은 웹 연속적인 롤-대-롤 및/또는 시트 공정과 호환될 수 있고 종래의 가요성 있는 얇은 RF 라벨과 호환될 수 있으며, 태그 제조공정에서 증가된 생산량을 제공해야 한다. 인터포저에 회로소자들의 직집 제조로 인터포저 및 인덕터/안테나를 어셈블리하기 위한 픽 앤 플레이스의 해상도가 낮기 때문에 저가 제조가 가능해진다. 진보성 접근은 RFID 및//또는 EAS 태그 제조와 열적 및 화화적으로 호환될 수 있고/있거나 적절한 배리어 성질을 제공하나 다른 경우 전체 태그의 인터포저 기판용으로 사용되는 경우 매우 고가일 수 있는 장치 기판재료의 효율적/저가 사용을 가능하게 한다.

본 발명의 특정 실시예의 상술한 설명은 예시 및 설명용으로 나타나 있다. 이들 예는 개시된 정확한 형태로 본 발명을 제한하려거나 완전히 그대로 의도한 것은 아니며, 명백히 많은 변형 및 변경들이 상기 교시를 고려해 가능할 수 있다. 실시예들은 본 발명의 원리 및 본 발명의 실제적인 애플리케이션을 가장 잘 설명하기 위해 선택되고 설명되었고 이에 의해 당업자들이 고려되는 실제 사용에 적합한 다양한 변형들과 함께 본 발명과 다양한 실시예들을 잘 이용할 수 있다. 본 발명의 범위는 본 명세서에 첨부된 특허청구범위 및 균등물들에 의해 정의되는 것으로 의도되어 있다.

도 1a-1c는 인터포저상에 종래 반도체 다이의 부착을 포함한 RFID 태그 제조를 위한 종래 공정의 단계들을 도시한 것이다.

도 2a-2b는 인터포저가 집적된 본 발명의 RFID 태그/장치를 제조하는 예시적인 공정의 핵심 단계들을 도시한 것이다.

도 3a-3h는 본 발명의 RFID 태그/장치용 인터포저 기판상에 집적회로를 제조하는 예시적인 공정의 핵심 단계들을 도시한 것이다.

Claims (21)

1. a) 인터포저(interposer);

   b) 상기 인터포저에 부착 또는 고정되는 어플리케이터 시트 상의 안테나 또는 인덕터; 및

   c) 상기 안테나 또는 인덕터와는 다른 위치에서 상기 인터포저 상에 직접 형성된 집적회로를 포함하며,

   상기 집적회로는 (ⅰ) 복수의 박막 트랜지스터들 및 (ⅱ) 상기 박막 트랜지스터들을 상호연결하는 도전성 구조물들을 포함하고, 상기 인터포저의 표면과 물리적으로 접촉한 최하층을 구비하며,

   상기 집적회로의 적어도 하나의 층이 프린팅(printing)에 의해 형성되는 식별장치.
2. 삭제
3. 제 1 항에 있어서,

   상기 적어도 하나의 프린트층은 반도체층을 구비하는 식별장치.
4. 제 3 항에 있어서,

   상기 집적회로는 게이트 금속층 및 상기 게이트 금속층과 상기 반도체층 사이에 게이트 절연층을 더 구비하는 식별장치.
5. 제 4 항에 있어서,

   상기 집적회로는 소스와 드레인 단자를 더 구비하는 식별장치.
6. 제 5 항에 있어서,

   상기 집적회로는 상기 게이트 금속층과 상기 소스 및 드레인 단자와 전기적으로 소통하는 복수의 금속 도체들을 더 구비하는 식별장치.
7. 제 6 항에 있어서,

   상기 집적회로는 상기 금속 도체들과 상기 반도체층 사이에 층간 유전체를 더 구비하는 식별장치.
8. 제 1 항에 있어서,

   프린팅에 의해 형성된 상기 적어도 하나의 층은 게이트 금속층, 층간 유전체층 및 상호연결 금속층 중 적어도 하나를 구비하는 식별장치.
9. 제 1 항에 있어서,

   상기 인터포저는 폴리이미드(polyimide), 유리/폴리머 라미네이트, 고온 폴리머 또는 금속박을 구비하는 식별장치.
10. a) 인덕터 또는 안테나와 다른 위치의 인터포저의 표면에 집적회로의 최하층을 형성하는 단계;

    b) 상기 집적회로의 최하층에 상기 집적회로의 연이은 층들을 형성하는 단계; 및

    c) 상기 인터포저에 전기 도전성 기능층을 부착하는 단계를 포함하며,

    상기 집적회로는 (ⅰ) 복수의 박막 트랜지스터들 및 (ⅱ) 상기 박막 트랜지스터들을 상호연결하는 도전성 구조물들을 포함하고,

    상기 전기 도전성 기능층은 어플리케이터 시트 상에 부착 또는 고정된 안테나 또는 인덕터를 구비하는 식별장치 제조방법.
11. 제 10 항에 있어서,

    상기 집적회로의 최하층을 형성하는 단계는 상기 집적회로의 최하층을 프린팅하는 단계를 포함하는 식별장치 제조방법.
12. 제 10 항에 있어서,

    상기 집적회로의 연이은 층들을 형성하는 단계는 상기 연이은 층들 중 적어도 하나를 프린팅하는 단계를 포함하는 식별장치 제조방법.
13. 제 12 항에 있어서,

    상기 연이은 층들 중 적어도 하나는 반도체층을 구비하는 식별장치 제조방법.
14. 제 10 항에 있어서,

    상기 집적회로의 연이은 층들은 소스/드레인 층, 게이트 유전체층, 게이트 금속층 및 상호연결/금속배선층을 구비하는 식별장치 제조방법.
15. 제 10 항에 있어서,

    상기 집적회로의 최하층과 상기 연이은 층들 중 적어도 하나는 트랜지스터 채널층을 구비하는 식별장치 제조방법.
16. 제 10 항에 있어서,

    상기 집적회로의 최하층을 형성하는 단계는 상기 최하층을 프린팅하는 단계 또는 종래 디스플레이 공정에 의해 상기 최하층을 형성하는 단계를 포함하고, 상기 집적회로의 연이은 층들을 형성하는 단계는 상기 연이은 층들 중 적어도 하나를 프린팅하는 단계 또는 종래 디스플레이 공정에 의해 상기 연속하는 층들 중 적어도 하나를 형성하는 단계를 포함하는 식별장치 제조방법.
17. 제 10 항에 있어서,

    상기 인터포저는 유전체를 구비하는 식별장치 제조방법.
18. 제 10 항에 있어서,

    상기 전기 도전성 기능층은 금속박을 구비하는 식별장치 제조방법.
19. 제 18 항에 있어서,

    상기 안테나 또는 인덕터를 형성하기 위해 상기 금속박을 에칭하는 단계를 더 포함하는 식별장치 제조방법.
20. 삭제
21. 제 1 항에 있어서,

    상기 인터포저는 상기 인터포저 상에 제 1 및 제 2 패드를 구비하며, 상기 안테나, 상기 인덕터, 또는 상기 안테나와 인덕터는 상기 제 1 및 제 2 패드에 각각 전기적으로 연결되는 제 1 및 제 2 단자를 구비하는 것을 특징으로 하는 식별장치.

Images