KR100956725B1 - 데이터 통신 시스템, 데이터 수신기 유닛 및 통신 시스템의등화 실행 방법 - Google Patents

Abstract

데이터 통신 시스템(900)은 송신기 유닛(100) 및 수신기 유닛(200)을 포함한다. 송신기 유닛(100)은 등화 정보(equalization information)에 따라서 조정 가능한 전송 특성을 갖는다. 송신기 유닛(100)은 사전 결정된 신호를 송신하도록 작동 가능하고, 수신기 유닛(200)은 사전 결정된 신호를 수신하도록 작동 가능하다. 수신기 유닛(200)은 수신된 신호의 아이 오프닝(eye opening)을 검사함으로써 동화 정보를 생성하고, 송신기 유닛(100)에 등화 정보를 송신하도록 또한 작동 가능하다.

Description

데이터 통신 시스템, 데이터 수신기 유닛 및 통신 시스템의 등화 실행 방법{AUTOMATIC ADAPTIVE EQUALIZATION METHOD AND SYSTEM FOR HIGH-SPEED SERIAL TRANSMISSION LINK}

본 발명은 데이터 통신에 관한 것이다.

데이터 통신 네트워크의 고속 직렬 링크에서, 링크의 각 단부에 있는 송신기 및 수신기 카드 사이의 동축 케이블(coaxial cable) 또는 백플래인(backplane) 등과 같은 비이상적 채널에 걸쳐 데이터 신호가 통신될 때 신호 무결성의 손실이 발생한다. 데이터 신호가 비이상적 채널을 통해 전파할 때, 이 데이터 신호는 비이상적 전송 라인 효과뿐만 아니라 비아(vias), 커넥터, 패키지 등의 내부에 존재하는 집중형 기생 소자(lumped parasitic elements)에 기인한 손실을 겪게 되는데, 이것은 채널을 따라서 발생하고, 실질적으로 고주파수 성분을 감쇄시켜서 신호를 왜곡한다. 이러한 왜곡의 하나의 결과는 지터(jitter)의 증가이다. 지터의 영향으로 수신기에 의해 수신된 데이터 신호의 아이 오프닝(eye opening)의 폭이 감소된다. 폭이 더 좁은 아이 오프닝은 데이터 신호에 의해 전달되는 개별 데이터 비 트가 정확히 수신될 가능성을 감소시키는 한편, 폭이 더 넓은 아이 오프닝은 비트가 정확하게 수신될 가능성을 증가시킨다. 따라서, 수신된 신호의 아이 오프닝은 비트 에러 레이트(bit error rate)에 크게 상관된다. 그러므로 아이 오프닝은 채널 및 채널에 걸쳐 통신하는 송신기 및 수신기의 품질에 대한 성능 지수이다.

데이터 통신 시스템의 도전 문제 중의 하나는 상이한 결합 모드 및 공칭 전송 주파수를 갖는 전송 채널을 이용할 수 있는 적응성 등화(adaptive equalization)를 자동적으로 실행하는 시스템 및 방법을 제공하는 것이다.

다른 도전 문제는 선행 기술에서 알려지지 않은, 예를 들면, 손실이 송신기, 수신기 및 그 사이의 전송 채널의 특정한 설치에 기인할 때와 같이 높은 주파수에서의 손실을 막는 자동 적응성 등화를 제공하는 것이다.

비이상적 전송 채널에서, 송신기, 수신기, 및 전송 라인 중 어떤 하나의 주파수 상한 부근의 신호 진폭이 감쇄된다. 주파수 특성은 넓은 범위의 주파수에 걸쳐 분산되는 경향을 가지고, 이것은 신호 무결성이 저하되게 한다. 이것은 SerDes(serializer-deserializer) 기능을 갖는 집적 회로 칩 및 칩의 코어 소자, 즉 고속 전환 직렬 데이터 전송, 수신 또는 그 둘 다를 실행하는 칩 또는 칩의 서브시스템(통칭하여 "SerDes 칩"이라고 함)에서 특히 잘 발생한다. SerDes 칩은 전형적으로 백본, 하나 이상의 케이블 또는 백본과 케이블 모두를 통해 상호 접속된다. SerDes 칩의 설계 목표는 더 높은 주파수에서의 감쇄를 방지하는 것이고, 그에 따라서 비이상적 전송 채널을 통해 전송되는 신호의 무결성을 향상시키는 것이다.

도 1을 참조하면, 통상적인 데이터 송신기가 도시되어 있는데 여기에서 병렬 입력 데이터(DIN0, DIN1, DIN2, DIN3)는 먼저 직렬화기(serializer)(10)에 의해 직렬화된 다음, N 탭(tap) FFE(11)로 전달된다. 송신기의 출력, 직렬화된 고속 차동 데이터 신호(TXDP, TXDN)는 반사를 방지하기 위해서 송신기 저항 종단 회로(13)에 의해 100 Ohm의 임피던스만큼 차동적으로 종단된다. FFE(Feed Forward Equalizer)(11)의 용도는 다른 주파수에서의 스펙트럼 컨텐츠보다 더 높은 주파수의 데이터 스펙트럼 컨텐츠를 증폭하기 위한 것이다. 다른 용도는 ISI(inter-symbol-interference)를 상쇄하기 위한 것이다. 상이한 주파수에서 스펙트럼 컨텐츠가 증폭되는 정도는 FFE(11)의 탭 계수의 상대 크기 및 부호에 의해 제어 가능하다.

일반적으로, FFE(11)는 FIR(Finite Impulse Response) 필터(11a)를 포함하고, 그 뒤에는 드라이버 스테이지(11c)가 배치된다. 도 1에 도시된 특정한 예에서, 선택적인 프리-드라이버 스테이지(11b)는 FIR 필터(11a)와 드라이버 스테이지(11c) 사이에 결합된다. 전형적으로, FIR 필터는 선행 비트, 현재 비트 및 후속 비트를 포함하는 데이터 비트의 스트림이 전송을 위해 직렬로 로딩되는 일련의 탭을 포함하는 시프트 레지스터를 포함한다. FIR 필터의 출력은 임의의 주어진 시점에서 시프트 레지스터 내에 존재하는 데이터 비트의 스트림의 가중치가 부여된 합계로서 생성되고, 이 합계는 스트림의 개별 데이터 비트에 탭 계수로 가중치를 부여한다. 가중된 합계는 z 도메인 내의 FIR 필터의 입력과 출력 사이의 전달 함수로서 표현될 수 있는데, 이 전달 함수는 전형적으로 H(z)=S[1+(b₁)z^-1+(b₂)z^-2+(b₃)z^-3 ... +(b_n)z^-n]로 표현되고, 여기에서 b₁, b₂ b₃ 및 b_n은 탭 계수이다(탭 계수는 일반적으로 로직 내의 레지스터에 의해 설정된다). S는 스케일링 계수이고, 모든 계수는 프리-앰퍼시스(pre-emphasis)를 위해서 부의 값을 갖는다. FIR 필터 계수의 결정 계수(determining coefficients)는 전송 매체의 특성, 전송 데이터 레이터, 보드 커넥터(board connector) 및 패키지의 타입 등을 포함한다.

특히, N 탭 FFE(11)은 N 탭 FIR(11a)와, 그에 후속한 N 프리-드라이버(11b) 및/또는 N 드라이버(11c)를 병렬로 포함한다. FFE 탭 계수(b0, b1, b2, bn)는 디지털-아날로그 컨버터(DAC)(12)에 제공된 제어 신호(T0, T1, T2, Tm)에 의해 결정된 드라이버 스테이지의 편향 전류이다. 이러한 제어 신호(T0, T1, T2, Tm)는 다른 경우에 로직에 의해 생성되고, 레지스터를 통해 DAC(12)에 제공된다. 일반적으로, 고객은 FFE 탭 계수에 대한 제어 신호(T0, T1, T2, Tm)를 그 특정한 적용 분야의 필요성에 따라서 이러한 레지스터를 통해 판매자 추천값으로 설정한다.

송신기(100)에 의해 송신되는 타입 등과 같은 신호를 수신하는 통상적인 데이터 수신기는 도 2에 도시되어 있다. 도시된 바와 같이, 전송 채널(도시하지 않음)로부터 도착되는 직렬화된 고속의 차동 데이터 신호(RXDP, RXDN)는, 반사를 감소시키기 위해서 수신기 저항 종단 회로(23)에 의해 100 Ohm의 임피던스만큼 차동적으로 종단된다. 수신기 공통 모드 전압 바이어스 회로(24)는 서로 다른 작동 모드(AC-결합 모드 또는 DC-결합 모드)에 대한 최적의 데이터 수신기 공통 모드 전압 선택을 허용하도록 사용된다. 직렬화된 데이터(RXDP, RXDN)는 데이터 수신기 프론트 회로(20)에서 수신된 다음 비직렬화기(de-serializer)(21)에 의해 병렬 포맷으로 다시 비직렬화(deserialized)된다. 일반적으로, 신호 검출 회로(22)는 데이터 수신기의 전방에서 유효 입력 데이터가 존재하는지 여부를 판정할 수 있는 기능을 제공하기 위해서 데이터 수신기의 일부분으로서 요구된다.

실제적으로, SerDes 칩을 사용하기 위한 첫 번째 단계로서, 여러 서로 다른 길이의 케이블 및/또는 백본의 상호 접속부는 최소의 지터를 생성하는 데이터 송신기(100)에 대한 최적 FFE 설정을 결정하는 특징을 갖는다. 다음에 고객은 FFE의 탭 계수를 설정하는 정보를 제공받는다. 다음에 탭 계수에 대한 설정 사항은 레지스터 인터페이스를 통해 입력될 수 있다.

SerDes 칩이 작동될 때, 시스템 내의 주어진 포인트에서 출력의 송신된 데이터 아이는 탭 계수 설정 사항을 포함하는 제어 설정 사항을 수동으로 조작하고, 오실로스코프(oscilloscope)의 결과를 관찰함으로써 최적화될 수 있다. 다음에 제어 설정 사항은 동일한 방식으로 사용된 모든 SerDes 유닛, 즉 특정 속도에서 작동하거나 특정 전송 파라미터를 갖는 등의 특정 적용 분야에서 사용하도록 설치된 모든 SerDes 유닛에 적용된다.

적절한 제어 설정 사항을 결정하기 위한 상술된 기법은 일반적으로 "자동 설정(preset)" 등화로서 설명될 수 있는 "등화" 기능을 포함하고, 등화는 특정 주파수의 전송 신호가 강조되는 정도이다. 사전 설정 등화는 SerDes 유닛이 설치된 각각의 특정한 적용 분야에 대해 설정 사항이 별도로 결정되도록 요구한다. 그 때문 에, 사전 설정 등화는 제어 설정 사항을 결정하는 데 있어서 유연하지 않은 접근법으로 간주된다. 그러나, 사전 설정 등화는 몇몇 SerDes 유닛에 대한 설정 사항이 부정확하게 설정되는 결과를 초래하여, 문제를 유발할 수 있다. 충분하지 못한 등화가 적용되면, 고 주파수 손실에 대한 보정은 그다지 효과적이지 못할 것이다. 다른 한편으로, 너무 큰 등화가 적용되면, 과도한 전력이 소모되고, 이웃하는 SerDes 유닛으로부터 신호를 전달하는 링크에 대해 과도한 누화 노이즈(cross-talk noise)가 생성 및 제공될 수 있다.

비이상적 전송 채널에 기인한 고 주파수 감쇄를 보상하는 데 있어서, 상술된 바와 같은 FFE(Feed Forward Equalizer), DFE(Decision Feedback Equalizer), 및 다른 내장형 사전 왜곡 회로(built-in pre-distortion circuits) 등과 같은 여러 기존의 등화 회로가 존재한다. 그러나, 이들은 데이터 송신기 기반형이거나 데이터 수신기 기반형이다. 다시 말해서, 데이터 송신기와 데이터 수신기 사이에 피드백 또는 임의의 통신이 형성되지 않는다. 이들 중 어떤 것도 전송 채널 특성을 완전히 분석할 수 없고, 그에 따라 등화 파라미터를 보정할 수 없다. 이들 중 어떤 것도 전송 채널에 기인한 고 주파수 손실을 적절하게 보상할 수 없다.

미국 특허 제 6,563,863 호('863 특허")는 중앙 처리 장치(CPU)를 갖는 컴퓨터의 모뎀 내에서 사용되는 에코 제거 기법(echo cancellation scheme)에 관해 개시한다. 컴퓨터 모뎀은 송수신기 인터페이스를 갖고, 이 송수신기 인터페이스는 전화선(전송 채널) 상에서의 전송을 위해 샘플을 아날로그 신호로/로부터 변환하기 위한 디지털-아날로그 컨버터(데이터 송신기) 및 아날로그-디지털 컨버터(데이터 수신기)를 포함한다. 2개의 통상적인 적응성 FIR(Finite Impulse Response) 필터가 사용된다. 제 1 필터는 정규 동작 동안에 모뎀의 송신 채널 상에서 송신되는 데이터와 송수신기 인터페이스의 수신 채널 상에서 수신되는 데이터 사이의 에코 상관에 응답하여 적응하기 위해 사용된다. '863 특허 내에서 에코 캔슬러(echo canceller)로서 지칭되는 제 2 필터는, 제 1 필터가 데이터 "결핍 상태"인 주기 동안에 제 1 필터에 의해 측정된 에코에 응답하여 적응한다. 다음에 에코 캔슬러를 이용하여 수신된 신호에서 적응된 에코를 차감함으로써 정규 동작 동안에 원거리 모뎀 신호(far modem signal)만을 획득한다. 폐쇄 루프 피드백 경로는 송신기와 수신기 사이에 형성되어 전송 경로의 에코 특성이 변동하는 것에 응답하여 2개의 FIR 필터를 적응성으로 조절한다. 그러나, '863 특허에서 폐쇄 루프 피드백 경로는 송수신기 인터페이스를 통과하는 것이 아니라 인터페이스를 통해 CPU로 향한다.

본 명세서에 개시된 본 발명의 측면에 따르면, 직렬 데이터 통신, 특히 고속 직렬 데이터 통신에서의 자동 적응성 등화 방법 및 시스템이 제공된다.

본 발명의 일측면에 따르면, 데이터 통신 시스템(900)은 송신기 유닛(100) 및 수신기 유닛(200)을 포함한다. 송신기 유닛(100)은 등화 정보에 따라서 조정 가능한 전송 특성을 갖는다. 송신기 유닛(100)은 사전 결정된 신호를 송신하도록 작동 가능하고, 수신기 유닛(200)은 사전 결정된 신호를 수신하도록 작동 가능하다. 수신기 유닛(200)은 또한 수신된 신호의 아이 오프닝을 검사함으로써 등화 정보를 생성하고, 그 등화 정보를 송신기 유닛(100)에 송신하도록 작동 가능하다.

본 발명의 다른 측면에 따르면, 통신 시스템의 등화를 실행하는 방법은 송신기 유닛(100)으로부터 사전 결정된 신호를 송신하는 단계와, 수신기 유닛(200)에 의해 사전 결정된 신호를 수신하는 단계와, 수신된 신호의 아이 오프닝을 분석하여 등화 정보를 결정하는 단계와, 등화 정보를 이용하여 송신기 유닛(100)의 전송 특성을 조정하는 단계를 포함한다.

본 발명의 또 다른 측면에 따르면, 데이터 수신기 유닛(200)은 사전 결정된 신호를 수신하고, 수신되는 사전 결정된 신호의 아이 오프닝을 검사하여 등화 정보를 생성하고, 사전 결정된 신호를 송신하는 송신기 유닛(100)에 등화 정보를 송신하도록 작동 가능하다.

본 발명의 바람직한 측면에 따른 방법은 SerDes 적용 환경 하에서 실시간으로 사용되는 자동 적응성 등화를 포함한다. 이러한 방법에 따르면, 전송 채널의 특성은 유사 랜덤(pseudo-random) 데이터 패턴의 전송 및 수신을 통해 획득된다. 전송 채널 특성이 획득되면, 그에 따라 SerDes 송신기의 FFE 탭 계수가 적응성으로 조정되어 비이상적 전송 채널에 기인한 신호 주파수 스펙트럼의 상단 부근의 손실을 등화한다.

고속 직렬 데이터 링크에 대한 자동 적응성 등화 시스템은 본 발명의 바람직한 측면에 따라서 제공된다. 본 발명의 이러한 시스템 실시예에서, 공통 데이터 송신기(TX)(100)는 데이터 송신기 측(100)에 상주하는 상승 채널(up channel) 수신기(UpchRx)(500) 및 상승 채널 수신기 로직(UpchRxLogic)(400)과, 데이터 수신기 측(200)에 상주하는 상승 채널 송신기(UpchTx)(600) 및 상승 채널 송신기 로직(UpchTxLogic)(700)을 구비한다. 상승 채널 송신기 로직(700)은 더 우수한 고 주파수 손실 보정을 위해서 수신된 데이터 아이 오프닝을 분석하고, FFE 탭 계수(상승 채널 데이터)를 계산한다. 상승 채널 송신기(600)는 상승 채널 송신기 로직(700)으로부터 인코딩된 상승 채널 데이터를 수신하고, 채널을 통해 데이터 업스트림(data upstream)을 송신한다. 상승 채널 수신기(500)는 채널로부터 상승 채널 데이터를 수신하고, 그 데이터를 상승 채널 수신기 로직(400)으로 전달한다. 상승 채널 수신기 로직은 상승 채널 수신기(200)로부터 수신된 상승 채널 데이터를 디코딩하고 그에 따라 FFE 탭 계수를 업데이트한다.

본 발명의 또 다른 바람직한 측면에 따르면, 데이터 수신기 측에서 수신된 데이터 신호의 아이 오프닝을 분석한 다음, 데이터 송신기의 FFE 탭 계수의 조정을 통해 채널을 적응성으로 등화하여 고주파수 손실을 상쇄함으로써 채널 특성을 평가하는 자동화된 방법이 제공된다.

본 발명의 다른 바람직한 측면에 따르면, 자동화된 적응성 등화는 다음과 같이 실행된다. 데이터 송신기(100)는 소정 시간 주기 동안 유사 랜덤 데이터 패턴 다운스트림을 데이터 수신기로 송신한다. 다음에 데이터 송신기는 송신을 중지하고 고 임피던스(high-Z) 상태로 진입한다. 데이터 송신기(100)는 이러한 상태에서 송신기의 드라이버 스테이지를 작동하는 데 이용되는 바이어스 전류를 턴-오프함으로써 디스에이블(disabled)된다. 데이터 송신기가 유사 랜덤 데이터 패턴을 송신하는 동안에, 데이터 수신기(200)는 데이터 패턴을 수신하고, 그 데이터 패턴을 다시 병렬 포맷으로 비직렬화한다. 다음에 수신기에 있는 상승 채널 송신기 로직(700)을 이용하여 수신된 데이터 신호의 아이 오프닝을 통계적으로 분석한다. 수신된 신호 아이 오프닝을 분석함으로써, 전송 채널 특성이 평가 및 획득된다.

본 발명의 바람직한 일측면에서, 수신된 신호 아이 오프닝의 측정에 기초하여 신호 아이 오프닝을 개선하기 위해 FFE의 탭 계수를 설정 또는 조정하기 위한 제어 정보가 결정된다. 제어 정보는 데이터 수신기 측에서의 상승 채널 송신기로부터 데이터 송신기 측에서의 상승 채널 수신기로, 데이터 전송 채널의 위쪽을 향하는 상승 채널 방향으로 송신된다.

본 발명의 또 다른 바람직한 측면에 따르면, 데이터 전송 채널(300)의 데이터 송신기 측(100)에서, 상승 채널 수신기(500)는 송신된 제어 정보를 수신하고, 상승 채널 수신기 로직(400)은 제어 정보를 디코딩한다. FFE 탭 계수는 그에 따라 업데이트되고, 그 후에 데이터 송신기(100)는 재활성화되어 데이터 전송 채널의 다운스트림 방향으로 데이터 수신기(100)를 향해 다시 유사 랜덤 데이터 패턴을 송신한다. 다음에 상술된 데이터 패턴의 수신, 신호 아이 오프닝의 측정 및 업데이트된 제어 정보를 판정하여 상승 채널 수신기를 향하는 상승 채널 방향으로 되전송하는 프로세스가 다시 개시된다. 이러한 반복 적응성 등화 프로세스는 최적의 데이터 아이 오프닝이 획득될 때까지, 즉 데이터 아이 오프닝이 사전 결정된 기준을 능가할 때까지 및/또는 반복에 의해 추가적인 큰 개선이 획득되지 않을 때까지 계속된다.

본 발명의 또 다른 바람직한 측면에 따르면, 단일 칩 내에서 데이터 송신기(100)의 출력에 상승 채널 수신기를 접속하는 기능은 상승 채널 수신기(500)가 데이터 송신기의 작동을 모니터링하는 데 이용될 수 있게 한다. 이러한 방식으로, 상승 채널 수신기(500)는 데이터 송신기(100)의 아날로그 및 로직 테스트를 위한 칩의 상품 검증 테스트 동안에(웨이퍼 레벨에서의 프리-패키징 테스트(pre-packaging testing), 패키징 중 또는 패키징 후의 모듈 레벨 테스트 또는 그 둘 다의 모듈 레벨 테스트 동안에) 데이터 송신기(100)에 의해 출력된 테스트 신호를 수신하는 수신기로서 활용될 수 있다. 다음에 상승 채널 수신기(500)의 출력은 외부 테스트 장치로의 출력을 위해 칩의 스캔 인터페이스를 향해 로직 레벨 신호로서 전달된다. 상승 채널 수신기는 데이터 송신기의 출력단에 상주하는 광 수신기이고, 상승 채널 수신기(500)는 작은 면적을 갖고, 중요 고속 직렬화 데이터 경로에 무시 가능한 기생 부하를 추가한다.

마찬가지로, 본 발명의 이러한 바람직한 측면에 따르면, 상승 채널 송신기(600)를 동일한 칩 내의 데이터 수신기(200)의 프론트 엔드에 있는 입력(TXDP, TXDN)에 접속하는 기능은 상승 채널 송신기(600)가 테스트 신호(칩의 스캔 인터페이스로부터 자신에게 제공되는 테스트 신호 등)를 동일 칩 상에 있는 데이터 수신기(200)로 송신하는 데 이용될 수 있게 한다. 이러한 방식으로, 상승 채널 송신기(600)는 상승 채널 수신기와 관련하여 상술된 바와 같이 웨이퍼 레벨 및 모듈 레벨에서 칩의 제품 검증 테스트 동안에 데이터 수신기(200)의 동작을 테스트하는 저 주파수 송신기로서 활용될 수 있다. 다음에 데이터 수신기의 출력은 전형적으로 외부 테스트 장치로 출력하기 위해 칩의 스캔 인터페이스에 대해 로직 레벨 신호 및/또는 아날로그 신호로서 전달된다. 상승 채널 수신기(200)와 마찬가지로, 상승 채널 송신기(600)는 작은 면적을 갖고, 중요 고속 직렬화 데이터 경로에 무시 가능한 기생 부하를 추가하는 광 수신기이다.

따라서, 본 발명의 이러한 측면에 따르면, SerDes 데이터 송신기의 상승 채널 수신기(500) 및 SerDes 수신기의 상승 채널 송신기(600)는 웨이퍼 레벨 및 모듈 레벨 모두에서 SerDes 칩의 보다 광범위한 아날로그 및 로직 테스트를 용이하게 한다. 그것에 의해 개선된 테스트 중에는, 예를 들면, 웨이퍼 레벨에서의 LSSD(logic level scan design) 테스트, 모듈 레벨에서의 DC 매크로 테스트(Macro test), JTAG(Joint Test Action Group) 스펙마다의 경계 테스트(boundary testing) 및 PRBS(pseudo-random bit sequence)의 전송을 통한 SerDes 동작의 온-스피드(on-speed) 테스트가 존재한다. 이러한 테스트를 가지고, 패키징 이전의 웨이퍼 레벨에서와 같이 프로세스 초기에 불량 칩을 식별할 수 있는 것에 의해, 이러한 불량 칩을 식별하는 데 요구되는 전체 테스트 시간뿐만 아니라 패키징 비용을 감소시킬 수 있다. 웨이퍼 레벨에서의 보다 우수한 테스트를 가지고, 패키징된 칩의 제품 수율의 향상이 이루어질 수 있게 된다.

도 1은 내장형 FFE(feed forward equalizer)를 구비하는 통상적인 고속 직렬 데이터 송신기를 도시하는 도면,

도 2는 통상적인 고속 직렬 데이터 수신기를 도시하는 블록도,

도 3은 본 발명의 실시예에 따라서 자동 적응성 등화를 실행하도록 작동 가능하고, 데이터 송신기 및 데이터 수신기를 포함하는 고속 직렬 데이터 전송 시스템을 도시하는 도면,

도 4는 본 발명의 일실시예에서 사용되는 상승 채널 송신기의 예시적인 구현을 도시하는 도면,

도 5는 본 발명의 일실시예에서 사용되는 상승 채널 수신기의 예시적인 구현을 도시하는 도면,

도 6은 DC 결합 모드에서의 상승 채널 동작을 도시하는 도면,

도 7은 DC 결합 모드에서 하강 채널 PRBS 신호 및 상승 채널 데이터 신호의 대표적인 레벨을 도시하는 그래프,

도 8은 AC 결합 모드에서 상승 채널 동작을 도시하는 도면,

도 9는 AC 결합 모드에서 하강 채널 PRBS 신호 및 상승 채널 데이터 신호의 대표적인 레벨을 도시하는 그래프.

도 3은 본 발명의 일실시예에 따른 고속 직렬 데이터 전송 시스템(900)을 도시하는 블록도이다. 도 3에 도시된 시스템은 자동 적응성 등화 시스템으로 지칭된다. 이러한 시스템은 공통 데이터 송신기(100) 및 공통 데이터 수신기(200)를 포함한다. 병렬 입력 데이터(DIN0, DIN1, DIN2, DIN3)는 데이터 송신기(100)에 공급되는데, 이것은 고속 차동 데이터 신호(TXDP, TXDN)로서 연속적으로 데이터를 직렬 화 및 출력한다. 이러한 신호는 비이상적 전송 채널(300)을 통해 데이터 수신기(200)를 향해 다운스트림으로 송신된다. 차동 데이터 신호(RXDP, RXDN)는 그 신호가 전송 채널(300)을 통과하는 경로에 의해 수정된 것을 나타낸다. 데이터 수신기(200)는 전송 채널(300)로부터 직렬화된 고속 차동 데이터 신호(RXDP, RXDN)를 수신하고, 그 수신된 데이터를 다시 데이터 신호(DOUT0, DOUT1, DOUT2, DOUT3)로서 병렬 포맷으로 비직렬화(deserializes)한다. 전송 채널(300)은 DC 결합형이거나 AC 결합형일 수 있다. 전송 채널(300)이 AC 결합형일 때, 한 쌍의 대형 오프-칩(off-chip) DC 차단 캐패시터(CP, CN)는 전송 채널(300)을 통과하는 차동 신호(TXDP, TXDN)의 경로 내에 삽입된다.

데이터 전송 시스템(900)은 또한 데이터 수신기 측에 제공된 상승 채널 송신기(600) 및 상승 채널 송신기 로직(700)과, 데이터 송신기 측에 제공된 상승 채널 수신기(500) 및 상승 채널 수신기 로직(400)을 포함한다. DC 결합형일 때, DC 차단 캐패시터가 전송 채널(300)을 통과하는 신호 경로 내에 삽입되지 않는다. 상승 채널 회로(700, 600, 500, 400)가 추가되면, 전송 채널(300)은 고속 직렬화 데이터 신호가 송신되는 다운스트림 방향과는 반대 방향인 업스트림 방향에서 사용되어, 등화를 실행하기 위한 정보는 데이터 수신기(200)로부터 동일한 전송 채널(300)을 통해 데이터 송신기(100)로 송신된다. 이러한 방식으로, 적응성 등화를 가능하게 하는 피드백 루프는 데이터 송신기(100), 전송 채널(300) 및 데이터 수신기(200) 사이에서 효과적으로 형성되고, 데이터 송신기(100)의 FFE의 탭 계수는 비이상적 전송 채널(300)에 기인한 고 주파수 손실을 보상하기 위해 적응성으로 최적화된다. 상승 채널 가능형 데이터 수신기(200)의 용도는 수신된 데이터 아이 오프닝을 분석함으로써 전송 채널을 특징짓고, 더 우수한 데이터 아이 오프닝을 위해 새로운 세트의 FFE 탭 계수를 계산하는 것이다. 다음에 상승 채널 송신기(600)를 이용하여 FFE 탭 계수를 설정하는 정보를 전송 채널(300)을 따라 데이터 수신기 측으로부터 데이터 송신기 측을 향하도록 업스트림으로 송신한다.

자동 적응성 등화 프로세스는 데이터 송신기(100), 데이터 수신기(200), 상승 채널 송신기 회로(상승 채널 송신기(600) 및 상승 채널 송신기 로직(700)) 및 상승 채널 수신기 회로(상승 채널 수신기(500) 및 상승 채널 수신기 로직(400)) 사이의 상호 작용을 통해 이루어진다. 자동 적응성 등화는 데이터 송신기(100)가 이하의 등화 데이터 패턴, 즉 유사 랜덤 데이터―하이 z(고 임피던스) 모드―유사 랜덤 데이터―하이 z 모드 ... - 유사 랜덤 데이터―하이 z 모드로 이루어진 패턴을 반복적으로 송신함으로써 이루어진다. 유사 랜덤 데이터를 송신하는 시간 간격(time gap)은 데이터 아이 오프닝에 대한 의미있고 대표적인 분석을 위해 데이터 수신기(200)에서 충분한 데이터 샘플을 축적할 수 있을 정도로 충분히 길게 선택된다. 하이 z 모드가 되기 위한 시간 간격은 또한 데이터 수신기 측에서의 상승 채널 송신기(600)와 데이터 송신기 측에서의 상승 채널 수신기(500) 사이의 상승 채널 데이터 송신 및 수신(한 세트의 N 탭 FFE 계수)을 완결하기에 충분히 길게 되도록 선택된다.

유사 랜덤 데이터의 송신 동안에, 데이터 송신기(100)는 정규 작동 모드에서 유사 랜덤 비트 스트림(PRBS) 등과 같은 내장형 유사 랜덤 데이터를 송신한다. 이러한 전송 중에, 데이터 수신기(200)는 신호(RXDP, RXDN)로부터 직렬화된 고속 데이터를 수신한 다음, 그 데이터를 다시 병렬 데이터 신호(DOUT0, DOUT1, DOUT2, DOUT3)로 비직렬화한다. 상승 채널 송신기 로직(700)은 비직렬화된 데이터(DOUT0, DOUT1, DOUT2, DOUT3)를 수신하고, 수신된 데이터 아이 오프닝을 통계적으로 분석한 다음 전송 채널에 기인한 고 주파수 손실을 상쇄하는 추가 조정을 위해 새로운 세트의 FFE 탭 계수를 계산한다.

데이터 송신기(100)가 유사 랜덤 데이터의 송신을 완료하자마자, 데이터 송신기(100)는 상승 채널 수신기 로직(400)에 의해 하이 z 모드로 강제된다. 데이터 송신기(100)는 드라이버 스테이지에 대한 바이어스 전류(I_B)를 턴-오프함으로써 디스에이블된다. 이 때, 데이터 송신기 출력(TXDP, TXDN)은 모두 저항 종단 회로(113)(도 6)에 의해 VTT까지 상승된다. 데이터 수신기 프론트 엔드에 있는 신호 검출 회로(122)는 제로 차동 입력 데이터의 스트림을 감지하고, 그것을 유효 입력 데이터가 존재하지 않는 것으로 신호한다(SigDetOut=Low). 이러한 SigDetOut=Low 조건은, 상승 채널 송신기 로직(700)에게 상승 채널 송신기(600)를 인에이블하도록(UpchTxEn=High) 신호하여 상승 채널 수신기(500)로 상승 채널 패킷(FFE 탭 계수)의 전달을 개시한다. 다음에 상승 채널 송신기(600)는 그에 따라 상승 채널 패킷을 업스트림으로 전달한다. 하이 z 모드 동안에 데이터 송신기(100)가 디스에이블되므로, 상승 채널 데이터는 충돌 없이 전송 채널(300)의 데이터 송신기 단에 도달한다. 상승 채널 수신기(500)는 무충돌 상승 채널 데이터를 수신하고, 그 데이터를 상승 채널 수신기 로직(400)으로 전달한다. 상승 채널 수신기 로직(400)은 상승 채널 데이터를 디코딩하고, 그에 따라서 데이터 송신기 FFE 탭 계수를 업데이트한다.

상승 채널 데이터의 송신이 완료되면, 데이터 수신기(200)에서 상승 채널 송신기(600)가 디스에이블되고, 상승 채널 송신기 로직(700)으로부터 다음 활성화 신호가 도착하기를 기다린다. 마찬가지로 데이터 송신기(100)에서 FFE 탭 계수의 업데이트가 완료되면 데이터 송신기(100)는 재활성화되어 유사 랜덤 데이터를 송신한다. 데이터 수신기(200)는 직렬화된 고속 데이터(RXDP, RXDN)를 수신하고, 직렬화된 고속 데이터를 병렬 포맷으로 비직렬화하며, 상승 채널 송신기 로직은 수신된 데이터를 축적하고, 데이터 아이 오프닝을 다시 분석한다. 이러한 반복적 등화 프로세스는 최적 데이터 아이 오프닝이 달성될 때까지 계속될 것이다. 본 발명에 따르면, 이러한 반복적 등화 프로세스는 자동 적응성 등화로 지칭된다.

자동 적응성 등화는 레지스터를 통해 고객에 의해 언제나 개시될 수 있다(UpchTxLEn=High 및 UpchRxLEn=High). 자동 적응성 등화가 완료되면, 데이터 송신기 FFE는 새로운 FFE 탭 계수의 세트로 최적화되어 비이상적 전송 채널에 기인한 고 주파수 감쇄를 가장 효과적으로 상쇄한다. 그러나, 등화 프로세스 동안에, 실제 데이터 전송이 허용되지 않는다. 그러므로 일반적으로 이러한 등화 프로세스는 데이터 전송 시스템(900)에 전력이 공급될 때, 또는 새로운 라인 카드의 설치 후에 발생하거나, FFE 탭 계수의 재최적화가 필요한 다른 경우 하에서 발생한다.

본 발명에 따라서 FFE 탭 계수의 조정을 통해 데이터 아이 오프닝을 최적화하여 전송 채널에 기인한 고 주파수 손실을 상쇄하는 작업은 완전 자동화 등화 프로세스로서 특징 지워질 수 있다. 완전 자동화는 대표적인 전송 채널을 수집 및 특징화하는 데 인간의 노력이 필요하지 않다는 것을 의미한다. 또한, FFE 탭 계수의 상이한 조합을 조정하는 데 인간의 노력이 필요하지 않고, 종래에 실행되었던 데이터 아이 오프닝의 관찰 및 분석을 위한 실험 장비의 설치하기 위한 작업이 더 이상 요구되지 않으므로 인간의 노력이 필요하지 않게 되었다. 고객은 레지스터를 제어하여(UpChTxLEn=High 및 UpChRxLEn=High) 어떠한 시간에도 상승 채널 적응성 등화 프로세스를 활성화한 다음, 몇 밀리초 내에 전송 채널이 사용될 적용 환경에 대해서 완전히 분석되고 이해된다. 이러한 방식으로, 실제 데이터 전송 전에 유사 랜덤 데이터를 가지고 최적 세트의 FFE 탭 계수가 확인되고 완전 테스트된다.

본 발명의 일실시예에 따르면, 적응성 등화가 실행되는데 여기에서 데이터 수신기 내의 상승 채널 송신기 로직은 수신된 데이터를 축적하고, 데이터 아이 오프닝의 품질을 통계적으로 평가한다. 다음에 상승 채널 송신기를 통해 데이터 아이의 품질을 조정하는 것에 관한 정보는 다시 데이터 송신기로 공급된다. 등화 프로세스는 반복되고, 최적 데이터 아이 오프닝이 획득될 때까지 FFE 탭 계수의 조정을 계속할 것이다.

도 4에 도시된 바와 같이, 상승 채널 송신기(600)는 차동 컨버터 장치 쌍(장치(60) 및 장치(61))에 대한 공통 단일 단부(common single-ended)를 포함하고, 그에 후속하여 공통 차동 NFET 쌍(TINP, TlNN)을 포함하는데, 이 쌍은 하나의 레그(leg) 또는 다른 레그에서 테일 바이어싱 전류(Ibias)를 조정하는 데 이용된다. UpChTxData는 상승 채널 데이터이고, UpChTxEn은 신호 검출 회로 출력(SigDetOut)에 기초하여 상승 채널 송신기를 인에이블 또는 디스에이블하는 로직 제어 신호이다. 이 모든 신호는 상승 채널 송신기 로직에 의해 공급된다. UpChTxEn=Low일 때, UpChTxDP 및 UpChTxDN는 모두 로우이고, TINP 및 TINN은 모두 턴-오프되며, 테일 전류 장치(TBIAS)는 전압 바이어스(VBIAS)를 턴-오프함으로써 디스에이블되어, 상승 채널 송신기(600)를 완전히 디스에이블한다. UpChTxEn=High일 때, TINP 및 TINN은 상승 채널 데이터(UpChTxData)에 따라서 전환되고, 테일 전류 장치(TBIAS)는 일정한 바이어싱 전류(IBIAS)를 가지고 완전히 온 상태가 된다. 예를 들면, UpChTxEn=High 및 UpChTxData=High일 때, UpChTxDP=High 및 UpChTxDN=Low이며, TBIAS는 일정한 양의 IBIAS에 의해 온 상태가 되어, TINP은 온 상태가 되어 RXDN=Low로 하강시키고, TINN은 오프가 되어 RXDP=High로 상승시킨다.

도 5에 도시된 바와 같이, 상승 채널 수신기(500)는 통상적인 이력 비교기(hysteresis comparator)(50)를 포함하고, 그에 후속하여 아날로그 전력 공급 도메인(VTT)으로부터 로직 전력 공급 도메인(VDD)으로 천이하는 공통 레벨 시프터(51)를 포함한다. 이력 비교기(50)는 2개의 정규 비교기를 포함하는데, 하나의 정규 비교기는 정의 트립(positive trip)(로우로부터 하이로의 출력 천이)을 위한 것이고, 다른 하나는 부의 트립(negative trip)(하이로부터 로우로의 출력 천이)을 위한 것이다. 이력 비교기(50)는 우수한 노이즈 마진(noise margin)을 획득하기 위해서 필요한 것이므로, 상승 채널 수신기는 전력 공급 노이즈에 대해 민감하지 않다. 이력 임계치(hysteresis threshold)는 바이어싱 전류(Ibias)뿐만 아니라 활성 로딩(active loading) PFET(TNL/TPL 및 TNR/TPR)의 비율에 의해 결정된다. 일반적으로, 비율이 높아지거나 바이어싱 전류가 높아질수록, 이력 임계치가 더 높아진다. 필요한 이력 임계치의 양은 TXDP 및 TXDN에 제공된 노이즈의 양뿐만 아니라 상승 채널 데이터 크기에 의존한다.

도 6은 데이터 송수신기가 DC 결합 모드일 때 상승 채널 동작을 도시한다. DC 결합 모드는 데이터 송신기(100)가 그 사이에 DC 차단용 캐패시터(CP, CN)를 구비하지 않으면서 전송 채널을 통해 데이터 수신기(200)에 접속되는 것을 의미한다. 수신기 공통 모드 전압 바이어스 회로(124)는 저항 종단 전압(VTR)을 수신기 저항 종단 회로(123)에 전달하여, 공통 모드 전압이 VTR로 설정되게 한다. 적응성 등화 프로세스 동안에, 데이터 송신기(100)가 채널을 통해 다운스트림으로 유사 랜덤 데이터를 송신할 때, 저항 종단 회로(113, 123)는 차동적으로 100 Ohm으로 조정되고, 신호 검출 회로가 정규 직렬화 입력 데이터(SigDetOut=High)를 감지하고, UpChTxEn를 로우로 강제하기 때문에 상승 채널 송신기(600)는 디스에이블된다. 유사 랜덤 데이터의 송신이 완료되면, 데이터 송신기(100)는 즉시 상승 채널 수신기 로직(400)에 의해 하이 z 모드로 강제되고, TXDP 및 TXDN은 모두 VTT로 유도된다. 따라서, 제로 차동 직렬화 데이터는 데이터 수신기(200)에서 신호 검출 회로에 의해 감지된다. 신호 검출 회로는 유효 입력 데이터가 존재하지 않는다고 결정하고, 그에 따라 SigDetOut는 로우가 되고, UpChTxEn를 하이가 되도록 강제한다. 다음에 UpChTxEn=High는 상승 채널 송신기가 인에이블되게 하고, 그와 동시에 데이터 수신기 저항 종단 회로(123)가 디스에이블되게 한다(RXRDis=High는 데이터 수신기 상의 RXDP 및 RXDN이 무한 저항에 의해 종단되는 것을 의미한다). 상승 채널 데이터가 상승 채널 송신기 로직(700)으로부터 나오면, 예를 들어, UpChTxData=High('1'의 상승 채널 데이터)이면, 테일 전류(Ibias)는 RXDN 레그를 통과하고 전류가 RXDP 레그를 통과하지 않게 되어 RXDN=Low(VTT-50 Ohm*Ibias와 같음) 및 RXDP=High(VTT와 같음)가 된다. 상승 채널 수신기(500)는 TXDN를 TXDP에 대해 비교하고, TXDN이 이력 임계치 이상으로 TXDP보다 작으면, 상승 채널 수신기(500)는 하이를 출력하고, TXDN이 이력 임계치 이상으로 TXDP보다 더 크면 상승 채널 수신기(500)는 로우를 출력한다. 최종 상승 채널 데이터가 완료되면, 데이터 수신기 측에서 상승 채널 송신기(600)는 상승 채널 송신기 로직(700)에 의해 디스에이블되고, 그와 동시에 수신기 저항 종단 회로(123)는 RXDP 및 RXDN에 대해 100 Ohm만큼 차동적으로 인에이블된다. 마찬가지로, 데이터 송신기 측에서 최종 상승 채널 패킷이 수신되고 상승 채널 수신기 로직(400)에 의해 FFE 탭 계수의 업데이트가 완료되면, 데이터 송신기(600)는 인에이블되어 다시 유사 랜덤 데이터의 송신을 개시한다. 적응성 등화 프로세스는 계속 실행된다.

도 7은 도 6을 참조하여 상술된 바와 같은 DC 결합 모드에서 동작의 신호 레벨을 도시한다. 좌측으로부터 우측으로 도면을 관찰하면, 데이터 송신기의 PRBS 송신 중에 데이터 수신기(200)로의 입력단에 제공되는 데이터 신호(RXDP, RXDN)는, 참조 부호(220)에 표시되어 있다. 따라서 각각의 RXDP 및 RXDN 신호의 레벨은 대략 0.50V의 개별 스윙에 있어서 개별적으로(피크-피크(peak-to-peak)가 아님) 0.68V 및 1.18V가 된다. 이러한 차동 쌍에 대한 피크-피크 신호 스윙은 이 스윙의 2배, 즉 1.00V이다. 그것에 후속하여 대략 100nsec의 간격(230)이 존재하는데, 이 시간에 데이터 송신기는 디스에이블되고(상술되어 있음), 상승 채널 데이터 수신기는 송신을 준비한다. UpChTxData의 신호 레벨은 참조 부호(240)에 표시되어 있다. UpChTxData는 전형적으로 PRBS보다 훨씬 낮은 주파수를 갖고, 그와는 반대로 정규 SerDes 작동 속도로 송신된다. UpChTxData는 대략 1μsec동안 송신된다. 예시로, UpChTxData는 0.93 내지 1.18V 사이의 신호 스윙을 갖는다. 다른 간격(250)이 후속하는데, 그 시간 동안에 상승 채널 송신기는 디스에이블되고, 데이터 송신기가 다시 작동 준비된다. 데이터 송신기는 참조 부호(260)에서 다시 PRBS의 송신을 시작한다.

도 8은 데이터 송수신기가 AC 결합 모드일 때의 상승 채널 동작을 도시한다. AC 결합 모드는 데이터 송신기(100)가 그 사이에 2개의 DC 차단용 캐패시터(CP, CN)를 가지고 전송 채널을 통해 데이터 수신기(200)에 접속되는 것을 의미한다. 공통 모드 전압 바이어스 회로(124)는 저항 종단 회로(123)에 대해 0.8*VDD 전압을 전달하고, 여기에서 0.8*VDD는 데이터 수신기(200)에 대한 최적 공통 모드 전압이 되도록 사전 선택된다. 적응성 등화 프로세스 동안에, 데이터 송신기(100)가 채널을 통해 다운스트림으로 유사 랜덤 데이터를 송신할 때, 저항 종단 회로(113, 123)는 모두 차동적으로 100 Ohm으로 조정되고, 신호 검출 회로가 정규 직렬화 입력 데이터(SigDetOut=High)를 감지하고, UpChTxEn를 로우로 강제하기 때문에 상승 채널 송신기(600)는 디스에이블된다. 유사 랜덤 데이터 전송 동안에, 데이터 송신기 출력(TXDP, TXDN)에서 VTT-(TXDP-TXDN)의 장기(long-term) 공통 모드 전압이 형성된다. 유사 랜덤 데이터의 송신이 완료되면, 데이터 송신기(600)는 즉시 상승 채널 수신기 로직(700)에 의해 하이 z 모드로 강제된다. 데이터 송신기의 드라이버 스테이지가 드라이버 전류를 턴-오프함으로써 디스에이블되기 때문에, 데이터 송신기 출력(TXDP, TXDN)은 VTT-(TXDP-TXDN)의 이전의 장기 공통 모드 전압으로부터 VTT로 유도된다. 대형 DC 차단용 캐패시터(CP, CN)에 기인하여, 데이터 송신기(100)에서 (TXDP-TXDN)의 이러한 공통 모드 전압 증가분은 데이터 수신기(200)로 용이하게 전달되어, RXDP 및 RXDN은 모두 0.8*VDD의 이전의 장기 공통 모드 전압으로부터 0.8*VDD+(RXDP-RXDN)로 점프한다.

데이터 송신기(100)가 하이 z 모드로 강제되자마자, TXDP 및 TXDN은 VTT로 유도되고, 제로 차동 직렬화 데이터는 채널을 통해 전달되고 데이터 수신기(200)에서의 신호 검출 회로에 의해 감지된다. 신호 검출 회로는 유효 입력 데이터가 존재하지 않는다고 결정하고, SigDetOut를 로우로 신호하고, UpChTxEn를 하이로 변경한다. UpChTxEn=High는 상승 채널 송신기(600)를 인에이블하고, 데이터 수신기에서 저항 종단 회로(123)를 디스에이블한다(RXRDis=High는 RXDP 및 RXDN이 무한 저항으로 종단되는 것을 의미함). 다음에 상승 채널 데이터는 상승 채널 송신기 로직(700)으로부터 출력되고, 예를 들면, UpChTxData=High('1'의 상승 채널 데이터)일 때, 테일 전류(Ibias)는 최대 량이 RXDN 레그를 통과하고, RXDP 레그를 통해 전류가 통과하지 않게 되어 RXDN=Low(VTT-50 Ohm*Ibias와 같음) 및 RXDP=High(VTT와 같음)가 된다. 상승 채널 수신기(500)는 TXDN을 TXDP에 대해 비교한다. TXDN이 이력 임계치 이상으로 TXDP보다 작으면, 상승 채널 수신기(500)는 로직 하이를 출력하고, TXDN이 이력 임계치 이상으로 TXDP보다 더 크면 상승 채널 수신기(500)는 로직 로우를 출력한다.

AC 결합 모드에서 상승 채널 데이터 전송 개시 시점에, DC 차단용 캐패시터(CP, CN)는 데이터 수신기(200)에서의 RXDP 및 RXDN 상에서 0.8*VDD+(TXDP-TXDN)으로 최대 충전된다. 상승 채널 데이터가 데이터 수신기(200)로부터 데이터 송신기(100)를 향해 업스트림으로 송신되는 동안에, 상승 채널 송신기(600) 외부로 향하는 DC 전류(Ibias)는 DC 차단용 캐패시터를 통해 흐르게 되어, DC 차단용 캐패시터는 테일 전류원을 통한 방전을 개시하고, 결과적으로 상승 채널 데이터가 더욱 송신될수록 RXDP 및 RXDN은 더 낮은 전압으로의 시프팅되기 시작한다. 잘 알려져 있듯이, 이전에 최대 충전된 캐패시터가 방전을 시작할 때, Δt=C*ΔVcap/Icap가 되고, 이것은 캐패시터가 더 커지고/또는 테일 전류(Ibias)가 작아질수록, 더 길고 느리게 캐패시터가 방전될 것임을 의미한다. nF 단위의 대형 DC 차단용 캐패시터 및 수 mA 단위의 비교적 작은 방전 전류(Ibias)를 가지고, RXDP 및 RXDN은 매우 느리게 방전하고, 그 공통 모드 전압도 매우 느리게 감소한다. 그러므로 테일 전류원이 포화 상태로 유지되는 한 일정한 DC 테일 전류(Ibias)가 유지된다. 예를 들면, CP=CN=10nF의 DC 차단용 캐패시터 및 5mA의 테일 바이어스 전류(Ibias)를 가지고, 데이터 송신기(100)에서 300mV의 공통 모드 전압 점프가 데이터 수신기(200)로 용이하게 전달될 수 있다. 테일 전류원 장치(TBIAS)(도 5)에서의 드레인-소스 전압(VDS)은 그 장치를 포화 상태로 유지하여 일정한 전류원을 보장하기에 충분하다.

따라서, VDD=1.0V에서 Δt=C*ΔVcap/Icap = 10nF*[0.8*VDD+300mV-300mV]/5mA = 1.6μsec이다. 이러한 시간량(1.6μsec)은 한 세트의 FFE 탭 계수의 송신을 완료하기에 충분히 길다. 또한, RXDP 및 RXDN가 동일한 속도로 방전하므로, 그 차동 전압(RXDP-RXDN)이 유지되어, 데이터 송신기 측에서의 차동 전압(TXDP-TXDN)도 유지된다. 데이터 송신기(100)에서의 상승 채널 수신기(500)는 TXDN을 TXDP에 대해 비교한다. TXDN이 이력 임계치 이상으로 TXDP보다 작으면, 상승 채널 수신기(500)는 하이를 출력한다. TXDN이 이력 임계치 이상으로 TXDP보다 더 크면 상승 채널 수신기(500)는 로우를 출력한다.

AC 결합 모드에서 상승 채널 데이터 전송이 완료되면, 상승 채널 송신기(100)는 데이터 수신기(200) 상의 상승 채널 송신기 로직(400)에 의해 디스에이블된다(UpChTxEn=Low). 마찬가지로 데이터 송신기(100)에서, 상승 채널 수신기 로직(400)이 FFE 탭 계수의 업데이트를 완료하자마자, 상승 채널 수신기(500)를 디스에이블하고, 데이터 송신기(100)를 인에이블하여 다시 유사 랜덤 데이터의 송신을 개시한다. 유사 랜덤 데이터의 송신을 재개시할 때, 데이터 송신기(100)는 TXDP 및 TXDN을 출력하여 공통 모드 전압을 VTT로부터 VTT-(TXDP-TXDN)로 빠르게 강하시킨다. (TXDP- TXDN)의 실질 강하는 데이터 수신기 입력(RXDP, RXDN)으로 용이하게 전달된다. 따라서 RXDP 및 RXDN은 정규적인 0.8*VDD보다 훨씬 낮은 공통 모드 전압에서 개시하고, 0.8*VDD로 다시 복원되어 데이터 수신기(200)가 입력되는 고속 차동 데이터를 정확하게 샘플링하게 될 때까지 소정 시간 주기동안 대기해야 한다. DC 차단용 캐패시터가 nF 단위이므로, 공통 모드 전압 복원을 가속하기 위한 작은 시간 상수를 획득하기 위해서 작은 직렬 저항이 요구된다. 그러므로, 상승 채널 송신기(600)가 최종 상승 채널 데이터의 송신을 완료하자마자, 데이터 수신기(200) 상의 저항 종단 회로(123)는 즉시 100 Ohm에서 차동적으로 인에이블된다. 이렇게 함으로써, DC 차단용 캐패시터는 공통 모드 전압 바이어스 회로(124)의 등가 임피던스와 직렬로 배치된 50 Ohm 종단 저항을 통해 방전할 것이다. 그러므로, 공통 모드 전압 바이어스 회로(124)가 저 임피던스가 되도록 설계하는 것은 중요하다. 또한, 이 회로(124)는 복원의 가속화를 능동적으로 돕도록 설계되어야 한다. 하나의 간단한 구현은 전압 조정기(voltage regulator)를 이용하여 언제나 공통 모드 전압을 0.8*VDD에서 능동적으로 조정한다. 데이터 수신기 공통 모드 전압이 적절한 작동 범위 내로 복원되면, 데이터 수신기(200)는 정규적으로 입력되는 차동 고속 데이터의 샘플링을 개시한다. 다음에 등화 프로세스를 계속 진행한다.

도 9는 도 8을 참조하여 설명된 바와 같은 AC 결합 모드에서의 동작의 신호 레벨을 도시하는데, 여기에서 DC 차단용 캐패시터(CP, CN)는 데이터 송신기로부터 도착하는 RXDP 및 RXDN 신호의 경로 내에 결합되고, 이러한 캐패시터는 전형적으로 10nF의 값을 갖는다. 이 도면을 좌측으로부터 우측으로 바라보면, 데이터 송신기가 PRBS를 송신하는 동안에 데이터 수신기에 대한 입력단에 존재하는 데이터 신호(RXDP, RXDN)는, 참조 부호(320)에 표시되어 있다. 그것에 후속하여 대략 100nsec의 간격(330)이 존재하는데, 이 시간에 데이터 송신기는 디스에이블되고(상술되어 있음), 상승 채널 데이터 수신기는 송신을 준비한다. UpChTxData의 신호 레벨은 참조 부호(340)에 표시되어 있다. 도 9에서 명확해지고, 도 8을 참조하여 상술된 바와 같이, AC 모드 동작에서 UpChTxData 송신이 개시될 때 DC 차단용 캐패시터(CN, CP)의 충전 상태에 기인하여, 공통 모드에서 그 송신 개시 때에 UpChTxData 신호에 대해 (RXDP-RXDN)의 양만큼 유용한 점프가 존재한다. 그러나, 차단용 캐패시터 상의 전압이 감소할수록 UpChTxData 신호의 레벨이 감소하고 예시적으로 대략 0.77V 및 1.10V의 레벨로 종단된다. 도 7을 참조하여 상술된 DC 모드의 예에서와 같이, UpChTxData는 대략 1μsec동안 송신된다. 다른 간격(350)이 후속하는데, 그 시간 동안에 상승 채널 송신기는 디스에이블되고, 데이터 송신기가 다시 작동 준비된다. 데이터 송신기는 참조 부호(360)에서 다시 PRBS의 송신을 시작한다. TXDP 및 TXDN의 공통 모드 전압에서의 상술된 강하는 PRBS 송신의 개시 시점(360)에서 명확해진다. 도 9에서 더욱 명확해지듯이, 공통 모드 전압이 복원되기 위해서는 (간격(370)까지) 전형적으로 대략 2μsec가 소요된다. 이 시간 동안에, 데이터 수신기에 의해 수신된 PRBS 신호의 아이 오프닝의 측정은 채택되지 않거나 폐기되는 것이 바람직하고, 이러한 측정은 실제 동작의 표본으로 간주되지 않는다. 간격(370)에서, 공통 모드는 복원되고 PRBS 신호 측정이 다시 개시될 수 있다.

본 발명은 그에 대한 소정의 바람직한 실시예에 따라서 설명되어 있으나, 당업자라면 이하에 첨부된 청구항에 의해서만 한정되는 본 발명의 진정한 범주 및 정신을 벗어나지 않으면서 여러 수정 및 강화가 이루어질 수 있다는 것을 이해할 것이다.

본 발명은 데이터 통신 시스템 및 데이터 통신 방법에 적용 가능하다.

Claims (19)

1. 데이터 통신 시스템(900)으로서,

   등화 정보(equalization information)에 따라서 조정 가능한 전송 특성을 갖는 송신기 유닛으로서, 서로 다른 레벨로 동시에 천이되는 한 쌍의 차동 신호로서 사전 결정된 신호를 송신하는 한 쌍의 신호 도전체를 포함하는 전송 라인에 결합되는 송신기 유닛 - 상기 송신기 유닛은 상승 채널 수신기를 더 포함함 - 과,

   상기 전송 라인으로부터 상기 사전 결정된 신호를 수신하고, 상기 수신된 신호의 아이 오프닝(eye opening)을 검사함으로써 상기 등화 정보를 생성하도록 작동할 수 있는 수신 기능을 갖는 수신기 유닛을 포함하며,

   상기 수신기 유닛은 상기 전송 라인을 통해 상기 송신기 유닛의 상기 상승 채널 수신기로 상기 등화 정보를 포함하는 상승 채널 신호를 송신하도록 작동 가능한 상승 채널 송신기 및 상기 전송 라인 상에서 상기 사전 결정된 신호의 존재 또는 부재를 검출하도록 작동 가능한 검출기를 포함하고,

   상기 검출기가 상기 사전 결정된 신호의 부재를 검출하는 것에 응답하여, 상기 수신기 유닛의 수신 기능은 디스에이블(disabled)되도록 작동 가능하고, 상기 상승 채널 송신기는 인에이블(enabled)되도록 작동 가능한

   데이터 통신 시스템.
2. 삭제
3. 삭제
4. 삭제
5. 제 1 항에 있어서,

   상기 송신기 유닛은 각각의 제 1 저항을 통과하는 상기 전송 라인의 각각의 상기 도전체를 제 1 기준 전압으로 종단하도록 작동 가능한 제 1 종단 회로(first termination circuit)를 더 포함하고,

   상기 수신기 유닛은 각각의 제 2 저항을 통과하는 상기 전송 라인의 각각의 상기 도전체를 제 2 기준 전압으로 종단하도록 작동 가능한 제 2 종단 회로를 더 포함하고,

   상기 상승 채널 송신기가 인에이블될 때 상기 제 1 종단 회로는 인에이블되고, 상기 제 2 종단 회로는 디스에이블되어, 상기 사전 결정된 신호 및 상기 상승 채널 신호의 레벨이 상기 제 1 기준 전압, 상기 제 2 기준 전압 및 상기 제 1 및 제 2 저항에 따라서 각각 변동될 수 있게 하는

   데이터 통신 시스템.
6. 제 1 항에 있어서,

   상기 상승 채널 수신기는 이력 비교기(hysteresis comparator)를 포함하고,

   상기 상승 채널 신호는 상승 천이(rising transitions) 및 하강 천이(falling transitions)를 갖고,

   상기 이력 비교기는 제 1 레벨에서 상승 천이를 검출하고 제 2 레벨에서 상기 상승 천이보다 낮은 하강 천이를 검출하도록 작동 가능한

   데이터 통신 시스템.
7. 제 1 항에 있어서,

   상기 사전 결정된 신호는 사전 결정된 유사 랜덤 비트 시퀀스(pseudo-random bit sequence : PRBS)를 포함하는

   데이터 통신 시스템.
8. 삭제
9. 데이터 수신기 유닛으로서,

   반대 방향으로 동시에 천이되는 한 쌍의 차동 신호로서 송신기 유닛에 의해 송신되는 사전 결정된 신호를 한 쌍의 신호 도전체를 갖는 전송 라인으로부터 수신하도록 작동 가능하고,

   상기 데이터 수신기 유닛은 상기 수신된 사전 결정된 신호의 아이 오프닝을 검사함으로써 등화 정보를 생성하도록 작동 가능하며,

   상기 데이터 수신기 유닛은 상기 전송 라인 상에서 상기 사전 결정된 신호의 존재 또는 부재를 검출하도록 작동 가능한 검출기 및 상기 사전 결정된 신호가 송신되지 않고 있음을 상기 검출기가 검출할 때 상기 전송 라인을 통해 상기 송신기유닛으로 상기 등화 정보를 포함하는 상승 채널 신호를 송신하도록 작동 가능한 상승 채널 송신기를 포함하고,

   상기 검출기가 상기 사전 결정된 신호의 부재를 검출하는 것에 응답하여, 상기 데이터 수신기 유닛의 수신 기능은 디스에이블되도록 작동 가능하고, 상기 상승 채널 송신기는 인에이블되도록 작동 가능한

   데이터 수신기 유닛.
10. 삭제
11. 제 9 항에 있어서,

    상기 데이터 수신기 유닛은 통계 분석에 의해 상기 아이 오프닝을 검사하도록 작동 가능한

    데이터 수신기 유닛.
12. 삭제
13. 통신 시스템의 등화를 수행하는 방법으로서,

    전송 라인 상에서 송신기 유닛으로부터 수신기 유닛을 향해 하강 채널 방향(downchannel direction)으로 사전 결정된 신호를, 상기 전송 라인의 각각의 신호 도전체에서 반대 방향으로 동시에 천이되는 한 쌍의 차동 신호로서 송신하는 단계와,

    상기 전송 라인으로부터 상기 수신기 유닛에 의해 상기 사전 결정된 신호를 수신하는 단계와,

    등화 정보를 결정하기 위해 상기 수신된 신호의 아이 오프닝을 분석하는 단계와,

    상기 전송 라인 상에서 상기 수신기 유닛으로부터 상기 송신기 유닛을 향해 상승 채널 방향(upchannel direction)으로 등화 정보를 송신하는 단계와,

    상기 송신기 유닛에서 상기 전송 라인으로부터 상기 등화 정보를 수신하여 상기 등화 정보를 이용해서 상기 송신기 유닛의 전송 특성을 조정하는 단계를 포함하는

    통신 시스템의 등화 실행 방법.
14. 삭제
15. 삭제
16. 제 13 항에 있어서,

    상기 사전 결정된 신호는 제 1 간격 동안에 상기 전송 라인 상에서 송신되고, 상기 등화 정보는 상기 제 1 간격과 중첩되지 않는 제 2 간격 동안에 상기 전송 라인 상에서 송신되는

    통신 시스템의 등화 실행 방법.
17. 제 13 항에 있어서,

    상기 아이 오프닝이 사전 결정된 기준을 초과할 때까지, 상기 송신 단계, 상기 수신 단계, 상기 분석 단계 및 상기 조정 단계를 자동적으로 반복하는 단계를 더 포함하는

    통신 시스템의 등화 실행 방법.
18. 제 17 항에 있어서,

    상기 아이 오프닝이 더 이상 크게 개선되지 않을 때까지, 상기 송신 단계, 상기 수신 단계, 상기 분석 단계 및 상기 조정 단계를 자동적으로 반복하는 단계를 더 포함하는

    통신 시스템의 등화 실행 방법.
19. 삭제

Images