KR100950679B1 - 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법 - Google Patents

듀티 사이클에 따른 적응형 전원관리 시스템 및 방법 Download PDF

Info

Publication number
KR100950679B1
KR100950679B1 KR1020070137950A KR20070137950A KR100950679B1 KR 100950679 B1 KR100950679 B1 KR 100950679B1 KR 1020070137950 A KR1020070137950 A KR 1020070137950A KR 20070137950 A KR20070137950 A KR 20070137950A KR 100950679 B1 KR100950679 B1 KR 100950679B1
Authority
KR
South Korea
Prior art keywords
duty cycle
power
task
power management
scheduler
Prior art date
Application number
KR1020070137950A
Other languages
English (en)
Other versions
KR20090070070A (ko
Inventor
황태호
문연국
김동순
원광호
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070137950A priority Critical patent/KR100950679B1/ko
Publication of KR20090070070A publication Critical patent/KR20090070070A/ko
Application granted granted Critical
Publication of KR100950679B1 publication Critical patent/KR100950679B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 소형 저전력 임베디드 시스템에서 듀티 사이클에 따라 차별적인 전원 관리를 수행하여 30% ~40% 정도의 전원 소모를 줄일 수 있는 적응형 전원관리 시스템 및 방법을 제공하는 것으로, 본 발명의 적응형 전원관리 방법은, 듀티사이클 타이머의 카운트가 시작된 상태에서, 해당 태스크를 실행시키기 위한 사전 작업을 수행하고 시스템의 전원을 바꾸는 단계; 스케쥴러의 전원을 바꾼 후 해당 태스크를 실행시켜 해당 태스크의 사후 작업을 수행하는 단계; 사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 없으면, 인에이블 상태의 주요 장치의 전원을 제외하고 시스템의 다른 전원을 아이들 모드로 바꾸는 단계; 및 사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 없고 인에이블 상태의 주요 장치가 없으면, 시스템의 듀티 사이클에 따라 상기 듀티사이클 타이머의 카운트 시간 값을 이용하여 주요 장치들의 전원관리를 차별적으로 수행하는 단계;를 포함하는 것을 특징으로 한다.
전원관리, 듀티사이클, 적응형, 임베디드, 저전력

Description

듀티 사이클에 따른 적응형 전원관리 시스템 및 방법{Adaptive Power Management System And Method According To Duty Cycle}
본 발명은 적응형 전원관리 시스템 및 방법에 관한 것으로, 특히 소형 저전력 임베디드(Embedded) 시스템에서 듀티 사이클에 따라 차별적인 전원 관리를 수행하여 30% ~40% 정도의 전원 소모를 줄일 수 있는 적응형 전원관리 시스템 및 방법에 관한 것이다.
일반적인 컴퓨팅 시스템의 전원 소모(P: Power Dissipation)는 다음 수학식1로 표현된 비례식에서와 같이 공급되는 전압(Vdd)의 자승과 클럭(fclk)에 비례한다.
P = Pt*CL*V2 dd*fclk
상기 수학식1에서 Pt는 전원전환 확률값이며, CL은 로딩 커패시턴스(Loading capacitance)이다. 상기 수학식1에 따라 무선센서 네트워크(WSN: Wireless Sensor Network) 노드의 저전력 동작을 위해 크게 다음 2가지 전원관리 방법을 고려할 수 있다.
첫 번째 전원관리 방법은 시스템에서 수행되는 작업에 따라 필요한 만큼의 차별화 된 전압(Vdd) 및 클럭(fclk)을 공급하는 것이다. 그러나, 현재 출시된 센서네트워크로 사용 가능한 상용 칩에서는 동작 중(run-time)에 가변적인 전압으로 동작하는 칩은 없다. 대신 전원 관리를 위해 몇 단계로 구분된 레벨의 클럭을 설정할 수 있는 기능을 제공하고 있다.
두 번째 전원관리 방법은 하드웨어의 차별적 재구성이다. 즉, 필요하지 않은 하드웨어 블록은 전원을 모두 차단하는 방법으로 전원 소모를 최적화시킨다. 이러한 기능 역시 최근 출시된 SoC(System on Chip)는 각 하드웨어 블록 별 온/오프(On/Off) 기능을 제공하고 있으며, 모듈 설계 시 주변 장치들 역시 온/오프(On/Off) 또는 스탠바이 제어(Standby control)하는 기능을 추가하고 있다.
이와 같은 2가지의 전원관리 방법은 시스템의 듀티 사이클(Duty Cycle)에 따라 차별화되어 적용되어야 한다. 듀티 사이클이 높을 때 첫 번째 전원관리 방법이 효과적이며 두 번째 전원관리 방법은 크게 영향을 주지 않는다. 반면에 듀티 사이클이 낮을 때는 두 번째 전원관리 방법이 보다 효과적이다. 왜냐하면 첫 번째 전원관리 방법은 시스템 액티브(active) 상태의 전원을 관리하는 방법이며, 두 번째 전원관리 방법은 시스템의 슬립모드 전류(sleep mode current)를 최소화시키는 방 법이기 때문이다.
종래의 전원관리 방법 중 가장 단순하면서도 효과적인 방법은 스케쥴러상에서 슬립 함수(sleep())을 이용하여 시스템이 액티브 상태일 때는 전원을 인가하고, 그렇지 않을 경우에는 시스템을 유지하기 위한 최소한의 블록만을 남겨두고 시스템의 전원을 차단하는 방식이다. 슬립 함수(Sleep()) 방식의 전원관리를 통해 종래의 전원관리 방법을 분석하기 위하여 간단한 실험 결과를 살펴본다.
센서노드와 같은 소형 임베디드 시스템의 소모 전원을 살펴보기 위해 하드웨어의 필요한 전류와 소모되는 시간을 측정하여 전류량을 계산한다. 전류량을 통해 듀티 사이클에 따른 시스템의 예상수명(lifetime)을 살펴볼 수 있다. 시스템의 소모 전류량(Q)은 필요 전류(I)와 사용 시간(t)의 곱으로 나타낼 수 있다. 센서 노드에서 전체 동작 시간은 액티브(active)와 인액티브(inactive) 구간으로 구분될 수 있다. 따라서, 액비트(active)와 인액티브(inactive) 구간에서 소모되는 전류량의 합은 센서 노드에서 소모한 전류량이 된다. 이를 정리하면 다음 수학식2와 같이 표현된다.
Qtotal=Qactive+Qinactive=tactive*Iactive+tinactive*Iinactive
상기 수학식2에서, Qtotal는 전체 소모 전하량이고, Qactive는 액티브 상태에서의 소모 전하량이고, Qinactive는 인액티브 상태에서의 소모 전하량이고, tactive는 액티브 상태에서의 동작 시간이고, Iactive는 액티브 상태에서의 전류이고, tinactive는 인액 티브 상태에서의 동작 시간이고, Iinactive는 인액티브 상태에서의 전류이다.
소모 전류량을 이용하여 시스템의 예상 수명(Lifetime)은 다음 수학식3과 같이 표현된다.
예상수명(lifetime)=Qbattery/Qtotal
상기 수학식3으로 시스템의 예상수명(lifetime)을 얻기 위해 하드웨어 각 부분별 필요 전류를 나열하면, 센서 노드에서의 전원소모 파라미터들은 도 1에 도시된 표1에서와 같이 나타난다. 시스템의 분석을 SoC는 8051core의 40MIPS의 성능을 가진 8비트 마이크로 프로세서(8-bit micro-processor)를 장착하고 있다. 도 1에 도시된 표에서는 마이크로 프로세서에서 제공하는 전원모드 별 전류와 RF 송수신기(Radio Frequency Tranceiver)에서 소모하는 전류 그리고, 시스템의 주요 하드웨어 블록 별 필요 전류를 나타내었다.
마이크로 컨트롤 유닛(MCU: Micro Control Unit)의 파워 풀모드(MCU_FULL)에서는 32MHz 클럭을 사용하고, 마이크로 컨트롤 유닛의 세이브모드(MCU_SAVE)에서는 16MHz 클럭을 사용한다. 마이크로 컨트롤 유닛의 스탠바이모드(MCU_STANDBY)와 아이들모드(MCU_IDLE)에서의 차이는 시스템이 바로 깨어날 수 있는가 없는가에 따라 구분된다. 즉, 시스템이 아이들모드(MCU_IDLE)에서 풀모드(MCU_FULL)로 다시 깨어나기 위해서는 수정발진기(crystal oscillator)의 스타트업 타임(start-up time)으로 약 4,100usec정도의 시간이 필요하다. 반면에 마이크로 컨트롤 유닛의 스탠바이 모드(MCU_STANDBY)는 수정발진기의 전원을 차단하지 않고 유지한 상태로 있기 때문에 즉시 파워 풀모드(MCU_FULL)로 깨어날 수 있다. 마이크로 컨트롤 유닛(MCU)에 대한 요구 전류에는 메모리 액세스(access)를 위한 필요 전류가 포함된다.
센서 노드의 주요 하드웨어 블록은 RF 송수신기가 있으며, 센서로부터 데이터를 읽어오기 위한 ADC(analog digital convertor), 그리고 시스템 클럭을 포함한 몇 개의 타이머와 UART(Universal Asynchronous Receiver Transmitter) 블록이 있다. 그리고 다양한 센서가 있을 수 있다. 도 1에 도시된 표1에서는 기본적으로 장착한 온도센서만을 명시하였다. 도 1의 표1에서 나열한 하드웨어 필요 전류에서 마지막 항목인 기타 장치들(etc. elements)은 메모리 데이터의 유지에 필요한 전류 및 온/오프(on/off)할 수 없는 센서 노드의 아날로그 패시브 소자들이 시스템을 유지하기 위해 지속적으로 필요한 전류를 포함한다.
도 1에 도시된 표1에서 나열한 목록은 마지막 기타 소자들을 제외하면 모두 상태의 전환 또는 온/오프(on/off)의 제어가 가능하다. 하드웨어 플랫폼(platform)에서는 전원관리의 주요 장치(PD: Principal Device)로서, RF 송수신기, A/D 컨버터 및 온도센서(ADC&Temp. Sensor) 등이 있다. 도 1에서, Etc element는 기타 장치이고, Peripheral Devices는 주변 장치들이고, TRx off는 파워 오프 상태이며, Radio TX는 라디오 송신이고, Radio RX는 라디오 수신이다.
상기 하드웨어 플랫폼에서 CMX-RTX의 운영 체제로 시스템을 동작시켰다. CMX-RTX는 8비트 프로세서(8bit processor)를 위한 멀티 쓰레드(multi-thread) 기반 운영체제이다. MANTIS OS, uCOSII에서와 같이 실시간 처리를 위한 Priority 기 반의 라운도 로빈(RR: Round Robin) 스케쥴링(scheduling)을 지원한다. 선택적으로 선입선출 스케쥴링(FIFO scheduling)을 지원하며, 종래의 임베디스 동작 시스템(embedded operating system)에서와 같이 다양한 태스크 관리(task management)와 자원 관리(resource management)의 서비스를 제공한다. 하드웨어 액세스(access)를 위한 펌웨어(firmware)를 포함하여 최적화된 상태의 코드 사이즈는 약 9.6 Kbytes의 프로그램 메모리와 860 bytes의 데이터 메모리를 필요로 한다.
전원 관리를 위해 인액티브(inactive) 상태일 때, 스케쥴러(scheduler)는 슬립 함수(sleep())를 호출하여 각 하드웨어 블록을 가능한 최저 전원 상태인 스탠바이(STANDBY) 상태로 유지하였다. 테스트에서의 응용프로그램은 SNF(Sense and Forward)를 적용하였다.
SNF(Sense and Forward)의 응용은 일반적으로 센서 노드에서 가장 많이 수행될 수 있는 응용이다. 즉, 단위시간을 주기로 온도 센서로부터 A/D 컨버터(ADC)를 통해 온도 값을 측정한 후, 측정한 4 Bytes(8심볼(symbols))의 값을 IEEE 802.15.4 PHY/MAC의 non-beacon 모드에서 PAN coordinator로 데이터를 전송한다.
1초에 1회 SNF의 응용을 수행하였을 때의 결과 값은 도 2에 도시된 표2에서와 같다. 도 2는 센서 노드에서의 전원소모 데이터들을 나타낸 표2를 도시한 것이다.
시스템에서 수행되는 작업은 3개의 태스크들로 구현되고, 7개의 서로 다른 처리과정으로 수행된다. 각각의 동작은 도 2에 도시된 표2과 같으며, 수행과정에서 각각의 처리시간을 측정하였다. 그리고 도 1에 도시된 표1에서 제공된 전류 값을 이용하여 각각 소모 전류량을 계산하였다. 계산한 전류량은 ㎂, ㎲ 단위로 도 2에 도시된 표2의 오른쪽 열에 나타내었다. 도 2에 도시된 표2에서 시스템은 1초 중에 3.670 msec 동안만 액티브 상태에 있게 된다. 즉, 시스템은 약 0.36%의 시간 동안만 깨어나 작업을 하고 99.64%의 시간 동안 인액티브(inactive) 상태에서 동작한다.
도 2에 도시된 표2의 전원소모 데이터들을 이용하여 시스템의 예상수명(lifetime)을 예측하면, 도 3에 도시된 그래프와 같다. 도 3에 도시된 바와 같이, AA 크기의 건전지(3000 mAhr) 2개로 1초 주기로 동작할 때 시스템의 예상수명(lifetime)을 계산해보면 약 60일이다. 작업횟수가 빈번하여 듀티 사이클을 50%정도로 늘리면 약 8일 정도의 예상수명을 기대할 수 있다. 도 3에서, 실선은 슬립 함수(sleep())를 이용하여 전원관리를 하는 경우의 전원 특성을 나타낸 것이고, 점선은 별도의 전원관리를 하지 않는 경우의 전원 특성을 나타낸 것이다.
상기 첫 번째 전원관리 방법은 마이크로 컨트롤 유닛(MCU)을 대상으로 태스크 별로 차별화된 클럭을 제공하는 방법이다. 상기 두 번째 전원관리 방법은 주변장치를 대상으로 필요 없는 하드웨어는 완전히 전원을 차단하는 것이다. 시스템의 전원관리 방법에서 이러한 두 가지 방법을 어떻게 적용하는 것이 매우 중요하다.
시스템의 전원 소모는 듀티 사이클에 비례한다. 즉, 시스템이 액티브 상태로 동작하는 시간에 따라 소모되는 전원이 커진다. 그러나, 시스템의 듀티 사이클이 낮을 때, 즉 로우 듀티사이클 모드(LDM: Low Duty-cycle Mode)에서는 시스템의 전원이 대부분 인액티브(inactive) 구간에서 소모된다. 이 때문에 액티브(active) 상 태에서 마이크로 컨트롤 유닛(MCU)에 차별화된 클럭을 제공하는 전원관리 방법은 그 효과가 미미하다. 따라서 상기 두 번째 전원관리 방법을 이용하여 인액티브(inactive) 상태에서 소모되는 전원을 최소한으로 줄이는 것이 전원을 절약하는데 큰 영향을 미친다. 일반적으로 하드웨어 장치들은 사용하지 않는 상황에서 즉시 사용 가능 상태로 전환하기 위해 항상 어느 정도의 전류를 소모하고 있다. 만약 하드웨어 장치의 전원을 완전히 차단한다면 다시 사용 가능한 상태로 전환하기 위해 많게는 수십 msec의 시간이 필요할 수도 있다. 듀티 사이클이 충분히 낮고, 주기적인 작업을 이용하여 필요한 시간보다 미리 깨어나 하드웨어의 스타트업 타이머(start-up timer)를 확보할 수 있다면, 하드웨어 장치의 전원을 완전히 차단할 수 있어 인액티브(inactive) 모드에서 소모되는 전원을 보다 낮출 수 있다.
반면에, 시스템의 듀티 사이클이 높을 때, 하이 듀티사이클 모드(HDM: High Duty-cycle Mode)에서는 시스템의 전원가 액티브(active) 구간에서 주로 소모된다. 때문에 인액티브(inactive) 상태에서의 전원 소모를 줄이는 방법은 적절치 않다. 만약 LDM에서와 같이 장치의 전원을 완전히 차단할 경우 스타트업 타임(start-up time)을 확보해야 하기 때문에 시스템의 반응속도는 느려질 수 있다. 그렇기 때문에 마이크로 컨트롤 유닛(MCU)의 전원관리를 위해 시스템의 태스크 별 차별화된 클럭을 제공하고 필요 없는 하드웨어 블록의 전원은 차단하되, 즉시 응답 가능한 상태로 유지되어야 한다.
이러한 전원관리의 접근 방법을 스케쥴링에 적용하기 위해 위한 몇 가지 전원관리 방법을 생각해볼 수 있다. 시스템의 전원관리는 듀티 사이클에 따라 차별화 하여 적용하고, 시스템의 듀티 사이클을 결정하는 액티브(active)와 인액티브(inactive) 상태의 정의는 마이크로 컨트롤 유닛(MCU) 뿐만이 아니라 주요한 주변 장치까지 포함하여야 한다. 즉, 인액티브(inactive) 상태는 시스템의 모든 장치가 아이들(IDLE) 상태이며, 하나 이상의 장치가 동작하고 있다면 액티브(active) 상태로 간주한다. 센서 노드에서 전원관리에 큰 영향을 미치는 하드웨어는 마이크로 컨트롤 유닛(MCU), RF 송수신기, 센서 등이다. 이러한 장치들은 시스템의 전원관리 관점에서 주요 장치(PD: Principal Device)로 정의하여 관리한다. 주요 장치(PD)의 관리는 시스템의 하드웨어 설계에 따라 달라 질 수 있으며 하드웨어 설계 시에 관리방법이 구체화된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 소형 저전력 임베디드 시스템에서 듀티 사이클에 따라 차별적인 전원 관리를 수행하여 30% ~40% 정도의 전원 소모를 줄일 수 있는 적응형 전원관리 시스템 및 방법을 제공하는 데 있다.
본 발명의 다른 목적은 소형 저전력 임베디드 시스템에서 듀티 사이클에 따라 차별적인 전원 관리를 수행하여 전원 소모를 줄임으로써, 전원관리를 최적화할 수 있는 적응형 전원관리 시스템 및 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 적응형 전원관리 시스템은, 시간을 카운트하는 듀티사이클 타이머; 및 상기 듀티사이클 타이머의 카운트를 제어하고, 시스템의 듀티 사이클에 따라 상기 듀티사이클의 카운트 시간 값을 이용하여 주요 장치들의 전원관리를 차별적으로 수행하는 스케쥴러;를 포함하고, 상기 스케쥴러는, 상기 듀티사이클 타이머의 카운트 시간 값을 읽어와서 소정의 액티브 시간 변수에 넣어서 갱신된 액티브 시간 변수를 산출하는 것을 특징으로 한다.
본 발명의 적응형 전원관리 방법은, 듀티사이클 타이머의 카운트가 시작된 상태에서, 해당 태스크를 실행시키기 위한 사전 작업을 수행하고 시스템의 전원을 바꾸는 단계; 스케쥴러의 전원을 바꾼 후 해당 태스크를 실행시켜 해당 태스크의 사후 작업을 수행하는 단계; 사후 작업이 완료된 해당 태스크 이외의 실행 대상 태 스크가 없으면, 인에이블 상태의 주요 장치의 전원을 제외하고 시스템의 다른 전원을 아이들 모드로 바꾸는 단계; 및 사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 없고 인에이블 상태의 주요 장치가 없으면, 시스템의 듀티 사이클에 따라 상기 듀티사이클 타이머의 카운트 시간 값을 이용하여 주요 장치들의 전원관리를 차별적으로 수행하는 단계;를 포함하는 것을 특징으로 한다.
상기 구성을 갖는 본 발명은, 소형 저전력 임베디드 시스템에서 듀티 사이클에 따라 차별적인 전원 관리를 수행함으로써, 하여 30% ~40% 정도의 전원 소모를 줄이고, 이로 인해 전원관리를 최적화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 듀티 사이클에 따른 적응형 전원관리 시스템의 구성도이다.
도 4를 참조하면, 전원을 인가받아 구동되는 주요 장치들(PD)(110-1 내지 110-n)(n은 2 이상의 자연수)과, 시간을 카운트하는 듀티사이클 타이머(DCTIMER)(120)와, 듀티사이클 타이머(120)의 카운트를 제어하고, 시스템의 듀티 사이클에 따라 듀티사이클 타이머(120)의 카운트 시간 값을 이용하여 주요 장치 들(110-1 내지 110-n)의 전원관리를 차별적으로 수행하는 스케쥴러(130)를 구비한다.
스케쥴러(130)는 센서 노드에서 특정 응용프로그램을 실행하기 위해 필요한 전류와 소모되는 시간을 측정하여 전류량을 계산한다. 전류량을 통해 듀티 사이클(duty cycle)에 따른 시스템의 예상수명(lifetime)을 살펴보면 다음과 같다.
시스템의 소모 전류량(Q)은 다음 수학식4와 같이 필요 전류(I)와 사용 시간(t)의 곱으로 표현한다.
Q = I*t
한편, 센서 노드의 동작에서 도 5에 도시된 바와 같이 구간별로 구분된 듀티 사이클에 따라 동작한다. 도 5에서, ta 구간은 시스템의 액티브(active) 구간으로, 이 액티브 구간(ta) 동안 애플리케이션(APP(n))이 실행된다. ti 구간은 시스템의 인액티브(inactive) 구간으로, 이 인액티브 구간(ti) 동안 프로그램은 실행되지 않는다. 그리고, 인액티브 구간(ti) 경과 후 액티브 구간(ta) 동안 애플리케이션(APP(n+1))이 실행된다. 이와 같은 액티브 구간(ta)과 인액티브 구간(ti)은 반복적으로 수행된다. 또한, 액티브 구간(ta)과 인액티브 구간(ti)을 합한 구간(tp)은 SNF(Sense and Forward)의 주기에 해당한다.
이와 같이 센서 노드에서 단위 시간 동안의 동작 시간은 액티브와 인액티브 구간으로 구분되고, 액티브와 인액티브 구간에서 소모되는 전류량의 합은 다음 수학식5로 표현되는 바와 같이 센서 노드에서 소모한 전류량이 된다.
Qp =Qa + Qi
상기 수학식5에서, Qp는 단위 구간에서 소모되는 전류량이며, Qa는 시스템의 액티브 상태에서 소모되는 전류량이고, Qi는 시스템의 인액티브 상태에서 소모되는 전류량이다. 도 5에서 시스템의 듀티 사이클(duty-cycle)은 구간시간 tp에서 시스템이 액티브 상태일 때의 시간 ta가 된다.
d = ta/tp
상기 수학식6에서, d는 시스템의 듀티 사이클(duty-cycle)이며, 구간 시간 tp는 액티브 구간(ta)과 인액티브 구간(ti)을 합한 구간이다. 보다 구체적으로, 스케쥴러(130)는 듀티사이클 타이머(120)의 카운트 시간 값을 읽어와서 소정의 액티브 시간 변수(active_time)에 넣어서 갱신된 액티브 시간 변수(active_time_update)를 산출하고, 또한 하드웨어의 시스템 클럭값을 읽어와서 소정의 시스템 클럭 변수(sys_clk)에 넣어서 갱신된 시스템 클럭 변수(sys_clk_update)를 산출한다. 그리고, 스케쥴러(130)는 상기 수학식6으로 표현되는 바와 같이 갱신된 액티브 시간 변수(active_time_update)와 갱신된 시스템 클 럭 변수(sys_clk_update)를 이용하여 시스템의 듀티 사이클(d)을 갱신시킨다. 즉, ta는 갱신된 액티브 시간 변수(active_time_update)이며, tp는 갱신된 액티브 시간 변수(active_time_update)와 갱신된 시스템 클럭 변수(sys_clk_update)를 합한 값이다. 그리고, d는 실질적으로 시스템의 갱신된 듀티 사이클이다.
시스템에서 사용하는 배터리의 전류량을 QB라고 할 때, 스케쥴러(130)는 다음 수학식7로 표현되는 바와 같이 시스템의 예상수명(L)을 산출한다.
L = tp*(QB/Qp)
상기 수학식7에서, 예상수명(L)은 시스템에서 어플리케이션(APP)이 tp로 고정되어 실행될 때의 예상치가 된다. 그리고, 스케쥴러(130)는 다음 수학식8로 표현되는 바와 같이 상기 수학식7에 상기 수학식5 및 상기 수학식6을 대입하여 갱신된 듀티 사이클에 따라 예상수명(L(d)를 산출한다.
L(d) = QB/[(Ia-Ii)d+Ii]
상기 수학식8에서, Ia는 로우 듀티사이클 모드(LDM)인 경우 시스템의 액티브 상태에서 필요한 소정의 전류 값이며, Ii는 로우 듀티사이클 모드(LDM)인 경우 시스템의 인액티브 상태에서 필요한 소정의 전류 값이다. 여기서, 시스템의 동작에 필요한 전류는 하드웨어의 설계 시에 제공되는 상수 값이다. 그리고, 상기 수학식8로 표현되는 바와 같이 시스템의 예상수명(L(d))은 갱신된 듀티 사이클(d)에 반비례하여 영향을 받으며, 예상수명(L(d))의 단위는 usec이다.
즉, 시스템의 듀티 사이클이 낮은 경우에 해당하는 로우 듀티사이클 모드(LDM)에서는 시스템의 예상수명은 상기 수학식8로 표현되며, 반면에 시스템의 듀티 사이클이 높은 경우에 해당하는 하이 듀티사이클 모드(HDM)에서는 시스템의 예상수명(L′(d))은 다음 수학식9로 표현된다. 이렇게, 스케쥴러(130)는 로우 듀티사이클 모드(LDM)에서 상기 수학식8을 이용하여 시스템의 예상수명(L(d))을 산출하고, 하이 듀티사이클 모드(HDM)에서 다음 수학식9를 이용하여 시스템의 예상수명(L′(d))을 산출한다.
L′(d) = QB/[(I′a-I′i)d+I′i]
상기 수학식9에서, I′a는 하이 듀티사이클 모드(HDM)인 경우 시스템의 액티브 상태에서 필요한 소정의 전류 값이며, I′i는 하이 듀티사이클 모드(HDM)인 경우 시스템의 인액티브 상태에서 필요한 소정의 전류 값이다. 이러한 전류 값들은 하드웨어의 설계 시에 제공되는 상수 값이다.
스케쥴러(130)는 다음 수학식10으로 표현되는 바와 같이 로우 듀티사이클 모드(LDM)에서의 예상수명(L(d))와 하이 듀티사이클 모드(HDM)에서 예상수명(L′(d))의 차이 값을 산출하여 이 차이 값을 기준으로 주요 장치들(PD)(110-1 내지 110-n)의 전원관리를 차별적으로 수행한다.
L(d)-L′(d)=QB/[(Ia-Ii)d+Ii]-QB/[(I′a-I′i)d+I′i]
예상수명들(L(d), L′(d))의 차이 값이 '0'으로 가정된 상태에서, 소정의 듀티사이클의 문턱치(dth)는 다음 수학식11로 표현되는 계산을 통해 산출된다.
dth = 1/(1+α), α = (Ia-I′a)/(I′i-Ii)
상기 수학식11에서, α는 듀티 사이클의 문턱치(dth)를 결정하는 소정의 파라미터이다.
스케쥴러(130)는, "dth≥1" 일 때 로우 듀티사이클 모드(LDM)에서의 전원관리 방법을 수행하고, "dth≤0" 일 경우에는 하이 듀티사이클 모드(HDM)에서의 전원관리 방법을 수행한다. 그리고, 스케쥴러(130)는 "0<dth<1" 일 때 시스템의 동작 상에서 단위 구간의 듀티 사이클에 대해 dth를 기준으로 로우 듀티사이클 모드(LDM)와 하이 듀티사이클 모드(HDM)를 서로 다르게 적용한다. 이러한 분석을 통한 전원관리 방법은 시스템의 설계 시에 각 주요 장치의 필요 전류에 의해 결정된다.
도 6은 도 4는 본 발명의 실시예에 따른 듀티 사이클에 따른 적응형 전원관리 방법을 나타낸 흐름도이다.
도 6을 참조하면, 먼저 스케쥴러(130)는 듀티사이클 타이머(120)가 카운트를 시작하였는지 여부를 판단하여(S101), 판단결과 카운트가 시작되었으면, 태스크를 실행시키기 위한 사전 작업을 수행한다(S102).
판단결과 카운트가 시작되지 않았으면, 듀티사이클 타이머(120)의 카운트를 시작시키고(S103), 사전 작업 수행 과정(S102)을 진행한다.
그리고, 스케쥴러(130)는 시스템의 전원을 해당 태스크의 전원레벨로 바꾼 다음(S104), 해당 태스크를 실행한다(S105).
사전 작업이 수행되고 나면, 스케쥴러(130)는 자신에게 적합한 전원레벨로 자신의 전원을 바꾼 후(S106), 실행된 해당 태스크의 사후 작업을 수행한다(S107).
사후 작업이 수행되고 나면, 스케쥴러(130)는 사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 있는지를 판단하여(S108), 판단결과 실행 대상 태스크가 있으면, 사전 작업 수행 과정(S102)으로 넘어간다.
판단 과정(S108)에서의 판단결과 실행 대상 태스크가 없으면, 스케쥴러(130)는 다수의 주요 장치들(110-1 내지 110-n) 중에 전원을 소모하고 있는, 즉 인에이블(Enable) 상태의 주요 장치가 있는 지를 판단한다(S109).
판단 과정(S109)에서의 판단결과 인에이블 상태의 주요 장치가 있으면, 스케쥴러(130)는 인에이블 상태의 주요 장치의 전원을 제외하고 시스템의 다른 전원들을 아이들(IDLE) 모드로 바꾸고(S110), 판단 과정(S101)으로 넘어간다.
판단 과정(S109)에서의 판단결과 인에이블 상태의 주요 장치가 없으면, 스케쥴러(130)는 듀티사이클 타이머(120)의 카운트 시간 값을 읽어와서 소정의 액티브 시간 변수(active_time)에 넣어서 갱신된 액티브 시간 변수(active_time_update)를 산출하고(S111), 하드웨어의 시스템 클럭값을 읽어와서 소정의 시스템 클럭 변 수(sys_clk)에 넣어서 갱신된 시스템 클럭 변수(sys_clk_update)를 산출한다(S112).
액티브 시간 변수(active_time)와 시스템 클럭 변수(sys_clk)가 갱신되고 나면, 스케쥴러(130)는 상기 수학식6으로 표현되는 바와 같이 갱신된 액티브 시간 변수(active_time_update)와 갱신된 시스템 클럭 변수(sys_clk_update)를 이용하여 시스템의 듀티 사이클(d)을 갱신시킨 후(S113), 듀티사이클 타이머(120)의 카운트를 정지시킨다(S114).
이어서, 스케쥴러(130)는 갱신된 듀티 사이클(d)이 상기 수학식11에 의해 산출되는 소정의 듀티사이클의 문턱치(dth)보다 큰 지를 판단하여(S115), 판단결과 갱신된 듀티 사이클(d)이 크면, 마이크로 컨트롤 유닛(MCU)을 스탠바이 상태로 바꾸기 위한 전원레벨을 설정하고(S116), 아이들(IDLE) 모드로 바꾸는 과정(S110)으로 넘어간다. 이때, 아이들(IDLE) 모드로 바꾸는 과정(S110)에서, 스케쥴러(130)는 설정된 스탠바이 레벨의 전원을 소정의 아이들 변수(Lidle)에서 넣어서 소정의 아이들 변수(Lidle)를 갱신시키고, 갱신된 아이들 변수(Lidle _ update1)에 따라 스탠바이 모드를 설정한다.
판단 과정(S115)에서의 판단결과 갱신된 듀티 사이클(d)이 소정의 듀티사이클의 문턱치(dth)보다 크지 않으면, 스케쥴러(130)는 마이크로 컨트롤 유닛(MCU)을 아이들 모드로 바꾸기 위한 전원 레벨을 설정하고(S117), 아이들(IDLE) 모드로 바꾸는 과정(S110)으로 넘어간다. 이때, 아이들(IDLE) 모드로 바꾸는 과정(S110)에 서, 스케쥴러(130)는 설정된 아이들모드 레벨의 전원을 소정의 아이들 변수(Lidle)에서 넣어서 소정의 아이들 변수(Lidle)를 갱신시키고, 갱신된 아이들 변수(Lidle _ update2)에 따라 아이들 모드를 설정한다. 여기서, 아이들 모드는 전원이 완전히 꺼지는 상태를 의미한다.
이상에서 설명한 바와 같이, 스케쥴러(130)는 시스템의 듀티 사이클에 따라 시스템의 전원관리를 차별적으로 수행함으로써, 주요 장치들(110-1 내지 110n)의 각 드라이버도 스케쥴러(130)의 제어에 따라 도 7에 도시된 바와 같이 전원관리를 수행한다.
도 7은 본 발명이 적용되는 각 주요 장치의 적응형 전원관리 방법을 나타낸 흐름도이다.
도 7을 참조하면, 주요 장치(PD)는 갱신 과정(S113)에서 스케쥴러(130)에 의해 갱신된 시스템의 듀티 사이클(d)이 소정의 듀티사이클의 문턱치(dth)보다 큰 지를 판단한다(S201).
판단결과 갱신된 듀티 사이클(d)이 크면, 주요 장치(PD)는 자신을 스탠바이 상태로 바꾼다(S202).
판단결과 갱신된 듀티 사이클(d)이 소정의 듀티사이클의 문턱치(dth)보다 크지 않으면, 주요 장치(PD)는 자신을 파워 다운 모드(POWER_DOWN)로 바꾼다(S203). 여기서, 파원 다운 모드는 해당 주요 장치의 전원을 완전히 끄는 상태를 의미한다.
본 발명의 적응형 전원관리 방법에 따라 전원을 관리할 때, LDM과 HDM에 대 한 액티브 상태의 전류와 인액티브 상태의 전류, 그리고 동작 시간을 측정한 결과는 도 8에 도시된 표3에서와 같이 나타난다. 도 8은 본 발명의 적응형 전원관리 방법에 따라 전원을 관리할 때 LDM과 HDM에 대한 액티브 상태의 전류와 인액티브 상태의 전류, 그리고 동작 시간을 측정한 결과를 나타낸 것이다.
도 8의 표3에 도시된 바와 같이 본 발명의 적응형 전원관리 방법에 따라 전원관리를 차별되게 수행하는 경우, 인액티브 상태의 전류가 HDM보다 LDM에서 크게 줄었다. 이는 시스템의 주요 장치들의 전원을 인액티브 상태에서 완전히 오프(off)시킨 결과이다.
도 8의 표3에 나타난 측정 결과를 상기 수학식8에 대입하여 듀티 사이클을 증가시켜서 시스템의 예상수명을 산출하면, 도 9에 도시된 바와 같은 특성이 나타난다. 도 9는 도 8의 표3에 나타난 측정 결과를 수학식8에 대입하여 듀티 사이클을 증가시켜서 시스템의 예상수명을 산출하는 경우의 특성을 나타낸 것이다. 도 9에서, 실선은 LDM으로 시스템을 동작시켰을 때 전원 특성을 나타낸 것이고, 점선은 HDM으로 시스템을 동작시켰을 때 전원 특성을 나타낸 것이다.
도 9에 도시된 바와 같이, LDM으로 시스템을 동작시켰을 때 0.4% 듀티 사이클에서 시스템은 약 155일 정도 사용 가능하고, 반면에 HDM은 약 70일 정도 사용 가능하다. SNF의 동작 주기가 빈번하여 듀티 사이클이 40%일 때 HDM은 16일 정도 사용 가능하고 LDM은 21일 정도로 사용 가능하므로, HDM이 더 효율적이다. 이 결과는 도 10에 도시된 표4에서와 같이 듀티 사이클의 문턱치(dth)를 산출하여 확인할 수 있다. 도 10은 본 발명에 따른 적응형 전원관리 시스템에 의해 산출된 듀티 사이클의 문턱치를 나타낸 것이다.
도 10에 도시된 바와 같이, dth는 15.57%이다. 즉, 도 9에 도시된 바와 같이 HDM과 LDM은 "dth=15.57%"일 때 성능이 서로 바뀐다. 따라서, 15.57%의 듀티사이클 문턱치(dth)를 본 발명의 적응형 전원관리 시스템에 적용하여 시스템을 동작시켰을 때 시스템의 예상수명은 도 11에 도시된 바와 같이 나타난다. 도 11은 본 발명의 적응형 전원관리 방법을 적용할 경우 시스템의 예상수명과 슬립 함수를 이용하여 전원관리를 하는 경우 시스템의 예상수명에 대한 특성을 비교하여 나타낸 것이다. 도 11에서, 실선은 본 발명의 적응형 전원관리 방법에 대한 전원 특성을 나타낸 것이고, 점선은 슬립 함수(sleep())을 이용하는 전원관리 방법에 대한 전원 특성을 나타낸 것이다.
도 11을 참조하면, 같은 하드웨어 플랫폼에서 SNF의 응용을 동작시켰을 때, 듀티 사이클 0.4%인 경우, 본 발명의 적응형 전원관리 방법은 LDM에서 전원을 155일을 사용할 수 있도록 하며, 반면에 슬립 함수(sleep())을 이용하는 전원관리 방법은 LDM에서 전원을 60일을 사용할 수 있도록 한다. 그리고, 듀티 사이클 40%인 경우, 본 발명의 적응형 전원관리 방법은 HDM에서 전원을 21일을 사용할 수 있도록 하고, 반면에 슬립 함수(sleep())를 이용하는 전원관리 방법은 HDM에서 전원을 10일 정도 사용할 수 있도록 한다. 비교한 바와 같이, 도 11은 본 발명의 적응형 전원관리 방법이 슬립 함수(sleep())를 이용하는 전원관리 방법에 비하여 대략 50%이 상 전원관리 성능이 좋음을 나타낸다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 센서 노드에서의 전원소모 파라미터들을 나타낸 표1을 도시한 도면.
도 2는 센서 노드에서의 전원소모 데이터들을 나타낸 표2를 도시한 도면.
도 3은 도 2에 도시된 표2의 전원소모 데이터들을 이용하여 예측한 시스템의 예상수명을 나타낸 그래프.
도 4는 본 발명의 실시예에 따른 듀티 사이클에 따른 적응형 전원관리 시스템의 구성도.
도 5는 본 발명에 따른 듀티 사이클에 따른 적응형 전원관리 방법을 설명하기 위한 예시도.
도 6은 도 4는 본 발명의 실시예에 따른 듀티 사이클에 따른 적응형 전원관리 방법을 나타낸 흐름도.
도 7은 본 발명이 적용되는 각 주요 장치의 적응형 전원관리 방법을 나타낸 흐름도.
도 8은 본 발명의 적응형 전원관리 방법에 따라 전원을 관리할 때 LDM과 HDM에 대한 액티브 상태의 전류와 인액티브 상태의 전류, 그리고 동작 시간을 측정한 결과를 나타낸 도면.
도 9는 도 8의 표3에 나타난 측정 결과를 수학식8에 대입하여 시스템의 예상수명을 산출하는 경우의 특성을 나타낸 도면.
도 10은 본 발명에 따른 적응형 전원관리 시스템에 의해 산출된 듀티 사이클의 문턱치를 나타낸 도면.
도 11은 본 발명의 적응형 전원관리 방법을 적용할 경우 시스템의 예상수명과 슬립 함수를 이용하여 전원관리를 하는 경우 시스템의 예상수명에 대한 특성을 비교하여 나타낸 도면.

Claims (15)

  1. 시간을 카운트하는 듀티사이클 타이머; 및
    상기 듀티사이클 타이머의 카운트를 제어하고, 시스템의 듀티 사이클에 따라 상기 듀티사이클 타이머의 카운트 시간 값을 이용하여 주요 장치들의 전원관리를 차별적으로 수행하는 스케쥴러;를 포함하고,
    상기 스케쥴러는,
    상기 듀티사이클 타이머의 카운트 시간 값을 읽어와서 소정의 액티브 시간 변수에 넣어서 갱신된 액티브 시간 변수를 산출하는 것을 특징으로 하는 적응형 전원관리 시스템.
  2. 제 1 항에 있어서, 상기 스케쥴러는,
    하드웨어의 시스템 클럭값을 읽어와서 소정의 시스템 클럭 변수에 넣어서 갱신된 시스템 클럭 변수를 산출하는 것을 특징으로 하는 적응형 전원관리 시스템.
  3. 제 2 항에 있어서, 상기 스케쥴러는,
    아래 수학식으로 표현되는 계산을 수행하여 시스템의 듀티 사이클를 갱신시키며,
    d = ta/tp
    상기 ta는 상기 갱신된 액티브 시간 변수이며, 상기 tp는 상기 갱신된 액티 브 시간 변수와 상기 갱신된 시스템 클럭 변수를 합한 값인 것을 특징으로 하는 적응형 전원관리 시스템.
  4. 제 3 항에 있어서, 상시 스케쥴러는,
    아래 수학식으로 표현되는 계산을 수행하여 시스템의 예상수명(L)을 산출하며,
    L = tp*(QB/Qp)
    상기 QB는 시스템에서 사용하는 배터리의 전류량이며, Qp는 단위 구간에서 소모되는 전류량인 것을 특징으로 하는 적응형 전원관리 시스템.
  5. 제 4 항에 있어서, 상기 스케쥴러는,
    아래 수학식으로 표현되는 계산을 수행하여 상기 갱신된 듀티 사이클에 따라 로우 듀티사이클 모드에서의 시스템의 예상수명(L(d)를 산출하며,
    L(d) = QB/[(Ia-Ii)d+Ii]
    상기 Ia는 로우 듀티사이클 모드인 경우 시스템의 액티브 상태에서 필요한 소정의 전류 값이며, 상기 Ii는 로우 듀티사이클 모드인 경우 시스템의 인액티브 상태에서 필요한 소정의 전류 값인 것을 특징으로 하는 적응형 전원관리 시스템.
  6. 제 5 항에 있어서, 상기 스케쥴러는,
    아래 수학식으로 표현되는 계산을 수행하여 하이 듀티사이클 모드에서 시스템의 예상수명(L′(d))를 산출하며,
    L′(d) = QB/[(I′a-I′i)d+I′i]
    상기 I′a는 하이 듀티사이클 모드인 경우 시스템의 액티브 상태에서 필요한 소정의 전류 값이며, 상기 I′i는 하이 듀티사이클 모드인 경우 시스템의 인액티브 상태에서 필요한 소정의 전류 값인 것을 특징으로 하는 적응형 전원관리 시스템.
  7. 제 6 항에 있어서, 상기 스케쥴러는,
    아래 수학식으로 표현되는 계산을 수행하여 상기 로우 듀티사이클 모드에서의 상기 예상수명(L(d))와 상기 하이 듀티사이클 모드에서 상기 예상수명(L′(d))의 차이 값을 산출하며,
    L(d)-L′(d)=QB/[(Ia-Ii)d+Ii]-QB/[(I′a-I′i)d+I′i]
    상기 수학식에 의해 산출된 차이 값을 기준으로 상기 주요 장치들의 전원관리를 차별적으로 수행하는 것을 특징으로 하는 적응형 전원관리 시스템.
  8. 제 7 항에 있어서,
    상기 로우 듀티사이클 모드에서의 상기 예상수명(L(d))와 상기 하이 듀티사이클 모드에서 상기 예상수명(L′(d))의 차이 값이 0으로 가정된 상태에서, 소정의 듀티사이클의 문턱치(dth)는 아래 수학식으로 표현되는 계산을 통해 산출되며,
    dth = 1/(1+α), α = (Ia-I′a)/(I′i-Ii)
    상기 α는 상기 듀티 사이클의 문턱치(dth)를 결정하는 소정의 파라미터인 것을 특징으로 하는 적응형 전원관리 시스템.
  9. 제 8 항에 있어서, 상기 스케쥴러는,
    dth≥1 일 때 상기 로우 듀티사이클 모드에서의 전원관리 방법을 수행하고,
    dth≤0 일 경우에는 상기 하이 듀티사이클 모드에서의 전원관리 방법을 수행하고,
    0<dth<1 일 때 시스템의 동작 상에서 단위 구간의 듀티 사이클에 대해 상기 소정의 듀티사이클의 문턱치(dth)를 기준으로 상기 로우 듀티사이클 모드와 상기 하이 듀티사이클 모드를 서로 다르게 적용하는 것을 특징으로 하는 적응형 전원관리 시스템.
  10. 듀티사이클 타이머의 카운트가 시작된 상태에서, 해당 태스크를 실행시키기 위한 사전 작업을 수행하고 시스템의 전원을 바꾸는 단계;
    스케쥴러의 전원을 바꾼 후 해당 태스크를 실행시켜 해당 태스크의 사후 작업을 수행하는 단계;
    사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 없으면, 인에이블 상태의 주요 장치의 전원을 제외하고 시스템의 다른 전원을 아이들 모드로 바꾸는 단계; 및
    사후 작업이 완료된 해당 태스크 이외의 실행 대상 태스크가 없고 인에이블 상태의 주요 장치가 없으면, 시스템의 듀티 사이클에 따라 상기 듀티사이클 타이머의 카운트 시간 값을 이용하여 주요 장치들의 전원관리를 차별적으로 수행하는 단계;를 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
  11. 제 10 항에 있어서, 상기 전원을 바꾸는 단계는,
    상기 듀티사이클 타이머의 카운트가 시작되었는 지를 판단하는 단계;
    판단결과 카운트가 시작되지 않았으면, 상기 듀티사이클 타이머의 카운트를 시작시키는 단계;
    판단결과 카운트가 시작되었으면, 태스크를 실행시키기 위한 사전 작업을 수행하는 단계;
    시스템의 전원을 해당 태스크의 전원레벨로 바꾸는 단계; 및
    해당 태스크를 실행시키는 단계;를 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
  12. 제 11 항에 있어서, 상기 사후 작업을 수행하는 단계는,
    상기 스케쥴러에게 적합한 전원레벨로 상기 스케쥴러의 전원을 바꾸는 단계; 및
    실행된 해당 태스크의 사후 작업을 수행하는 단계;를 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
  13. 제 12 항에 있어서, 상기 아이들 모드로 바꾸는 단계는,
    사후 작업이 완료된 해당 태스크 이외의 상기 실행 대상 태스크가 있는지를 판단하는 단계;
    판단결과 상기 실행 대상 태스크가 있으면, 상기 사전 작업을 수행하는 단계로 넘어가는 단계; 및
    판단결과 상기 실행 대상 태스크가 없으면, 인에이블 상태의 주요 장치의 전원을 제외하고 시스템의 다른 전원들을 상기 아이들 모드로 바꾸는 단계;를 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
  14. 제 12 항에 있어서, 상기 전원관리를 차별적으로 수행하는 단계는,
    인에이블 상태의 주요 장치가 없으면, 상기 듀티사이클 타이머의 카운트 시간 값을 읽어와서 소정의 액티브 시간 변수에 넣어서 갱신된 액티브 시간 변수를 산출하는 단계;
    하드웨어의 시스템 클럭값을 읽어와서 소정의 시스템 클럭 변수에 넣어서 갱신된 시스템 클럭 변수를 산출하는 단계;
    상기 갱신된 액티브 시간 변수와 상기 갱신된 시스템 클럭 변수를 이용하여 시스템의 듀티 사이클을 갱신시킨 후, 상기 듀티사이클 타이머의 카운트를 정지시키는 단계;
    상기 갱신된 듀티 사이클이 소정의 듀티사이클의 문턱치보다 큰 지를 판단하는 단계;
    판단결과 상기 갱신된 듀티 사이클이 상기 소정의 듀티사이클의 문턱치보다 크면, 마이크로 컨트롤 유닛을 스탠바이 상태로 바꾸기 위한 전원레벨을 설정하는 단계; 및
    판단결과 상기 갱신된 듀티 사이클이 상기 소정의 듀티사이클의 문턱치보다 크지 않으면, 상기 마이크로 컨트롤 유닛을 아이들 모드로 바꾸기 위한 전원 레벨을 설정하는 단계;를 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
  15. 제 14 항에 있어서,
    상기 주요 장치가 갱신된 시스템의 듀티 사이클이 상기 소정의 듀티사이클의 문턱치보다 큰 지를 판단하는 단계;
    판단결과 갱신된 듀티 사이클이 상기 소정의 듀티사이클의 문턱치보다 크면, 상기 주요 장치는 자신을 스탠바이 상태로 바꾸는 단계; 및
    판단결과 갱신된 듀티 사이클이 상기 소정의 듀티사이클의 문턱치보다 크지 않으면, 상기 주요 장치는 자신을 파워 다운 모드로 바꾸는 단계;를 더 포함하는 것을 특징으로 하는 적응형 전원관리 방법.
KR1020070137950A 2007-12-26 2007-12-26 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법 KR100950679B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137950A KR100950679B1 (ko) 2007-12-26 2007-12-26 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137950A KR100950679B1 (ko) 2007-12-26 2007-12-26 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20090070070A KR20090070070A (ko) 2009-07-01
KR100950679B1 true KR100950679B1 (ko) 2010-03-31

Family

ID=41321653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137950A KR100950679B1 (ko) 2007-12-26 2007-12-26 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100950679B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096467A (ko) 2017-02-21 2018-08-29 한남대학교 산학협력단 센서 네트워크를 위한 듀티사이클 제어 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
KR20050092231A (ko) * 2004-03-15 2005-09-21 전자부품연구원 센서 네트워크에서의 저전력 센서 모듈을 위한 운영체제및 방법
KR100731983B1 (ko) 2005-12-29 2007-06-25 전자부품연구원 저전력 무선 디바이스 프로세서용 하드와이어드 스케줄러및 스케줄링 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
KR20050092231A (ko) * 2004-03-15 2005-09-21 전자부품연구원 센서 네트워크에서의 저전력 센서 모듈을 위한 운영체제및 방법
KR100731983B1 (ko) 2005-12-29 2007-06-25 전자부품연구원 저전력 무선 디바이스 프로세서용 하드와이어드 스케줄러및 스케줄링 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문1:정보과학회논문지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096467A (ko) 2017-02-21 2018-08-29 한남대학교 산학협력단 센서 네트워크를 위한 듀티사이클 제어 장치 및 방법

Also Published As

Publication number Publication date
KR20090070070A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100922090B1 (ko) 유휴-엘리먼트 예측 회로 및 스레싱-방지 로직
KR101529539B1 (ko) 모바일 통신 단말들을 위한 스마트 전력 관리 방법 및 장치
US7197654B2 (en) Method and apparatus for managing low power processor states
US8181051B2 (en) Electronic apparatus and method of conserving energy
CN112530056B (zh) 降低智能门锁功耗的方法、智能门锁和存储介质
US20080301474A1 (en) Performance Analysis Based System Level Power Management
TW201608371A (zh) 應用程式喚醒方法及裝置
US20130290758A1 (en) Sleep mode latency scaling and dynamic run time adjustment
US10732698B2 (en) Event-based power manager
US11567561B2 (en) Energy-aware computing system
Anagnostou et al. Energy and power awareness in hardware schedulers for energy harvesting IoT SoCs
KR100950679B1 (ko) 듀티 사이클에 따른 적응형 전원관리 시스템 및 방법
Singha et al. A study on power optimization techniques in psoc
US8751841B2 (en) Data processing system, method for processing data and computer program product
Ohara et al. A prototype of a multi-core wireless sensor node for reducing power consumption
US20220400438A1 (en) Communication device supporting discontinuous reception operation and operating method thereof
Gu et al. Brief industry paper: Liteos: managing sleep for low-energy IoT
CN109413725B (zh) 延长低功耗物联网设备电池使用寿命的方法、装置及设备
Lattanzi et al. Ultra-low-power sensor nodes featuring a virtual runtime environment.
Murti et al. Energy Efficient Embedded Systems
Yang et al. Run-time monitoring of energy consumption in wireless sensor networks
Chang et al. System-Level Power Management
Marin et al. low-power aware design: Topics on low battery consumption
Jing-Jing et al. System-level power management for low-power SOC design
Hwang et al. Dual priority scheduling based on power adjust context switching for wireless sensor network

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 11