KR100939114B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR100939114B1
KR100939114B1 KR1020080052767A KR20080052767A KR100939114B1 KR 100939114 B1 KR100939114 B1 KR 100939114B1 KR 1020080052767 A KR1020080052767 A KR 1020080052767A KR 20080052767 A KR20080052767 A KR 20080052767A KR 100939114 B1 KR100939114 B1 KR 100939114B1
Authority
KR
South Korea
Prior art keywords
bias signal
input buffer
terminal
temperature
semiconductor device
Prior art date
Application number
KR1020080052767A
Other languages
Korean (ko)
Other versions
KR20090126604A (en
Inventor
김미혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080052767A priority Critical patent/KR100939114B1/en
Publication of KR20090126604A publication Critical patent/KR20090126604A/en
Application granted granted Critical
Publication of KR100939114B1 publication Critical patent/KR100939114B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자의 입력버퍼를 구성하는 기술에 관한 것이다. 본 발명은 온도변화에도 일정한 성능을 유지하는 입력버퍼를 구비하는 반도체 소자를 제공하는 것을 그 목적으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor design technology, and more particularly to a technology for configuring an input buffer of a semiconductor device. An object of the present invention is to provide a semiconductor device having an input buffer that maintains a constant performance even with temperature changes.

본 발명은 온도가 높아질 때, 차동증폭형 입력버퍼부에 흐르는 전류가 감소함으로서 입력버퍼부의 성능이 저하되지 않도록 싱킹전류를 공급하는 바이어스 트랜지스터를 온도변화에 따라 제어하게 된다. 즉, 바이어스 트랜지스터를 제어하는 바이어스 신호의 전압을 온도변화에 대응하여 공급하게 되는데, 바이어스 신호의 전압이 높아질수록 바이어스 트랜지스터에 흐르는 전류는 증가하므로, 온도가 높아지면 바이어스 신호의 전압을 높여서 일정한 싱킹전류가 공급될 수 있도록 한다. 따라서 입력버퍼부는 온도변화에 관계없이 일정한 성능을 유지하게 된다.The present invention controls the bias transistor for supplying the sinking current according to the temperature change so that the current flowing in the differential amplification type input buffer portion decreases when the temperature increases. That is, the voltage of the bias signal for controlling the bias transistor is supplied in response to the temperature change. As the voltage of the bias signal increases, the current flowing through the bias transistor increases. To be supplied. Therefore, the input buffer part maintains constant performance regardless of temperature change.

입력버퍼, 반도체 소자, 온도감지, 바이어스 트랜지스터, 싱킹전류 Input buffer, semiconductor device, temperature sensing, bias transistor, sinking current

Description

반도체 소자{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자의 입력버퍼를 구성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor design technology, and more particularly to a technology for configuring an input buffer of a semiconductor device.

일반적으로 물체는 온도변화에 따라 전자의 이동성(mobility)이 달라진다. 특히 동작영역에서 PTC(Positve Temperature Coefficient, PTC)를 가지는 도체 및 반도체는 온도가 높아질수록 전자의 이동성이 감소하고, 온도가 낮아질수록 전자의 이동성은 증가한다. 트랜지스터에 흐르는 전류도 이러한 이유로 인해서 온도변화에 따라 다른 특성을 지니게 된다.In general, the mobility of an electron varies according to temperature change. In particular, conductors and semiconductors having a PTC (Positve Temperature Coefficient) in the operating region decrease in mobility as the temperature increases, and as the temperature decreases, the mobility of the electron increases. For this reason, the current flowing through the transistor also has different characteristics with temperature.

반도체 소자의 입력버퍼는 트랜지스터를 구비하고 있는데, 상기의 이유 등으로 인해서 온도에 따른 성능의 변화가 생기게 된다. 즉, 동일한 바이어스 조건에서 온도가 높아질수록 트랜지스터에 흐르는 전류는 감소하고, 온도가 낮아질수록 트랜지스터에 흐르는 전류는 증가한다. 반도체 소자의 입력버퍼의 성능은 동작속도와 증폭이득(gain) 등으로 평가할 수 있는데 특히 입력버퍼에 싱킹전류를 공급하는 바이어스 트랜지스터의 성능과 밀접한 관련이 있다.The input buffer of the semiconductor device is provided with a transistor, and for this reason, a change in performance with temperature occurs. That is, under the same bias condition, as the temperature increases, the current flowing through the transistor decreases, and as the temperature decreases, the current flowing through the transistor increases. The performance of the input buffer of a semiconductor device can be evaluated by operating speed and gain, and is particularly related to the performance of a bias transistor that supplies a sinking current to the input buffer.

일반적으로 반도체 소자는 한정된 공간에 고집적화 되어 있기 때문에 동작 중에 반도체 소자의 온도는 높아지게 된다. 반도체 소자의 동작온도가 높아지게 되면 입력버퍼에 구비된 바이어스 트랜지스터에 흐르는 전류가 감소하게 되고 이는 곧 입력버퍼의 성능저하를 유발하게 된다. 따라서 온도변화에 상관없이 일정하게 전류량을 유지하는 기술이 요구된다.In general, since the semiconductor device is highly integrated in a limited space, the temperature of the semiconductor device becomes high during operation. As the operating temperature of the semiconductor device increases, the current flowing through the bias transistor included in the input buffer decreases, which causes a decrease in the performance of the input buffer. Therefore, there is a need for a technology that maintains a constant amount of current regardless of temperature change.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 온도변화에도 일정한 성능을 유지하는 입력버퍼를 구비하는 반도체 소자를 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a semiconductor device having an input buffer that maintains constant performance even with temperature changes.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 온도감지신호에 대응하는 전압레벨을 가지는 바이어스 신호를 생성하기 위한 바이어스 신호 생성부와, 상기 바이어스 신호에 응답하여 전류 바이어스 되는 차동증폭형 입력버퍼부를 구비하는 반도체 소자가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a bias signal generator for generating a bias signal having a voltage level corresponding to the temperature sensing signal, and a differential amplification type current biased in response to the bias signal A semiconductor device having an input buffer portion is provided.

본 발명은 온도가 높아질 때, 차동증폭형 입력버퍼부에 흐르는 전류가 감소함으로서 입력버퍼부의 성능이 저하되지 않도록 싱킹전류를 공급하는 바이어스 트랜지스터를 온도변화에 따라 제어하게 된다. 즉, 바이어스 트랜지스터를 제어하는 바이어스 신호의 전압을 온도변화에 대응하여 공급하게 되는데, 바이어스 신호의 전압이 높아질수록 바이어스 트랜지스터에 흐르는 전류는 증가하므로, 온도가 높아지면 바이어스 신호의 전압을 높여서 일정한 싱킹전류가 공급될 수 있도록 한다. 따라서 입력버퍼부는 온도변화에 관계없이 일정한 성능을 유지하게 된다.The present invention controls the bias transistor for supplying the sinking current according to the temperature change so that the current flowing in the differential amplification type input buffer portion decreases when the temperature increases. That is, the voltage of the bias signal for controlling the bias transistor is supplied in response to the temperature change. As the voltage of the bias signal increases, the current flowing through the bias transistor increases. To be supplied. Therefore, the input buffer part maintains constant performance regardless of temperature change.

본 발명에 따르면 온도변화에 따라서 반도체 소자의 입력버퍼의 성능이 저하되지 않기 때문에 반도체 소자의 동작 신뢰성을 향상시킬 수 있다.According to the present invention, since the performance of the input buffer of the semiconductor device does not deteriorate with temperature changes, the operation reliability of the semiconductor device can be improved.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 일반적으로 디지털 회로의 디지털 논리신호는 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(HI-Z) 상태 등을 가질 수 있다고 정의하고 기술한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In general, the digital logic signal of a digital circuit is classified into a high level (HIGH LEVEL, H) or a low level (LOW LEVEL, L) corresponding to the voltage level, and may be expressed as '1' and '0', respectively. In addition, it is defined and described that it may additionally have a high impedance (HI-Z) state and the like.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 구성도이다.1 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 1을 참조하면 반도체 소자는, 온도감지신호(T)에 대응하는 전압레벨을 가지는 바이어스 신호(BUFF_EN)를 생성하기 위한 바이어스 신호 생성부(10)와, 바이어스 신호(BUFF_EN)에 응답하여 전류 바이어스 되는 차동증폭형 입력버퍼부(20)를 구비한다.Referring to FIG. 1, the semiconductor device may include a bias signal generator 10 for generating a bias signal BUFF_EN having a voltage level corresponding to the temperature sensing signal T, and a current bias in response to the bias signal BUFF_EN. It is provided with a differential amplification type input buffer unit 20.

상기와 같이 구성되는 반도체 소자의 동작은 다음과 같이 이루어진다.The operation of the semiconductor device configured as described above is performed as follows.

바이어스 신호 생성부(10)는 온도감지신호(T)에 대응하는 전압레벨을 가지는 바이어스 신호(BUFF_EN)를 생성하는데, 온도감지신호(T)는 반도체 소자의 내부 또는 외부의 온도감지부에서 출력되는 신호이다. 바이어스 신호(BUFF_EN)는 온도가 높아질수록 높은 전압레벨로 생성된다. The bias signal generator 10 generates a bias signal BUFF_EN having a voltage level corresponding to the temperature sensing signal T. The temperature sensing signal T is output from a temperature sensing unit inside or outside the semiconductor device. It is a signal. The bias signal BUFF_EN is generated at a high voltage level as the temperature increases.

또한, 차동증폭형 입력버퍼부(20)는 바이어스 신호(BUFF_EN)에 응답하여 전류 바이어스 되어 동작을 하는데, 입력버퍼부(20)는 싱킹전류를 공급하기 위한 바이어스 트랜지스터를 구비하고 있다. 바이어스 트랜지스터는 바이어스 신호(BUFF_EN)의 제어를 받아 동작을 하므로, 반도체 소자의 동작온도가 높아질수록 그 온도에 대응하여 높은 전압레벨의 바이어스 신호(BUFF_EN)의 제어를 받게 되면서 일정한 싱킹전류를 공급하게 된다. 따라서 차동증폭형 입력버퍼부(20)는 온도변화에 관계없이 일정한 성능을 유지하게 된다.In addition, the differential amplifier type input buffer unit 20 operates by being biased in response to the bias signal BUFF_EN, and the input buffer unit 20 includes a bias transistor for supplying a sinking current. Since the bias transistor operates under the control of the bias signal BUFF_EN, as the operating temperature of the semiconductor device increases, the bias transistor is controlled by the bias signal BUFF_EN having a high voltage level corresponding to the temperature, thereby supplying a constant sinking current. . Therefore, the differential amplification type input buffer unit 20 maintains a constant performance regardless of temperature change.

바이어스 신호 생성부(10)를 좀 더 자세히 살펴보면 다음과 같다.Looking at the bias signal generator 10 in more detail as follows.

도 2는 바이어스 신호 생성부에 대한 회로도이다.2 is a circuit diagram of a bias signal generator.

도 2를 참조하면 바이어스 신호 생성부(10)는, 전원전압단(VDD)과 접지전압단(VSS) 사이에 접속되는 다수의 로드(R0~R7)와, 온도감지신호(T)에 응답하여 다수의 로드(R0~R7)를 선택적으로 활성화하고 선택된 하나 또는 복수의 로드의 전기저항에 대응하는 바이어스 신호(BUFF_EN)를 출력하기 위한 로드 선택부(13)로 구성된다. 실시예에서 다수의 로드(R0~R7)는 전원전압단(VDD)과 출력단(N0) 사이에 접속되는 제1 로드그룹(11)과, 출력단(N0)과 접지전압단(VSS) 사이에 접속되는 제2 로드그룹(12)으로 구분된다. 또한, 로드 선택부(13)는 온도감지신호(T<0:2>)의 제어를 받는 다수의 트랜스미션 게이트(TG0~TG5)로 구성이 되어 해당하는 로드를 턴온(Turn on) 또는 턴오프(Turn off) 시키게 된다.Referring to FIG. 2, the bias signal generator 10 may respond to a plurality of loads R0 to R7 and a temperature sensing signal T connected between the power supply voltage terminal VDD and the ground voltage terminal VSS. And a load selector 13 for selectively activating the plurality of loads R0 to R7 and outputting a bias signal BUFF_EN corresponding to the electrical resistance of the selected one or the plurality of loads. In the embodiment, the plurality of loads R0 to R7 are connected between the first load group 11 connected between the power supply voltage terminal VDD and the output terminal N0, and between the output terminal N0 and the ground voltage terminal VSS. The second load group 12 is divided into. In addition, the load selector 13 is composed of a plurality of transmission gates TG0 to TG5 controlled by the temperature sensing signals T <0: 2> to turn the corresponding loads on or off. Turn off).

T<2:0> T <2: 0> TG0 TG0 TG1 TG1 TG2 TG2 up resistor up resistor up resistor sizeup resistor size BUFFBUFF __ ENEN VoltageVoltage LevelLevel 000000 offoff offoff offoff R0+R1+R2+R3R0 + R1 + R2 + R3 8W8 W VDD(8/16)VDD (8/16) 001001 offoff offoff onon R0+R1+R2R0 + R1 + R2 7W7 W VDD(9/16)VDD (9/16) 010010 offoff onon offoff R0+R1+R3R0 + R1 + R3 6W6 W VDD(10/16)VDD (10/16) 011011 offoff onon onon R0+R1R0 + R1 5W5 W VDD(11/16)VDD (11/16) 100100 onon offoff offoff R0+R2+R3R0 + R2 + R3 4W4 W VDD(12/16)VDD (12/16) 101101 onon offoff onon R0+R2R0 + R2 3W3 W VDD(13/16)VDD (13/16) 110110 onon onon offoff R0+R3R0 + R3 2W2 W VDD(14/16)VDD (14/16) 111111 onon onon onon R0R0 1W1 W VDD(15/16)VDD (15/16) T<2:0> T <2: 0> TG3 TG3 TG4 TG4 TG5 TG5 dn resistor dn resistor dn resistor sizedn resistor size BUFFBUFF __ ENEN VoltageVoltage LevelLevel 000000 onon onon onon R7R7 8W8 W VDD(8/16)VDD (8/16) 001001 onon onon offoff R6+R7R6 + R7 9W9 W VDD(9/16)VDD (9/16) 010010 onon offoff onon R5+R7R5 + R7 10W10 W VDD(10/16)VDD (10/16) 011011 onon offoff offoff R5+R6+R7R5 + R6 + R7 11W11 W VDD(11/16)VDD (11/16) 100100 offoff onon onon R4+R7R4 + R7 12W12 W VDD(12/16)VDD (12/16) 101101 offoff onon offoff R4+R6+R7R4 + R6 + R7 13W13 W VDD(13/16)VDD (13/16) 110110 offoff offoff onon R4+R5+R7R4 + R5 + R7 14W14 W VDD(14/16)VDD (14/16) 111111 offoff offoff offoff R4+R5+R6+R7R4 + R5 + R6 + R7 15W15 W VDD(15/16)VDD (15/16)

표 1은 바이어스 신호 생성부(10)의 동작을 나타낸 진리표이다.Table 1 is a truth table showing the operation of the bias signal generator 10.

표 1을 참조하면 온도감지신호(T<2:0>)는 온도가 낮을 때 '000'부터 시작하며 온도가 높을 수록 증가한다. 따라서 가장 높은 온도일 때는 '111' 로 출력된다.Referring to Table 1, the temperature detection signal (T <2: 0>) starts at '000' when the temperature is low and increases as the temperature is higher. Therefore, the highest temperature is output as '111'.

온도감지신호(T<2:0>)가 '000' 일 때, 제1 내지 제3 트랜스미션 게이트(TG0~TG2)는 모두 턴오프되어 제1 로드그룹(11)은 '8W' 의 저항크기를 가지며, 제4 내지 제6 트랜스미션 게이트(TG3~TG5)는 모두 턴온되어 제2 로드그룹(12)은 '9W' 의 저항크기를 가지게 된다. 따라서 생성되는 바이어스 신호(BUFF_EN)의 전압레벨은 'VDD*(8/16)' 이 된다. 다음으로, 온도가 증가하여 온도감지신호(T<2:0>)가 '100' 일 때, 제1 로드그룹(11)은 '4W' 의 저항크기를 가지며, 제2 로드그룹(12)은 '12W' 의 저항크기를 가지게 된다. 따라서 생성되는 바이어스 신호(BUFF_EN)의 전압레벨은 'VDD*(12/16)' 이 된다. 마지막으로, 다시 온도가 증가하여 온도감지신호(T<2:0>)가 '111' 일 때, 제1 로드그룹(11)은 '1W' 의 저항크기를 가지며, 제2 로드그룹(12)은 '15W' 의 저항크기를 가지게 된다. 따라서 생성되는 바이어스 신호(BUFF_EN)의 전압레벨은 'VDD*(15/16)' 이 된다. 상기와 같이 바이어스 신호(BUFF_EN)의 전압레벨은 온도감지신호(T<2:0>)에 따른 제1 로드그룹(11)과 제2 로드그룹(12)의 전기저항에 의해 결정된다.When the temperature detection signal T <2: 0> is '000', all of the first to third transmission gates TG0 to TG2 are turned off so that the first load group 11 has a resistance of '8 W'. The fourth to sixth transmission gates TG3 to TG5 are all turned on so that the second load group 12 has a resistance size of '9 W'. Therefore, the voltage level of the generated bias signal BUFF_EN becomes 'VDD * (8/16)'. Next, when the temperature increases and the temperature detection signal T <2: 0> is '100', the first load group 11 has a resistance size of '4W', and the second load group 12 It has a resistance size of '12W'. Therefore, the voltage level of the generated bias signal BUFF_EN becomes 'VDD * (12/16)'. Finally, when the temperature increases again and the temperature detection signal T <2: 0> is '111', the first load group 11 has a resistance size of '1W' and the second load group 12 Has a resistance size of '15W'. Therefore, the voltage level of the generated bias signal BUFF_EN becomes 'VDD * (15/16)'. As described above, the voltage level of the bias signal BUFF_EN is determined by the electrical resistance of the first load group 11 and the second load group 12 according to the temperature detection signals T <2: 0>.

또한, 차동증폭형 입력버퍼부(20)를 좀 더 자세히 살펴보면 다음과 같다.In addition, the differential amplifier-type input buffer unit 20 will be described in more detail as follows.

도 3은 차동증폭형 입력버퍼부에 대한 회로도이다.3 is a circuit diagram of a differential amplification input buffer unit.

도 3을 참조하면 차동증폭형 입력버퍼부(20)는, 전원전압단(VDD)과 제1 연결단(N1) 및 출력단(N0)에 접속되어 제1 연결단(N1)과 출력단(N0)에 미러전류를 공급하는 전류 미러링부(21), 제1 연결단(N1) 및 출력단(N0)과 제2 연결단(N2)에 접속되어 차동신호(IN, INb)를 인가받는 차동 입력부(22), 제2 연결단(N2)과 접지전압단(VSS) 사이에 접속되며, 바이어스 신호(BUFF_EN)의 제어를 받는 바이어싱부(MN1)로 구성된다. 실시예에서 바이어싱부(MN1)는 바이어스 신호(BUFF_EN)의 제어를 받는 NMOS 트랜지스터(MN1)로 이루어진다.Referring to FIG. 3, the differential amplification type input buffer unit 20 is connected to a power supply voltage terminal VDD, a first connection terminal N1, and an output terminal N0, and thus, a first connection terminal N1 and an output terminal N0. The differential input unit 22 connected to the current mirroring unit 21, the first connection terminal N1, and the output terminal N0 and the second connection terminal N2, to which the mirror current is supplied, receives the differential signals IN and INb. ) And a biasing unit MN1 connected between the second connection terminal N2 and the ground voltage terminal VSS and controlled by the bias signal BUFF_EN. In an exemplary embodiment, the biasing unit MN1 includes the NMOS transistor MN1 under the control of the bias signal BUFF_EN.

바이어스 신호(BUFF_EN)의 제어를 받는 NMOS 트랜지스터(MN1)는 싱킹전류를 공급하는데, 동일조건에서 바이어스 신호(BUFF_EN)의 전압레벨이 높아질수록 NMOS 트랜지스터(MN1)는 더 많은 싱킹전류를 공급하게 된다. 따라서 온도가 상승하여 NMOS 트랜지스터(MN1)의 전자의 이동성이 낮아져서 싱킹전류가 감소할 때, 바이어스 신호(BUFF_EN)의 전압레벨을 상승시키면 싱킹전류가 증가하게 되고, 이를 적절하게 조절하여 온도변화에 관계없이 일정한 싱킹전류를 공급할 수 있게 된다. 따라서 차동증폭형 입력버퍼부(20)는 온도변화에 관계없이 일정한 성능을 유지한다.The NMOS transistor MN1 under the control of the bias signal BUFF_EN supplies a sinking current. Under the same conditions, as the voltage level of the bias signal BUFF_EN increases, the NMOS transistor MN1 supplies more sinking current. Therefore, when the temperature rises and the mobility of electrons in the NMOS transistor MN1 decreases, and the sinking current decreases, the sinking current increases when the voltage level of the bias signal BUFF_EN is increased. It is possible to supply a constant sinking current. Therefore, the differential amplification type input buffer unit 20 maintains a constant performance regardless of temperature change.

이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.In the above, the specific description was made according to the embodiment of the present invention. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 신호의 활성화를 나타내기 위해 액티브 하이(Active High) 또는 액티브 로우(Active Low)로의 구성은 실시예에 따라 달라질 수 있다. 또한, 온도감지신호의 비트수는 온도감지부에 따라 변경될 수 있으며, 비이어스 신호 생성부에서 다수의 로드를 연결하는 방식은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터의 구성은 NMOS 트랜지스터로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 통해서 이루어질 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.For example, the configuration of Active High or Active Low to indicate the activation of the signal may vary depending on the embodiment. In addition, the number of bits of the temperature detection signal may be changed according to the temperature detection unit, and the manner of connecting a plurality of loads in the bias signal generation unit may vary according to embodiments. In addition, the configuration of the transistor may be changed as necessary to implement the same function. That is, the configuration of the PMOS transistor may be replaced by an NMOS transistor, and may be made through various transistors as necessary. Such a change in the circuit is too many cases, and the change can be easily inferred by a person skilled in the art, so the enumeration thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 구성도이다.1 is a block diagram illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 2는 바이어스 신호 생성부에 대한 회로도이다.2 is a circuit diagram of a bias signal generator.

도 3은 차동증폭형 입력버퍼부에 대한 회로도이다.3 is a circuit diagram of a differential amplification input buffer unit.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 제1 로드그룹 12 : 제2 로드그룹11: first load group 12: second load group

13 : 로드 선택부 21 : 전류 미러링부13 load selection unit 21 current mirroring unit

22 : 차동 입력부22: differential input unit

Claims (6)

삭제delete 온도감지신호에 대응하는 전압레벨을 가지는 바이어스 신호를 생성하기 위한 바이어스 신호 생성부와, 상기 바이어스 신호에 응답하여 전류 바이어스 되는 차동증폭형 입력버퍼부를 구비하며,A bias signal generation unit for generating a bias signal having a voltage level corresponding to the temperature sensing signal, and a differential amplification type input buffer unit current biased in response to the bias signal, 상기 바이어스 신호 생성부는,The bias signal generator, 전원전압단과 접지전압단 사이에 접속되는 다수의 로드와, 상기 온도감지신호에 응답하여 상기 다수의 로드를 선택적으로 활성화하고 선택된 하나 또는 복수의 로드의 전기저항에 대응하는 상기 바이어스 신호를 출력하기 위한 로드 선택부를 포함하는 것을 특징으로 하는 반도체 소자.A plurality of rods connected between a power supply voltage terminal and a ground voltage terminal, and selectively activating the plurality of rods in response to the temperature sensing signal and outputting the bias signal corresponding to the electrical resistance of the selected one or the plurality of rods. A semiconductor device comprising a rod selector. 제2항에 있어서,The method of claim 2, 상기 다수의 로드는,The plurality of rods, 상기 전원전압단과 출력단 사이에 접속되는 제1 로드그룹과,A first load group connected between the power supply voltage terminal and the output terminal; 상기 출력단과 상기 접지전압단 사이에 접속되는 제2 로드그룹으로 구분되는 것을 특징으로 하는 반도체 소자.And a second load group connected between the output terminal and the ground voltage terminal. 제2항에 있어서,The method of claim 2, 상기 로드 선택부는 다수의 트랜스미션 게이트를 포함하는 것을 특징으로 하는 반도체 소자.And the load selector comprises a plurality of transmission gates. 제2항에 있어서,The method of claim 2, 상기 차동증폭형 입력버퍼부는,The differential amplifier type input buffer unit, 전원전압단과 제1 연결단 및 출력단에 접속되어 상기 제1 연결단과 상기 출력단에 미러전류를 공급하는 전류 미러링부;A current mirroring unit connected to a power supply voltage terminal, a first connection terminal, and an output terminal to supply mirror current to the first connection terminal and the output terminal; 상기 제1 연결단 및 상기 출력단과 제2 연결단에 접속되어 차동신호를 인가받는 차동 입력부; 및A differential input unit connected to the first connection terminal and the output terminal and the second connection terminal to receive a differential signal; And 상기 제2 연결단과 접지전압단 사이에 접속되며, 상기 바이어스 신호의 제어를 받는 바이어싱부를 포함하는 반도체 소자.And a biasing unit connected between the second connection terminal and the ground voltage terminal and controlled by the bias signal. 제5항에 있어서,The method of claim 5, 상기 바이어싱부는 상기 바이어스 신호의 제어를 받는 NMOS 트랜지스터를 포 함하는 것을 특징으로 하는 반도체 소자.And the biasing unit includes an NMOS transistor controlled by the bias signal.
KR1020080052767A 2008-06-04 2008-06-04 Semiconductor device KR100939114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080052767A KR100939114B1 (en) 2008-06-04 2008-06-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052767A KR100939114B1 (en) 2008-06-04 2008-06-04 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20090126604A KR20090126604A (en) 2009-12-09
KR100939114B1 true KR100939114B1 (en) 2010-01-28

Family

ID=41687691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052767A KR100939114B1 (en) 2008-06-04 2008-06-04 Semiconductor device

Country Status (1)

Country Link
KR (1) KR100939114B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104857A (en) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 Data input buffer in semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104857A (en) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 Data input buffer in semiconductor device

Also Published As

Publication number Publication date
KR20090126604A (en) 2009-12-09

Similar Documents

Publication Publication Date Title
US6750684B2 (en) Input circuit buffer supporting a low voltage interface and a general low voltage transistor logic(LVVTL) interface
JP5016176B2 (en) Circuit for generating low voltage differential signals
US7391825B2 (en) Comparator circuit having reduced pulse width distortion
US20020153943A1 (en) Semiconductor integrated circuit
US7053661B1 (en) Impedance-matched output driver circuits having enhanced predriver control
US20070126477A1 (en) Output driver for dynamic random access memory
TWI724857B (en) Power switch circuit and voltage selection circuit
CN111327278A (en) Output stage circuit
US10291230B2 (en) Level shifter and level shifting method
US20010011911A1 (en) Input buffer circuit for semiconductor device
US6836155B2 (en) Current sense amplifier
JP2536965B2 (en) High speed CMOS logic device for generating ECL compatible logic levels
US5864254A (en) Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
US6414521B1 (en) Sense amplifier systems and methods
US7218169B2 (en) Reference compensation circuit
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
JP2003115753A (en) Voltage detecting circuit
US20090146697A1 (en) Circuit for buffering having a coupler
KR100939114B1 (en) Semiconductor device
KR20050064897A (en) Semiconductor memory device capable of adjusting gain of an input buffer and gain control method of an input buffer
JP2004040757A (en) Switching point sensing circuit and semiconductor device using the same
US6930530B1 (en) High-speed receiver for high I/O voltage and low core voltage
US6275082B1 (en) Receiver with switched current feedback for controlled hysteresis
US20170237415A1 (en) Buffer circuit
US7071772B2 (en) Differential amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee