KR100937379B1 - 고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기 - Google Patents

고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기 Download PDF

Info

Publication number
KR100937379B1
KR100937379B1 KR1020020022632A KR20020022632A KR100937379B1 KR 100937379 B1 KR100937379 B1 KR 100937379B1 KR 1020020022632 A KR1020020022632 A KR 1020020022632A KR 20020022632 A KR20020022632 A KR 20020022632A KR 100937379 B1 KR100937379 B1 KR 100937379B1
Authority
KR
South Korea
Prior art keywords
equalizer
symbol
adaptive
function
adaptive equalizer
Prior art date
Application number
KR1020020022632A
Other languages
English (en)
Other versions
KR20020083449A (ko
Inventor
이보네트 마크맨
존 시드니 스티워트
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20020083449A publication Critical patent/KR20020083449A/ko
Application granted granted Critical
Publication of KR100937379B1 publication Critical patent/KR100937379B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Picture Signal Circuits (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

적응 등화기는 에러 신호인
Figure 112002012400227-pat00001
를 통해 자신의 탭 계수를 갱신하는데, 여기서 sign[]은 사인 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이고, ∥는 크기 함수이며, RS는 양의 실수인 상수이며, 상기 RS는
Figure 112002012400227-pat00002
로서 최적으로 정의되는데, 여기서 E{}는 수학적인 예상 함수이고, an은 심볼 시간(n)에서의 정보 심볼이다. 일반화된 등화기 에러 신호는
Figure 112002012400227-pat00003
를 충족시키는데, 여기서 RSp는 양의 실수인 상수이고, 상기 RSp는
Figure 112002012400227-pat00004
로서 최적으로 정의되며, p는 양의 정수이다. 등화기는 ATSC(Advanced Television Systems Committee)-고선명 텔레비전 신호 및 임의의 다른 일차원적인 변조 시스템의 블라인드 등화를 실행한다.

Description

고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기{ADAPTIVE EQUALIZER FOR PROCESSING A RECEIVED SYNCHRONOUS DATA SIGNAL SUCH AS HIGH DEFINITION TELEVISION SIGNAL}
도 1은 등화기 시뮬레이션의 블록도.
도 2a는 고다드의 상수 모듈러스 알고리듬을 구현하는 등화기 블라인드 에러 및 스텝 크기 생성기의 블록도.
도 2b는 본 발명에 따른 알고리듬을 구현하는 등화기 블라인드 에러 및 스텝 크기 생성기의 블록도.
도 3은 RS=31744를 갖는, 블라인드 모드에서 동작하는 본 발명에 따른 알고리듬에 대한 105 스케일 상에서 등화기 및 슬라이서 출력 대 심볼을 예시하는 도면.
도 4는 20 dB의 신호 대 잡음비를 갖는, 블라인드 모드에서 동작하는 본 발명에 따른 알고리듬에 대한 105 스케일 상에서의 등화기 및 슬라이서 출력 대 심볼을 예시하는 도면.
도 5는 블라인드 모드에서 동작한 후 결정-유도 모드(decision-directed mode)에서 동작하는 본 발명에 따른 알고리듬에 대한 105 스케일 상에서의 등화기 및 슬라이서 출력 대 심볼을 예시하는 도면.
도 6은 블라인드 모드에서 동작한 후 결정-유도 모드에서 동작하는 본 발명에 따른 알고리듬에 대한 105 스케일 상에서의 등화기 출력의 정규화된 MSE 대 심볼을 예시하는 도면.
도 7은 블라인드 모드에서 동작한 후 결정-유도 모드에서 동작하는 고다드의 상수 모듈러스 알고리듬에 대한 105 스케일 상에서의 등화기 및 슬라이서 출력 대 심볼을 예시하는 도면.
도 8은 블라인드 모드에서 동작한 후 결정-유도 모드에서 동작하는 고다드의 상수 모듈러스 알고리듬에 대한 105 스케일 상에서의 등화기 출력의 정규화된 MSE 대 심볼을 예시하는 도면.
<도면 주요 부분에 대한 부호의 설명>
a : 송신된 VSB 심볼 x : 채널 필터 출력
w : 제로 평균 추가 가우시안 잡음 y : 수신된 심볼
z : 등화기의 출력
본 출원은 2001년 4월 26일에 출원되어 본 출원과 동일한 양수인에게 양도된 미국 가특허 출원(출원 번호 60/286,728)에 대한 우선권을 청구하는 정규의 특허 출원이다.
본 발명은 디지털 통신 분야에 관한 것으로, 특히 채널 등화 영역에서의 디지털 통신 분야에 관한 것이다. 본 발명은 고선명 텔레비전(HDTV)을 위한 수신기, 일예로 ATSC(Advanced Television Systems Committee) 잔류 측파대(VSB : Vestigial Sideband) 표준에 따라 동작하는 수신기와 관련해서 개시되지만 다른 애플리케이션에서도 역시 유용하다고 생각된다.
디지털 통신(즉, 송신 및 수신) 분야에서는, 특정 송신 시스템 및 채널에 따라, 수신된 신호로부터 심볼 스트림을 신뢰적으로 복구하기 위한 여러 방법 및 장치가 알려져 있다. 일반적으로, 그러한 방법 및 장치는,
(a) RF 동조 회로 및 중간 주파수(IF) 프로세서를 포함하는 입력 네트워크를 통해서 신호를 아날로그 처리하는 단계와;
(b) 상기 아날로그 처리된 신호를 디지털 샘플의 시퀀스로 아날로그-디지털 변환하는 단계와;
(c) 수신된 디지털 시퀀스를 기저대역 비-등화 심볼 스트림으로 복조하는 단계와;
(d) 심볼이 소위 심볼 배열에서의 특정 포인트에 신뢰적으로 매핑될 수 있게 하는 방식으로 심볼 스트림을 등화시키는 단계로서, 상기 등화 이후에, 등화된 심볼은 배열의 복잡도에 따라, 일예로 비트쌍(bit pairs), 4비트 바이트(quartets), 6비트 바이트(sextets), 8비트 바이트(octets), 등과 같은 비트 그룹으로 디코딩되고, 상기 등화는, 송신 채널 및 시스템이 신호의 선형적인 왜곡을 유도함으로써 일예로 지상 방송 채널에서의 다중경로 전파와 같은 심볼간 간섭(ISI)을 발생시킬 때, 필요하게 되는, 심볼 스트림을 등화시키는 단계와;
(e) 특히, 순방향 에러 정정(FEC) 디코딩 및 디인터리빙을 포함할 수 있는 추가적인 데이터 처리 단계를 통해 동작한다.
그러한 방법 및 장치에서, 등화 처리 자체는 전형적으로 적응적이다. 즉, 비등화된 심볼 스트림은, 자신의 출력 심볼 스트림을 모니터하고 자신의 출력 심볼 스트림의 포인트를 심볼 배열의 포인트에 가능한 근접하게 일치시키기 위해서 고유의 전달함수를 적응시키는 디바이스나 시스템에 입력된다. 등화는 종종 피드 포워드 필터(FFF : Feed Forward Filter) 및 피드 백 필터(FBF : Feed Back Filter)로 구성되는 소위 결정 피드백 등화기(DFE : Decision Feedback Equalizer)를 통해 실행된다. 존 G. 프로아키스(John G. Proakis)의 "디지털 통신"(McGraw-Hill, 제 2 판, 1989, 뉴욕)을 참조하라. 많은 상황에서, 적응 등화 프로세스는 (a) 초기화 또는 수렴(convergence) 단계, 및 (b) 추적(tracking) 단계와 같은 적어도 두 단계, 즉 두 동작 모드에서 실행된다. 기기가 개시될 때 실행되는, 즉 일예로, 다른 상황 중에서도 HDTV 수신기가 또 다른 채널에 동조될 때 실행되는 초기화 또는 수렴 단계에 있어서, 등화기는 하나 이상의 알고리듬을 사용하는데, 상기 알고리듬은 트레이닝에 기초하거나(트레이닝 시퀀스를 기준으로서 사용함) 블라인드(blind)(트레이닝 시퀀스를 사용하지 않음)일 수 있다. 초기화 단계에 있어서, 등화기는 심볼 배열 상에 있는 포인트의 임의의 가까운 범위 내에 자신의 출력 심볼 스트림을 신뢰적으로 처음 수렴시키는 것을 시도한다. 블라인드 수렴 알고리듬의 예로는 고다드(Godard)의 상수 모듈러스 알고리듬(CMA : Constant Modulus Algorithm)이 있다. D.N. 고다드의 "이차원 데이터 통신 시스템에서 자체-복구를 위한 등화 및 반송파 추적(Self-Recovering Equalization and Carrier Tracking in Two Dimensional Data Communication Systems)"(1980년 11월, IEEE 통신 회보, Vol. COM-28, 1867 내지 1875쪽)을 참조하라. 또한, D.N. 고다드의 미국 특허인 제 4,309, 770호를 참조하라. 최초의 수렴 이후에, 등화 프로세스는 추적 단계로 들어가는데, 상기 추적 단계에서는, 심볼 배열 상에 있는 포인트의 일부 임의의 가까운 범위 내에 디코딩된 심볼을 유지하기 위해서 등화기 전달 함수가 결정-유도 알고리듬(decision-directed algorithm)과 같은 알고리듬을 사용하여 연속적으로 적응된다. 이러한 타입의 방법 및 장치는 잘 알려져 있다.
본 발명의 원리에 따라, 적응 등화기는 다음과 같은 에러 신호를 통해서 자신의 탭 계수를 갱신시킨다:
Figure 112002012400227-pat00005
여기서, sign[]은 사인 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이고, ∥는 크기 함수이며, Rs는 양의 실수인 상수이다. 본 발명의 한 양상에 따라, Rs는
Figure 112002012400227-pat00006
로 제공된다.
여기서, E{}는 수학적인 예상 함수이고, an은 심볼 시간(n)에서의 정보 심볼이다.
본 발명의 또 다른 양상에 따라, 일반화된 등화기 에러 신호는
Figure 112002012400227-pat00007
를 충족시킨다.
여기서, RSp는 양의 실수인 상수이다. 본 발명의 또 다른 양상에 따라, RSp는
Figure 112002012400227-pat00008
로 제공되고, p는 양의 정수이다.
본 발명은 본 발명을 예시하는 다음의 상세한 설명 및 첨부 도면을 참조함으로써 가장 잘 이해될 수 있다.
미국에서의 HDTV를 위한 ATSC 표준에서, 등화기는 적응 필터인데, 상기 적응 필터는 거의 10.76 MHz의 심볼 속도와 같은 평균 속도로 VSB 데이터 스트림을 수신하고, 지상 방송 채널의 특성인 다중경로 전파에 의해서 주로 야기되는 선형 왜곡을 제거하는 것을 시도한다. {1995년 9월 16일, 미국 ATSC(Advanced Television Systems Committee)의 "ATSC 디지털 텔레비전 표준"을 참조하라}. ATSC 표준에서, 트레이닝 시퀀스(training sequence)는 최초의 등화기 수렴을 촉진시키기 위해 필드 동기에 포함된다. 그러나, 트레이닝 시퀀스의 사용은 필드 동기의 사전 정확한 검출을 필요로 한다. 또한, 필드 동기만이 거의 매 25 ㎳마다 발생하는데, 그것은 수렴 프로세스를 느리게 할 수 있다.
필드 동기의 검출을 더 어렵게 만드는, 즉 다이내믹 성분을 갖는 환영(ghost) 환경에 대해서, 트레이닝 시퀀스에 상관없이 등화기 탭 계수를 초기에 조정하는 것, 즉 자체-복구 또는 "블라인드(blind)"하는 것이 중요하다. 존 G. 프로아키스(John G. Proakis)의 "디지털 통신"(McGraw-Hill, 제 2 판, 1989년, 뉴욕)을 참조하라. 또한, 그것은 모든 데이터 심볼 상에서 동작하기 때문에, 블라인드 알고리듬은 더 빠르게 수렴할 것이다. 블라인드 모드 등화를 위해 가장 일반적으로 사용되는 알고리듬 중 하나인 CMA는 D.N. 고다드의 미국 특허 제 4,309,770호와, 1980년 11월 IEEE 통신 회보(Vol.COM-28, 1867 내지 1875쪽)의 "이차원 데이터 통신 시스템에서의 자체-복구 등화 및 반송파 추적"에 의해 안출되었다. CMA는 일종의 볼록하지 않은 비용 함수(cost function) 등급의 최소화를 꾀하는데, 상기 비용 함수는 송신 시스템에서 사용되는 데이터 심볼 배열과 반송파 위상에 상관없이 심볼간 간섭을 특징화하기 위해서 도시된다.
M 개의 메모리 요소를 갖는 등화기 필터를 포함하는 일반적인 적응 등화기에 대해서, 탭 계수 갱신에 대한 수학식은 다음과 같다:
Figure 112007019059016-pat00043
여기서, c(n, k)는 심볼 시간(k)에서 탭 계수의 수치(n)이고, Δ는 스텝 크기이고, y(k-n)는 시간(k-n)에서의 등화기 필터 입력이며, e(k)는 심볼 시간(k)에서의 에러 신호이다. 수학식 1과 후속하는 분석에 있어서, 심볼 시간(k)은 k*T의 실제 시간을 의미하는데, 여기서 T는 심볼 주기이고, 1/T는 심볼 속도이다.
비록 고다드의 CMA가 차수 p의 비용 함수에 대해서 일반적일 지라도, 실제적인 구현은 일반적으로 가장 낮은 차수로 제한된다. 차수 2의 비용 함수에 대해서, 블라인드 모드 에러 신호는 수학식 2와 같다:
Figure 112002012400227-pat00010
여기서, z(k)는 심볼 시간(k)에서의 등화기 출력이고, ∥2는 크기 함수의 제곱이며, R2는 차수 2인 고다드의 반경 또는 블라인드 전력 링(blind power ring)이다. 전력 링(R2)은 수학식 3으로 정의된다:
Figure 112002012400227-pat00011
여기서, E{}는 수학적인 예상 함수이고, ∥는 크기 함수이며, a(k)는 심볼 시간(k)에서의 정보 심볼(채널 입력)이다. 알려진 전력 링 표현은 에러 계산 공식으로부터 유도되며, 모든 데이터 심볼이 에러 표시를 생성하기 위해서 비교되는 평균으로서 간주될 수 있다. 상기 에러는 블라인드 모드에서 등화기 탭을 갱신하는데 사용된다. 등화기는 상기 에러가 최소화될 때 수렴한다.
수학식 2로부터, 심지어 에러가 낮은 차수의 비용 함수를 반영할 지라도, 제 3 차수의 곱셈(product) 항이 등화기 출력{z(k)}에 나타난다는 것을 볼 수 있다. 10-비트 표현을 갖는 등화기 출력에 대해서, 이것은 10-비트 ×10-비트 ×10-비트 곱셈기와 30-비트 표현을 갖는 블라인드 에러에 대한 필요성을 의미한다. 그런 후에, 블라인드 에러는 수학식 1에 설명된 탭 계수 적응 블록에 인가되는데, 여기서 상기 블라인드 에러는 추가적인 곱셈 항에서 사용된다. 그러므로, 블라인드 에러의 표현 크기를 감소시키는 것이 중요하다.
본 발명은 ATSC-HDTV 표준을 위한 새로운 블라인드 등화 알고리듬을 제안하는데, 그것은 알려진 고다드의 CMA 블라인드 알고리듬에 대한 간소화를 나타내고, 임의의 일차원 변조 시스템의 등화에 적용될 수 있다. 본 발명은 블라인드 에러의 간소화를 제공하는데, 그것은 블라인드 에러의 다이내믹한 범위를 감소시키고 새로운 블라인드 모드 전력 링을 의미한다. 새로운 블라인드 에러는 그것을 나타내기 위해서 더 작은 수의 비트를 필요로 함으로써, 등화기 출력에서 평균제곱에러(MSE)를 작게 증가시키는 대가로 등화기 구현에 있어 하드웨어를 절감시킨다. 그러나, 등화기 출력에서 MSE의 약간의 증가의 영향은 다음을 통해서 작아질 수 있다: (a) 최초의 수렴 이후에, 블라인드 모드 알고리듬은 결정-유도 알고리듬으로 전환하는데, 상기 결정-유도 알고리듬은 MSE를 더욱 감소시킨다; (b) HDTV 시스템에 대해서, 실제적인 신호 대 잡음비(SNR) 값은 대략 15 내지 25 dB이다. 그러므로, 시스템의 백색 잡음 전력은 MSE 레벨 보다 훨씬 크고, 결국 등화기의 성능을 억제시킨다.
제안되어진 간소화된 블라인드 알고리듬은 또한 수학식 1에서의 탭 계수 적응을 충족시키고, 수학식 4와 같이 정의된 블라인드 에러 신호를 갖는다:
Figure 112002012400227-pat00012
여기서, z(k)는 심볼 시간(k)에서의 등화기 출력이고, ∥2는 제곱 크기 함수이고, RS는 새로운 블라인드 전력 링이며, sign[]는 수치의 부호를 식별하고 수치의 값을 무시하는 사인 함수(sign function)이다. 사인 함수는 수학식 5와 같이 정의된다:
Figure 112002012400227-pat00013
수학식 1 및 4를 통해 설명되어진 간소화된 블라인드 모드 알고리듬과 관련된 새로운 블라인드 전력 링 값은 다음과 같이 유도된다. 등화기와 관련된 가정에 기초하여 일부 제한이 이루어진다. 등화기는 실수(복소수가 아님)-값의 기저대역 등화기인 것으로 가정된다. 반송파 추적 루프는 상당한 양의 위상 잡음을 제외하곤 반송파를 완벽하게 추적한다. 등화기는 슬라이서의 존재로 인해 결정-유도 모드에서 작은 양의 위상 잡음을 정정할 수 있고, 실제로 정정된 위상 잡음을 복조 처리에서의 그 다음 단계인 위상 추적기에 인가한다. 그러나, 등화기는 블라인드 등화 동안에는 위상 잡음을 정정할 수 없다. 위상 잡음은 데이터 상에 어떠한 부가적인 영향도 주지 않는 제로 평균 프로세스(zero mean process)이다. 등화기에 의해 감지되는 영향은 추가된 잡음의 영향이다. 간략히 하기 위해서, 위상 잡음이 입력 심볼에서 부호의 변화를 야기할 정도로 충분히 큰 신호 위상의 변동을 야기하지 않는다고 가정한다면, 상기 위상 잡음은 무시될 것이다. 그러므로, 시스템은, (a) 탭 계수 증가의 예상 값이 "0"이고, (b) 등화기 출력이 채널 입력에 일치할 때, 완벽하게 등화된다.
수학식 1 및 4로부터, 위의 아이템(a)은 수학식 6을 의미한다:
Figure 112002012400227-pat00014
여기서, E{}는 수학적인 예상 함수이고, sign()은 수학식(5)의 사인 함수이고, yk-n은 y(k-n)이며, zn은 z(n)이다.
수학식 6은 수학식 7로 제공되는 블라인드 전력 링에 대한 표현을 유도한다:
Figure 112002012400227-pat00015
RS를 유도하기 위해서, 수학식 7의 각 항은 정보 심볼 "a"의 함수에 따라 유도될 필요가 있다. 등가의 기저대역 임펄스 응답{hm, m=0, 1,..., M}을 갖는 채널 필터에 대해서, 반송파 복구 이후의 채널 출력(yn)은 수학식 8과 같이 표현된다:
Figure 112002012400227-pat00016
여기서, wn은 필터링된 제로 평균 가우시안 잡음 변수이다.
위의 아이템(b)에 따라서, 완벽한 등화에서의 등화기 출력은 수학식 9로 제공된다:
zn = an
블라인드 전력 링을 계산하기 위해서, 수학식 8 및 9는 수학식 7의 두 항에 대체될 수 있다. 수학식 7에서 분모는 수학식 10이 된다:
Figure 112009004064760-pat00044
여기서, 잡음(wn)은 데이터와 서로 관련이 없다고 가정되고 제로 평균을 가지며, 데이터(an)는 시간적으로 서로 관련이 없다고 가정된다.
마찬가지로, 수학식 7에서의 분자는 수학식 11이 된다:
Figure 112002012400227-pat00018
따라서, 수학식 7, 10 및 11로부터, RS는 수학식 12와 같다:
Figure 112002012400227-pat00019
또는,
Figure 112002012400227-pat00020
여기서, E{}는 수학적인 예상 함수이고, ∥는 크기 함수이며, a(k)는 심볼 시간(k)에서의 정보 심볼(채널 입력)이다. 수학식 12의 블라인드 전력 링은 수학식 3에서 고다드의 블라인드 전력 링과 동일하지 않다는 것이 주시된다. 또한, 수학식 4에서의 사인 함수 사용은 블라인드 모드 에러에 대한 복잡도를 등화기 출력 신호의 2차수 전력(power)까지 감소시키고, 이는 에러의 다이내믹한 범위 및 에러를 나타내기 위해서 필요한 비트 수의 감소를 의미한다. 이것은 등화기의 구현에 있어서 하드웨어의 절감을 유도한다. 10-비트 표현을 갖는 등화기 출력에 대해서, 이것은 블라인드 에러의 20-비트 표현을 의미하고, 이는 고다드의 CMA에 비해 크기에 있어 33%의 감소이다.
또한, 본 발명은 수학식 4를 다음과 같은 수학식 13의 형태로 일반화하는 것을 제안한다:
Figure 112002012400227-pat00021
여기서, z(k)는 심볼 시간(k)에서의 등화기 출력이고, ∥2는 제곱 크기 함수이고, sign[]은 사인 함수이고, p는 양의 정수이며, RSp는 일반화된 블라인드 전력 링이다.
RSp에 대한 표현은 수학식 12의 일반화이고, 수학식 6 내지 12와 유사한 단계에 따라 유도될 수 있고, 수학식 14로 제공된다:
Figure 112002012400227-pat00022
여기서, E{}는 수학적인 예상 함수이고, ∥는 크기 함수이며, a(k)는 심볼 시간(k)에서의 정보 심볼(채널 입력)이다.
제안된 블라인드 알고리듬을 평가하기 위해서, C 프로그래밍 언어로 시뮬레이션이 수행되었다. 일반적인 시뮬레이션 시스템이 도 1에 도시되어 있다. 상기 시 스템에서, "a"는 송신되는 VSB 심볼에 대응하고, 채널 필터는 유한 임펄스 응답(FIR) 타입의 필터이며, "x"는 상기 채널 필터의 출력이고, "w"은 수신기에서의 필터링으로 인해 컬러링(백색이 아님)될 수 있는 제로 평균 추가 가우시안 잡음(zero mean additive Gaussian noise)이지만 데이터와는 서로 관련이 없다. 심볼 "y"는 등화기 입력단에서의 수신된 심볼이고, "z"는 등화기 출력인데, 상기 등화기는 "a"를 복제하기 위해서 시도한다. 본 예에서는, 거의 2 ㎲에서 단일 6dB 환영을 갖는 채널 필터가 선택되었는데, 상기 채널 필터는 비-제로 계수{h[0]=1.0 및 h[22]=0.5}를 갖는 FIR 필터로 전환되고, DFE 등화기가 사용된다. 수학식 1에서 등화기 적응을 위해 선택되는 스텝 크기는 FFF 및 FBF 필터 계수 둘 모두에 대해 동일한 스텝 크기이고, 만약 달리 명시되지 않는 한, 어떠한 잡음도 추가되지 않는다.
시뮬레이션은 에러 생성 및 스텝 크기를 제외하곤 부동점(floating point)에서 수행되었고, 상기 에러 생성 및 스텝 크기는 고정점에서 구현되었고 부유 포인트(floating point)로 변환되었다. 이 아이디어는 등화기 출력에서 MSE에 영향을 주는 에러 블록으로부터 발생하는 구현 손실만을 고려하는 것인데, 그 이유는 이것은 중요한 블록이기 때문이다. 도 2는 수학식 2 및 4에서의 블록도 구현을 도시하고 있는데, 이에 이어서 이동 레지스터로서 스텝 크기를 구현하는 것이 후속한다.
ATSC 표준에서 8-VSB 모드와 관련된 슬라이서 값 또는 심볼 배열이 표 1에 도시되어 있다.
VSB 모드 슬라이서 값
8 VSB ±32,±96,±160,±224
표 1 : 8-VSB에 대한 슬라이서 값
표 2는 ATSC 표준에서 8-VSB 모드와 관련된 블라인드 전력 링 값을 도시하고 있는데, 둘 모두는 수학식 3 및 12와 위의 표 1에서의 슬라이서 값에 대한 것이다.
VSB 모드 R2(수학식 3) RS(수학식 12)
8 VSB 37888 decimal(9400hex) 31744decimal(7C00hex)
표 2 : 표 1과 관련된 블라인드 전력 링 값
블라인드 전력 링 값의 중요성은, 링이 수학식 2 또는 4에서 최적의 값으로 할당되었을 때에만, 블라인드 모드에서의 등화기 출력은 적절한 슬라이서 값으로 수렴할 것이라는 것을 관찰함으로써 설명될 수 있다. 전력 링 값은 등화기 출력단에서의 자동적인 이득 제어로서 작용한다. 만약 전력 링이 최적의 값 보다 더 작다면, 등화기의 출력은 슬라이서 값 보다 서로 더 근접할 것이다. 만약 전력 링이 최적의 값 보다 더 크다면, 등화기의 출력은 슬라이서 값 보다 훨씬 더 서로 떨어질 것이다. 전력 링이 최적의 값일 때에만, 등화기의 출력은 도 3에 도시된 바와 같이 슬라이서 값과 일치한다.
도 4는 백색 잡음에서의 간소화된 블라인드 모드 수렴을 도시하고 있다. 간략히 하기 위해서, 20 dB의 SNR을 위해 선택된 잡음은 추가된 백색 가우시안 잡음이다. 추가된 백색 잡음은 수렴을 악화시킴으로써 등화기 출력단에서 MSE의 증가로 변경시키지만, 블라인드 전력 링 값을 변경시키지는 않는다. 즉, 등화기 출력은 여전히 표 1에서의 슬라이서 값과 평균적으로 일치한다.
등화기가 블라인드 모드에서 수렴한 후에, 상기 등화기는 슬라이서 출력에 대해서 MSE의 더 나은 향상을 위해 최소 평균 제곱 알고리듬을 충족시키는 결정-유도 모드로 스위칭된다. 도 5는 도 3에 예시된 경우에 대해서 간략화된 블라인드 모드로부터 결정-유도 모드로의 전환을 도시하고 있다. 결정 유도 모드로의 전환은 심볼 수 5 ×105에서 수행되고, 결정-유도 모드에서의 스텝 크기는 여전히 동일하게 남아 있다. 도 6은 도 5와 관련된 정규화된 MSE 대 심볼의 그래프를 도시하고 있다. MSE는 평균 신호 전력에 의해서 정규화되고, 100 개의 포인트에 걸친 평균으로서 계산된다. 그래프는 두 개의 전환, 즉 블라인드 수렴이 달성될 때의 제 1 전환과 결정-유도 모드로의 스위칭 이후의 예리한 제 2 전환을 갖는다는 것을 주목해야 한다.
간소화된 블라인드 알고리듬을 고다드의 알고리듬을 비교하기 위해서, 유사한 그래프가 수학식 2에서 블라인드 에러에 대해 획득되었다. 도 7은 고다드의 블라인드 알고리듬으로부터 결정-유도 모드로의 전환을 도시하고 있다. 수학식 2와 4의 차이로 인해서, 알고리듬은 동일한 스텝 크기에 대해서 다르게 반응한다. 그러므로, 도 5에서의 본 발명의 간소화된 알고리듬 경우와 비교했을 때, 고다드의 알고리듬에 대해 유사한 수렴 시간을 초래하는 스텝 크기가 선택되었다. 스텝 크기는
Figure 112009004064760-pat00023
이다. 결정-유도 모드로의 전환은 심볼 수 5 ×105에서 수행되고, 결정-유도 모드에서 스텝 크기는 도 5에 도시된 바와 여전히 동일하다. 즉 Δ=(1/2)10(bFF=bFB=10)이다. 도 8은 도 7과 관련된 정규화된 MSE 대 심볼의 그래프를 도시하고 있다. 도 7 및 8은 실질적으로 도 5 및 6과 동일한 성능을 도시하고 있다는 것을 주목해야 한다.
고다드의 알고리듬은 스텝 크기가 감소되었을 때 약간 더 양호하게 수행된다는 것이 주시된다. 즉, 고다드의 알고리듬은 약간 더 빠르게 수렴하고 약간 더 작은 MSE를 갖는다. 이러한 것은 예상되는데, 그 이유는 본 명세서에서 제공되는 간소화된 알고리듬은 고다드 알고리듬의 블라인드 에러 다이내믹 범위 중 일부를 제거하기 때문이다. 그러나, 도면들로부터 확인되는 바와 같이, 성능에 있어서의 차이는 상당하지 않고, 결국, 등화는 블라인드 모드에서 결정-유도 모드로 전환할 것인데, 여기서 대부분의 MSE 향상이 이루어진다. 또한, ATSC-HDTV 시스템에 대해서, 실질적인 SNR 값은 대략 15 내지 25 dB이고, 이는, 시스템의 백색 잡음 전력이 MSE 레벨 보다 훨씬 위에 있고, 결국 등화기 성능을 억제시킨다는 것을 의미한다.
ATSC HDTV 등화기에 대해 설명되어진 간소화된 블라인드 알고리듬, 즉 고다드에 의한 블라인드 알고리듬에 대한 간소화는 블라인드 등화를 간소화하고, 그것의 다이내믹한 범위를 감소시키며, 새로운 블라인드 모드 링을 의미한다. 새로운 블라인드 에러는 그것을 나타내기 위해서 더 작은 수의 비트를 필요로 함으로써, 등화기 출력에서 상술되어진 약간 증가된 MSE의 대가로 등화기 구현에 있어 하드웨어 절감을 초래한다.
상술된 바와 같이, 본 발명은 고선명 텔레비전 신호를 위한 블라인드 등화에 효과적이다.

Claims (12)

  1. 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기로서,
    상기 적응 등화기는 갱신되어야 할 수 개의 탭 계수를 구비하고, 상기 적응 등화기는 등화된 데이터 심볼로부터 유도되는 에러 신호를 생성하고, 상기 에러 신호는
    Figure 112009049554415-pat00024
    으로 정의되며,
    여기서, sign[]은 사인 함수(sign function)이고, ∥은 크기 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이며, RS는 양의 실수인 상수이고;
    상기 적응 등화기는 상기 탭 계수를 상기 에러 신호에 따라서 갱신하는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  2. 제 1 항에 있어서, RS는
    Figure 112009049554415-pat00025
    으로 정의되고, 여기서 E{}는 수학적인 예상 함수(expectation function)이고, an은 심볼 시간(n)에서의 정보 심볼이며, ∥는 크기 함수인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  3. 제 1 항에 있어서, 상기 수신된 신호는 일차원적인 변조 기술을 통해 변조되는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  4. 제 1 항에 있어서, 상기 에러는 블라인드 등화 동작 모드 동안에 생성되는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  5. 제 1 항에 있어서, 상기 수신된 신호는 고선명 텔레비전(HDTV) 신호인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  6. 제 1 항에 있어서, 상기 수신된 신호는 ATSC 표준에 따른 고선명 텔레비전 신호인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  7. 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기로서,
    상기 적응 등화기는 갱신되어야 할 수 개의 탭 계수를 구비하고, 상기 적응 등화기는 등화된 데이터 심볼로부터 유도되는 에러 신호를 생성하고, 상기 에러 신호는
    Figure 112009049554415-pat00026
    으로 정의되며,
    여기서, sign[]은 사인 함수이고, ∥은 크기 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이고, RSp는 양의 실수인 상수이며, p는 양의 정수이고;
    상기 적응 등화기는 상기 탭 계수를 상기 에러 신호에 따라서 갱신하는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  8. 제 7 항에 있어서, RSp는
    Figure 112009049554415-pat00027
    으로 정의되고, 여기서 E{}는 수학적인 예상 함수이고, an은 심볼 시간(n)에서의 정보 심볼이며,∥는 크기 함수이며, p는 양의 정수인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  9. 데이터 심볼이 잔류 측파대(VSB) 변조 기술을 사용하여 심볼 속도(1/T)로 송신되는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기로서,
    상기 적응 등화기는 적응적인 실수(복소수가 아님)의 등화기이며, 상기 적응적인 실수의 등화기는 다음의 수학식, 즉
    Figure 112009049554415-pat00028
    에 따라 갱신되는 수 개의 탭 이득이나 탭 계수를 구비하는데,
    여기서, c(n, k)는 심볼 시간(k)에서 탭 계수 수치(n)이고, Δ는 스텝 크기이고, M은 등화기 필터 크기이고, y(k-n)는 시간(k-n)에서의 등화기 필터 입력이고, e(k)는 심볼 시간(k)에서의 에러 신호이고, 심볼 시간(k)은 k*T의 실제 시간을 의미하는데, 여기서 T는 심볼 주기이고, 1/T는 심볼 속도이며,
    상기 등화기는 등화된 심볼로부터 유도되는 상기 에러 신호를 생성하고, 상기 에러 신호는
    Figure 112009049554415-pat00029
    으로 정의되며, 여기서, sign[]은 사인 함수이고, ∥는 크기 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이며, RS는 양의 실수인 상수이고;
    상기 등화기는 상기 탭 계수를 상기 에러 신호에 따라서 갱신하는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  10. 제 9 항에 있어서, RS는
    Figure 112009049554415-pat00030
    으로 정의되고, 여기서 E{}는 수학적인 예상 함수이고, an은 심볼 시간(n)에서의 정보 심볼이며, ∥는 크기 함수인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  11. 데이터 심볼이 잔류 측파대(VSB) 변조 기술을 사용하여 심볼 속도(1/T)로 송신되는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기로서,
    상기 적응 등화기는 적응적인 실수(복소수가 아님)의 등화기이며, 상기 적응적인 실수의 등화기는 다음의 수학식, 즉
    Figure 112009049554415-pat00031
    에 따라 갱신되는 수 개의 탭 이득이나 탭 계수를 구비하고,
    여기서, c(n, k)는 심볼 시간(k)에서의 탭 계수 수치(n)이고, Δ는 스텝 크기이고, M은 등화기 필터 크기이고, y(k-n)는 시간(k-n)에서의 등화기 필터 입력이며, e(k)는 심볼 시간(k)에서의 에러 신호이며, 심볼 시간(k)은 k*T의 실제 시간을 의미하는데, 여기서 T는 심볼 주기이고, 1/T는 심볼 속도이며,
    상기 등화기는 등화된 심볼로부터 유도되는 상기 에러 신호의 일반화된 형태를 생성하고, 상기 일반화된 에러 신호는
    Figure 112009049554415-pat00032
    으로 정의되며, 여기서 sign[]은 사인 함수이고, ∥은 크기 함수이고, z(k)는 심볼 시간(k)에서의 등화기 출력이고, RSp는 양의 실수인 상수이며, p는 양의 정수이고;
    상기 등화기는 상기 탭 계수를 상기 에러 신호에 따라서 갱신하는 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
  12. 제 11 항에 있어서, RSp는
    Figure 112009049554415-pat00033
    으로 정의되고, 여기서 E{}는 수학적인 예상 함수이고, an은 심볼 시간(n)에서의 정보 심볼이며, ∥는 크기 함수이며, p는 양의 정수인 것을 특징으로 하는, 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기.
KR1020020022632A 2001-04-26 2002-04-25 고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기 KR100937379B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28672801P 2001-04-26 2001-04-26
US60/286,728 2001-04-26
US10/103,641 US7194026B2 (en) 2001-04-26 2002-03-20 Blind equalization method for a high definition television signal
US10/103,641 2002-03-20

Publications (2)

Publication Number Publication Date
KR20020083449A KR20020083449A (ko) 2002-11-02
KR100937379B1 true KR100937379B1 (ko) 2010-01-20

Family

ID=26800679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020022632A KR100937379B1 (ko) 2001-04-26 2002-04-25 고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기

Country Status (8)

Country Link
US (1) US7194026B2 (ko)
EP (1) EP1253778B1 (ko)
JP (1) JP4425520B2 (ko)
KR (1) KR100937379B1 (ko)
CN (1) CN100449940C (ko)
DE (1) DE60232567D1 (ko)
MX (1) MXPA02004020A (ko)
MY (1) MY138712A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442255B1 (ko) * 2002-02-27 2004-07-30 엘지전자 주식회사 채널 등화 장치
US7230984B2 (en) * 2002-03-18 2007-06-12 Cornell Research Foundation, Inc. Methods and system for equalizing data in multicarrier receiver systems
CN104272297A (zh) * 2012-06-07 2015-01-07 惠普发展公司，有限责任合伙企业 一维信号的无监督学习
JP6532777B2 (ja) * 2015-07-02 2019-06-19 株式会社日立製作所 等化器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318846A (ja) * 1992-12-30 1994-11-15 Shinsaku Mori 適応フィルタ装置における係数更新方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4186384A (en) * 1975-06-24 1980-01-29 Honeywell Inc. Signal bias remover apparatus
FR2454732A1 (fr) * 1979-04-17 1980-11-14 Ibm France Procede et dispositif pour initialiser un egaliseur adaptatif a partir d'un signal de donnees inconnu dans un systeme de transmission utilisant une modulation a double bande laterale-porteuses en quadrature
US5165213A (en) * 1987-10-05 1992-11-24 Finch Harry F Partition wall and interlocking panels therefor
US5348778A (en) * 1991-04-12 1994-09-20 Bayer Aktiengesellschaft Sandwich elements in the form of slabs, shells and the like
KR0144294B1 (ko) * 1994-12-14 1998-07-15 배순훈 수렴특성을 개선시킨 등화기
DE19544076C1 (de) * 1995-11-25 1997-04-30 Expo Mart Inc Bausatz zur Herstellung von Tragwerken aus Tragstangen und Verbindungselementen
US6240133B1 (en) * 1998-02-05 2001-05-29 Texas Instruments Incorporated High stability fast tracking adaptive equalizer for use with time varying communication channels
US6222879B1 (en) * 1998-08-31 2001-04-24 International Business Machines Corporation Self contained equalization method and apparatus
US6559894B2 (en) * 1999-10-21 2003-05-06 Digeo, Inc. Block-adaptive equalization using partial decision feedback in digital broadcast communications
JP3928332B2 (ja) * 2000-05-11 2007-06-13 株式会社日立製作所 適応等化回路
KR100416265B1 (ko) * 2001-12-11 2004-01-24 삼성전자주식회사 출력신호의 부호와 절대값을 이용하여 그 동작을 제어하는적응형 등화기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318846A (ja) * 1992-12-30 1994-11-15 Shinsaku Mori 適応フィルタ装置における係数更新方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
‘Self-Recovering Equalization and Carrier Tracking in Two-Dimensional Data Communication Systems’, IEEE Transactions on Communications, U.S., IEEE November, 1980, Vol.28 No.11, pp.1867-1872 *

Also Published As

Publication number Publication date
EP1253778A3 (en) 2004-03-24
MY138712A (en) 2009-07-31
JP4425520B2 (ja) 2010-03-03
US7194026B2 (en) 2007-03-20
CN1383263A (zh) 2002-12-04
EP1253778B1 (en) 2009-06-10
MXPA02004020A (es) 2003-08-20
US20030012274A1 (en) 2003-01-16
EP1253778A2 (en) 2002-10-30
DE60232567D1 (de) 2009-07-23
CN100449940C (zh) 2009-01-07
JP2002374192A (ja) 2002-12-26
KR20020083449A (ko) 2002-11-02

Similar Documents

Publication Publication Date Title
US6816548B1 (en) HDTV channel equalizer
JP4666920B2 (ja) 判定帰還型等化器
KR100540292B1 (ko) 디지털비디오신호처리시스템내의다중-모드등화기
US6693958B1 (en) Adaptive channel equalizer having a training mode
US5841484A (en) Blind equalizer method and apparatus for HDTY transmission using an NTSC rejection filter for mitigating co-channel interference
KR100985486B1 (ko) 결정 피드백 등화기에서 표준 자동 스위칭 모드와 소프트 자동 스위칭 모드 중 하나를 자동으로 선택하기 위한 모드 선택기 장치 및 방법
JP2004530365A (ja) 周波数領域・時間領域ハイブリッド型等化器
WO2009009536A1 (en) Method for channel tracking in an lms adaptive equalizer for 8vsb
US7907691B2 (en) Dual-mode equalizer in an ATSC-DTV receiver
JP4834275B2 (ja) 同一チャネル干渉が存在する場合のｖｓｂ高精細度テレビジョン信号を等化する方法
KR100937379B1 (ko) 고선명 텔레비전 신호와 같은 수신된 동기 데이터 신호를 처리하기 위한 적응 등화기
KR100281390B1 (ko) ８-vsb 적응 채널등화기 및 계수 갱신방법
KR100265058B1 (ko) 블라인드등화장치및방법
WO2007011386A1 (en) Adaptive equalizer tap stepsize
Park et al. An efficient equalizer architecture using tap allocation memory for HDTV channel
Wilson Blind linear feedback equalization for ATSC DTV reception

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee