KR100935725B1 - Word line driving circuit - Google Patents

Word line driving circuit Download PDF

Info

Publication number
KR100935725B1
KR100935725B1 KR1020070133638A KR20070133638A KR100935725B1 KR 100935725 B1 KR100935725 B1 KR 100935725B1 KR 1020070133638 A KR1020070133638 A KR 1020070133638A KR 20070133638 A KR20070133638 A KR 20070133638A KR 100935725 B1 KR100935725 B1 KR 100935725B1
Authority
KR
South Korea
Prior art keywords
word line
signal
response
sub word
sub
Prior art date
Application number
KR1020070133638A
Other languages
Korean (ko)
Other versions
KR20090066038A (en
Inventor
양종열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070133638A priority Critical patent/KR100935725B1/en
Publication of KR20090066038A publication Critical patent/KR20090066038A/en
Application granted granted Critical
Publication of KR100935725B1 publication Critical patent/KR100935725B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Abstract

본 발명은 외부전압이 기설정된 레벨에 도달하여 논리레벨이 천이된 파워-업 신호에 응답하여, 메인 워드라인 어드레스 신호를 메인 워드라인 신호로 출력하는 메인 워드라인 구동부와 상기 논리레벨이 천이된 파워-업 신호에 응답하여, 서브 워드라인 어드레스 신호를 서브 워드라인 선택신호로 출력하는 서브 워드라인 선택부를 포함하는 워드라인 구동 회로에 관한 것이다.According to an exemplary embodiment of the present invention, a main word line driver for outputting a main word line address signal as a main word line signal in response to a power-up signal in which an external voltage reaches a predetermined level and transitions to a logic level transitions to a power level at which the logic level transitions. And a sub word line selection section for outputting a sub word line address signal as a sub word line selection signal in response to a -up signal.

워드라인, 어드레스 신호, 구동부 Word line, address signal, driver

Description

워드라인 구동 회로{WORD LINE DRIVING CIRCUIT}Word line driving circuit {WORD LINE DRIVING CIRCUIT}

본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 워드라인 구동 회로에 관한 것이다.The present invention relates to a semiconductor memory, and more particularly to a word line driver circuit.

일반적으로 디램은 데이터를 저장하기 위한 다수의 메모리 셀 어레이와, 어드레스에 의하여 상기 다수의 메모리 셀 어레이들을 선택하는 디코더를 구비하고, 상기 메모리 셀들은 각각 하나의 캐패시터 및 하나의 MOS 트랜지스터로 구성된다.In general, a DRAM includes a plurality of memory cell arrays for storing data, and a decoder for selecting the plurality of memory cell arrays by an address, wherein the memory cells each include one capacitor and one MOS transistor.

그리고, 상기 메모리 셀 어레이는 다수의 메모리 셀들의 NMOS 트랜지스터들이 공통 접속된 워드라인을 구비한다. 상기 워드라인은 상기 다수의 NMOS 트랜지스터들을 정상적으로 구동하기 위하여 전원전압보다 높은 고전압(Vpp) 신호를 공급받아 구동한다.The memory cell array includes a word line to which NMOS transistors of a plurality of memory cells are commonly connected. The word line is driven by receiving a high voltage (Vpp) signal higher than a power supply voltage in order to normally drive the plurality of NMOS transistors.

상기 워드라인을 구동하기 위한 워드라인 구동 회로는 상기 메모리 셀 어레이의 워드라인과 상기 디코더의 사이에 접속되어 상기 디코더의 출력에 의하여 상기 워드라인에 접속된 다수의 메모리 셀들을 구동하기 위한 고전력의 워드라인 구 동신호를 발생한다.A word line driver circuit for driving the word line is connected between a word line of the memory cell array and the decoder to drive a high power word for driving a plurality of memory cells connected to the word line by an output of the decoder. Generates a line drive signal.

한편, 도 1 은 종래 기술에 의한 비정상적인 파워 특성을 나타낸 도면으로, 디램은 파워-업 동작시 10nF 이상되는 커패시턴스에 의해 파워-업 동작시 고전압 레벨(WL voltage level)이 다른 내부 전원(Vcore) 레벨보다 낮게 유지되어 래치-업(Latch-up) 현상이 발생할 수 있다. Meanwhile, FIG. 1 is a diagram illustrating an abnormal power characteristic according to the prior art, and a DRAM has an internal power supply (Vcore) level different from a high WL voltage level during a power-up operation due to a capacitance of 10 nF or more during a power-up operation. It can be kept lower and latch-up can occur.

고전압 레벨이 벌크 전원으로 사용되는 회로영역에서 소스 전원이 벌크 레벨보다 낮을 경우 래치-업 현상이 발생되며, 이를 방지하게 위해 파워-업 순간 고전압(Vpp) 레벨과 내부전원(Vcore) 레벨과의 쇼트 스킴(short scheme)이 구성되어 있으나 일부 국부적인 회로 영역에서의 동작이므로 불량발생 가능성은 존재한다.When the source power is lower than the bulk level in the circuit area where the high voltage level is used as the bulk power supply, a latch-up phenomenon occurs. To prevent this, a short between the power-up instantaneous high voltage (Vpp) level and the internal power supply (Vcore) level is prevented. Although a short scheme is constructed, there is a possibility of failure because of operation in some local circuit areas.

내부전원에 연결되어 있는 캡 용량은 파워-업 동작시에 부담이 될 수 있으며 고전압 캡의 경우 주로 메인 워드라인이 상당부분 차지하고 있으며 제품 집적도가 점점 증가하면서 캡 용량도 커져 파워-업 동작 확보에 어려움을 안고 있다 Cap capacity connected to the internal power supply can be a burden during power-up operation. In the case of high-voltage caps, the main word line is mainly occupied, and as the product density increases, the cap capacity also increases, making it difficult to secure power-up operation. Hug

따라서, 본 발명은 파워-업 동작 확보를 용이하게 하는 워드라인 구동 회로를 제시한다.Accordingly, the present invention proposes a word line driving circuit that facilitates securing a power-up operation.

이러한 본 발명은 외부전압이 기설정된 레벨에 도달하여 논리레벨이 천이된 파워-업 신호에 응답하여, 메인 워드라인 어드레스 신호를 메인 워드라인 신호로 출력하는 메인 워드라인 구동부와 상기 논리레벨이 천이된 파워-업 신호에 응답하여, 서브 워드라인 어드레스 신호를 서브 워드라인 선택신호로 출력하는 서브 워드라인 선택부를 포함한다.The present invention is a main word line driver for outputting a main word line address signal as a main word line signal in response to a power-up signal in which the external voltage reaches a predetermined level and the logic level is shifted, and the logic level is shifted. And a sub word line selection unit outputting a sub word line address signal as a sub word line selection signal in response to the power-up signal.

그리고, 본 발명은 메인 워드라인 어드레스 신호에 응답하여 메인 워드라인 신호를 출력하되, 파워-업 신호 활성화 시 상기 메인 워드라인 신호를 일정 로직 레벨로 출력하는 메인 워드라인 구동부와, 서브 워드라인 어드레스 신호에 응답하여 서브 워드라인 선택 신호를 출력하되, 파워-업 신호 활성화 시 상기 서브 워드라인 선택 신호를 일정 로직 레벨로 출력하는 서브 워드라인 선택부와, 상기 메인 워드라인 구동부의 출력 신호와 상기 서브 워드라인 선택부의 출력신호에 응답하여 서브 워드라인 신호를 출력하는 서브 워드라인 구동부를 포함한다.In addition, the present invention outputs a main word line signal in response to a main word line address signal, and a main word line driver for outputting the main word line signal at a predetermined logic level when a power-up signal is activated, and a sub word line address signal. A sub word line selection signal in response to the sub word line selection signal, and outputting the sub word line selection signal at a predetermined logic level when a power-up signal is activated; an output signal and the sub word of the main word line driver; And a sub word line driver for outputting a sub word line signal in response to an output signal of the line selector.

이와 같이 본 발명은 파워-업 동작시 파워-업 완료 신호를 받아 워드라인이 선택될 수 있게 함으로써 파워-업 동작의 안정성 확보로 워드라인 전압레벨이 내부전원보다 낮게 구성되는 래치-업 현상을 방지할 수 있다.As described above, the present invention prevents the latch-up phenomenon in which the word line voltage level is lower than the internal power supply by securing the stability of the power-up operation by allowing the word line to be selected by receiving the power-up completion signal during the power-up operation. can do.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited by these examples.

도 2 는 본 발명에 의한 워드라인 구동 회로의 블럭도이다.2 is a block diagram of a word line driver circuit according to the present invention.

도 2 에 도시한 바와 같이, 본 발명은 메인 워드라인 어드레스 신호(MA<0:15>)와 파워-업 신호(PWRUP)에 응답하여 메인 워드라인 신호(Mwlb<0:15>)를 출력하는 메인 워드라인 구동부(10)와, 서브 워드라인 어드레스 신호(SA<0:7>)와 파워-업 신호(PWRUP)에 응답하여 서브 워드라인 선택 신호(Swl<0:7>)를 출력하는 서브 워드라인 선택부(20)와, 상기 메인 워드라인 신호(Mwlb<0:15>)와 상기 서브 워드라인 선택 신호(Swl<0:7>)에 응답하여 서브 워드라인 신호(wl<0:127>)를 출력하는 서브 워드라인 구동부(30)를 포함한다.As shown in FIG. 2, the present invention outputs a main word line signal Mwlb <0:15> in response to a main word line address signal MA <0:15> and a power-up signal PWRUP. A sub which outputs the sub word line selection signal Swl <0: 7> in response to the main word line driver 10, the sub word line address signals SA <0: 7> and the power-up signal PWRUP. The sub word line signal wl <0: 127 in response to a word line selector 20, the main word line signal Mwlb <0:15>, and the sub word line select signal Swl <0: 7>. And a sub word line driver 30 for outputting >

도 3 은 도 2 의 메인 워드라인 구동부의 회로도이고, 도 4 는 도 2 의 서브 워드라인 선택부의 회로도이며, 도 5 는 도 2 의 서브 워드라인 구동부의 회로도이다.3 is a circuit diagram of the main word line driver of FIG. 2, FIG. 4 is a circuit diagram of the sub word line selector of FIG. 2, and FIG. 5 is a circuit diagram of the sub word line driver of FIG. 2.

도 3 내지 도 5 에 도시한 바와 같이, 상기 메인 워드라인 구동부(10)는 상기 메인 워드라인 어드레스 신호(MA<0:15>)와 상기 파워-업 신호(PWRUP)에 응답하 여 부정 논리합 연산하는 논리소자(11)를 포함하고, 상기 서브 워드라인 선택부(20)는 상기 서브 워드라인 어드레스 신호(SA<0:7>)와 상기 파워-업 신호(PWRUP)에 응답하여 부정 논리합 연산하는 논리소자(21)를 포함한다.As shown in FIGS. 3 to 5, the main word line driver 10 performs a negative OR operation in response to the main word line address signals MA <0:15> and the power-up signal PWRUP. And the logic word 11, and the sub word line selector 20 performs a negative OR operation in response to the sub word line address signals SA <0: 7> and the power-up signal PWRUP. The logic element 21 is included.

그리고, 상기 서브 워드라인 구동부(30)는 상기 서브 워드라인 선택 신호(Swl<0:7>)를 전원으로 인가받아 상기 메인 워드라인 신호(Mwlb<0:15>)에 응답하여 구동하는 제1구동부(31), 상기 서브 워드라인 선택 신호의 반전신호(Swlb<0:7>)에 응답하여 구동하는 제2구동부(32)를 포함한다.The sub word line driver 30 receives the sub word line selection signals Swl <0: 7> as power and drives the sub word line driver 30 in response to the main word line signals Mwlb <0:15>. The driver 31 includes a second driver 32 driving in response to the inverted signal Swlb <0: 7> of the sub word line selection signal.

여기서, 상기 제1구동부(31)는 상기 메인 워드라인 신호(Mwlb<0:15>)와 서브 워드라인 선택 신호(Swl<0:7>)에 응답하여 풀-업 구동하는 풀-업 구동부와, 상기 메인 워드라인 신호(Mwlb<0:15>)와 서브 워드라인 선택 신호(Swl<0:7>)에 응답하여 풀-다운 구동하는 풀-다운 구동부를 포함한다.Here, the first driver 31 may include a pull-up driving unit configured to pull-up driving in response to the main word line signal Mwlb <0:15> and the sub word line selection signal Swl <0: 7>. And a pull-down driving unit for pull-down driving in response to the main wordline signal Mwlb <0:15> and the sub wordline selection signal Swl <0: 7>.

상기 제2구동부(32)는 상기 서브 워드라인 선택 신호의 반전신호(Swlb<0:7>)에 응답하여 풀-다운 구동하는 풀-다운 구동부를 포함한다.The second driver 32 includes a pull-down driver for pull-down driving in response to an inversion signal Swlb <0: 7> of the sub word line selection signal.

이와 같이 구성된 본 발명의 동작을 도 2 내지 도 7를 참조하여 상세히 설명하면 다음과 같다.The operation of the present invention configured as described above will be described in detail with reference to FIGS. 2 to 7.

도 2 내지 도 7 에 도시한 바와 같이, 메인 워드라인 구동부(10)는 메인 워드라인 어드레스 신호(MA<0:15>)와 파워-업 신호(PWRUP)에 응답하여 메인 워드라인 신호(Mwlb<0:15>)를 출력한다.As shown in FIG. 2 to FIG. 7, the main word line driver 10 responds to the main word line address signal Mwlb <in response to the main word line address signal MA <0:15> and the power-up signal PWRUP. 0:15>).

이러한 메인 워드라인 구동부(10)는 메인 워드라인 어드레스 신호(MA<0:15>)에 응답하여 메인 워드라인 신호(Mwlb<0:15>)를 출력하되, 파워-업 신호(PWRUP) 활 성화 시 상기 메인 워드라인 신호(Mwlb<0:15>)를 일정 로직 레벨로 출력한다.The main word line driver 10 outputs the main word line signals Mwlb <0:15> in response to the main word line address signals MA <0:15>, but activates the power-up signal PWRUP. The main word line signal Mwlb <0:15> is output at a predetermined logic level.

즉, 파워-업 신호가 low로 인에이블 되어야 고전압이 메인 워드라인에 공급되어 고전압 레벨을 유지시킨다. 여기서, 파워-업 신호가 low인 경우는 도 6 에 도시한 바와 같이 파워-업 동작이 완료됨을 의미한다.That is, the power-up signal must be enabled low to supply high voltage to the main word line to maintain the high voltage level. Here, when the power-up signal is low, it means that the power-up operation is completed as shown in FIG.

그리고, 서브 워드라인 선택부(20)는 서브 워드라인 어드레스 신호(SA<0:7>)와 파워-업 신호(PWRUP)에 응답하여 서브 워드라인 선택 신호(Swl<0:7>)를 출력한다.The sub word line selection unit 20 outputs the sub word line selection signals Swl <0: 7> in response to the sub word line address signals SA <0: 7> and the power-up signal PWRUP. do.

이러한 서브 워드라인 선택부(20)는 서브 워드라인 어드레스 신호(SA<0:7>)에 응답하여 서브 워드라인 선택 신호(Swl<0:7>)를 출력하되, 파워-업 신호(PWRUP) 활성화 시 상기 서브 워드라인 선택 신호(Swl<0:7>)를 일정 로직 레벨로 출력한다.The sub word line selector 20 outputs a sub word line select signal Swl <0: 7> in response to the sub word line address signals SA <0: 7>, but the power-up signal PWRUP When activated, the sub word line selection signals Swl <0: 7> are output at a predetermined logic level.

즉, 파워-업 동작이 완료된 이후에 서브 워드라인 선택 신호(Swl<0:7>)를 출력하도록 동작한다.That is, after the power-up operation is completed, the sub word line selection signals Swl <0: 7> are output.

이어서, 서브 워드라인 구동부(30)는 상기 메인 워드라인 신호(Mwlb<0:15>)와 상기 서브 워드라인 선택 신호(Swl<0:7>)에 응답하여 서브 워드라인 신호(wl<0:127>)를 출력한다.Subsequently, the sub word line driver 30 responds to the main word line signal Mwlb <0:15> and the sub word line selection signal Swl <0: 7>. 127>).

이와 같이, 본 발명은 파워-업 동작시의 내부전원의 캡 용량 감소를 위해 고전압 레벨 캡 용량의 상당부분을 차지하고 있는 고전압 레벨의 메인 워드라인 캡을 파업-업 이후에 보여질 수 있도록 메인 워드라인 구동부와 서브 워드라인 선택부가 파워-업 신호를 입력받아 워드라인을 프리차지 시키는 것이다. 여기서 프리차지 상태는 메인 워드라인이 고전압 레벨로 유지되는 상태를 말한다.As such, the present invention provides a main word line so that the main word line cap of the high voltage level, which occupies a substantial portion of the high voltage level cap capacity, can be seen after the strike-up to reduce the cap capacity of the internal power supply during the power-up operation. The driver and the sub word line selector receive the power-up signal to precharge the word line. The precharge state refers to a state in which the main word line is maintained at a high voltage level.

다시 말해, 본 발명은 파워-업 동작 시 고전압 레벨이 다른 내부 전원 레벨보다 낮게 구성되어 래치-업 현상 억제를 위해 파워-업 완료 신호(상술한 파워-업 동작이 완료된 후, 상기 파워-업 신호가 비활성화(논리레벨 low)된 시점의 신호)를 입력받아 파워-업 동작이 완료된 이후에 메인 워드라인 신호를 선택한다. 또한, 서브 워드라인 선택부도 파워-업 완료 신호를 입력받아 파워-업 동작이 완료된 이후에 서브 워드라인 신호를 선택한다. 즉, 파워-업 완료 신호의 활성화에 응답하여 메인 워드라인 신호와 서브 워드라인 신호를 출력한다.In other words, the present invention is configured to have a high voltage level lower than the other internal power level during the power-up operation so that the power-up completion signal (the above-mentioned power-up signal is completed after the power-up operation is completed for suppressing latch-up phenomenon) Selects the main word line signal after the power-up operation is completed. In addition, the sub word line selection unit receives the power-up completion signal and selects the sub word line signal after the power-up operation is completed. That is, the main word line signal and the sub word line signal are output in response to the activation of the power-up completion signal.

이러한 본 발명은 도 7 에 도시한 바와 같이 파워-업 시점에 고전압 캡 용량을 제거함으로써 고전압 레벨 상승 기울기가 완만해지는 현상 및 내부전압 역전 현상 등을 방지할 수 있다.
일반적으로, 내부전압은 외부전압을 인가받아 생성된다. 그리고, 도 6과 같이 외부전압이 기설정된 전압레벨에 도달하게 되면, 상술한 파워-업 신호의 논리레벨은 천이된다. 즉, 파워-업 동작이 완료되면 파워-업 신호의 논리레벨은 천이된다.
본 발명은 위와 같이 파워-업 동작이 완료되면 논리레벨이 천이되는 파워-업 신호를 이용하여 메인 워드라인 신호 및 서브 워드라인 선택신호를 출력하며, 이로써 파워-업 동작의 안정성을 확보한다.As shown in FIG. 7, the present invention can prevent the phenomenon of the high voltage level rising slope from becoming slow and the internal voltage reversal phenomenon by removing the high voltage cap capacity at the power-up time.
In general, the internal voltage is generated by applying an external voltage. When the external voltage reaches the predetermined voltage level as shown in FIG. 6, the logic level of the power-up signal described above is shifted. That is, when the power-up operation is completed, the logic level of the power-up signal is shifted.
When the power-up operation is completed as described above, the present invention outputs a main word line signal and a sub word line selection signal by using a power-up signal to which a logic level is shifted, thereby securing stability of the power-up operation.

도 1 은 종래 기술에 의한 비정상적인 파워 특성을 나타낸 도면이다.1 is a view showing abnormal power characteristics according to the prior art.

도 2 는 본 발명에 의한 워드라인 구동 회로의 블럭도이다.2 is a block diagram of a word line driver circuit according to the present invention.

도 3 은 도 2 의 메인 워드라인 구동부의 회로도이다.3 is a circuit diagram of the main word line driver of FIG. 2.

도 4 는 도 2 의 서브 워드라인 선택부의 회로도이다.4 is a circuit diagram of a sub word line selector of FIG. 2.

도 5 는 도 2 의 서브 워드라인 구동부의 회로도이다.5 is a circuit diagram of a sub word line driver of FIG. 2.

도 6 은 파워-업 신호의 특성을 보인 도면이다.6 is a diagram illustrating the characteristics of a power-up signal.

도 7 은 본 발명에 의한 정상적인 전원 특성을 나타낸 도면이다.7 is a view showing normal power supply characteristics according to the present invention.

Claims (15)

외부전압이 기설정된 레벨에 도달하여 논리레벨이 천이된 파워-업 신호에 응답하여, 메인 워드라인 어드레스 신호를 메인 워드라인 신호로 출력하는 메인 워드라인 구동부와;A main word line driver for outputting a main word line address signal as a main word line signal in response to a power-up signal in which the external voltage reaches a predetermined level and the logic level is shifted; 상기 논리레벨이 천이된 파워-업 신호에 응답하여, 서브 워드라인 어드레스 신호를 서브 워드라인 선택신호로 출력하는 서브 워드라인 선택부;A sub word line selection unit outputting a sub word line address signal as a sub word line selection signal in response to the power-up signal to which the logic level is transitioned; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 1 항에 있어서,The method of claim 1, 상기 메인 워드라인 구동부는 상기 파워-업 신호 활성화 시 일정 로직 레벨의 메인 워드라인 신호를 출력하는 워드라인 구동 회로.And the main word line driver outputs a main word line signal having a predetermined logic level when the power-up signal is activated. 제 1 항에 있어서,The method of claim 1, 상기 서브 워드라인 선택부는 상기 파워-업 신호 활성화 시 일정 로직 레벨의 서브 워드라인 선택 신호를 출력하는 워드라인 구동 회로.And the sub word line selection unit outputs a sub word line selection signal having a predetermined logic level when the power-up signal is activated. 제 1 항에 있어서,The method of claim 1, 상기 워드라인 구동 회로는The word line driving circuit 상기 메인 워드라인 신호와 상기 서브 워드라인 선택 신호에 응답하여 서브 워드라인 신호를 출력하는 서브 워드라인 구동부;A sub word line driver outputting a sub word line signal in response to the main word line signal and the sub word line selection signal; 를 더 포함하는 워드라인 구동 회로.The word line driving circuit further comprising. 제 1 항에 있어서,The method of claim 1, 상기 메인 워드라인 구동부는 상기 메인 워드라인 어드레스 신호와 상기 파워-업 신호에 응답하여 부정 논리합 연산하는 논리소자;The main word line driver may include a logic element configured to perform a non-OR operation in response to the main word line address signal and the power-up signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 1 항에 있어서,The method of claim 1, 상기 서브 워드라인 선택부는 상기 서브 워드라인 어드레스 신호와 상기 파워-업 신호에 응답하여 부정 논리합 연산하는 논리소자;The sub word line selector may include a logic element configured to perform a non-OR operation in response to the sub word line address signal and the power-up signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 서브 워드라인 구동부는The sub word line driver 상기 서브 워드라인 선택 신호를 전원으로 인가받아 상기 메인 워드라인 신호에 응답하여 구동하는 제1구동부와;A first driver receiving the sub word line selection signal as a power source and driving the sub word line selection signal in response to the main word line signal; 상기 서브 워드라인 선택 신호의 반전신호에 응답하여 구동하는 제2구동부;A second driver driving in response to an inverted signal of the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1구동부는The first driving unit 상기 메인 워드라인 신호와 서브 워드라인 선택 신호에 응답하여 풀-업 구동하는 풀-업 구동부와;A pull-up driving unit configured to pull-up driving in response to the main word line signal and the sub word line selection signal; 상기 메인 워드라인 신호와 서브 워드라인 선택 신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;A pull-down driving unit configured to pull-down drive in response to the main word line signal and the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 제2구동부는 상기 서브 워드라인 선택 신호의 반전신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;The second driver may include: a pull-down driver configured to pull-down drive in response to an inverted signal of the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 메인 워드라인 어드레스 신호에 응답하여 메인 워드라인 신호를 출력하되, 파워-업 신호 활성화 시 상기 메인 워드라인 신호를 일정 로직 레벨로 출력하는 메인 워드라인 구동부와;A main word line driver for outputting a main word line signal in response to a main word line address signal and outputting the main word line signal at a predetermined logic level when a power-up signal is activated; 서브 워드라인 어드레스 신호에 응답하여 서브 워드라인 선택 신호를 출력하되, 파워-업 신호 활성화 시 상기 서브 워드라인 선택 신호를 일정 로직 레벨로 출력하는 서브 워드라인 선택부와;A sub word line selection unit outputting a sub word line selection signal in response to the sub word line address signal, and outputting the sub word line selection signal at a predetermined logic level when a power-up signal is activated; 상기 메인 워드라인 구동부의 출력 신호와 상기 서브 워드라인 선택부의 출력신호에 응답하여 서브 워드라인 신호를 출력하는 서브 워드라인 구동부;A sub word line driver for outputting a sub word line signal in response to an output signal of the main word line driver and an output signal of the sub word line selector; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 10 항에 있어서,The method of claim 10, 상기 메인 워드라인 구동부는 메인 워드라인 어드레스 신호와 상기 파워-업 신호에 응답하여 부정 논리합 연산하는 연산소자;The main word line driver may include arithmetic and logical sum operations in response to a main word line address signal and the power-up signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 10 항에 있어서,The method of claim 10, 상기 서브 워드라인 선택부는 서브 워드라인 어드레스 신호와 상기 파워-업 신호에 응답하여 부정 논리합 연산하는 연산소자;The sub word line selector may include an arithmetic and logical sum operation in response to a sub word line address signal and the power-up signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 10 항에 있어서,The method of claim 10, 상기 서브 워드라인 구동부는The sub word line driver 상기 서브 워드라인 선택 신호를 전원으로 인가받아 상기 메인 워드라인 신호에 응답하여 구동하는 제1구동부와;A first driver receiving the sub word line selection signal as a power source and driving the sub word line selection signal in response to the main word line signal; 상기 서브 워드라인 선택 신호의 반전신호에 응답하여 구동하는 제2구동부;A second driver driving in response to an inverted signal of the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 13 항에 있어서,The method of claim 13, 상기 제1구동부는The first driving unit 상기 메인 워드라인 신호와 서브 워드라인 선택 신호에 응답하여 풀-업 구동하는 풀-업 구동부와;A pull-up driving unit configured to pull-up driving in response to the main word line signal and the sub word line selection signal; 상기 메인 워드라인 신호와 서브 워드라인 선택 신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;A pull-down driving unit configured to pull-down drive in response to the main word line signal and the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a. 제 13 항에 있어서,The method of claim 13, 상기 제2구동부는 상기 서브 워드라인 선택 신호의 반전신호에 응답하여 풀-다운 구동하는 풀-다운 구동부;The second driver may include: a pull-down driver configured to pull-down drive in response to an inverted signal of the sub word line selection signal; 를 포함하는 워드라인 구동 회로.Word line driving circuit comprising a.
KR1020070133638A 2007-12-18 2007-12-18 Word line driving circuit KR100935725B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070133638A KR100935725B1 (en) 2007-12-18 2007-12-18 Word line driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133638A KR100935725B1 (en) 2007-12-18 2007-12-18 Word line driving circuit

Publications (2)

Publication Number Publication Date
KR20090066038A KR20090066038A (en) 2009-06-23
KR100935725B1 true KR100935725B1 (en) 2010-01-08

Family

ID=40994197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133638A KR100935725B1 (en) 2007-12-18 2007-12-18 Word line driving circuit

Country Status (1)

Country Link
KR (1) KR100935725B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167296B1 (en) * 1995-12-16 1999-02-01 문정환 Word line driving circuit
KR100204542B1 (en) 1995-11-09 1999-06-15 윤종용 Memory device with multi subword line driver
KR20000009729A (en) * 1998-07-28 2000-02-15 김영환 Sub word line driving circuit
KR20000015548A (en) * 1998-08-31 2000-03-15 김영환 Sub wordline driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204542B1 (en) 1995-11-09 1999-06-15 윤종용 Memory device with multi subword line driver
KR0167296B1 (en) * 1995-12-16 1999-02-01 문정환 Word line driving circuit
KR20000009729A (en) * 1998-07-28 2000-02-15 김영환 Sub word line driving circuit
KR20000015548A (en) * 1998-08-31 2000-03-15 김영환 Sub wordline driving circuit

Also Published As

Publication number Publication date
KR20090066038A (en) 2009-06-23

Similar Documents

Publication Publication Date Title
JP2015207334A (en) semiconductor device
US9013951B2 (en) Word line drivers and semiconductor memory devices including the same
JP2006216221A (en) Semiconductor memory device for subword line structure controlled to be negative, and its drive method
JP2009070480A (en) Semiconductor storage device
US7561488B2 (en) Wordline driving circuit and method for semiconductor memory
KR100642759B1 (en) Semiconductor memory device for selectively refreshing wordlines
US6657915B2 (en) Wordline driver for ensuring equal stress to wordlines in multi row address disturb test and method of driving the wordline driver
US6535438B2 (en) Semiconductor memory device adopting redundancy system
JP4999287B2 (en) Static semiconductor memory device
JP2008165956A (en) Semiconductor memory device for selectively driving negative word line
US7933155B2 (en) Memory device with reduced buffer current during power-down mode
KR100935725B1 (en) Word line driving circuit
KR100535814B1 (en) Circuit and method for generating word line control signal and semiconductor memory device having the same
KR100567023B1 (en) Circuit for driving wordline of semiconductor device
JP2004171744A (en) Semiconductor memory device and method for arranging the same
US7606109B2 (en) Word line driving circuit and semiconductor device using the same
KR20090075909A (en) Address coding method for use in multi word line test in semiconductor memory device
KR20080040207A (en) Semiconductor memory device
KR101522479B1 (en) Nand logic word line selection
US8885436B2 (en) Semiconductor memory device and method of driving the same
US8644089B2 (en) Semiconductor memory device
US8184485B2 (en) Semiconductor device having coupling elimination circuit
JP4541385B2 (en) Semiconductor device
JP2008198355A (en) Semiconductor integrated circuit device
KR100240871B1 (en) A circuit of driving redundancy word lines of semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee