KR100930789B1 - Semiconductor device that can change the output signal level of the output driver - Google Patents

Semiconductor device that can change the output signal level of the output driver Download PDF

Info

Publication number
KR100930789B1
KR100930789B1 KR1020030027163A KR20030027163A KR100930789B1 KR 100930789 B1 KR100930789 B1 KR 100930789B1 KR 1020030027163 A KR1020030027163 A KR 1020030027163A KR 20030027163 A KR20030027163 A KR 20030027163A KR 100930789 B1 KR100930789 B1 KR 100930789B1
Authority
KR
South Korea
Prior art keywords
output
output driver
load
multiplexer
driver
Prior art date
Application number
KR1020030027163A
Other languages
Korean (ko)
Other versions
KR20040093291A (en
Inventor
채종석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030027163A priority Critical patent/KR100930789B1/en
Publication of KR20040093291A publication Critical patent/KR20040093291A/en
Application granted granted Critical
Publication of KR100930789B1 publication Critical patent/KR100930789B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로 특히, 출력 드라이버의 출력신호 레벨을 가변시킬 수 있는 가변부를 구비하여 출력 드라이버의 출력단에 연결된 부하의 동작여부를 체크할 수 있는 반도체 장치에 관한 것이다. 본 발명에 따른 반도체 장치는 출력 드라이버; 상기 출력 드라이버의 출력단에 구비된 부하; 상기 출력드라이버의 출력신호에 응답해서, 자신의 제1입력단 및 제2입력단의 신호중 어느 하나를 선택하여 상기 출력 드라이버의 출력단으로 제공하는 멀티플렉서; 전원전압과 상기 멀티플렉서의 제1입력단 사이에 접속된 제 212 가변저항; 및 접지단과 상기 멀티플렉서의 제2입력단 사이에 접속된 제 213 가변저항을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a semiconductor device having a variable unit capable of varying an output signal level of an output driver and capable of checking whether a load connected to an output terminal of an output driver is operated. A semiconductor device according to the present invention includes an output driver; A load provided at an output terminal of the output driver; A multiplexer which selects one of a signal of a first input terminal and a second input terminal of the output driver and outputs the signal to an output terminal of the output driver in response to an output signal of the output driver; A second 212 variable resistor connected between a power supply voltage and a first input terminal of the multiplexer; And a 213 variable resistor connected between the ground terminal and the second input terminal of the multiplexer.

출력 드라이버, 출력신호 레벨, 가변저항, 멀티플렉서Output driver, output signal level, potentiometer, multiplexer

Description

출력 드라이버의 출력신호 레벨을 가변할 수 있는 반도체 장치{SEMICONDUCTOR DEVICE FOR CHANGING THE OUTPUT SIGNAL LEVEL OF OUTPUT DRIVER} A semiconductor device capable of varying the output signal level of an output driver {SEMICONDUCTOR DEVICE FOR CHANGING THE OUTPUT SIGNAL LEVEL OF OUTPUT DRIVER}             

도1은 종래기술에 따른 출력 드라이버와 부하를 도시한 도면,1 is a view showing an output driver and a load according to the prior art;

도2는 본 발명의 일실시예에 따른 신호레벨 가변부를 구비한 출력 드라이버와 부하를 도시한 도면,2 is a view showing an output driver and a load having a signal level variable unit according to an embodiment of the present invention;

도3a 내지 도3b는 본 발명의 일실시예에 따른 출력 드라이버의 출력신호를 도시한 신호 파형도.
3A to 3B are signal waveform diagrams showing output signals of an output driver according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

200 : 출력 드라이버 201 : PMOS 트랜지스터200: output driver 201: PMOS transistor

202 : NMOS 트랜지스터 210 : 신호레벨 가변부202: NMOS transistor 210: signal level variable portion

211 : 멀티플렉서 212, 213 : 가변저항211: multiplexer 212, 213: variable resistor

220 : 부하
220: load

본 발명은 반도체 장치에 관한 것으로 특히, 출력 드라이버의 출력신호 레벨을 가변시킬 수 있는 신호레벨 가변부를 구비한 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a signal level variable portion capable of varying an output signal level of an output driver.

일반적으로, 출력 드라이버는 시스템 등의 출력단에 구비되어 시스템의 출력신호를 구동하는 회로로써, 도1에는 간단한 인버터(inverter) 형태의 출력 드라이버(100)와 출력 드라이버의 출력단(node A)에 연결된 부하(110)가 도시되어 있다.In general, an output driver is a circuit provided at an output terminal such as a system to drive an output signal of the system. In FIG. 1, a load connected to an output driver 100 and a node A of an output driver are shown in FIG. 110 is shown.

출력 드라이버는 여러가지 형태를 가질 수 있지만, 기본적인 원리는 도1에 도시된 인버터 형태의 출력 드라이버와 유사하며, 종래에 사용되던 출력 드라이버의 출력신호는 그 신호 레벨이 변동되는 일이 없이, 그대로 부하에 입력되었다.The output driver may have various forms, but the basic principle is similar to that of the inverter type driver shown in FIG. 1, and the output signal of the conventionally used output driver can be applied to the load without changing its signal level. Was entered.

이를 도1을 참조하여 상세히 설명한다.This will be described in detail with reference to FIG. 1.

종래의 출력 드라이버(100)는, 전원전압단(Vcc)과 노드 A 사이에 접속된 제 101 PMOS 트랜지스터와, 노드 A와 접지단(GND) 사이에 접속된 제 102 NMOS 트랜지스터로 구성되어 있으며, 출력 드라이버(100)의 출력단(노드 A)에는 부하(110)가 접속되어 있다.The conventional output driver 100 is composed of a 101st PMOS transistor connected between a power supply voltage terminal Vcc and a node A, and a 102nd NMOS transistor connected between a node A and a ground terminal GND. The load 110 is connected to the output terminal (node A) of the driver 100.

이와같이 구성된 출력 드라이버(100)의 동작을 설명하면 다음과 같다. 먼저, 제 101 PMOS 트랜지스터가 턴온되고 제 102 NMOS 트랜지스터가 턴오프된 경우에는 출력 드라이버(100)의 출력신호는 논리 'H' 가 되며, 제 101 PMOS 트랜지스터가 턴 오프 되고 제 102 NMOS 트랜지스터가 턴온되는 경우에는 출력 드라이버(100)의 출력신호는 논리 'L' 가 된다. The operation of the output driver 100 configured as described above is as follows. First, when the 101 st PMOS transistor is turned on and the 102 th NMOS transistor is turned off, the output signal of the output driver 100 becomes logic 'H', and the 101 th PMOS transistor is turned off and the 102 th NMOS transistor is turned on In this case, the output signal of the output driver 100 becomes logic 'L'.                         

이때, 출력 드라이버의 출력신호 중에서 'High Output Voltage' 를 의미하는 VOH 와, 'Low Output Voltage' 를 의미하는 VOL 은 그대로 부하(110)로 인가되며, 이와같이 부하(110)로 인가되는 VOH와 VOL은 부하입장에서는 입력전압이 된다.At this time, VOH, which means 'High Output Voltage', and VOL, which means 'Low Output Voltage', of the output signal of the output driver are applied to the load 110 as it is. The input voltage is at the load entrance.

따라서, 출력 드라이버의 출력신호 레벨인 VOH과 VOL을 변경할 수 있다면, 부하로 입력되는 입력전압을 변경할 수 있게 된다.Therefore, if the output signal level VOH and VOL of the output driver can be changed, the input voltage input to the load can be changed.

출력 드라이버에 접속된 부하(load)가 메모리 또는 논리회로 등인 경우에, 부하로 입력되는 입력전압에 따라 부하가 동작할 수도 있고 또는, 부하가 동작하지 않을 수도 있다. 종래와 같은 출력 드라이버를 사용하는 경우에는 이러한 부하의 동작여부를 판단하기 어렵기 때문에, 출력 드라이버의 설계가 어려운 단점이 있었다.
When the load connected to the output driver is a memory or a logic circuit or the like, the load may or may not operate depending on the input voltage input to the load. In the case of using an output driver as in the related art, it is difficult to determine whether such a load is operated. Therefore, it is difficult to design the output driver.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 출력 드라이버의 출력신호 레벨을 가변시킴으로써 출력 드라이버에 연결된 부하의 동작여부를 판단할 수 있는 신호레벨 가변부를 포함하여 구성된 반도체 장치를 제공함을 그 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems and provides a semiconductor device including a signal level variable unit capable of determining whether the load connected to the output driver is operated by varying the output signal level of the output driver. It is done.

상기한 목적을 달성하기 위한 본 발명의 반도체 장치는, 출력 드라이버; 상기 출력 드라이버의 출력단에 구비된 부하; 상기 출력드라이버의 출력신호에 응답해서, 자신의 제1입력단 및 제2입력단의 신호중 어느 하나를 선택하여 상기 출력 드라이버의 출력단으로 제공하는 멀티플렉서; 전원전압과 상기 멀티플렉서의 제1입력단 사이에 접속된 제 212 가변저항; 및 접지단과 상기 멀티플렉서의 제2입력단 사이에 접속된 제 213 가변저항을 포함한다.A semiconductor device of the present invention for achieving the above object, the output driver; A load provided at an output terminal of the output driver; A multiplexer which selects one of a signal of a first input terminal and a second input terminal of the output driver and outputs the signal to an output terminal of the output driver in response to an output signal of the output driver; A second 212 variable resistor connected between a power supply voltage and a first input terminal of the multiplexer; And a 213 variable resistor connected between the ground terminal and the second input terminal of the multiplexer.

본 발명은 출력 드라이버와, 출력 드라이버의 출력신호 전압 레벨을 가변할 수 있는 가변저항 및 멀티플렉서를 포함하여 구성된 반도체 장치에 관한 것으로, 출력신호 전압 레벨에 따른 부하의 동작여부를 판단할 수 있어, 출력 드라이버 설계시에 도움을 줄 수 있는 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including an output driver, a variable resistor and a multiplexer capable of varying an output signal voltage level of an output driver. The present invention relates to a semiconductor device that can help in designing a driver.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도2는 본 발명의 일실시예에 따른 신호레벨 가변부를 구비한 반도체 장치를 도시한 도면이고, 도3a 내지 도3b는 본 발명의 일실시예에 따른 반도체 소자에서 부하로 인가되는 전압을 도시한 신호파형도로써, 도3a는 멀티플렉서가 제 213 가변저항을 선택하는 경우에 부하로 인가되는 전압이 도시된 신호파형도이며, 도3b는 멀티플렉서가 제 212 가변저항을 선택하는 경우에 부하로 인가되는 전압을 도시한 신호파형도이다.2 is a diagram illustrating a semiconductor device having a signal level variable unit according to an embodiment of the present invention, and FIGS. 3A to 3B illustrate voltages applied to a load in a semiconductor device according to an embodiment of the present invention. As a signal waveform diagram, FIG. 3A is a signal waveform diagram illustrating a voltage applied to a load when the multiplexer selects a 213 variable resistor. FIG. Signal waveform diagram showing voltage.

도2 내지 도3b를 참조하여 본 발명의 일실시예를 설명한다.An embodiment of the present invention will be described with reference to FIGS.

본 발명의 일실시예에 따른 반도체 장치는, 출력 드라이버(200)와, 출력 드라이버의 출력단에 접속되어 출력 드라이버의 출력 신호레벨을 가변할 수 있는 신호레벨 가변부(210)와, 출력 드라이버의 출력단에 접속된 부하(220)를 포함하여 이루어진다.A semiconductor device according to an embodiment of the present invention includes an output driver 200, a signal level variable unit 210 connected to an output terminal of an output driver to vary an output signal level of an output driver, and an output terminal of an output driver. It comprises a load 220 connected to.

출력 드라이버(200)는, 전원전압단과 출력단(노드 B) 사이에 접속된 제 201 PMOS 트랜지스터와, 출력단(노드 B)과 접지단 사이에 접속된 제 202 NMOS 트랜지스터로 구성되어 있다.The output driver 200 is composed of a 201 PMOS transistor connected between a power supply voltage terminal and an output terminal (node B), and a 202th NMOS transistor connected between an output terminal (node B) and a ground terminal.

신호레벨 가변부(210)는 출력 드라이버의 출력단에 접속된 멀티플렉서(211)와, 멀티플렉서(211)와 전원전압단(VCC) 사이에 접속된 제 212 가변저항과, 멀티플렉서(211)와 접지단(GND) 사이에 접속된 제 213 가변저항으로 구성되어 있다.The signal level variable part 210 includes a multiplexer 211 connected to an output terminal of an output driver, a second 1212 variable resistor connected between the multiplexer 211 and a power supply voltage terminal VCC, the multiplexer 211 and a ground terminal ( And a 213th variable resistor connected between the GNDs).

이상과 같이 구성된 본 발명의 일실시에에 따른 반도체 장치의 동작을 살펴보면 다음과 같다. 먼저, 신호레벨 가변부(210)가 없다고 가정하고, 출력 드라이버(200)의 출력신호를 살펴본다.Looking at the operation of the semiconductor device according to an embodiment of the present invention configured as described above are as follows. First, it is assumed that there is no signal level variable part 210, and the output signal of the output driver 200 will be described.

출력 드라이버의 출력신호가 논리 'H' 인 경우에는 제 201 PMOS 트랜지스터는 턴온되고, 제 202 NMOS 트랜지스터는 턴 오프된다. 이 경우, 출력 드라이버의 출력단인 노드 B는 전원전압(Vcc) 레벨로 논리 'H'를 출력한다. 즉, 이때의 출력 신호레벨은 'High Output Voltage' 를 의미하는 VOH 가 된다.When the output signal of the output driver is logic 'H', the 201 PMOS transistor is turned on and the 202 NMOS transistor is turned off. In this case, the node B, which is an output terminal of the output driver, outputs a logic 'H' at the power supply voltage Vcc level. That is, the output signal level at this time is VOH, which means 'High Output Voltage'.

출력 드라이버의 출력신호가 논리 'L' 인 경우에는 제 201 PMOS 트랜지스터는 턴오프되고, 제 202 NMOS 트랜지스터는 턴온된다. 이 경우, 출력 드라이버의 출력단인 노드 B는 접지단(GND) 레벨로 논리 'L'를 출력한다. 즉, 이때의 출력 신호레벨은 'Low Output Voltage' 를 의미하는 VOL 이 된다.When the output signal of the output driver is logic 'L', the 201 PMOS transistor is turned off and the 202 NMOS transistor is turned on. In this case, Node B, which is the output terminal of the output driver, outputs a logic 'L' at the ground terminal (GND) level. That is, the output signal level at this time is VOL, which means 'Low Output Voltage'.

이와같은 출력 드라이버의 출력신호 레벨을 가변시키기 위하여, 신호레벨 가변부(210)를 출력 드라이버의 출력단(node B)에 접속하였을 경우를 살펴보면 다음과 같다.In order to vary the output signal level of the output driver, a case in which the signal level variable unit 210 is connected to the output node B of the output driver will be described below.

먼저, 멀티플렉서(211)가 제 213 가변저항을 선택하는 경우에, 출력드라이버 의 출력이 논리 'H' 인 경우와 논리 'L' 인 경우를 나누어 살펴본 후, 다음으로 멀티플렉서(211)가 제 212 가변저항을 선택하는 경우에, 출력드라이버의 출력이 논리 'H' 인 경우와 논리 'L' 인 경우를 나누어 살펴보기로 한다.First, when the multiplexer 211 selects the 213th variable resistor, the output driver outputs the logic 'H' and the logic 'L' separately. The multiplexer 211 is the 212 variable. In the case of selecting a resistor, the case where the output of the output driver is a logic 'H' and a logic 'L' will be divided.

먼저, 멀티플렉서(211)가 제 213 가변저항을 선택하는 경우에, 출력드라이버의 출력이 논리 'H' 인 경우와 논리 'L' 인 경우를 나누어 살펴보면 다음과 같다.First, when the multiplexer 211 selects the 213th variable resistor, a case in which the output of the output driver is a logic 'H' and a logic 'L' will be described as follows.

출력 드라이버(200)의 출력이 논리 'H' 인 경우에는, 전술한 바와같이 제 201 PMOS 트랜지스터는 턴온되고 제 202 NMOS 트랜지스터는 턴오프된다.When the output of the output driver 200 is a logic 'H', as described above, the 201 PMOS transistor is turned on and the 202th NMOS transistor is turned off.

이와같은 출력 드라이버의 출력은 멀티플렉서(210)로 입력되고, 멀티플렉서 (210)는 제 213 가변저항을 선택하고 있으므로, 최종적으로 부하(220)로 인가되는 전압은 변하게 된다.Since the output of such an output driver is input to the multiplexer 210, and the multiplexer 210 selects the 213th variable resistor, the voltage applied to the load 220 finally changes.

즉, 제 213 가변저항은 그 일단이 접지단과 연결되어 있으므로 최종적으로 부하(220)에 인가되는 전압은, 제 213 가변저항과 제 201 PMOS 트랜지스터의 턴온 저항에 의해 전압분배된 값이 부하(220)로 인가된다. 상술하면, Vcc × 213 가변저항/(제 213 가변저항 ＋ 제 201 PMOS 트랜지스터의 턴온 저항) 이 부하에 인가된다. That is, since one end of the 213 variable resistor is connected to the ground terminal, the voltage applied to the load 220 finally has a voltage divided by the 213 variable resistor and the turn-on resistance of the 201 PMOS transistor. Is applied. Specifically, Vcc x 213 variable resistor / (213th variable resistor + turn-on resistance of the 201 PMOS transistor) is applied to the load.

이와같이, 출력 드라이버(200)의 출력이 논리 'H' 일때, 멀티플렉서(210)가 제 213 가변저항을 선택하면, 부하(220)로 인가되는 전압은 Vcc 보다 작은 전압이 되며, 이는 곧 출력 드라이버의 VOH가 변화됨을 의미한다. 이를 도3a에 도시하였다.As such, when the output of the output driver 200 is logic 'H', when the multiplexer 210 selects the 213th variable resistor, the voltage applied to the load 220 becomes a voltage smaller than Vcc, which is a value of the output driver. It means that the VOH is changed. This is shown in Figure 3a.

출력 드라이버의 VOH가 가변되면, 부하 입장에서는 입력전압이 가변되는 것 이므로, 제 213 가변저항을 조절하여 부하(220)로 입력되는 입력전압을 조절하면 부하의 입력특성을 파악할 수 있어 출력 드라이버를 설계하는데 참고할 수 있다.If the VOH of the output driver is variable, the input voltage is variable in terms of the load. Therefore, by adjusting the input voltage input to the load 220 by adjusting the 213th variable resistor, the input characteristics of the load can be grasped to design the output driver. You can refer to it.

다음으로 출력 드라이버의 출력이 'L' 인 경우를 살펴보면 다음과 같다.Next, the output of the output driver is 'L'.

출력드라이버의 출력이 논리 'L' 이므로, 제 201 PMOS 트랜지스터는 턴오프되고 제 202 NMOS 트랜지스터는 턴온된다. Since the output of the output driver is logic 'L', the 201 PMOS transistor is turned off and the 202 NMOS transistor is turned on.

이와같은 출력 드라이버의 출력은 멀티플렉서(210)로 입력되고, 멀티플렉서 (210)는 제 213 가변저항을 선택하고 있으므로, 최종적으로 부하(220)로 인가되는 전압은 접지전압 그대로 이며, 변화가 없다.Since the output of such an output driver is input to the multiplexer 210, and the multiplexer 210 selects the 213th variable resistor, the voltage applied to the load 220 finally remains the ground voltage, and there is no change.

즉, 제 213 가변저항은 그 일단이 접지단과 연결되어 있으므로, 출력 드라이버의 출력이 논리 'L' 인 경우에 최종적으로 부하(220)에 인가되는 전압은, 접지전압이 된다. 이를 도3a에 도시하였다.That is, since one end of the 213 variable resistor is connected to the ground terminal, the voltage finally applied to the load 220 when the output of the output driver is logic 'L' becomes the ground voltage. This is shown in Figure 3a.

다음으로, 멀티플렉서(211)가 제 212 가변저항을 선택하는 경우에, 출력드라이버의 출력이 논리 'H' 인 경우와 논리 'L' 인 경우를 나누어 살펴보기로 한다.Next, when the multiplexer 211 selects the 212 variable resistor, the case where the output of the output driver is a logic 'H' and a logic 'L' will be described.

먼저, 출력 드라이버의 출력이 논리 'H' 인 경우에는, 제 201 PMOS 트랜지스터는 턴온되고 제 202 NMOS 트랜지스터는 턴오프된다.First, when the output of the output driver is a logic 'H', the 201 PMOS transistor is turned on and the 202 NMOS transistor is turned off.

이와같은 출력 드라이버의 출력은 멀티플렉서(210)로 입력되고, 멀티플렉서 (210)는 제 212 가변저항을 선택하고 있으므로, 최종적으로 부하(220)로 인가되는 전압은 전원전압 그대로 이며 변화가 없다. Since the output of such an output driver is input to the multiplexer 210 and the multiplexer 210 selects the 212 variable resistor, the voltage finally applied to the load 220 is the power supply voltage and is unchanged.

즉, 제 212 가변저항은 그 일단이 전원전압단과 연결되어 있으므로, 출력 드라이버의 출력이 논리 'H' 인 경우에 최종적으로 부하(220)에 인가되는 전압은, 전 원전압이 된다. 이를 도3b에 도시하였다.That is, since one end of the 212 variable resistor is connected to the power supply voltage terminal, the voltage applied to the load 220 finally becomes the power voltage when the output of the output driver is logic 'H'. This is shown in Figure 3b.

다음으로 출력 드라이버(200)의 출력이 논리 'L' 인 경우에는, 전술한 바와같이 제 201 PMOS 트랜지스터는 턴오프되고 제 202 NMOS 트랜지스터는 턴온된다.Next, when the output of the output driver 200 is a logic 'L', as described above, the 201 PMOS transistor is turned off and the 202th NMOS transistor is turned on.

이와같은 출력 드라이버의 출력은 멀티플렉서(210)로 입력되고, 멀티플렉서 (210)는 제 212 가변저항을 선택하고 있으므로, 최종적으로 부하(220)로 인가되는 전압이 변하게 된다.The output of such an output driver is input to the multiplexer 210, and since the multiplexer 210 selects the 212 variable resistor, the voltage applied to the load 220 finally changes.

제 212 가변저항은 그 일단이 전원전압단과 연결되어 있으므로 최종적으로 부하(220)에 인가되는 전압은, 전원전압에서 제 212 가변저항으로 인한 전압강하를 감한 전압이 부하(220)로 인가된다. 상술하면, Vcc - (제 212 가변저항으로 인한 전압강하) 인 전압이 부하로 인가된다.Since one end of the 212 variable resistor is connected to the power supply voltage terminal, the voltage applied to the load 220 is applied to the load 220 by subtracting the voltage drop caused by the 212 variable resistor from the power supply voltage. Specifically, a voltage of Vcc − (voltage drop due to the 212th variable resistor) is applied to the load.

이와같이, 출력 드라이버(200)의 출력이 논리 'L' 일때, 멀티플렉서(210)가 제 212 가변저항을 선택하면, 부하(220)로 인가되는 전압은 접지전압(GND) 보다 큰 전압이 되며, 이는 곧 출력 드라이버의 VOL이 변화됨을 의미한다. 이를 도3b에 도시하였다.As such, when the output of the output driver 200 is logic 'L', when the multiplexer 210 selects the 212 variable resistor, the voltage applied to the load 220 becomes a voltage larger than the ground voltage GND. This means that the output driver's VOL changes. This is shown in Figure 3b.

출력 드라이버의 VOL이 가변되면, 부하 입장에서는 입력전압이 가변되는 것이므로, 제 212 가변저항을 조절하여 부하(220)로 입력되는 입력전압을 조절하면 부하의 입력특성을 파악할 수 있어 출력 드라이버를 설계하는데 참고할 수 있다.
If the VOL of the output driver is variable, the input voltage is variable in terms of the load. Therefore, by adjusting the input voltage input to the load 220 by adjusting the 212 variable resistor, the input characteristics of the load can be grasped to design the output driver. For reference.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.

본 발명에 따른 반도체 장치는, 출력 드라이버의 VOH, VOL을 가변할 수 있기 때문에 부하로 입력특성을 파악할 수 있어, 출력 드라이버의 설계를 용이하게 하는 장점이 있다. Since the semiconductor device according to the present invention can vary the VOH and VOL of the output driver, it is possible to grasp the input characteristic by the load, thereby facilitating the design of the output driver.

Claims (4)

삭제delete 삭제delete 출력 드라이버;Output driver; 상기 출력 드라이버의 출력단에 구비된 부하; A load provided at an output terminal of the output driver; 상기 출력드라이버의 출력신호에 응답해서, 자신의 제1입력단 및 제2입력단의 신호중 어느 하나를 선택하여 상기 출력 드라이버의 출력단으로 제공하는 멀티플렉서;A multiplexer which selects one of a signal of a first input terminal and a second input terminal of the output driver and outputs the signal to an output terminal of the output driver in response to an output signal of the output driver; 전원전압과 상기 멀티플렉서의 제1입력단 사이에 접속된 제 212 가변저항; 및A second 212 variable resistor connected between a power supply voltage and a first input terminal of the multiplexer; And 접지단과 상기 멀티플렉서의 제2입력단 사이에 접속된 제 213 가변저항을 포함하여 이루어지는 반도체 장치.And a 213th variable resistor connected between the ground terminal and the second input terminal of the multiplexer. 제 3 항에 있어서,The method of claim 3, wherein 상기 부하는 메모리 소자 또는 논리소자인 것을 특징으로 하는 반도체 장치.And the load is a memory element or a logic element.
KR1020030027163A 2003-04-29 2003-04-29 Semiconductor device that can change the output signal level of the output driver KR100930789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030027163A KR100930789B1 (en) 2003-04-29 2003-04-29 Semiconductor device that can change the output signal level of the output driver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030027163A KR100930789B1 (en) 2003-04-29 2003-04-29 Semiconductor device that can change the output signal level of the output driver

Publications (2)

Publication Number Publication Date
KR20040093291A KR20040093291A (en) 2004-11-05
KR100930789B1 true KR100930789B1 (en) 2009-12-09

Family

ID=37373399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030027163A KR100930789B1 (en) 2003-04-29 2003-04-29 Semiconductor device that can change the output signal level of the output driver

Country Status (1)

Country Link
KR (1) KR100930789B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024586A (en) * 1995-10-07 1997-05-30 김광호 Output buffer with variable drive capability
KR20000026909A (en) * 1998-10-23 2000-05-15 김영환 Output driver of semiconductor device
US6323756B1 (en) 1997-09-02 2001-11-27 Matsushita Electric Industrial Co., Ltd. Data transmitter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024586A (en) * 1995-10-07 1997-05-30 김광호 Output buffer with variable drive capability
US6323756B1 (en) 1997-09-02 2001-11-27 Matsushita Electric Industrial Co., Ltd. Data transmitter
KR20000026909A (en) * 1998-10-23 2000-05-15 김영환 Output driver of semiconductor device

Also Published As

Publication number Publication date
KR20040093291A (en) 2004-11-05

Similar Documents

Publication Publication Date Title
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
JP2000019200A5 (en)
EP1217744B1 (en) An output buffer with constant switching current
US20080265935A1 (en) Integrated multi-function analog circuit including voltage, current, and temperature monitor and gate-driver circuit blocks
US5155379A (en) Clocked driver circuit stabilized against changes due to fluctuations in r.c. time constant
US6211709B1 (en) Pulse generating apparatus
TW201531030A (en) System and method for using an integrated circuit pin as both a current limiting input and an open-drain output
US5777496A (en) Circuit for preventing more than one transistor from conducting
US5864245A (en) Output circuit with overvoltage protection
JP3636232B2 (en) Integrated circuit capable of selecting function and method for selecting function
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
KR100930789B1 (en) Semiconductor device that can change the output signal level of the output driver
TWI477073B (en) A switching circuit and a method for switchably connecting and input node and an output node
US7327595B2 (en) Dynamically read fuse cell
US6400208B1 (en) On-chip trim link sensing and latching circuit for fuse links
US6798263B1 (en) Reset feature for a low voltage differential latch
JPH06224730A (en) Output buffer circuit
US6731137B1 (en) Programmable, staged, bus hold and weak pull-up for bi-directional I/O
US20060145671A1 (en) Circuit for preventing latch-up in DC-DC converter
US20070236262A1 (en) Low voltage output circuit
JPH06224732A (en) Output buffer circuit provided with enable terminal
JPH07202662A (en) Power-on reset circuit
JPH07130082A (en) Zero-cross detection circuit
US7463074B2 (en) Integrated circuit and method for generating a ready signal
JP3116706B2 (en) Trigger input circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 11