KR100925764B1 - Manufacturing method of GaN array - Google Patents

Manufacturing method of GaN array Download PDF

Info

Publication number
KR100925764B1
KR100925764B1 KR20080039719A KR20080039719A KR100925764B1 KR 100925764 B1 KR100925764 B1 KR 100925764B1 KR 20080039719 A KR20080039719 A KR 20080039719A KR 20080039719 A KR20080039719 A KR 20080039719A KR 100925764 B1 KR100925764 B1 KR 100925764B1
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
resin layer
stamp
gan
Prior art date
Application number
KR20080039719A
Other languages
Korean (ko)
Other versions
KR20090113986A (en
Inventor
이상문
나승현
곽정복
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20080039719A priority Critical patent/KR100925764B1/en
Publication of KR20090113986A publication Critical patent/KR20090113986A/en
Application granted granted Critical
Publication of KR100925764B1 publication Critical patent/KR100925764B1/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

질화갈륨 어레이 제조방법이 개시된다. 기판에 질화갈륨(GaN)층을 성장시키는 단계, 질화갈륨층에 수지층을 증착하는 단계, 양각패턴이 형성된 스탬프를 준비하는 단계, 수지층에 스탬프를 압착하여 양각패턴에 상응하는 음각패턴을 형성하는 단계 및 음각패턴 사이에 돌출되는 수지층과, 돌출되는 수지층에 상응하는 질화갈륨층을 제거하는 단계를 포함하는 질화갈륨 어레이 제조방법은, 임프린트 공법을 이용하여 질화갈륨 나노막대의 높은 정렬도를 구현할 수 있으며, 나노막대의 사이즈 조절이 가능하고, 양자크기효과를 높일 수 있으며, 공정시간 및 비용을 절약할 수 있다.Disclosed is a method of manufacturing a gallium nitride array. Growing a gallium nitride (GaN) layer on the substrate, depositing a resin layer on the gallium nitride layer, preparing a stamp having an embossed pattern, and pressing a stamp on the resin layer to form an intaglio pattern corresponding to the embossed pattern The method of manufacturing a gallium nitride array including the step of removing the resin layer protruding between the intaglio pattern and the protruding resin layer comprises a high degree of alignment of the gallium nitride nanorods using an imprint method. Can be implemented, the size of the nano-rod can be adjusted, the quantum size effect can be increased, and the process time and cost can be saved.

질화갈륨층, 양각패턴, 스탬프, 음각패턴, 어레이 Gallium Nitride Layer, Embossed Pattern, Stamp, Engraved Pattern, Array

Description

질화갈륨 어레이 제조방법{Manufacturing method of GaN array}Manufacturing method of gallium nitride array {Manufacturing method of GaN array}

본 발명은 질화갈륨 어레이 제조방법에 관한 것이다.The present invention relates to a method for producing a gallium nitride array.

1차원적 나노사이즈의 재료들은 최근 그들의 고유한 광학적, 전기적인 특성과 함께 전자공학, 광전자공학에서의 잠재적인 사용으로 인하여 많은 연구가 되고 있다. One-dimensional nanosize materials have been studied in recent years due to their inherent optical and electrical properties and their potential use in electronics and optoelectronics.

한편, 반도체 소자를 제조하기 위해, 서셉터 상에 탑재된 기판에 기상 원료를 공급함으로써 기판 상에 반도체 박막을 성장시키는 MOCVD(Metal Organic Chemical Vapor Deposition: 유기금속화학기상 증착) 및 MBE(molecular beam epitaxy) 장치가 알려져 있다. 이러한 MOCVD 장치 및 MOCVD 공정은, 질화물 반도체 LED(Light Emitting Diode: 발광다이오드) 등의 반도체 LED의 제조에 이용되고 있다.Meanwhile, in order to manufacture a semiconductor device, MOCVD (Metal Organic Chemical Vapor Deposition) and MBE (molecular beam epitaxy) for growing a semiconductor thin film on a substrate by supplying a gaseous raw material to a substrate mounted on a susceptor. The device is known. Such a MOCVD apparatus and a MOCVD process are used for the manufacture of semiconductor LEDs such as nitride semiconductor LEDs (Light Emitting Diodes).

최근에 질화갈륨계 반도체는 발광다이오드(LED) 및 레이저다이오드(LD) 소자 등에 응용되고 있으며, 특히 발광다이오드는 청색 및 녹색, 황색 스펙트럼영역에 까지 응용되고 있지만, 이로 인해 상부면에 두 개의 서로 다른 전극을 형성하여야 한다.Recently, gallium nitride-based semiconductors have been applied to light emitting diodes (LEDs) and laser diode (LD) devices. In particular, light emitting diodes have been applied to the blue, green, and yellow spectral regions. An electrode must be formed.

일반적으로, 질화물 반도체를 이용한 청색발광소자는 0.2-0.4 밀리리터 크기로 분리되어 기존의 여타 LED 칩과 호환성을 갖도록 설계하여 기존의 LED 램프 어셈블리공정을 이용하게 된다.In general, a blue light emitting device using a nitride semiconductor is separated into 0.2-0.4 milliliters and designed to be compatible with other existing LED chips to use a conventional LED lamp assembly process.

그러나 종래의 질화갈륨계 LED의 경우 MOCVD, MBE 등의 장비를 이용하여 단결정형성을 통한 박막(thin film) 형태의 구조인 투디멘전 나노(two dimension nano) 구조로 형성되기 때문에 원디멘전 나노(one dimension nano) 구조물에 따른 양자크기효과(quantum size effect)를 높일 수 없었다.However, since the conventional gallium nitride-based LED is formed as a two-dimensional nano structure, which is a thin film structure through the formation of a single crystal using equipment such as MOCVD and MBE, one dimension nano (one dimension) nano) The quantum size effect of the structure could not be enhanced.

또한, 상기 공정들을 이용하여 주기적인 패턴으로 성장하는 질화갈륨 나노막대를 제조하는 경우 고가의 반도체 장비가 필요하며, 전체 공정이 복잡하여 작업시간이 많이 소요될 뿐만 아니라 비용도 많이 소요되는 문제점이 있고, 질화갈륨 나노막대 어레이의 밀도 및 사이즈를 조절하기가 어려웠다.In addition, when manufacturing the gallium nitride nano-rods growing in a periodic pattern using the above processes, expensive semiconductor equipment is required, and the entire process is complicated, not only takes a lot of work time but also costs a lot of problems. It was difficult to control the density and size of the gallium nitride nanorod array.

본 발명은 질화갈륨 나노막대의 높은 정렬도를 구현할 수 있으며, 질화갈륨 나노막대의 사이즈 조절이 가능한 질화갈륨 어레이 제조방법을 제공하는 것이다. The present invention can implement a high degree of alignment of the gallium nitride nanorods, and provides a method of manufacturing a gallium nitride array capable of adjusting the size of the gallium nitride nanorods.

본 발명의 일 측면에 따르면, 기판에 질화갈륨(GaN)층을 성장시키는 단계, 질화갈륨층에 수지층을 증착하는 단계, 양각패턴이 형성된 스탬프를 준비하는 단계, 수지층에 스탬프를 압착하여 양각패턴에 상응하는 음각패턴을 형성하는 단계 및 음각패턴 사이에 돌출되는 수지층과, 돌출되는 수지층에 상응하는 질화갈륨층을 제거하는 단계를 포함하는 질화갈륨 어레이 제조방법을 제공한다.According to an aspect of the invention, the step of growing a gallium nitride (GaN) layer on the substrate, the step of depositing a resin layer on the gallium nitride layer, preparing a stamp formed with an embossed pattern, by pressing the stamp on the resin layer embossed It provides a gallium nitride array manufacturing method comprising the step of forming an intaglio pattern corresponding to the pattern and the step of removing the resin layer protruding between the intaglio pattern and the gallium nitride layer corresponding to the protruding resin layer.

질화갈륨층은 p-GaN층, InGaN/GaN층 및 n-GaN층으로 형성될 수 있다.The gallium nitride layer may be formed of a p-GaN layer, an InGaN / GaN layer, and an n-GaN layer.

음각패턴을 형성하는 단계 이전에, 스탬프에 SAM(self-assembled monolayer) 코팅을 수행하는 단계를 더 포함할 수 있다.Before forming the intaglio pattern, the method may further include performing a self-assembled monolayer (SAM) coating on the stamp.

또한, 수지층은 열경화성 재질로 이루어지며, 음각패턴을 형성하는 단계는, 수지층에 스탬프를 열압착하는 단계, 온도를 상승시켜 수지층을 경화시키는 단계 및In addition, the resin layer is made of a thermosetting material, the step of forming the intaglio pattern, the step of thermocompression bonding the stamp on the resin layer, the step of raising the temperature to cure the resin layer and

스탬프와 수지층을 분리하는 단계를 포함할 수 있다.It may include the step of separating the stamp and the resin layer.

또한, 수지층과 질화갈륨층을 제거하는 단계는, 음각패턴에 니켈층을 증착하는 단계, 수지층을 제거하는 단계, 노출되는 질화갈륨층을 에칭하는 단계 및 니켈 층을 제거하는 단계를 포함할 수 있다.Also, removing the resin layer and the gallium nitride layer may include depositing a nickel layer on the intaglio pattern, removing the resin layer, etching the exposed gallium nitride layer, and removing the nickel layer. Can be.

본 발명에 따른 질화갈륨 어레이 제조방법은, 임프린트 공법을 이용하여 질화갈륨 나노막대의 높은 정렬도를 구현할 수 있으며, 나도막대의 사이즈 조절이 가능하고, 양자크기효과를 높일 수 있으며, 공정시간 및 비용을 절약할 수 있다.In the gallium nitride array manufacturing method according to the present invention, it is possible to implement a high degree of alignment of the gallium nitride nanorods by using the imprint method, the size of the rod can be adjusted, the quantum size effect can be increased, the process time and cost Can save.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징 들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 질화갈륨 어레이 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a gallium nitride array manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings, in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Duplicate explanations will be omitted.

도 1은 본 발명의 일 실시예에 따른 질화갈륨 어레이 제조방법을 나태내는 순서도이고, 도 2 내지 도 9는 본 발명의 일 실시예에 따른 질화갈륨 어레이 제조방법을 나태내는 흐름도이다.1 is a flowchart illustrating a method of manufacturing a gallium nitride array according to an embodiment of the present invention, and FIGS. 2 to 9 are flowcharts illustrating a method of manufacturing a gallium nitride array according to an embodiment of the present invention.

도 2 내지 도 9를 참조하면, 기판(10), 질화갈륨층(20), n-GaN층(22), InGaN/GaN층(24), p-GaN층(26), 수지층(30), 스탬프(40), 양각패턴(42), SAM 코팅층(44), 음각패턴(32), 니켈층(50), 질화갈륨 나노막대(28)가 도시되어 있다.2 to 9, the substrate 10, the gallium nitride layer 20, the n-GaN layer 22, the InGaN / GaN layer 24, the p-GaN layer 26, and the resin layer 30. , Stamp 40, embossed pattern 42, SAM coating layer 44, intaglio pattern 32, nickel layer 50, gallium nitride nanorod 28 are shown.

본 실시예에서는 기판(10)에 질화갈륨(GaN)층(20)을 성장시키고, 질화갈륨층(20)에 수지층(30)을 형성한 후, 양각패턴(42)이 형성된 스탬프(40)를 준비하고, 수지층(30)에 스탬프(40)를 압착하여 양각패턴(42)에 상응하는 음각패턴(32)을 형성한 후, 음각패턴(32) 사이에 돌출되는 수지층(30)과, 돌출되는 수지층(30)에 상응하는 질화갈륨층(20)을 제거함으로써, 질화갈륨 나노막대(28)를 제조할 수 있다. In the present embodiment, the gallium nitride (GaN) layer 20 is grown on the substrate 10, the resin layer 30 is formed on the gallium nitride layer 20, and the stamp 40 having the embossed pattern 42 formed thereon. And a stamp 40 is pressed onto the resin layer 30 to form an intaglio pattern 32 corresponding to the embossed pattern 42, and then the resin layer 30 protrudes between the intaglio patterns 32. By removing the gallium nitride layer 20 corresponding to the protruding resin layer 30, the gallium nitride nanorod 28 may be manufactured.

이에 따라, 임프린트 공법을 이용하여 질화갈륨 나노막대(28)의 높은 정렬도를 구현할 수 있으며, 나도막대의 사이즈 조절이 가능하고, 양자크기효과를 높일 수 있으며, 공정시간 및 비용을 절약할 수 있다.Accordingly, it is possible to implement a high degree of alignment of the gallium nitride nanorods 28 using the imprint method, to adjust the size of the bare rod, to increase the quantum size effect, and to reduce the process time and cost .

이를 위해 먼저, 도 2에 도시된 바와 같이, 기판(10)에 질화갈륨(GaN)층(20)을 성장시키고(S10), 질화갈륨층(20)에 수지층(30)을 형성한다(S20). To this end, first, as shown in FIG. 2, the gallium nitride (GaN) layer 20 is grown on the substrate 10 (S10), and the resin layer 30 is formed on the gallium nitride layer 20 (S20). ).

이때, 기판(10)은 c-축 사파이어(c-axis sapphire) 기판(10)을 사용할 수 있다.In this case, the substrate 10 may use a c-axis sapphire substrate 10.

보다 구체적으로, 질화갈륨층(20)은 n 타입 질화갈륨(n-GaN)층(22), InGaN/GaN층(24) 및 p 타입 질화갈륨층(p-GaN층)(26)으로 형성된다.More specifically, the gallium nitride layer 20 is formed of an n-type gallium nitride (n-GaN) layer 22, an InGaN / GaN layer 24, and a p-type gallium nitride layer (p-GaN layer) 26. .

먼저, 기판(10)에 n 타입 질화갈륨(n-GaN)층(22)을 3 ㎛의 두께로 성장시키고, 그 위에 InGaN/GaN층(24)을 교대로 반복하여 5회 적층할 수 있는데, 회수는 이것에 한정되지 않는다. First, an n-type gallium nitride (n-GaN) layer 22 is grown to a thickness of 3 μm on the substrate 10, and the InGaN / GaN layer 24 may be alternately repeatedly stacked five times. The number of times is not limited to this.

그 다음으로 InGaN/GaN층(24)에 p 타입 질화갈륨(p-GaN)층(26)을 0.1 ㎛의 두께로 성장시킨다.Next, a p-type gallium nitride (p-GaN) layer 26 is grown on the InGaN / GaN layer 24 to a thickness of 0.1 mu m.

다음으로, p 타입 질화갈륨층(26) 위에 수지층(30)을 1 ㎛의 두께로 증착시킨다. 이때 수지층(30)은 열경화성 수지로 형성될 수 있는데, 예를 들어 에폭시 수지로 형성될 수 있다. 에폭시 수지층의 형성방법은 스핀코팅법으로 수행될 수 있다.Next, the resin layer 30 is deposited on the p-type gallium nitride layer 26 to a thickness of 1 m. In this case, the resin layer 30 may be formed of a thermosetting resin, for example, may be formed of an epoxy resin. The method of forming the epoxy resin layer may be performed by spin coating.

다음으로, 도 3에 도시된 바와 같이, 양각패턴(42)이 형성된 스탬프(40)를 준비한다(S30). 스탬프(40)는 금속 또는 폴리머 재질로 이루어질 수 있다. 이때, 스탬프(40)의 디자인에 따라서 후술할 질화갈륨 나노막대(28)의 밀도와 사이즈를 조절할 수 있다.Next, as shown in FIG. 3, a stamp 40 having an embossed pattern 42 is prepared (S30). The stamp 40 may be made of metal or polymer material. In this case, the density and size of the gallium nitride nanorod 28 to be described later can be adjusted according to the design of the stamp 40.

다음으로, 도 4에 도시된 바와 같이, 양각패턴(42)이 형성된 스탬프(40)에 SAM(self-assembled monolayer) 코팅을 수행한다(S40). 양각패턴(42)에 SAM 코팅을 수행하여 코팅층(44)을 형성하면, 스탬프(40)의 양각패턴(42)을 수지층(30)에 압착했을 때, 서로 압착된 수지층(20)과 스탬프(30)가 수월하게 분리될 수 있도록 할 수 있다.Next, as shown in FIG. 4, a self-assembled monolayer (SAM) coating is performed on the stamp 40 on which the embossed pattern 42 is formed (S40). When the coating layer 44 is formed by performing SAM coating on the embossed pattern 42, when the embossed pattern 42 of the stamp 40 is pressed onto the resin layer 30, the resin layer 20 and the stamp pressed together are pressed. 30 can be easily separated.

스탬프(40)에 SAM 코팅층(44)을 형성하는 실시예에 대해 간략히 설명하면 다음과 같다.The embodiment of forming the SAM coating layer 44 on the stamp 40 will be briefly described as follows.

우선, SAM 코팅층(44)을 스탬프(40)의 표면에 형성하기 위해서는 스탬프(40)의 표면에 -OH기를 형성시킬 필요가 있다. 이를 위해서 UV-오존 처리를 10분 정도 해준다.First, in order to form the SAM coating layer 44 on the surface of the stamp 40, it is necessary to form -OH groups on the surface of the stamp 40. To do this, apply UV-ozone treatment for about 10 minutes.

UV-오존 처리를 한 후 아세톤(acetone), 이소프로필알코올(IPA) 및 탈이온수(DI water)를 이용하여 스탬프(40)를 헹궈낸(rinsing) 후 건조시킨다(blowing). After the UV-ozone treatment, the stamp 40 is rinsed using acetone, isopropyl alcohol (IPA) and deionized water (DI water), and then dried.

그리고 나서, 헥산(Hexane)과 SAM 시약(heptadecafluoro-1,1,2,2TETRAHYDRODECYL -TRICHLOROSILANE)을 1000:1 비율로 섞어서 교반기 에서 5~10분 동안 혼합한다. 혼합 시간은 용액의 양에 따라 적절히 변경될 수 있다.Then, hexane (Hexane) and SAM reagent (heptadecafluoro-1,1,2,2TETRAHYDRODECYL-TRICHLOROSILANE) are mixed at a ratio of 1000: 1 and mixed in a stirrer for 5 to 10 minutes. The mixing time can be changed as appropriate depending on the amount of the solution.

이 후, 스탬프(40)를 상기 헥산과 SAM 시약이 혼합된 혼합용액에 담그고 교반기에서 약 10분 동안 교반한다.Thereafter, the stamp 40 is immersed in the mixed solution of hexane and SAM reagent and stirred for about 10 minutes in a stirrer.

교반이 완료된 후, 스탬프(40)를 교반기에서 꺼낸 다음, 헥산과 탈이온수를 이용하여 차례로 린싱한다. 여기서 린싱이란 헹굼의 의미로 사용하며, 이러한 린싱 공정은 필요에 따라 여러 차례 반복될 수도 있다.After stirring is completed, the stamp 40 is taken out of the stirrer, and then rinsed sequentially using hexane and deionized water. Herein, rinsing is used to mean rinsing, and this rinsing process may be repeated several times as necessary.

그 다음, 스탬프(40) 표면의 클러스터(cluster) 등을 제거해 주기 위해 3~5분 정도 초음파 분해 처리(sonication)를 해줄 수 있다.Then, to remove the cluster (cluster) and the like on the surface of the stamp 40 may be subjected to sonication (sonication) for about 3 to 5 minutes.

이상의 공정을 통해 스탬프(40)의 표면에 이형성을 갖는 SAM 코팅층(44)을 형성할 수 있다. 한편, 상술한 구체적인 방법은 SAM 코팅층(44)을 형성하기 위한 일 예에 불과하며, 이 밖의 다양한 방법으로 SAM 코팅층(44)을 형성할 수 있음은 물론이다.Through the above process, it is possible to form the SAM coating layer 44 having releasability on the surface of the stamp 40. On the other hand, the above-described specific method is only one example for forming the SAM coating layer 44, it is a matter of course that the SAM coating layer 44 can be formed by various other methods.

다음으로, 도 5 및 도 6에 도시된 바와 같이, 수지층(30)에 스탬프(40)를 압착하여 양각패턴(42)에 상응하는 음각패턴(32)을 형성한다(S50). Next, as shown in FIGS. 5 and 6, the stamp 40 is pressed onto the resin layer 30 to form an intaglio pattern 32 corresponding to the embossed pattern 42 (S50).

한편, 수지층(30)으로 열경화성 에폭시 재료를 이용하는 경우, 음각패턴(32)을 보다 더 효율적으로 형성할 수 있도록 하기 위하여, 임프린팅 공정을 이원화할 수 있다.On the other hand, when using a thermosetting epoxy material as the resin layer 30, in order to be able to form the intaglio pattern 32 more efficiently, the imprinting process can be dualized.

즉, 수지층(30)의 점도가 최저가 되는 온도 범위 내(예를 들면 약 100℃)에서 스탬프(40)와 수지층(30)을 열압착한 다음(S52), 압착상태를 유지한 상태에서 수지층(30)이 경화될 수 있는 온도 범위(예를 들면 약 170℃)까지 온도를 상승시켜 수지층(30)을 경화시킨 후(S54), 스탬프(40)와 수지층(30)을 분리하는 방법(S56)을 이용할 수 있는 것이다.That is, the stamp 40 and the resin layer 30 are thermocompression-bonded in the temperature range (for example, about 100 ° C.) at which the viscosity of the resin layer 30 becomes the lowest (S52), and in a state in which the compression state is maintained. After raising the temperature to a temperature range where the resin layer 30 can be cured (for example, about 170 ° C.) to cure the resin layer 30 (S54), the stamp 40 and the resin layer 30 are separated. It is possible to use the method (S56).

이러한 방법을 이용하게 되면, 스탬프(40)에 형성된 양각패턴(42)이 수지층(30)에 보다 효율적으로 전사될 수 있으며, 분리 시 또는 분리 후에 수지층(30)에 전사된 패턴의 형상이 효율적으로 유지될 수 있어, 추후 제조되는 질화갈륨 어레이의 신뢰도를 확보할 수 있게 된다.Using this method, the embossed pattern 42 formed on the stamp 40 can be more efficiently transferred to the resin layer 30, and the shape of the pattern transferred to the resin layer 30 at the time of separation or after separation is It can be efficiently maintained, thereby ensuring the reliability of the gallium nitride array to be manufactured later.

다음으로, 음각패턴(32) 사이에 돌출되는 수지층(30)과, 돌출되는 수지층(30)에 상응하는 질화갈륨층(20)을 제거(S60)하여 질화갈륨 나노막대(28)를 형성할 수 있다.Next, the gallium nitride nanorod 28 is formed by removing the resin layer 30 protruding between the intaglio pattern 32 and the gallium nitride layer 20 corresponding to the protruding resin layer 30 (S60). can do.

보다 구체적으로, 먼저 도 7에 도시된 바와 같이, 음각패턴(32)에 니켈(Ni)층(50)을 증착시킨다(S62). 니켈층(50)은 스퍼터(sputter) 방식, e-beam(Electron beam lithography) 방식 및 증착방식을 이용하여 형성될 수 있다. 본 실시예에서는 스퍼터방식을 이용하여 0.1~15nm의 두께로 증착시킨다. More specifically, first, as shown in FIG. 7, a nickel (Ni) layer 50 is deposited on the intaglio pattern 32 (S62). The nickel layer 50 may be formed using a sputtering method, an electron beam lithography (e-beam) method, and a deposition method. In this embodiment, the thickness is deposited to a thickness of 0.1 ~ 15nm using a sputtering method.

다음으로 도 8에 도시된 바와 같이, 화학적 에칭을 통하여 수지층(30)을 제거한다(S64). 수지층(30)이 제거된 후, 패터닝되는 니켈층(50)의 두께는 ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching) 에칭조건에 따라서 조절할 수 있다.Next, as shown in FIG. 8, the resin layer 30 is removed through chemical etching (S64). After the resin layer 30 is removed, the thickness of the nickel layer 50 to be patterned may be adjusted according to the ICP-RIE (Inductively Coupled Plasma-Reactive Ion Etching) etching conditions.

다음으로 도 8에서 수지층(30)이 제거됨에 따라, 노출되는 질화갈륨층(20)을 에칭하면(S66), 도 9에 도시된 바와 같은 질화갈륨 나노막대(28)를 형성할 수 있다. 다음으로, 잔존하는 니켈층(50)을 에칭하여 제거한다(S68).Next, as the resin layer 30 is removed in FIG. 8, when the exposed gallium nitride layer 20 is etched (S66), the gallium nitride nanorod 28 as illustrated in FIG. 9 may be formed. Next, the remaining nickel layer 50 is etched and removed (S68).

패터닝된 니켈층(50)은 나노마스크(nano mask)의 역할을 하며, 질화갈륨층(20)에 비하여 상대적으로 ICP-RIE 공정에서 에칭속도가 느린 특성을 이용하여 질화갈륨층(20)의 에칭공정을 진행한다.The patterned nickel layer 50 serves as a nano mask, and the etching of the gallium nitride layer 20 by using a slow etching rate in the ICP-RIE process compared to the gallium nitride layer 20. Proceed with the process.

이때, 에칭가스는 염소(Cl2)와 아르곤(Ar) 가스를 사용하고, 에칭 속도는 4000 ㅀA/min 로 하며 가스는 Cl2 와 Ar을 50:20의 비율로 할 수 있다.At this time, the etching gas is a chlorine (Cl 2 ) and argon (Ar) gas, the etching rate is 4000 Pa / min and the gas can be Cl 2 and Ar in the ratio of 50:20.

또한, ICP 소스파워(source power)는 100~400W의 범위로 하며, 챔버압력(chamber pressure)은 0.67 Pa에서 3분간 공정을 진행한다.In addition, ICP source power (source power) is in the range of 100 ~ 400W, chamber pressure (chamber pressure) is a process for 3 minutes at 0.67 Pa.

상기의 공정을 통하여 양자크기효과를 구현할 수 있고, 임프린트 공법을 이용하여 질화갈륨 나노막대(28)의 높은 정렬도를 구현할 수 있으며, 스탬프(40)의 디자인을 변경함으로써 질화갈륨 나노막대(28)의 사이즈를 조절할 수 있다. 따라서, 여러 종류의 나노막대 형태 제작에 용이하게 사용될 수 있다.Through the above process, the quantum size effect can be realized, and a high degree of alignment of the gallium nitride nanorods 28 can be realized by using an imprint method, and the gallium nitride nanorods 28 are changed by changing the design of the stamp 40. You can adjust the size. Therefore, it can be easily used in the production of various types of nanorods.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

도 1은 본 발명의 일 실시예에 따른 질화갈륨 어레이 제조방법을 나태내는 순서도.1 is a flow chart illustrating a method of manufacturing a gallium nitride array according to an embodiment of the present invention.

도 2 내지 도 9는 본 발명의 일 실시예에 따른 질화갈륨 어레이 제조방법을 나태내는 흐름도.2 to 9 are flowcharts illustrating a method of manufacturing a gallium nitride array according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 기판 20 : 질화갈륨층10 substrate 20 gallium nitride layer

22 : n-GaN층 24 : InGaN/GaN층22: n-GaN layer 24: InGaN / GaN layer

26 : p-GaN층 30 : 수지층26: p-GaN layer 30: resin layer

40 : 스탬프 42 : 양각패턴40: stamp 42: embossed pattern

44 : SAM 코팅층 32 : 음각패턴44: SAM coating layer 32: intaglio pattern

50 : 니켈층 28 : 질화갈륨 나노막대50: nickel layer 28: gallium nitride nanorod

Claims (5)

기판에 질화갈륨(GaN)층을 성장시키는 단계;Growing a gallium nitride (GaN) layer on the substrate; 상기 질화갈륨층에 수지층을 증착하는 단계;Depositing a resin layer on the gallium nitride layer; 양각패턴이 형성된 스탬프를 준비하는 단계;Preparing a stamp on which an embossed pattern is formed; 상기 수지층에 상기 스탬프를 압착하여 상기 양각패턴에 상응하는 음각패턴을 형성하는 단계; 및Pressing the stamp onto the resin layer to form an intaglio pattern corresponding to the embossed pattern; And 상기 음각패턴 사이에 돌출되는 상기 수지층과, 돌출되는 상기 수지층에 상응하는 상기 질화갈륨층을 제거하는 단계를 포함하는 질화갈륨 어레이 제조방법.And removing the gallium nitride layer corresponding to the protruding resin layer and the resin layer protruding between the intaglio patterns. 제1항에 있어서,The method of claim 1, 상기 질화갈륨층은 p-GaN층, InGaN/GaN층 및 n-GaN층으로 형성되는 것을 특징으로 하는 질화갈륨 어레이 제조방법.The gallium nitride layer is formed of a gallium nitride array, characterized in that the p-GaN layer, InGaN / GaN layer and n-GaN layer. 제1항에 있어서,The method of claim 1, 상기 음각패턴을 형성하는 단계 이전에,Before forming the intaglio pattern, 상기 스탬프에 SAM(self-assembled monolayer) 코팅을 수행하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 어레이 제조방법.The method of claim 1, further comprising performing a self-assembled monolayer (SAM) coating on the stamp. 제3항에 있어서,The method of claim 3, 상기 수지층은 열경화성 재질로 이루어지며,The resin layer is made of a thermosetting material, 상기 음각패턴을 형성하는 단계는,Forming the intaglio pattern, 상기 수지층에 상기 스탬프를 열압착하는 단계;Thermally compressing the stamp on the resin layer; 온도를 상승시켜 상기 수지층을 경화시키는 단계; 및Raising the temperature to cure the resin layer; And 상기 스탬프와 상기 수지층을 분리하는 단계를 포함하는 것을 특징으로 하는 질화갈륨 어레이 제조방법.Gallium nitride array manufacturing method comprising the step of separating the stamp and the resin layer. 제1항에 있어서,The method of claim 1, 상기 수지층과 상기 질화갈륨층을 제거하는 단계는,Removing the resin layer and the gallium nitride layer, 상기 음각패턴에 니켈층을 증착하는 단계;Depositing a nickel layer on the intaglio pattern; 상기 수지층을 제거하는 단계;Removing the resin layer; 노출되는 상기 질화갈륨층을 에칭하는 단계; 및Etching the gallium nitride layer to be exposed; And 상기 니켈층을 제거하는 단계를 포함하는 것을 특징으로 하는 질화갈륨 어레이 제조방법.And removing the nickel layer.
KR20080039719A 2008-04-29 2008-04-29 Manufacturing method of GaN array KR100925764B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080039719A KR100925764B1 (en) 2008-04-29 2008-04-29 Manufacturing method of GaN array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080039719A KR100925764B1 (en) 2008-04-29 2008-04-29 Manufacturing method of GaN array

Publications (2)

Publication Number Publication Date
KR20090113986A KR20090113986A (en) 2009-11-03
KR100925764B1 true KR100925764B1 (en) 2009-11-11

Family

ID=41555274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080039719A KR100925764B1 (en) 2008-04-29 2008-04-29 Manufacturing method of GaN array

Country Status (1)

Country Link
KR (1) KR100925764B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220077657A (en) * 2020-12-02 2022-06-09 재단법인대구경북과학기술원 Transfer printing method for polar ligand treated quantum dot, polar ligand treated quantum dot layer prepared by the method and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101130363B1 (en) * 2010-06-09 2012-03-27 고려대학교 산학협력단 Light Emitting Diode Device And The Fabrication Method Of The Same
CN103383980B (en) * 2013-06-25 2016-01-13 南京大学 A kind of method utilizing the orderly gallium nitride nano column array of the soft impression preparation of ultraviolet
CN113044809B (en) * 2021-03-22 2022-03-18 南京大学 Vertical Ga2O3 nanotube ordered array and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061703A (en) * 2002-12-31 2004-07-07 김화목 Method for fabricating single crystal GaN substrate using GaN nanorods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061703A (en) * 2002-12-31 2004-07-07 김화목 Method for fabricating single crystal GaN substrate using GaN nanorods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220077657A (en) * 2020-12-02 2022-06-09 재단법인대구경북과학기술원 Transfer printing method for polar ligand treated quantum dot, polar ligand treated quantum dot layer prepared by the method and electronic device
KR102578817B1 (en) 2020-12-02 2023-09-15 재단법인대구경북과학기술원 Transfer printing method for polar ligand treated quantum dot, polar ligand treated quantum dot layer prepared by the method and electronic device

Also Published As

Publication number Publication date
KR20090113986A (en) 2009-11-03

Similar Documents

Publication Publication Date Title
KR100644166B1 (en) Heterojunction structure of nitride semiconductor and nano-devices or their array comprising same
TWI647335B (en) Method for stripping growth substrate by chemical etching
KR20110040676A (en) Nanorod light emitting diode and method for fabricating the same
KR20070063731A (en) Method of fabricating substrate with nano pattern and light emitting device using the substrate
US9355840B2 (en) High quality devices growth on pixelated patterned templates
US10090437B2 (en) LED having etched light emitting surface for increased light extraction
EP2840618A1 (en) Method for fabricating nanopatterned substrate for high-efficiency nitride-based light-emitting diode
KR100925764B1 (en) Manufacturing method of GaN array
KR100762004B1 (en) Method of manufacturing nitride light emitting diode device
CN107731972A (en) A kind of strip array nano luminescent diode and preparation method thereof
US20110175126A1 (en) Light-emitting diode structure
JP2017063099A (en) Method for manufacturing substrate including uneven structure, and method for manufacturing semiconductor light-emitting device
CN103378218A (en) Method of making patterned substrate for nitride epitaxial growth
KR101405790B1 (en) Semiconductor light emitting device and fabrication method thereof
TWI677108B (en) Concave patterned substrate structure, semiconductor device with heat dissipation enhancement, and manufacturing method of the semiconductor device using the concave patterned substrate structure
Huang et al. Enhancement of light output power of GaN-based light-emitting diodes using a SiO2 nano-scale structure on a p-GaN surface
CN114902432A (en) Formation of micro LED mesa structures with atomic layer deposition passivation sidewalls, self-aligned dielectric vias to top electrical contacts, and plasma damage free top contacts
CN107425095A (en) A kind of method that the luminous InGaN/GaN quantum well structures of multiband are prepared using Ni nano-forms
US9812322B2 (en) Sapphire substrate with patterned structure
CN107978662B (en) Preparation method of gallium nitride nanometer hole
CN106030831A (en) Method for producing semiconductor layer sequence and optoelectronic semiconductor component
KR20080009886A (en) Forming method for surface unevenness and manufacturing method for nitride semiconductor light emitting device using thereof
WO2019039240A1 (en) Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element, and method for producing semiconductor element
KR20150107467A (en) Device having nitride quantum dot and method of manufacturing the same
KR101653530B1 (en) manufacturing method of white LED using nano-structure and white LED thereby

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee