KR100922635B1 - Tester interface apparatus based on peripheral component interconnect express bus - Google Patents

Tester interface apparatus based on peripheral component interconnect express bus Download PDF

Info

Publication number
KR100922635B1
KR100922635B1 KR1020080121240A KR20080121240A KR100922635B1 KR 100922635 B1 KR100922635 B1 KR 100922635B1 KR 1020080121240 A KR1020080121240 A KR 1020080121240A KR 20080121240 A KR20080121240 A KR 20080121240A KR 100922635 B1 KR100922635 B1 KR 100922635B1
Authority
KR
South Korea
Prior art keywords
pci
bus
express
controller
ssd
Prior art date
Application number
KR1020080121240A
Other languages
Korean (ko)
Inventor
노건호
Original Assignee
(주) 제노맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 제노맥스 filed Critical (주) 제노맥스
Priority to KR1020080121240A priority Critical patent/KR100922635B1/en
Application granted granted Critical
Publication of KR100922635B1 publication Critical patent/KR100922635B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

PURPOSE: A tester interface apparatus based on peripheral component interconnect express bus is provided to increase the throughput to be process per hour through the reduction of test time. CONSTITUTION: Tester interface equipment(100) includes a STAT controller, a PCI-e/PCI bridge, and a PCI express switch. The SATA controller(130) is connected to the SSD(Solid State Disc) through at least one port. The PCI-e/PCI bridge(120) is connected to the SATA controller more than one through the PCI bus. The bus conversion between the PCI bus and the PCI-express bus are controlled. The PCI express switch is connected through the PCI-e/PCI bridge and the PCI express bus.

Description

ＰＣＩ 익스프레스 버스 기반 테스터 인터페이스 장치{TESTER INTERFACE APPARATUS BASED ON PERIPHERAL COMPONENT INTERCONNECT EXPRESS BUS}PCI Express bus-based tester interface device {TESTER INTERFACE APPARATUS BASED ON PERIPHERAL COMPONENT INTERCONNECT EXPRESS BUS}

본 발명은 테스터 인터페이스 장치에 관한 것으로, 더욱 상세하게는 SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익스프레스 버스(PCI-express bus)로 구현하여 대역폭(bandwidth)의 증가 및 다채널을 확보함으로써, 테스트 시간 단축을 통한 시간당 처리량의 증가를 도모할 수 있는 테스터 인터페이스 장치에 관한 것이다.The present invention relates to a tester interface device, and more particularly, to implement an interface between a PC performing the test and the module in a PCI express bus (PCI-express bus) when testing a module such as a solid state disc (SSD). The present invention relates to a tester interface device capable of increasing throughput per hour by reducing test time by increasing bandwidth and securing multiple channels.

PCI 버스(PCI bus)는 10년 이상 PC의 표준 버스로 사용되었다. 그러나 인터넷 시대에 접어들면서 폭발적으로 증가하는 데이터 전송량을 처리하기 위해 보다 넓은 대역폭의 버스 아키텍처가 필요하게 되었다. 대역폭의 문제점을 국소적으로 해결하기 위하여, AGP, PCI-X와 같은 버스들이 발표되었으나, 이들 역시 I/O 디바이스가 I/O 버스를 공유(multi-drop)하는 병렬버스(parallel bus technology) 구조로 되어 있어 성능 향상에 한계를 갖고 있다.The PCI bus has been the standard bus for PCs for over 10 years. However, as the Internet ages, a wider bandwidth bus architecture is needed to handle the explosive growth in data throughput. In order to solve the bandwidth problem locally, buses such as AGP and PCI-X have been announced, but they also have a parallel bus technology structure in which I / O devices share an I / O bus. It has a limitation in improving performance.

이러한 PCI 버스의 한계를 극복하기 위하여 PCI SIG에서 기존의 PCI를 계승하는 새로운 I/O 표준으로 PCI Express를 발표하였다. 기존의 병렬 전송을 하는 PCI가 133MB/s의 전송속도를 가진 것에 반해, PCI Express는 포인트 투 포인트(point-to-point) 방식을 이용한 직렬(serial) 전송 방식으로, 레인(Lane)당 250MB/s의 전송속도를 갖는다. 멀티레인(multi Lane)을 사용할 경우 전송속도는 선형적으로 증가하며 최대 x32까지 지원할 수 있다. To overcome this limitation of the PCI bus, PCI SIG announced PCI Express as a new I / O standard that inherits existing PCI. PCI Express has a point-to-point serial transfer, whereas PCI, which has a parallel transfer rate of 133MB / s, offers 250MB / lane per lane. It has a transmission speed of s. When using multi lane, the transmission speed increases linearly and can support up to x32.

PCI Express의 기본 아키텍처는 최하위계층인 물리계층(Physical Layer)에서 교체되므로 기존의 PCI 장치에 사용된 운영체제와 디바이스 드라이버 소프트웨어를 그대로 사용할 수 있다. 이러한 장점으로 인해 PCI Express가 현재 컴퓨터 I/O 시스템의 표준으로 자리잡고 있다. The basic architecture of PCI Express is replaced by the lowest layer, the Physical Layer, so that the operating system and device driver software used in traditional PCI devices can be used. These advantages make PCI Express the current standard in computer I / O systems.

PCI Express는 논리적으로 전송계층(Transaction Layer), 데이터 링크계층(Data Link Layer), 물리계층(Physical Layer)의 3개의 레이어(Layer)로 구성된다. 각 컴포넌트는 송신단과(Tx)과 수신단(Rx)로 구분된다. 상기 각 계층의 구분은 개념적인 구분일 뿐 실제 설계에서는 명확하게 계층 구분이 되지 않을 수도 있다. PCI Express is logically composed of three layers, a transaction layer, a data link layer, and a physical layer. Each component is divided into a transmitter (Tx) and a receiver (Rx). The division of each layer is only a conceptual division and may not be clearly distinguished in an actual design.

PCI Express는 컴포넌트 상호간에 패킷(packet)을 사용하여 통신한다. 패킷은 전송계층과 데이터 링크계층에서 만들어지며, 송신단에서 수신단으로 정보를 전송한다. 각 송신단 계층은 패킷에 필요한 정보를 추가한 후 전송한다. PCI Express uses packets to communicate between components. Packets are created at the transport and data link layers, and transmit information from the transmitter to the receiver. Each transmitter layer adds necessary information to the packet and transmits it.

전송계층(Transaction Layer)은 최상위 계층으로 전송계층 패킷 (Transaction Layer Packet: TLP)의 처리를 담당한다. TLP는 데이터의 읽기와 쓰기와 같은 컴포넌트 상호간의 데이터 전송을 위해 사용된다. 또한, 전송계층은 TLP를 위한 크레딧 기반의 흐름 제어(credit-based flow control)를 담당한다.The transaction layer is a top layer and is responsible for processing a transaction layer packet (TLP). TLP is used to transfer data between components, such as reading and writing data. In addition, the transport layer is responsible for credit-based flow control for TLP.

데이터 링크계층(Data Link Layer)은 전송 계층과 물리계층 사이의 중간 계층으로 링크 관리와 데이터 무결성 검사, 에러 검출과 보정을 담당한다. 또한, 데이터 링크 계층은 물리계층과 전송계층 사이의 TLP 전송외에 데이터 링크계층 패킷(Data Link Layer Packet: DLLP)의 처리를 담당한다.The data link layer is an intermediate layer between the transport layer and the physical layer and is responsible for link management, data integrity check, error detection, and correction. In addition, the data link layer is responsible for processing a Data Link Layer Packet (DLLP) in addition to the TLP transmission between the physical layer and the transport layer.

물리계층은 최하위계층으로 인터페이스와 관련된 입력 버퍼, 병렬-직렬 변환(parallel-to-serial), 직렬-병렬 변환(serial-to-parallel), PLL(Phase Locked Loop), 및 임피던스 매칭(Impedance Matching)과 같은 전지적 작업과 인터페이스 관련 초기화 관리와 같은 논리적 작업을 담당한다. 또한, 데이터 링크로부터 받은 데이터를 송신단에서 직렬화하거나 수신단에서 받은 직렬 데이터를 특정 포멧으로 변환하여 데이터 링크계층으로 전달한다.The physical layer is the lowest layer, with the input buffer associated with the interface, parallel-to-serial, serial-to-parallel, phase-locked loop, and impedance matching Responsible for logical tasks, such as global operations and interface-related initialization management. In addition, the data received from the data link is serialized at the transmitting end, or the serial data received at the receiving end is converted into a specific format and transmitted to the data link layer.

근래에 컴퓨터 등 데이터 처리장치에 있어서 데이터 입출력시 병목 현상으로 인한 성능 저하를 해결할 수 있는 기술로 솔리드 스테이트 디스크(SSD) 방식이 제안되고 있다. 상기 솔리드 스테이트 디스크는, 하드 디스크 드라이브(HDD)가 아닌 플래시, DDR 등 메모리를 기반으로 한 데이터 저장장치이다. 또한, 기존의 HDD에 필수적으로 사용되는 모터와 기계적 구동장치를 없애, 작동시 열과 소음이 거의 발생하지 않고 외부충격에 강할 뿐 아니라, 데이터 전송 속도에 있어서 기존의 HDD에 비해 수십 배 이상 향상된 성능을 보인다.Recently, a solid state disk (SSD) method has been proposed as a technology capable of solving performance degradation due to a bottleneck during data input / output in a data processing device such as a computer. The solid state disk is not a hard disk drive (HDD) but a data storage device based on memory such as flash and DDR. In addition, by eliminating the motor and mechanical drive that are indispensable to the existing HDD, it generates little heat and noise during operation, resists external shocks, and improves the data transfer speed by several orders of magnitude. see.

솔리드 스테이트 디스크(Solid State Disk)는 하드 디스크 드라이브(HDD)와 비슷하게 동작하면서도 기계적 장치인 HDD와는 달리 반도체를 이용하여 정보를 저장한다. 임의접근을 하여 탐색시간 없이 고속으로 데이터를 입출력할 수 있으면서 도 기계적 지연이나 실패율이 현저히 적다. 또 외부의 충격으로 데이터가 손상되지 않으며, 발명·소음 및 전력소모가 적고, 소형화·경량화할 수 있는 장점이 있다. 플래시 방식의 비휘발성 낸드플래시메모리나 램(RAM) 방식의 휘발성 DRAM을 사용한다. 플래시 방식은 RAM 방식에 비하면 느리지만 HDD보다는 속도가 빠르며, 비휘발성 메모리를 사용하여 갑자기 정전이 되더라도 데이터가 손상되지 않는다. DRAM 방식은 빠른 접근이 장점이지만 제품 규격이나 가격, 휘발성이라는 문제점이 있다. Solid state disks work similarly to hard disk drives (HDDs), but unlike mechanical devices, HDDs, they use semiconductors to store information. The random access makes it possible to input and output data at high speed without searching time, but has a low mechanical delay or failure rate. In addition, data is not damaged by external shocks, and there is an advantage in that the invention, noise and power consumption are small, and the size and weight can be reduced. Flash-based nonvolatile NAND flash memory or RAM-based volatile DRAM is used. The flash method is slower than the RAM method, but it is faster than the HDD, and the data is not damaged even if a sudden power failure occurs using the nonvolatile memory. The DRAM approach has the advantage of fast access, but has the problems of product specification, price, and volatility.

최초 개발 뒤 용량에 한계가 있어 MP3 플레이어나 휴대용 저장장치 등에 주로 사용되어왔으나, 128GB에 이어 256GB의 대용량 SSD가 개발되면서 노트북PC나 데스크톱PC에도 활용할 수 있게 되어 HDD를 대체할 차세대 저장장치가 될 것으로 전망된다.It has been used mainly in MP3 players and portable storage devices since its capacity has been limited since the first development, but it will become a next-generation storage device to replace HDD as 128GB and 256GB of large capacity SSD are developed and can be used in notebook PC or desktop PC. Is viewed.

이러한 SSD의 성능은 SSD 테스터를 통해 이루어진다. 일반 PCI(33MHz, 32bit) 기반으로 된 테스터는 낮은 버스의 대역폭(133MB/s)을 공유하는 SATA 컨트롤러를 통해 각각의 SSD를 테스트하는 방식을 취하고 있다. 따라서, 동시에 테스트하는 SSD의 개수가 많아지면, 버스의 대역폭 한계로 인해 전체 테스트 시간이 산술적으로 증가하는 단점이 있다. 또한, 버스 속도가 저하되어 SATA2 이상의 컨트롤러의 데이터 전송 속도를 지원할 수 없다는 문제점이 있다.The performance of these SSDs is achieved through SSD testers. Testers based on generic PCI (33MHz, 32bit) are testing each SSD through a SATA controller that shares low bus bandwidth (133MB / s). Therefore, as the number of SSDs tested at the same time increases, the total test time is arithmetically increased due to the bandwidth limitation of the bus. In addition, the bus speed is reduced, there is a problem that can not support the data transfer rate of the controller more than SATA2.

이에, 보다 빠른 속도로 보다 많은 SSD를 비롯한 다양한 모듈을 테스트 할 수 있는 기술의 개발이 요구되고 있다.Therefore, the development of a technology that can test a variety of modules, including more SSD at a faster speed is required.

본 발명은 상기와 같은 종래 기술을 개선하기 위해 안출된 것으로서, SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익스프레스 버스(PCI-express bus)로 구현하여 대역폭(bandwidth)의 증가 및 다채널을 확보함으로써, 테스트 시간 단축을 통한 시간당 처리량의 증가를 도모할 수 있는 테스터 인터페이스 장치를 제공하는 것을 목적으로 한다.The present invention has been made to improve the prior art as described above, and implements the interface between the PC performing the test and the module in the PCI Express bus (PCI-express bus) when testing a module such as a solid state disc (SSD) Accordingly, an object of the present invention is to provide a tester interface device capable of increasing throughput and reducing throughput per hour by increasing bandwidth and securing multiple channels.

상기의 목적을 이루고 종래기술의 문제점을 해결하기 위하여, 본 발명의 일실시예에 따른 테스터 인터페이스 장치는, 하나 이상의 포트(port)를 통해 하나 이상의 측정대상 모듈(module)과 각각 연결되는 하나 이상의 입출력 컨트롤러(I/O Controller); PCI 버스(PCI bus)를 통해 상기 하나 이상의 입출력 컨트롤러와 각각 연결되고, PCI 익스프레스 버스(PCI-express bus) 및 PCI 버스 간의 버스 변환을 제어하는 하나 이상의 PCI-e/PCI 브릿지(bridge); 및 상기 하나 이상의 PCI-e/PCI 브릿지 및 로컬 PC와 상기 PCI 익스프레스 버스를 통해 각각 연결되고, 상기 로컬 PC 및 상기 하나 이상의 PCI-e/PCI 브릿지 간의 스위칭(switching)을 제어하는 PCI 익스프레스 스위치를 포함한다.In order to achieve the above object and solve the problems of the prior art, the tester interface device according to an embodiment of the present invention, one or more input and output each connected to one or more measurement target module (module) through one or more ports (port) I / O Controller; At least one PCI-e / PCI bridge connected to each of the at least one input / output controller through a PCI bus and controlling bus conversion between a PCI express bus and a PCI bus; And a PCI express switch connected to the at least one PCI-e / PCI bridge and a local PC and the PCI express bus, respectively, and controlling switching between the local PC and the at least one PCI-e / PCI bridge. do.

또한, 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치는 상기 로컬 PC의 메모리 컨트롤러 허브(MCH: Memory Controller Hub)와 연결되고, 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub) 및 상기 PCI 익스프레스 스위치는 PCI-express x16 버스를 통해 연결되는 것을 특징으로 한다.In addition, the PCI Express switch of the tester interface device according to an embodiment of the present invention is connected to a memory controller hub (MCH: Memory Controller Hub) of the local PC, the memory controller hub (MCH: Memory Controller Hub) and the PCI Express switches are connected via a PCI-express x16 bus.

또한, 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치 및 상기 PCI-e/PCI 브릿지는 PCI-express x1 버스를 통해 연결되는 것을 특징으로 한다.In addition, the PCI Express switch and the PCI-e / PCI bridge of the tester interface device according to an embodiment of the present invention is characterized in that connected via the PCI-express x1 bus.

또한, 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 상기 입출력 컨트롤러(I/O Controller)는 SATA 컨트롤러이고, 상기 측정대상 모듈은 SSD(Solid State Disc)인 것을 특징으로 한다.In addition, the input / output controller (I / O controller) of the tester interface device according to an embodiment of the present invention is a SATA controller, and the measurement target module is characterized in that the SSD (Solid State Disc).

또한, 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치는 상기 로컬 PC 및 상기 하나 이상의 PCI-e/PCI 브릿지 간의 다중 채널 접속을 위한 상기 스위칭을 수행하는 것을 특징으로 한다.In addition, the PCI Express switch of the tester interface device according to an embodiment of the present invention is characterized in that for performing the switching for the multi-channel connection between the local PC and the at least one PCI-e / PCI bridge.

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치는, 하나 이상의 포트(port)를 통해 하나 이상의 측정대상 모듈(module)과 각각 연결되는 하나 이상의 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller); 및 PCI 익스프레스 버스(PCI-express bus)를 통해 상기 하나 이상의 PCI 익스프레스 입출력 컨트롤러 및 로컬 PC와 연결되고, 상기 로컬 PC 및 상기 하나 이상의 PCI 익스프레스 입출력 컨트롤러 간의 스위칭(switching)을 제어하는 PCI 익스프레스 스위치를 포함한다.In addition, the tester interface device according to another embodiment of the present invention, at least one PCI Express input / output controller (PCI-express I / O Controller) connected to each of the at least one measurement module (module) through at least one port (port) ; And a PCI express switch connected to the at least one PCI express input / output controller and the local PC through a PCI express bus and controlling switching between the local PC and the at least one PCI express input / output controller. do.

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치는 상기 로컬 PC의 메모리 컨트롤러 허브(MCH: Memory Controller Hub)와 연결되고, 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub) 및 상 기 PCI 익스프레스 스위치는 PCI-express x16 버스를 통해 연결되는 것을 특징으로 한다.In addition, the PCI Express switch of the tester interface device according to another embodiment of the present invention is connected to the memory controller hub (MCH: Memory Controller Hub) of the local PC, the memory controller hub (MCH) and phase PCI Express switches are connected via a PCI-express x16 bus.

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치 및 상기 PCI 익스프레스 입출력 컨트롤러는 PCI-express x1 버스를 통해 연결되는 것을 특징으로 한다.In addition, the PCI Express switch and the PCI Express input and output controller of the tester interface device according to another embodiment of the present invention is characterized in that connected via the PCI-express x1 bus.

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 입출력 컨트롤러는 PCI 익스프레스 기반의 SATA 컨트롤러이고, 상기 측정대상 모듈은 SSD(Solid State Disc)인 것을 특징으로 한다.In addition, the PCI Express input and output controller of the tester interface device according to another embodiment of the present invention is a PCI Express-based SATA controller, the measurement module is characterized in that the SSD (Solid State Disc).

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 상기 PCI 익스프레스 스위치는 상기 로컬 PC 및 상기 하나 이상의 PCI 익스프레스 입출력 컨트롤러 간의 다중 채널 접속을 위한 상기 스위칭을 수행하는 것을 특징으로 한다.In addition, the PCI Express switch of the tester interface device according to another embodiment of the present invention is characterized in that for performing the switching for the multi-channel connection between the local PC and the at least one PCI Express input and output controller.

본 발명은 상기와 같은 종래 기술을 개선하기 위해 안출된 것으로서, SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익스프레스 버스(PCI-express bus)로 구현하여 대역폭(bandwidth)의 증가 및 다채널을 확보함으로써, 테스트 시간 단축을 통한 시간당 처리량의 증가를 도모할 수 있는 테스터 인터페이스 장치를 제공하는 것을 목적으로 한다.The present invention has been made to improve the prior art as described above, and implements the interface between the PC performing the test and the module in the PCI Express bus (PCI-express bus) when testing a module such as a solid state disc (SSD) Accordingly, an object of the present invention is to provide a tester interface device capable of increasing throughput and reducing throughput per hour by increasing bandwidth and securing multiple channels.

본 발명의 테스터 인터페이스 장치에 따르면, SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익 스프레스 버스(PCI-express bus)로 구현하여 대역폭(bandwidth)의 증가에 따른 다채널의 확보를 도모할 수 있는 효과를 얻을 수 있다.According to the tester interface device of the present invention, when testing a module such as a solid state disc (SSD), the interface between the PC performing the test and the module is implemented by a PCI express bus (PCI-express bus) to provide a bandwidth. The increase in the number of channels can be secured.

또한, 본 발명의 테스터 인터페이스 장치에 따르면, SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익스프레스 버스(PCI-express bus)로 구현하여 테스트 시간 단축을 통한 시간당 처리량의 증가를 도모할 수 있는 효과를 얻을 수 있다.Further, according to the tester interface device of the present invention, when testing a module such as a solid state disc (SSD), the interface between the PC performing the test and the module is implemented by a PCI express bus (PCI-express bus) to reduce test time. Through this, the effect of increasing the throughput per hour can be obtained.

또한, 본 발명의 테스터 인터페이스 장치에 따르면, SSD(Solid State Disc) 등의 모듈 테스트 시 상기 테스트를 수행하는 PC와 상기 모듈 간의 인터페이스를 PCI 익스프레스 버스(PCI-express bus)로 구현하여 SATA2 이상의 컨트롤러의 데이터 전송 속도를 지원할 수 있는 효과를 얻을 수 있다.In addition, according to the tester interface device of the present invention, the interface between the PC performing the test and the module when performing a module test, such as SSD (Solid State Disc) by implementing a PCI Express bus (PCI-express bus) of the controller of SATA2 or higher The effect of supporting the data transfer rate can be obtained.

본 발명의 일실시예에 따른 테스터 인터페이스 장치는 하나 이상의 입출력 컨트롤러(I/O Controller), 하나 이상의 PCI-e/PCI 브릿지(bridge), 및 PCI 익스프레스 스위치를 포함할 수 있다. The tester interface device according to an embodiment of the present invention may include at least one input / output controller (I / O controller), at least one PCI-e / PCI bridge, and a PCI express switch.

또한, 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치는 하나 이상의 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller) 및 PCI 익스프레스 스위치를 포함할 수 있다.In addition, the tester interface device according to another embodiment of the present invention may include one or more PCI Express I / O Controller and PCI Express Switch.

상기 입출력 컨트롤러(I/O Controller) 및 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)는 당업계에서 널리 사용되는 다양한 종류의 입출력 컨트롤러로 구현될 수 있다. 다만, 본 명세서에서는 설명의 편의를 위하여 상 기 입출력 컨트롤러(I/O Controller)가 SATA 컨트롤러로 구현되고, 상기 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)가 PCI 익스프레스 기반의 SATA 컨트롤러로 구현되는 경우를 예로 들어 설명한다.The input / output controller (I / O controller) and the PCI express input / output controller (PCI-express I / O controller) may be implemented as various input / output controllers widely used in the art. However, in the present specification, for convenience of description, the input / output controller (I / O controller) is implemented as a SATA controller, and the PCI express input / output controller (PCI-express I / O controller) is implemented as a PCI express based SATA controller. The case will be described as an example.

또한, 본 명세서에서는 상기 입출력 컨트롤러(I/O Controller) 및 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)가 각각의 포트를 통해 연결되는 측정대상 모듈이 SSD(Solid State Disc)인 경우를 예로 들어 설명하지만, 상기 측정대상 모듈이 상기 SSD뿐만 아니라 상기 입출력 컨트롤러(I/O Controller) 및 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)에 연결되어 성능 테스트 가능한 다양한 종류의 테스트 모듈로 구현될 수 있음은 당업자에게 있어 자명하다.In addition, in the present specification, an example in which the measurement target module to which the input / output controller (I / O controller) and the PCI express input / output controller (PCI-express I / O controller) are connected through each port is a solid state disc (SSD) is an example. For example, the measurement target module is connected to the I / O controller and the PCI express I / O controller as well as the SSD to be implemented as various types of test modules capable of performance testing. It will be apparent to those skilled in the art.

이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 1은 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 구성을 도시한 블록도이다.1 is a block diagram showing the configuration of a tester interface device according to an embodiment of the present invention.

본 발명의 일실시예에 따른 테스터 인터페이스 장치(100)는 PCI 익스프레스 스위치(110), 하나 이상의 PCI-e/PCI 브릿지(120), 및 하나 이상의 SATA 컨트롤러(130)를 포함한다. Tester interface device 100 according to an embodiment of the present invention includes a PCI Express switch 110, one or more PCI-e / PCI bridge 120, and one or more SATA controller 130.

도 1의 본 발명의 일실시예에 따르면, 하나 이상의 입출력 컨트롤러(I/O Controller)는 SATA 컨트롤러 1 내지 SATA 컨트롤러 8로 구현될 수 있다. 또한, 하나 이상의 PCI-e/PCI 브릿지(120)는 PCI-e/PCI 브릿지 1 내지 PCI-e/PCI 브릿지 8로 구현될 수 있다.According to an embodiment of the present invention of FIG. 1, one or more input / output controllers (I / O controllers) may be implemented as SATA controllers 1 to SATA controller 8. In addition, the one or more PCI-e / PCI bridge 120 may be implemented with PCI-e / PCI bridge 1 to PCI-e / PCI bridge 8.

하나 이상의 입출력 컨트롤러(I/O Controller)(130)는 하나 이상의 포트(port)를 통해 하나 이상의 측정대상 모듈(module)(102)과 각각 연결된다. 예를 들어, SATA 컨트롤러 1은 포트 1을 통해 SSD 1과 연결되고, 포트 2를 통해 SSD 2와 연결된다. 또한, SATA 컨트롤러 2는 포트 3을 통해 SSD 3과 연결되고, 포트 4를 통해 SSD 4와 연결된다. 또한, SATA 컨트롤러 3은 포트 5를 통해 SSD 5와 연결되고, 포트 6을 통해 SSD 6과 연결된다.One or more I / O controllers 130 are connected to one or more measurement modules 102 through one or more ports, respectively. For example, SATA controller 1 connects to SSD 1 through port 1 and to SSD 2 through port 2. SATA controller 2 also connects to SSD 3 through port 3 and to SSD 4 through port 4. SATA controller 3 also connects to SSD 5 through port 5 and to SSD 6 through port 6.

또한, SATA 컨트롤러 4는 포트 7을 통해 SSD 7과 연결되고, 포트 8를 통해 SSD 8과 연결된다. 또한, SATA 컨트롤러 5는 포트 9를 통해 SSD 9와 연결되고, 포트 10을 통해 SSD 10과 연결된다. 또한, SATA 컨트롤러 6은 포트 11을 통해 SSD 11과 연결되고, 포트 12를 통해 SSD 12와 연결된다. 또한, SATA 컨트롤러 7은 포트 13을 통해 SSD 13과 연결되고, 포트 14를 통해 SSD 14와 연결된다. 또한, SATA 컨트롤러 8은 포트 15를 통해 SSD 15와 연결되고, 포트 16을 통해 SSD 16과 연결된다.In addition, SATA controller 4 connects to SSD 7 through port 7 and to SSD 8 through port 8. In addition, SATA controller 5 connects to SSD 9 through port 9 and to SSD 10 through port 10. In addition, SATA controller 6 connects to SSD 11 through port 11 and SSD 12 through port 12. SATA controller 7 also connects to SSD 13 through port 13 and to SSD 14 through port 14. In addition, SATA controller 8 connects to SSD 15 through port 15 and to SSD 16 through port 16.

상기 각 SATA 컨트롤러 및 상기 각 SSD는 SATA 케이블을 통해 연결될 수 있다.Each SATA controller and each SSD may be connected via a SATA cable.

하나 이상의 PCI-e/PCI 브릿지(bridge)(120)는 PCI 버스(PCI bus)를 통해 상기 하나 이상의 입출력 컨트롤러와 각각 연결되고, PCI 익스프레스 버스(PCI-express bus) 및 PCI 버스 간의 버스 변환을 제어한다.One or more PCI-e / PCI bridges 120 are each connected to the one or more input / output controllers through a PCI bus, and control bus conversion between the PCI Express bus and the PCI bus. do.

예를 들어, 도 1에 도시된 바와 같이 PCI-e/PCI 브릿지 1은 SATA 컨트롤러 1과 PCI 버스를 통해 연결될 수 있다. 또한, PCI-e/PCI 브릿지 2는 SATA 컨트롤러 2와 PCI 버스를 통해 연결될 수 있다. 또한, PCI-e/PCI 브릿지 3은 SATA 컨트롤러 3과 PCI 버스를 통해 연결될 수 있다. For example, as illustrated in FIG. 1, the PCI-e / PCI bridge 1 may be connected to the SATA controller 1 through a PCI bus. The PCI-e / PCI Bridge 2 can also be connected to the SATA controller 2 via the PCI bus. In addition, PCI-e / PCI Bridge 3 can be connected via SATA controller 3 and the PCI bus.

또한, PCI-e/PCI 브릿지 4는 SATA 컨트롤러 4와 PCI 버스를 통해 연결될 수 있다. 또한, PCI-e/PCI 브릿지 5는 SATA 컨트롤러 5와 PCI 버스를 통해 연결될 수 있고, PCI-e/PCI 브릿지 6은 SATA 컨트롤러 6과 PCI 버스를 통해 연결될 수 있다. 또한, PCI-e/PCI 브릿지 7은 SATA 컨트롤러 7과 PCI 버스를 통해 연결될 수 있고, PCI-e/PCI 브릿지 8은 SATA 컨트롤러 8과 PCI 버스를 통해 연결될 수 있다.In addition, PCI-e / PCI Bridge 4 can be connected via SATA controller 4 and the PCI bus. In addition, PCI-e / PCI Bridge 5 may be connected via SATA controller 5 and a PCI bus, and PCI-e / PCI Bridge 6 may be connected via SATA controller 6 and a PCI bus. In addition, PCI-e / PCI Bridge 7 may be connected via SATA controller 7 and a PCI bus, and PCI-e / PCI Bridge 8 may be connected via SATA controller 8 and a PCI bus.

또한, PCI-e/PCI 브릿지 1 내지 PCI-e/PCI 브릿지 8은 PCI 익스프레스 스위치(110)와 PCI 익스프레스 버스(PCI-express bus)를 통해 각각 연결될 수 있다. In addition, the PCI-e / PCI bridge 1 to the PCI-e / PCI bridge 8 may be connected via the PCI Express switch 110 and the PCI Express bus (PCI-express bus), respectively.

이에, PCI-e/PCI 브릿지 1 내지 PCI-e/PCI 브릿지 8은 PCI 익스프레스 버스(PCI-express bus)를 통해 PCI 익스프레스 스위치(110)로부터 수신한 PCI 익스프레스 규격의 신호를 PCI 규격의 신호로 변환하여 상기 SATA 컨트롤러 1 내지 SATA 컨트롤러 8로 전송할 수 있다. 또한, PCI-e/PCI 브릿지 1 내지 PCI-e/PCI 브릿지 8은 PCI 버스를 통해 상기 SATA 컨트롤러 1 내지 SATA 컨트롤러 8로부터 수신한 PCI 규격의 신호를 PCI 익스프레스 규격의 신호로 변환하여 PCI 익스프레스 스위치(110)로 전송할 수 있다.Accordingly, the PCI-e / PCI Bridge 1 to PCI-e / PCI Bridge 8 converts a PCI Express standard signal received from the PCI Express switch 110 through a PCI Express bus into a PCI standard signal. To the SATA controller 1 to the SATA controller 8. Also, the PCI-e / PCI bridge 1 to PCI-e / PCI bridge 8 converts a PCI standard signal received from the SATA controllers 1 to SATA controller 8 through a PCI bus into a PCI express standard signal and converts the signal into a PCI express standard. 110).

PCI 익스프레스 스위치(110)는 하나 이상의 PCI-e/PCI 브릿지(120) 및 로컬 PC(101)와 PCI 익스프레스 버스를 통해 각각 연결되고, 로컬 PC(101) 및 하나 이상의 PCI-e/PCI 브릿지(120) 간의 스위칭(switching)을 제어한다. PCI 익스프레스 스위치(110)는 로컬 PC(101)의 메모리 컨트롤러 허브(MCH: Memory Controller Hub)와 연결되어 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub)를 통해 16배속의 PCI 익스프레스 버스를 지원할 수 있다. 즉, 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub) 및 PCI 익스프레스 스위치(110)는 PCI-express x16 버스를 통해 연결될 수 있다.PCI Express switch 110 is connected via at least one PCI-e / PCI bridge 120 and a local PC 101 via a PCI Express bus, respectively, and the local PC 101 and at least one PCI-e / PCI bridge 120 Controls switching between The PCI Express switch 110 may be connected to a memory controller hub (MCH: Memory Controller Hub) of the local PC 101 to support a PCI Express bus of 16x speed through the memory controller hub (MCH). That is, the memory controller hub (MCH) and the PCI express switch 110 may be connected through a PCI-express x16 bus.

또한, PCI 익스프레스 스위치(110) 및 PCI-e/PCI 브릿지(120)는 PCI-express x1 버스를 통해 연결될 수 있다. 또한, PCI 익스프레스 스위치(110)는 로컬 PC(101) 및 하나 이상의 PCI-e/PCI 브릿지(120) 간의 다중 채널 접속을 위한 스위칭을 수행할 수 있다.In addition, the PCI Express switch 110 and the PCI-e / PCI bridge 120 may be connected via a PCI-express x1 bus. In addition, the PCI Express switch 110 may perform switching for a multi-channel connection between the local PC 101 and one or more PCI-e / PCI bridge 120.

도 2는 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 구성을 도시한 블록도이다.2 is a block diagram showing the configuration of a tester interface device according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 테스터 인터페이스 장치(200)는 PCI 익스프레스 스위치(210) 및 하나 이상의 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)(230)를 포함한다. The tester interface device 200 according to another embodiment of the present invention includes a PCI Express switch 210 and at least one PCI Express I / O Controller 230.

도 2의 본 발명의 다른 실시예에 따르면, 하나 이상의 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)(230)는 PCI 익스프레스 기반의 SATA 컨트롤러(이하, "PCI-E SATA 컨트롤러"이라 함)로 구현될 수 있다.According to another embodiment of the present invention of Figure 2, one or more PCI Express I / O controller (PCI-express I / O Controller) 230 is a PCI Express-based SATA controller (hereinafter referred to as "PCI-E SATA controller") It can be implemented as.

예를 들어, 도 2에 도시된 바와 같이, 하나 이상의 PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)(230)는 PCI-E SATA 컨트롤러 1 내지 PCI-E SATA 컨트롤러 8로 구현될 수 있다. For example, as illustrated in FIG. 2, one or more PCI Express I / O Controllers 230 may be implemented as PCI-E SATA controller 1 to PCI-E SATA controller 8.

PCI 익스프레스 입출력 컨트롤러(PCI-express I/O Controller)(230)는 하나 이상의 포트(port)를 통해 하나 이상의 측정대상 모듈(module)(202)과 각각 연결된다. The PCI express input / output controller 230 is connected to one or more measurement modules 202 through one or more ports, respectively.

예를 들어, PCI-E SATA 컨트롤러 1은 포트 1을 통해 SSD 1과 연결되고, 포트 2를 통해 SSD 2와 연결된다. 또한, PCI-E SATA 컨트롤러 2는 포트 3을 통해 SSD 3과 연결되고, 포트 4를 통해 SSD 4와 연결된다. 또한, PCI-E SATA 컨트롤러 3은 포트 5를 통해 SSD 5와 연결되고, 포트 6을 통해 SSD 6과 연결된다.For example, PCI-E SATA controller 1 connects to SSD 1 through port 1 and to SSD 2 through port 2. PCI-E SATA controller 2 also connects to SSD 3 through port 3 and to SSD 4 through port 4. PCI-E SATA controller 3 also connects to SSD 5 through port 5 and to SSD 6 through port 6.

또한, PCI-E SATA 컨트롤러 4는 포트 7을 통해 SSD 7과 연결되고, 포트 8를 통해 SSD 8과 연결된다. 또한, PCI-E SATA 컨트롤러 5는 포트 9를 통해 SSD 9와 연결되고, 포트 10을 통해 SSD 10과 연결된다. 또한, PCI-E SATA 컨트롤러 6은 포트 11을 통해 SSD 11과 연결되고, 포트 12를 통해 SSD 12와 연결된다. 또한, PCI-E SATA 컨트롤러 7은 포트 13을 통해 SSD 13과 연결되고, 포트 14를 통해 SSD 14와 연결된다. 또한, PCI-E SATA 컨트롤러 8은 포트 15를 통해 SSD 15와 연결되고, 포트 16을 통해 SSD 16과 연결된다.In addition, PCI-E SATA controller 4 is connected to SSD 7 through port 7 and to SSD 8 through port 8. In addition, PCI-E SATA controller 5 connects to SSD 9 through port 9 and to SSD 10 through port 10. The PCI-E SATA controller 6 also connects to SSD 11 through port 11 and to SSD 12 through port 12. In addition, PCI-E SATA controller 7 is connected to SSD 13 through port 13 and to SSD 14 through port 14. The PCI-E SATA controller 8 also connects to SSD 15 through port 15 and to SSD 16 via port 16.

상기 각 PCI-E SATA 컨트롤러 및 상기 각 SSD는 SATA 케이블을 통해 연결될 수 있다.Each PCI-E SATA controller and each SSD may be connected via a SATA cable.

PCI 익스프레스 스위치(110)는 PCI 익스프레스 버스(PCI-express bus)를 통해 상기 하나 이상의 PCI 익스프레스 입출력 컨트롤러(230) 및 로컬 PC(201)와 연결되고, 로컬 PC(201) 및 하나 이상의 PCI 익스프레스 입출력 컨트롤러(230) 간의 스위칭(switching)을 제어한다. The PCI Express switch 110 is connected to the one or more PCI Express I / O controller 230 and the local PC 201 through a PCI Express bus, and the local PC 201 and the one or more PCI Express I / O controllers. Control switching between 230.

PCI 익스프레스 스위치(210)는 로컬 PC(201)의 메모리 컨트롤러 허브(MCH: Memory Controller Hub)와 연결되어 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub)를 통해 16배속의 PCI 익스프레스 버스를 지원할 수 있다. 즉, 상기 메모리 컨트롤러 허브(MCH: Memory Controller Hub) 및 PCI 익스프레스 스위치(210)는 PCI-express x16 버스를 통해 연결될 수 있다.The PCI express switch 210 may be connected to a memory controller hub (MCH: Memory Controller Hub) of the local PC 201 to support a PCI Express bus of 16x speed through the memory controller hub (MCH). That is, the memory controller hub (MCH) and the PCI express switch 210 may be connected through a PCI-express x16 bus.

또한, PCI 익스프레스 스위치(210) 및 PCI 익스프레스 입출력 컨트롤러 (230)는 PCI-express x1 버스를 통해 연결될 수 있다. 또한, PCI 익스프레스 스위치(210)는 로컬 PC(201) 및 하나 이상의 PCI 익스프레스 입출력 컨트롤러(230) 간의 다중 채널 접속을 위한 스위칭을 수행할 수 있다.In addition, the PCI Express switch 210 and the PCI Express input and output controller 230 may be connected via a PCI-express x1 bus. In addition, the PCI Express switch 210 may perform switching for a multi-channel connection between the local PC 201 and one or more PCI Express input / output controller 230.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above-described embodiments, which can be variously modified and modified by those skilled in the art to which the present invention pertains. Modifications are possible. Accordingly, the spirit of the present invention should be understood only by the claims set forth below, and all equivalent or equivalent modifications thereof will belong to the scope of the present invention.

도 1은 본 발명의 일실시예에 따른 테스터 인터페이스 장치의 구성을 도시한 블록도; 및1 is a block diagram showing the configuration of a tester interface device according to an embodiment of the present invention; And

도 2는 본 발명의 다른 실시예에 따른 테스터 인터페이스 장치의 구성을 도시한 블록도이다.2 is a block diagram showing the configuration of a tester interface device according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101: 로컬 PC101: local PC

100: 테스터 인터페이스 장치100: tester interface device

110: PCI 익스프레스 장치110: PCI Express device

120: PCI-e/PCI 브릿지120: PCI-e / PCI Bridge

130: SATA 컨트롤러130: SATA controller

102: SSD102: SSD

Claims (10)

하나 이상의 포트(port)를 통해 하나 이상의 SSD(Solid State Disc)와 각각 연결되는 하나 이상의 SATA 컨트롤러;At least one SATA controller connected to at least one solid state disc (SSD) through at least one port; PCI 버스(PCI bus)를 통해 상기 하나 이상의 SATA 컨트롤러와 각각 연결되고, PCI 익스프레스 버스(PCI-express bus) 및 PCI 버스 간의 버스 변환을 제어하는 하나 이상의 PCI-e/PCI 브릿지(bridge); 및At least one PCI-e / PCI bridge, each connected to the at least one SATA controller via a PCI bus, and controlling bus conversion between a PCI express bus and a PCI bus; And 상기 하나 이상의 PCI-e/PCI 브릿지와 PCI 익스프레스 버스를 통해 연결되고, 로컬 PC의 메모리 컨트롤러 허브(MCH: Memory Controller Hub)와 PCI 익스프레스 버스를 통해 연결되며, 상기 로컬 PC 및 상기 하나 이상의 PCI-e/PCI 브릿지 간의 다중 채널 접속을 위한 스위칭(switching)을 제어하는 PCI 익스프레스 스위치The at least one PCI-e / PCI bridge is connected through a PCI express bus, and is connected through a memory controller hub (MCH) and a PCI express bus of a local PC, and the local PC and the at least one PCI-e. PCI Express Switch Controls Switching for Multi-Channel Connections Between PCI / PCI Bridges 를 포함하는 것을 특징으로 하는 테스터 인터페이스 장치.Tester interface device comprising a. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080121240A 2008-12-02 2008-12-02 Tester interface apparatus based on peripheral component interconnect express bus KR100922635B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080121240A KR100922635B1 (en) 2008-12-02 2008-12-02 Tester interface apparatus based on peripheral component interconnect express bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080121240A KR100922635B1 (en) 2008-12-02 2008-12-02 Tester interface apparatus based on peripheral component interconnect express bus

Publications (1)

Publication Number Publication Date
KR100922635B1 true KR100922635B1 (en) 2009-10-22

Family

ID=41562139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080121240A KR100922635B1 (en) 2008-12-02 2008-12-02 Tester interface apparatus based on peripheral component interconnect express bus

Country Status (1)

Country Link
KR (1) KR100922635B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096560A (en) * 2011-01-27 2011-06-15 浪潮电子信息产业股份有限公司 Multi-path solid state disk acceleration method based on PCI-E interface
US9158459B2 (en) 2012-03-05 2015-10-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing a storage device using a hybrid controller
CN106681945A (en) * 2016-11-24 2017-05-17 天津津航计算技术研究所 Solid state hard disk with multiple protocol interfaces
KR20180025481A (en) * 2016-08-31 2018-03-09 사단법인 엑시콘산학공동연구소 PCIe test apparatus
KR102130338B1 (en) * 2019-09-17 2020-08-05 주식회사 엑시콘 PCIe Test Apparatus
US11080186B2 (en) 2018-12-20 2021-08-03 Samsung Electronics Co., Ltd. Storage device and storage system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017470A (en) * 2004-08-19 2006-02-23 에이저 시스템즈 인크 Controller apparatus and method for improved data transfer
KR20060096238A (en) * 2005-03-04 2006-09-11 후지쯔 가부시끼가이샤 Computer system using serial connect bus, and method for interconnecting a plurality of cpu using serial connect bus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017470A (en) * 2004-08-19 2006-02-23 에이저 시스템즈 인크 Controller apparatus and method for improved data transfer
KR20060096238A (en) * 2005-03-04 2006-09-11 후지쯔 가부시끼가이샤 Computer system using serial connect bus, and method for interconnecting a plurality of cpu using serial connect bus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102096560A (en) * 2011-01-27 2011-06-15 浪潮电子信息产业股份有限公司 Multi-path solid state disk acceleration method based on PCI-E interface
US9158459B2 (en) 2012-03-05 2015-10-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing a storage device using a hybrid controller
US10198305B2 (en) 2012-03-05 2019-02-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing a storage device using a hybrid controller
KR20180025481A (en) * 2016-08-31 2018-03-09 사단법인 엑시콘산학공동연구소 PCIe test apparatus
KR101884070B1 (en) 2016-08-31 2018-08-02 사단법인 엑시콘산학공동연구소 PCIe test apparatus
CN106681945A (en) * 2016-11-24 2017-05-17 天津津航计算技术研究所 Solid state hard disk with multiple protocol interfaces
US11080186B2 (en) 2018-12-20 2021-08-03 Samsung Electronics Co., Ltd. Storage device and storage system
US11586538B2 (en) 2018-12-20 2023-02-21 Samsung Electronics Co., Ltd. Storage device and storage system
KR102130338B1 (en) * 2019-09-17 2020-08-05 주식회사 엑시콘 PCIe Test Apparatus

Similar Documents

Publication Publication Date Title
US10725956B2 (en) Memory device for a hierarchical memory architecture
US11733870B2 (en) Near-memory compute module
KR100914174B1 (en) Tester interface apparatus based on field programmable gate array controller
US8990462B2 (en) Storage device, computing system including the same and data transferring method thereof
TWI452469B (en) Pcie mass storage device, system having the same, and method for operating the same
US20210326279A1 (en) Memory system design using buffer(s) on a mother board
KR100922635B1 (en) Tester interface apparatus based on peripheral component interconnect express bus
US20180024743A1 (en) Dual-ported pci express-based storage cartridge including single-ported storage controllers
KR102229024B1 (en) Data storage device for self-detecting error and logging operation, and system having the same
JP2012514808A (en) Memory system controller
US9720864B2 (en) Flexible server system
JP2015536496A (en) Flash memory controller with multimode pinout
US11675542B2 (en) Dedicated design for testability paths for memory sub-system controller
US10198305B2 (en) Managing a storage device using a hybrid controller
KR101254646B1 (en) Apparatus for storage interface in solid state drive tester
KR101317760B1 (en) Dynamic random access memory for a semiconductor storage device-based system
KR20220079676A (en) Capacity expansion for the memory subsystem
US20130275652A1 (en) Methods and structure for transferring additional parameters through a communication interface with limited parameter passing features
US20220317899A1 (en) Storage system and method of operating the same
US20230393749A1 (en) Method and device of storage data
US20240069738A1 (en) Accessing memory devices via switchable channels
US20240111454A1 (en) Multi-access memory modules
CN115910161A (en) Storage package, storage device and method for operating storage device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151013

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 11