KR100920052B1 - Lead frame used to semiconductor package - Google Patents

Lead frame used to semiconductor package Download PDF

Info

Publication number
KR100920052B1
KR100920052B1 KR1020080000310A KR20080000310A KR100920052B1 KR 100920052 B1 KR100920052 B1 KR 100920052B1 KR 1020080000310 A KR1020080000310 A KR 1020080000310A KR 20080000310 A KR20080000310 A KR 20080000310A KR 100920052 B1 KR100920052 B1 KR 100920052B1
Authority
KR
South Korea
Prior art keywords
lead
lock tape
semiconductor package
lead frame
attached
Prior art date
Application number
KR1020080000310A
Other languages
Korean (ko)
Other versions
KR20090074501A (en
Inventor
김문수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000310A priority Critical patent/KR100920052B1/en
Publication of KR20090074501A publication Critical patent/KR20090074501A/en
Application granted granted Critical
Publication of KR100920052B1 publication Critical patent/KR100920052B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 패키지용 리드 프레임은, 이격해서 배치되며, 저면에 홈이 구비된 다이 패들; 상기 이격된 다이 패들 사이 영역에 배치되며, 저면에 홈이 구비된 다수의 리드; 및 상기 이격된 다이 패들 및 리드의 홈 내에 일체형으로 부착되어 상기 리드를 지지하는 리드락 테이프를 포함한다.A lead frame for a semiconductor package according to the present invention includes: a die paddle spaced apart from each other and having a groove provided at a bottom thereof; A plurality of leads disposed in an area between the spaced die paddles and having grooves at a bottom thereof; And a lead lock tape integrally attached to the spaced die paddles and grooves of the leads to support the leads.

Description

반도체 패키지용 리드 프레임{Lead frame used to semiconductor package}Lead frame used to semiconductor package

본 발명은 반도체 패키지용 리드 프레임에 관한 것으로서, 보다 상세하게는, 반도체 패키지의 높이를 줄일 수 있는 반도체 패키지용 리드 프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for semiconductor packages, and more particularly, to a lead package for semiconductor packages that can reduce the height of the semiconductor package.

오늘날 전자 산업의 추세는 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the key technologies that enables these product design goals is package assembly technology.

이러한 패키지 조립 기술은 웨이퍼 조립 공정을 거쳐 집적회로가 형성된 반도체 칩을 외부 환경으로부터 보호하고, 기판 상에 용이하게 실장되도록 하여 반도체 칩의 동작 신뢰성 확보하기 위한 기술이다.This package assembly technique is a technique for securing the operation reliability of the semiconductor chip by protecting the semiconductor chip on which the integrated circuit is formed through the wafer assembly process from the external environment and easily mounted on the substrate.

상기 반도체 패키지는 반도체 소자의 제조 공정이 완료된 웨이퍼를 개개의 독립된 반도체 칩으로 분리시키는 쏘잉 공정, 상기 분리된 각 반도체 칩을 리드 프레임 또는 기판과 같은 실장 매체에 실장하는 어태치 공정, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 수행하여 형성된다.The semiconductor package includes a sawing process of separating a wafer having a semiconductor device manufacturing process into individual independent semiconductor chips, an attach process for mounting each separated semiconductor chip on a mounting medium such as a lead frame or a substrate, wire bonding, and molding. It is formed by performing processes such as trimming and forming.

한편, 상기 리드 프레임은 반도체 패키지를 제조하기 위하여 반도체 칩이 부 착되는 실장 매체이다.Meanwhile, the lead frame is a mounting medium to which a semiconductor chip is attached to manufacture a semiconductor package.

상기 리드 프레임은 몸체부, 상기 몸체부로부터 연장된 아웃터리드, 상기 아웃터리드로부터 내측으로 연장된 인너리드, 상기 인너리드의 내부 중심에 위치하여 그 상부면에 반도체 칩이 탑재되는 다이 패들(Die pad) 및 상기 다이 패들에 연결된 타이바로 이루어진다.The lead frame may include a body portion, an outer lead extending from the body portion, an inner lead extending inwardly from the outer lead, and a die paddle disposed at an inner center of the inner lead and having a semiconductor chip mounted on an upper surface thereof. ) And tie bars connected to the die paddles.

한편, 상기 인너리드의 하면에는 상기 인너리드의 내부 둘레를 따라 부착되어 각 인너리드의 고정하는 리드락 테이프(Lead lock tape)가 부착되어 사용되면, 특히, 일측 방향으로만 전기적인 연결을 이루는 일 방향 패드 칩 패키지(One side chip packaging)에서는 상기 리드락 테이프의 사용은 필수적이다.On the other hand, the lower surface of the inner lead is attached along the inner circumference of the inner lead is attached to a lead lock tape (Lead lock tape) for fixing each inner lead, in particular, to make an electrical connection only in one direction The use of the leadlock tape is essential in one side chip packaging.

도 1a는 종래 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면이고, 도 1b는 종래 리드락 테이프가 부착된 리드 프레임을 이용한 반도체 패키지를 도시한 도면이다.1A is a diagram illustrating a lead frame with a conventional lead lock tape, and FIG. 1B is a diagram illustrating a semiconductor package using a lead frame with a conventional lead lock tape.

도 1a 및 도 1b를 참조하면, 종래 일 방향 패드 칩 패키지에 사용되는 리드 프레임(100)은 반도체 칩(110)과의 전기적인 연결이 일방향으로만 이루어지기 때문에 이격되어 배치되는 다이 패들(106)의 사이 영역에서 금속와이어(130)를 통한 전기적인 연결이 형성되는 영역으로 아웃터리드(104)로부터 내측으로 인너리드(102)가 연장되어 배치된다.1A and 1B, the lead frame 100 used in the conventional one-way pad chip package is spaced apart from the die paddle 106 because electrical connection with the semiconductor chip 110 is made in only one direction. The inner lead 102 extends inward from the outlet 104 to a region in which an electrical connection is formed through the metal wire 130 in the region between the regions.

상기 다이 패들(106)과 인너리드(102)의 하면에는 상기 다이 패들(106)의 내측으로 길게 연장된 인너리드(102)를 고정시키기 위하여 일체형으로 이루어진 리드락 테이프(120)가 부착된다.The die paddle 106 and the lower surface of the inner lead 102 are attached with an integrated lead lock tape 120 to fix the inner lead 102 that extends inwardly of the die paddle 106.

그러나, 도 1b에 도시된 바와 같이, 상기 리드락 테이프(120)가 부착된 리드 프레임을 사용한 반도체 패키지의 경우, 상기 리드락 테이프(120)는 상기 다이 패들(106) 및 인너리드(102)의 하부에 부착되기 때문에, 몰딩부(140)를 포함한 반도체 패키지의 형성시 상기 리드락 테이프(120)의 두께만큼 반도체 패키지의 두께 상승이 불가피하다.However, as shown in FIG. 1B, in the case of a semiconductor package using a lead frame to which the lead lock tape 120 is attached, the lead lock tape 120 is formed of the die paddle 106 and the inner lead 102. Since it is attached to the lower portion, it is inevitable to increase the thickness of the semiconductor package by the thickness of the lead lock tape 120 when the semiconductor package including the molding part 140 is formed.

이에 따라, 상기 리드락 테이프가 부착된 리드 프레임을 사용하여 반도체 패키지를 형성하는 경우, 반도체 패키지의 높이를 일정하게 유지하기 위해서는 몰딩부의 마진을 줄이거나, 반도체 칩의 두께를 줄이는 등의 방법을 취해야만 하며, 이는, 반도체 패키지의 신뢰성에 영향을 주게 된다.Accordingly, in the case of forming the semiconductor package using the lead frame with the lead lock tape, in order to keep the height of the semiconductor package constant, it is necessary to reduce the margin of the molding part or reduce the thickness of the semiconductor chip. This affects the reliability of the semiconductor package.

특히, 초박형 반도체 패키지인 ELP(Exposed Leadframe Package) 타입의 반도체 패키지에는 리드락 테이프를 적용할 경우, 상기 리드락 테이프가 먼저 노출되게 되어 사용이 어렵다.In particular, when a lead lock tape is applied to an ELP (Exposed Leadframe Package) type semiconductor package, which is an ultra-thin semiconductor package, the lead lock tape is exposed first, which makes it difficult to use.

본 발명은 반도체 패키지의 높이를 줄일 수 있는 반도체 패키지용 리드 프레임을 제공한다.The present invention provides a lead frame for a semiconductor package that can reduce the height of the semiconductor package.

본 발명에 따른 반도체 패키지용 리드 프레임은, 이격해서 배치되며, 저면에 홈이 구비된 다이 패들; 상기 이격된 다이 패들 사이 영역에 배치되며, 저면에 홈이 구비된 다수의 리드; 및 상기 이격된 다이 패들 및 리드의 홈 내에 일체형으로 부착되어 상기 리드를 지지하는 리드락 테이프를 포함한다.A lead frame for a semiconductor package according to the present invention includes: a die paddle spaced apart from each other and having a groove provided at a bottom thereof; A plurality of leads disposed in an area between the spaced die paddles and having grooves at a bottom thereof; And a lead lock tape integrally attached to the spaced die paddles and grooves of the leads to support the leads.

상기 다이 패들 및 리드에 구비된 홈은 상기 리드락 테이프가 직선형으로 부착되도록 형성된다.The grooves provided in the die paddle and the lead are formed such that the lead lock tape is attached in a straight line.

상기 직선형으로 부착된 리드락 테이프는 상기 다이 패들 및 리드의 다수 부분에 형성된다.The linearly attached lead lock tape is formed on the die paddle and the plurality of portions of the lead.

상기 홈은 상기 리드락 테이프의 폭과 대응하는 크기의 폭을 갖는다.The groove has a width of a size corresponding to the width of the lead lock tape.

또한, 본 발명에 따른 반도체 패키지용 리드 프레임은, 저면에 홈이 구비된 다수의 리드; 및 상기 이격된 리드의 홈 내에 일체형으로 부착되어 상기 리드를 지지하는 리드락 테이프를 포함한다.In addition, the lead frame for a semiconductor package according to the present invention includes a plurality of leads provided with grooves on a bottom thereof; And a lead lock tape integrally attached in the groove of the spaced lead to support the lead.

상기 리드에 구비된 홈은 상기 리드락 테이프가 직선형으로 부착되도록 형성된다.The groove provided in the lead is formed so that the lead lock tape is attached in a straight line.

상기 직선형으로 부착된 리드락 테이프는 상기 리드의 다수 부분에 형성된다.The linearly attached lead lock tape is formed on a plurality of portions of the lead.

상기 홈은 상기 리드락 테이프의 폭과 대응하는 크기의 폭을 갖는다.The groove has a width of a size corresponding to the width of the lead lock tape.

본 발명은 인너리드 및 다이 패들에 홈이 구비되고, 상기 홈 내에 리드락 테이프가 부착된 리드 프레임을 사용하여 반도체 패키지를 형성함으로써 상기 홈의 깊이만큼 반도체 패키지의 두께를 줄일 수 있으며, 특히, 일방향으로 전기적인 연결이 이루어지는 일 방향 패드 칩 패키지 및 ELP 패키지에 유용하게 적용할 수 있다.According to the present invention, the thickness of the semiconductor package can be reduced by the depth of the groove by forming a semiconductor package using a lead frame having a groove in the inner lead and the die paddle, and having a lead lock tape attached thereto. The present invention can be usefully applied to a one-way pad chip package and an ELP package in which electrical connection is made.

본 발명은 리드락 테이프가 부착된 리드 프레임을 사용하여 반도체 패키지를 형성하는 경우, 상기 리드 프레임의 리드락 테이프 부착 영역을 식각하고, 상기 식각된 부분에 리드락 테이프를 부착한 리드 프레임을 사용하여 반도체 패키지를 형성한다.According to the present invention, when a semiconductor package is formed using a lead frame having a lead lock tape attached thereto, the lead lock tape attaching region of the lead frame is etched, and a lead frame having a lead lock tape attached to the etched portion is used. A semiconductor package is formed.

따라서, 상기 리드락 테이프가 리드 프레임의 식각된 부분에 부착되기 때문에 상기 홈의 깊이만큼 반도체 패키지의 두께를 줄일 수 있으며, 특히, 일방향으로 전기적인 연결이 이루어지는 일 방향 패드 칩 패키지 및 ELP 패키지에 유용하게 적용할 수 있다.Therefore, since the lead lock tape is attached to the etched portion of the lead frame, the thickness of the semiconductor package can be reduced by the depth of the groove, and is particularly useful for one-way pad chip packages and ELP packages in which electrical connection is made in one direction. Can be applied.

이하에서는 본 발명의 실시예에 따른 반도체 패키지용 리드 프레임을 상세히 설명하도록 한다.Hereinafter, a lead frame for a semiconductor package according to an embodiment of the present invention will be described in detail.

도 2a는 본 발명의 일 실시예에 따른 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면이고, 도 2b는 본 발명에 따른 리드락 테이프가 부착된 리드 프레임을 이용한 반도체 패키지를 도시한 도면이며, 도 3은 본 발명의 다른 실시예에 따른 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면이다.Figure 2a is a view showing a lead frame with a lead lock tape according to an embodiment of the present invention, Figure 2b is a semiconductor package using a lead frame with a lead lock tape according to the present invention 3 is a view illustrating a lead frame with a lead lock tape according to another embodiment of the present invention.

도 2a 및 도 2b를 참조하면, 본 발명의 실시예에 따른 리드 프레임(200)은 상호 이격해서 배치되고 저면에 홈(H)이 구비된 다이 패들(206)과, 상기 이격된 다이 패들(206) 사이 영역에 배치되고 저면에 홈(H)이 구비된 다수의 인너리드(202) 및 상기 이격된 다이 패들(206) 및 상기 인너리드(202)의 홈(H) 내에 일체형으로 부착되어 상기 인너리드(202)를 지지하는 리드락 테이프(220)를 포함하여 구성된다.2A and 2B, the lead frame 200 according to the exemplary embodiment of the present invention may be spaced apart from each other, and a die paddle 206 having a groove H at a bottom thereof, and the spaced die paddle 206. A plurality of inner leads 202 and a spaced inner die 202 and spaced die paddles 206 and grooves H of the inner leads 202 which are disposed in an area between And a lead lock tape 220 supporting the lid 202.

상기 아웃터리드(204)로부터 내측으로 연장된 인너리드(202)를 포함하는 리드는 상기 일방향으로 다수의 본딩 패드(212)가 형성된 반도체 칩(210)이 부착되는 다이 패들(206)의 측면으로 형성된다. 또한, 상기 이격된 다이 패들(206)의 사이 영역에 배치되는 인너리드(202)는 상기 일방향을 갖는 반도체 칩(210)의 본딩 패드(212)들과 금속와이어(230)를 통하여 전기적인 연결이 형성되는 영역, 즉, 상기 반도체 칩(210)의 본딩 패드(212) 영역으로 연장되어 배치된다.The lead including the inner lead 202 extending inwardly from the outward 204 is formed on the side of the die paddle 206 to which the semiconductor chip 210 on which the plurality of bonding pads 212 are formed is attached. do. In addition, the inner lead 202 disposed in an area between the spaced die paddles 206 may be electrically connected to the bonding pads 212 of the semiconductor chip 210 having the one direction through the metal wire 230. It extends to a region to be formed, that is, a region of the bonding pad 212 of the semiconductor chip 210.

상기 이격된 다이 패들(206) 및 상기 인너리드(202)의 홈(H) 내에 일체형으로 부착되어 상기 인너리드(202)를 지지하는 리드락 테이프(220)는 직선형으로 부착되며, 이를 위해, 상기 다이 패들(206) 및 상기 인너리드(202)에 구비된 홈(H)은 상호 직선형을 갖도록 형성된다.The spaced die paddle 206 and the lead lock tape 220 integrally attached to the groove H of the inner lead 202 to support the inner lead 202 are attached in a straight line. The die paddle 206 and the groove H provided in the inner lead 202 are formed to have a straight line with each other.

상기 직선형으로 부착된 리드락 테이프(220)는 상기 다이 패들(206) 및 인너리드(202)의 다수 부분에 형성되도록 상기 홈(H)은 상기 다이 패들(206) 및 인너리드(202)의 다수 부분에 직선형으로 구비된다.The groove (H) is a plurality of the die paddle 206 and the inner lead 202 so that the linearly attached lead lock tape 220 is formed in a plurality of portions of the die paddle 206 and the inner lead 202. The part is provided in a straight line.

상기 다이 패들(206) 및 상기 인너리드(202)에 구비된 홈(H)은 바람직하게 상기 리드락 테이프(220)의 두께와 대응하는 깊이를 갖도록 형성되며, 상기 홈(H)은 상기 리드락 테이프(220)의 두께보다 깊거나 얕은 두께로 형성될 수 있다.The groove H provided in the die paddle 206 and the inner lead 202 is preferably formed to have a depth corresponding to the thickness of the lead lock tape 220, and the groove H is the lead lock. The thickness of the tape 220 may be deeper or shallower than that of the tape 220.

상기 홈(H)은 바람직하게 상기 리드락 테이프(220)의 폭과 대응하는 크기의 폭을 갖도록 형성하며, 상기 리드락 테이프(220)의 폭보다 큰 폭으로 형성될 수 있 다.The groove (H) is preferably formed to have a width of a size corresponding to the width of the lead lock tape 220, it may be formed to a width larger than the width of the lead lock tape (220).

한편, 도 2b를 참조하면, 상술한 다이 패들(206) 및 상기 인너리드(202)에 홈(H)을 구비하고, 상기 홈(H) 내에 리드락 테이프(220)가 부착된 리드 프레임을 사용하는 반도체 패키지는 상기 다이 패들(206) 상에 일방향으로 배열된 본딩 패드(212)를 구비한 다수의 반도체 칩(210)이 부착되어 이루어진다.Meanwhile, referring to FIG. 2B, a lead frame having a groove H in the die paddle 206 and the inner lead 202 described above, and having a lead lock tape 220 attached thereto is used. The semiconductor package may include a plurality of semiconductor chips 210 having bonding pads 212 arranged in one direction on the die paddle 206.

상기 일방향으로 배열된 본딩 패드(212)를 구비한 반도체 칩(210)은 상기 다이 패들(206)의 사이 영역에 배치되는 인너리드(202) 및 상기 다이 패들(206)의 측면에 형성된 인너리드(202)와 금속와이어(230)를 통하여 전기적으로 연결된다.The semiconductor chip 210 having the bonding pads 212 arranged in one direction may include an inner lead 202 disposed in an area between the die paddles 206 and an inner lead formed on a side surface of the die paddle 206. 202 and the metal wire 230 is electrically connected.

상기 부착된 반도체 칩(210)들과 금속와이어(230) 및 다이 패들(206)을 포함하여 패키지를 형성하기 위한 공간적 영역은 상기 리드 프레임의 아웃터리드(204)가 외측으로 인출되도록 몰딩부(240)가 형성된다.The spatial region for forming a package including the attached semiconductor chips 210, the metal wires 230, and the die paddles 206 may be molded 240 so that the leaded 204 of the lead frame is drawn outward. ) Is formed.

아울러, 도 3을 참조하면, 본 발명은 다이 패들이 구비되지 않은 리드 프레임(300)을 사용하여 반도체 패키지를 형성한다.In addition, referring to Figure 3, the present invention forms a semiconductor package using a lead frame 300 is not provided with a die paddle.

즉, 본 발명에 따른 리드 프레임(202)은 반도체 칩(310)이 부착되는 영역에 배치되고, 저면에 다수의 홈(H)이 구비된 다수의 인너리드(302)의 상기 홈(H) 내에 일체형으로 부착되어 상기 인너리드(302)를 지지하는 리드락 테이프(320)를 포함하여 구성된다.That is, the lead frame 202 according to the present invention is disposed in the region where the semiconductor chip 310 is attached, and in the groove H of the plurality of inner leads 302 having a plurality of grooves H formed on a bottom surface thereof. It is configured to include a lead lock tape 320 is integrally attached to support the inner lead 302.

상기 이격된 인너리드(302)의 홈(H) 내에 일체형으로 부착된 상기 인너리드(302)를 지지하는 리드락 테이프(320)는 직선형으로 부착되며, 이를 위해, 상기 다이 패들(306) 및 상기 인너리드(302)에 구비된 홈(H)은 상호 직선형을 갖도록 형 성된다.The lead lock tape 320 supporting the inner lead 302 integrally attached to the space H of the spaced inner lead 302 is attached to the die paddle 306 and the die paddle 306. The grooves H provided in the inner lead 302 are formed to have a linear shape with each other.

상기 직선형으로 부착된 리드락 테이프(320)는 상기 인너리드(302)들의 다수 부분에 형성되도록 상기 홈(H)은 상기 인너리드(302)의 다수 부분에 직선형으로 구비된다.The grooves H are provided in a plurality of portions of the inner lead 302 in a straight line so that the lead lock tape 320 attached in the straight form is formed in a plurality of portions of the inner leads 302.

상기 다이 패들(306) 및 상기 인너리드(302)에 구비된 홈(H)은 바람직하게 상기 리드락 테이프(320)의 두께와 대응하는 깊이를 갖도록 형성되며, 상기 홈(H)은 상기 리드락 테이프(320)의 두께보다 깊거나 얕은 두께로 형성될 수 있다.The groove H provided in the die paddle 306 and the inner lead 302 is preferably formed to have a depth corresponding to the thickness of the lead lock tape 320, and the groove H is the lead lock. The thickness of the tape 320 may be greater than or deeper than that of the tape 320.

상기 홈(H)은 바람직하게 상기 리드락 테이프(320)의 폭과 대응하는 크기의 폭을 갖도록 형성하며, 상기 리드락 테이프(320)의 폭보다 큰 폭으로 형성될 수 있다.The groove H is preferably formed to have a width corresponding to the width of the lead lock tape 320 and may be formed to be larger than the width of the lead lock tape 320.

따라서, 본 발명에 따른 리드 프레임은 상기 리드락 테이프가 상기 다이 패들 및 인너리드의 홈 내에 형성되기 때문에 상기 리드락 테이프 높이 만큼의 마진을 확보할 수 있어 반도체 패키지의 두께를 줄일 수 있다.Therefore, in the lead frame according to the present invention, since the lead lock tape is formed in the grooves of the die paddle and the inner lead, the margin of the lead lock tape height can be secured, thereby reducing the thickness of the semiconductor package.

또한, 본 발명에 따른 리드 프레임은 ELP(Exposed Leadframe Package) 타입의 반도체 패키지 등에 적용 가능하다.In addition, the lead frame according to the present invention can be applied to a semiconductor package of an ELP (Exposed Leadframe Package) type.

이상에서와 같이, 본 발명은 리드 프레임의 인너리드 및 다이 패들을 식각하여 홈을 형성하고, 상기 홈 내에 상기 다이 패들 사이 부분에 배치되는 인너리드를 고정시키기 위한 리드락 테이프를 부착함으로써 상기 홈의 깊이만큼 반도체 패키지의 두께를 줄일 수 있으며, 특히, 일방향으로 전기적인 연결이 이루어지는 일 방향 패드 칩 패키지 및 ELP 패키지에 유용하게 적용할 수 있다.As described above, the present invention forms a groove by etching the inner lead and the die paddle of the lead frame, and by attaching a lead lock tape for fixing the inner lead disposed between the die paddles in the groove. The thickness of the semiconductor package can be reduced by the depth, and in particular, it can be usefully applied to the one-way pad chip package and the ELP package in which the electrical connection is made in one direction.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1a는 종래 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면.1A is a view illustrating a lead frame provided with a conventional lead lock tape.

도 1b는 종래 리드락 테이프가 부착된 리드 프레임을 이용한 반도체 패키지를 도시한 도면.1B illustrates a semiconductor package using a lead frame to which a conventional lead lock tape is attached.

도 2a는 본 발명의 일 실시예에 따른 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면.Figure 2a is a view showing a lead frame with a lead lock tape according to an embodiment of the present invention.

도 2b는 본 발명에 따른 리드락 테이프가 부착된 리드 프레임을 이용한 반도체 패키지를 도시한 도면.Figure 2b is a view showing a semiconductor package using a lead frame with a lead lock tape according to the present invention.

도 3은 본 발명의 다른 실시예에 따른 리드락 테이프가 구비된 리드 프레임을 설명하기 위해 도시한 도면.3 is a view illustrating a lead frame with a lead lock tape according to another embodiment of the present invention.

Claims (8)

이격해서 배치되며, 저면에 홈이 구비된 다이 패들;A die paddle spaced apart from each other and having a groove provided on a bottom thereof; 상기 이격된 다이 패들 사이 영역에 배치되며, 저면에 홈이 구비된 다수의 리드; 및A plurality of leads disposed in an area between the spaced die paddles and having grooves at a bottom thereof; And 상기 이격된 다이 패들 및 리드의 홈 내에 일체형으로 부착되어 상기 리드를 지지하는 리드락 테이프;를A lead lock tape integrally attached to the spaced die paddles and grooves of the leads to support the leads; 포함하는 것을 특징으로 하는 반도체 패키지용 리드 프레임.A lead frame for a semiconductor package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 다이 패들 및 리드에 구비된 홈은 상기 리드락 테이프가 직선형으로 부착되도록 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.The grooves provided in the die paddle and the lead are formed such that the lead lock tape is attached in a straight line. 제 2 항에 있어서,The method of claim 2, 상기 직선형으로 부착된 리드락 테이프는 상기 다이 패들 및 리드의 다수 부분에 형성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.The linearly attached lead lock tape is formed on a plurality of portions of the die paddle and the lead. 제 1 항에 있어서,The method of claim 1, 상기 홈은 상기 리드락 테이프의 폭과 대응하는 크기의 폭을 갖는 것을 특징으로 하는 반도체 패키지용 리드 프레임.And the groove has a width having a size corresponding to the width of the lead lock tape. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020080000310A 2008-01-02 2008-01-02 Lead frame used to semiconductor package KR100920052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000310A KR100920052B1 (en) 2008-01-02 2008-01-02 Lead frame used to semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000310A KR100920052B1 (en) 2008-01-02 2008-01-02 Lead frame used to semiconductor package

Publications (2)

Publication Number Publication Date
KR20090074501A KR20090074501A (en) 2009-07-07
KR100920052B1 true KR100920052B1 (en) 2009-10-07

Family

ID=41331778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000310A KR100920052B1 (en) 2008-01-02 2008-01-02 Lead frame used to semiconductor package

Country Status (1)

Country Link
KR (1) KR100920052B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695352B1 (en) * 2010-08-12 2017-01-12 삼성전자 주식회사 Lead frame, and semiconductor package having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077023A (en) * 1993-06-18 1995-01-10 Toshiba Corp Resin sealed semiconductor device
JPH1012802A (en) * 1996-06-27 1998-01-16 Nec Kyushu Ltd Lead frame and semiconductor device using the same
KR20060011372A (en) * 2004-07-30 2006-02-03 삼성전자주식회사 Inner lead structure of semiconductor package substrate
JP2007129182A (en) 2005-05-11 2007-05-24 Toshiba Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077023A (en) * 1993-06-18 1995-01-10 Toshiba Corp Resin sealed semiconductor device
JPH1012802A (en) * 1996-06-27 1998-01-16 Nec Kyushu Ltd Lead frame and semiconductor device using the same
KR20060011372A (en) * 2004-07-30 2006-02-03 삼성전자주식회사 Inner lead structure of semiconductor package substrate
JP2007129182A (en) 2005-05-11 2007-05-24 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
KR20090074501A (en) 2009-07-07

Similar Documents

Publication Publication Date Title
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7355289B2 (en) Packaged integrated circuit with enhanced thermal dissipation
US8525311B2 (en) Lead frame for semiconductor device
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
JP2009500841A (en) Semiconductor device
US8105881B2 (en) Method of fabricating chip package structure
US10840164B2 (en) Wire bonded package with single piece exposed heat slug and leads
CN101312177A (en) Lead frame for semiconductor device
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US10978378B2 (en) Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
US9704785B2 (en) Semiconductor package with die paddle
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
US20110241187A1 (en) Lead frame with recessed die bond area
US20090206459A1 (en) Quad flat non-leaded package structure
KR100364978B1 (en) Clamp and Heat Block for Wire Bonding in Semiconductor Package
KR100920052B1 (en) Lead frame used to semiconductor package
US6921967B2 (en) Reinforced die pad support structure
US20080185698A1 (en) Semiconductor package structure and carrier structure
KR100940760B1 (en) Semiconductor package
JP4207791B2 (en) Semiconductor device
US20080157297A1 (en) Stress-Resistant Leadframe and Method
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
US12009286B2 (en) Methods of forming packaged semiconductor devices and leadframes for semiconductor device packages
KR100753409B1 (en) Extremely thin package and manufacture method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee