KR100919577B1

KR100919577B1 - Cell array device of magnetoresistive random access memory

Info

Publication number: KR100919577B1
Application number: KR1020020041014A
Authority: KR
Inventors: 오상현; 이계남
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-07-13
Filing date: 2002-07-13
Publication date: 2009-10-01
Also published as: KR20040006674A

Abstract

본 발명은 자기저항 램의 셀 어레이 장치에 관한 것으로, 트랜지스터와 자기 접합 저항을 병렬로 연결한 자기저항 램의 셀 어레이에서 주변회로의 터미널에 트랜지스터를 형성하여 전력소모가 적고 신뢰성 있는 자기저항 램의 셀 어레이를 구현할 수 있도록 하는 자기저항 램의 셀 어레이 장치에 관한 것이다. 이를 위해, 본 발명은 트랜지스터와 자기 접합 저항을 병렬로 연결한 자기저항 램의 셀 어레이에서 셀 블럭의 말단에 워드라인과 연동하여 스위칭되는 스위칭 트랜지스터를 구비하여 선택되지 않은 셀에서 발생하는 누설전류를 차단할 수 있도록 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell array device of a magnetoresistive ram. The present invention relates to a cell array device of a magnetoresistive ram. The present invention relates to a cell array device of a magnetoresistive RAM that enables a cell array to be implemented. To this end, the present invention includes a switching transistor that is switched in conjunction with a word line at the end of the cell block in a cell array of magnetoresistive RAMs in which a transistor and a magnetic junction resistor are connected in parallel to prevent leakage current generated in an unselected cell. Allow to block.

Description

Cell array device of magnetoresistive RAM {Cell array device of magnetoresistive random access memory}

본 발명은 자기저항 램의 셀 어레이 장치에 관한 것으로, 자기 메모리 소자의 구현시 선택되지 않은 셀에 흐르는 누설전류를 차단하여 전력 소모를 줄일 수 있도록 하는 자기저항 램의 셀 어레이 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell array device of a magnetoresistive ram, and more particularly, to a cell array device of a magnetoresistive ram that can reduce power consumption by blocking a leakage current flowing to a cell not selected when implementing a magnetic memory device.

일반적으로, 자기 메모리(Magnetic random access memory, MRAM) 소자는 비휘발성 메모리로서 저전력 소모에 적합한 소자이다. In general, a magnetic random access memory (MRAM) device is a nonvolatile memory device suitable for low power consumption.

또한, 전원이 끊어진 상태에서도 저장 정보를 기억할 수 있고 셀 면적 축소에 유리해서 차세대 기억소자로 각광 받고 있다. In addition, the storage information can be stored even when the power supply is cut off, which is advantageous for reducing the cell area.

이러한 종래의 자기 메모리는 도 1에 도시된 바와 같이, 워드라인 WL1~WL6과, 센스앰프 SA1과 연결된 비트라인 BL1,BL2와, 센스앰프 SA2와 연결된 비트라인 BL3,BL4를 구비한다. As shown in FIG. 1, the conventional magnetic memory includes word lines WL1 to WL6, bit lines BL1 and BL2 connected to the sense amplifier SA1, and bit lines BL3 and BL4 connected to the sense amplifier SA2.

그리고, 유전체 양단에 있는 자성물질의 스핀이 평행(spin parallel)한 경우와 반평형(spin antiparallel)한 경우에, 전자의 터널링 저항이 변하는 특성을 이용하여 정보를 저장하는 자기 접합 저항(Magnetic Tunnel Junction : MTJ;1)을 구비한다. In addition, in the case where the spin of the magnetic material at both ends of the dielectric is parallel and anti-parallel, the magnetic tunnel resistance is used to store information by using the characteristic that the tunneling resistance of the electron is changed. MTJ; 1).

또한, 주어진 셀을 선택하기 위한 스위칭 소자(switching device)인 트랜지스터 T1나 다이오드가 자기 접합 저항(1)과 병렬로 연결되어 하나의 셀(A)을 구성한다.In addition, a transistor T1 or a diode, which is a switching device for selecting a given cell, is connected in parallel with the magnetic junction resistor 1 to form one cell (A).

이러한 트랜지스터 T1와 자기 접합 저항(1)들을 병렬로 연결하게 되면 직렬로 연결하는 경우에 비해 자기 접합 저항(1)에 더 큰 전압이 인가되어 센싱 마진이 크게 증가되는 장점이 있다. When the transistor T1 and the magnetic junction resistor 1 are connected in parallel, a larger voltage is applied to the magnetic junction resistor 1 than in the case where the transistor T1 and the magnetic junction resistor 1 are connected in series, thereby greatly increasing the sensing margin.

하지만, 트랜지스터 T1과 자기 접합 저항(1)이 병렬로 구성되면, (A)의 셀이 선택된 경우에 선택되지 않은 셀에서도 자기 접합 저항을 통해 누설전류(B)가 일부 흐르게 되어 전력소모가 증가되고 메모리 소자의 신뢰성 측면에서도 안정적이지 못한 문제점이 있다. However, when the transistor T1 and the magnetic junction resistor 1 are configured in parallel, the leakage current B is partially flowed through the magnetic junction resistance even in a cell that is not selected when the cell of (A) is selected, thereby increasing power consumption. There is also a problem that is not stable in terms of reliability of the memory device.

예를 들어, 셀을 엑세스 하기 위하여 워드라인 WL2가 워드라인 인에이블 전압 Vpp 레벨이 되고 비트라인 BL1이 전원전압 Vcc 레벨이 되면 선택된 셀(A) 뿐만 아니라 비트라인 BL1과 연결된 워드라인 WL1,WL5,WL6에 구비된 모든 셀에는 기본적으로 자기 접합 저항(1)을 통하여 불필요한 누설전류(B)가 흐르게 된다. For example, when the word line WL2 becomes the word line enable voltage Vpp level and the bit line BL1 becomes the power supply voltage Vcc level in order to access the cell, the word lines WL1, WL5, Unnecessary leakage current B flows through the magnetic junction resistance 1 basically in all the cells provided in WL6.

정보 저장을 위한 자기 터널 접합 MTJ을 병렬로 구성하여 충분한 센싱 마진을 확보할 수 있는 장점이 있는 반면, 트랜지스터와 자기 접합 저항을 병렬로 구성되어 선택되지 않은 셀에서도 자기 접합 저항을 통해 누설전류가 일부 흐르는 문제가 있다. Magnetic tunnel junction MTJ can be configured in parallel to secure enough sensing margin for information storage.However, the transistor and magnetic junction resistor are configured in parallel so that leakage current is partially discharged through the magnetic junction resistance even in unselected cells. There is a flow problem.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 플레이트 라인의 끝단에 워드라인과 함께 온/오프가 제어되는 스위치를 형성하여 선택되지 않은 셀에 흐르는 불필요한 누설전류를 제거하여 전력소모를 줄이고 신뢰성 있는 메모리 소자를 구현하도록 하는데 그 목적이 있다. The present invention was created in order to solve the above problems, by forming a switch that is controlled on / off with the word line at the end of the plate line to eliminate unnecessary leakage current flowing in the unselected cells to reduce power consumption The purpose is to implement a reliable memory device.

상기한 목적을 달성하기 위한 본 발명의 자기저항 램의 셀 어레이 장치는, 비트라인의 정보를 저장 및 판독하는 자기 접합 저항과, 자기 접합 저항과 병렬 연결되어 워드라인에 의해 제어되는 스위칭 소자를 포함하는 복수개의 셀; 및 워드라인의 인에이블과 동시에 동작하여 복수개의 셀 중 워드라인에 의해 선택된 셀에만 전류 경로를 형성하도록 제어하는 스위칭부를 구비함을 특징으로 한다. The cell array device of the magnetoresistive RAM of the present invention for achieving the above object comprises a magnetic junction resistor for storing and reading the information of the bit line, and a switching element connected in parallel with the magnetic junction resistor is controlled by a word line A plurality of cells; And a switching unit which operates simultaneously with enabling of the word line and controls to form a current path only in a cell selected by the word line among the plurality of cells.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2는 본 발명에 따른 자기저항 램의 셀 어레이 장치의 구성도이다. 2 is a block diagram of a cell array device of a magnetoresistive RAM according to the present invention.

본 발명은 워드라인 WL1~WL6과, 센스앰프 SA3과 연결된 비트라인 BL1,BL2와, 센스앰프 SA4와 연결된 비트라인 BL3,BL4를 구비한다. The present invention includes word lines WL1 to WL6, bit lines BL1 and BL2 connected to sense amplifier SA3, and bit lines BL3 and BL4 connected to sense amplifier SA4.

그리고, 비트라인 BL1~BL4의 정보를 저장 및 판독하는 자기 접합 저항(Magnetic Tunnel Junction : MTJ;10)과, 주어진 셀을 선택하기 위한 스위칭 소자(switching device)인 트랜지스터 T2나 다이오드가 자기 접합 저항(10)과 병렬로 연결되어 하나의 셀(C)을 형성한다. In addition, a magnetic junction resistor (MTJ) 10 for storing and reading the information on the bit lines BL1 to BL4, and a transistor T2 or a diode, which is a switching device for selecting a given cell, are connected to the magnetic junction resistor ( 10 is connected in parallel to form one cell (C).

또한, 본 발명은 워드라인 WL1~WL6 중 해당 워드라인 WL의 인에이블과 동시에 선택적으로 동작하여 선택되지 않은 셀들에 발생하는 누설전류를 차단하기 위한 스위칭부(20)를 구비한다 In addition, the present invention includes a switching unit 20 for selectively operating at the same time as enabling the corresponding word line WL among the word lines WL1 to WL6 to block leakage current generated in unselected cells.

여기서, 스위칭부(20)는 각각의 트랜지스터 T2의 일단과 접지전압단 사이에 연결되어 각각의 게이트와 워드라인 WL1~WL6이 연결된 트랜지스터들 T3~T8을 구비한다. Here, the switching unit 20 includes transistors T3 to T8 connected between one end of each transistor T2 and a ground voltage terminal to which each gate and word lines WL1 to WL6 are connected.

이러한 구성을 갖는 본 발명은, 각 플레이트 라인의 말단(Terminal)에 트랜지스터들 T3~T8로 구성된 스위칭부(20)를 구비하여 해당 워드라인 WL2의 인에이블시 이와 연결된 트랜지스터 T2가 턴온되어 전류(D)가 흐르게 된다. The present invention having such a configuration includes a switching unit 20 composed of transistors T3 to T8 at the terminal of each plate line, and when the corresponding word line WL2 is enabled, the transistor T2 connected thereto is turned on so that the current D ) Flows.

예를 들어, 셀을 엑세스 하기 위하여 워드라인 WL2가 워드라인 인에이블 전압 Vpp 레벨이 되고 비트라인 BL1이 전원전압 Vcc 레벨이 되면 선택된 셀(C)과 연결된 트랜지스터 T4만 턴온되어 전류 경로가 형성됨으로써 전류(D)가 흐르게 된다. For example, when the word line WL2 becomes the word line enable voltage Vpp level and the bit line BL1 becomes the power supply voltage Vcc level to access the cell, only the transistor T4 connected to the selected cell C is turned on to form a current path. (D) will flow.

그리고, 선택되지 않은 셀들의 경우 자기 접합 저항을 통하여 흐를 수 있는 누설전류를 스위칭부(20)의 트랜지스터 T3,T5~T8의 턴오프를 통해 차단하고, 선택된 셀(C)에서 발생되는 전류(D)만이 흐르도록 한다. In addition, in the case of unselected cells, a leakage current that may flow through the magnetic junction resistance is blocked by turning off the transistors T3, T5, T8, T8 of the switching unit 20, and the current D generated in the selected cell C. ) Only flow.

여기서, 플레이트 라인의 말단에 위치한 스위칭부(20)의 트랜지스터들 T3~T8은 셀블럭의 끝에만 위치하므로 셀 면적이 증가되지 않게 된다. 따라서, 불필요한 누설전류의 발생을 효과적으로 차단할 수 있게 된다. Here, since the transistors T3 to T8 of the switching unit 20 located at the end of the plate line are located only at the end of the cell block, the cell area does not increase. Therefore, it is possible to effectively prevent the generation of unnecessary leakage current.

이상에서 설명한 바와 같이, 본 발명은 자기저항 램 셀 어레이의 주변회로 영역에 트랜지스터를 형성하여 누설전류를 제거하고, 이에 따라 전력소모가 적고 신뢰성 있는 메모리를 제조할 수 있도록 하는 효과를 제공한다. As described above, the present invention provides an effect of forming a transistor in the peripheral circuit region of the magnetoresistive RAM cell array to eliminate leakage current, thereby manufacturing a memory with low power consumption and reliability.

도 1은 종래의 자기저항 램의 셀 어레이 장치를 나타낸 구성도. 1 is a block diagram showing a cell array device of a conventional magnetoresistive RAM.

도 2는 본 발명에 따른 자기저항 램의 셀 어레이 장치를 나타낸 구성도. Figure 2 is a block diagram showing a cell array device of a magnetoresistive RAM according to the present invention.

Claims

A plurality of cells comprising a magnetic junction resistor for storing and reading information of a bit line, and a switching element connected in parallel with the magnetic junction resistor and controlled by a word line; And

A magnetoresistance that operates simultaneously with the enable of the word line to form a current path only in a cell selected by the word line among the plurality of cells, and to control a current to be cut in an unselected cell. RAM cell array device.

The method of claim 1, wherein the switching unit

And a plurality of transistors connected between one end of each switching element provided in the plurality of cells and a ground voltage terminal, the plurality of transistors having a gate and a plurality of word lines respectively connected to each other.

The method of claim 2, wherein the plurality of transistors

A cell array device of a magnetoresistive RAM, characterized by comprising an NMOS transistor.

The method of claim 1, wherein the switching unit

The cell array device of the magnetoresistive ram, characterized in that provided at the end of the cell plate line.