KR100918969B1 - Light emitting diode and method of forming the same - Google Patents

Light emitting diode and method of forming the same Download PDF

Info

Publication number
KR100918969B1
KR100918969B1 KR1020080093692A KR20080093692A KR100918969B1 KR 100918969 B1 KR100918969 B1 KR 100918969B1 KR 1020080093692 A KR1020080093692 A KR 1020080093692A KR 20080093692 A KR20080093692 A KR 20080093692A KR 100918969 B1 KR100918969 B1 KR 100918969B1
Authority
KR
South Korea
Prior art keywords
layer
gan
lower layer
semiconductor layer
light emitting
Prior art date
Application number
KR1020080093692A
Other languages
Korean (ko)
Inventor
조용상
김주원
최원진
Original Assignee
갤럭시아포토닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 갤럭시아포토닉스 주식회사 filed Critical 갤럭시아포토닉스 주식회사
Priority to KR1020080093692A priority Critical patent/KR100918969B1/en
Application granted granted Critical
Publication of KR100918969B1 publication Critical patent/KR100918969B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode and a method of forming the same are provided to allow light emitting diodes which are manufactured from one wafer to have uniform characteristics. CONSTITUTION: A light emitting diode(100) includes a substrate(101), a lower part semiconductor layer(110), an active layer, and a top semiconductor layer(130). The lower part semiconductor layer has a first sub-layer(111), a buffer layer(113), and a second sub-layer(115) which are laminated on the substrate in order. An active layer is formed on the lower part semiconductor layer, and the top semiconductor layer is formed on the active layer. The buffer layer has a lattice constant smaller than the first sub-layers and the second sub-layers.

Description

발광 다이오드 및 그 형성방법{LIGHT EMITTING DIODE AND METHOD OF FORMING THE SAME}LIGHT EMITTING DIODE AND METHOD OF FORMING THE SAME

본 발명은 발광 다이오드 및 그 형성방법에 관한 것이다.The present invention relates to a light emitting diode and a method of forming the same.

본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 높은 발광 효율을 갖는 발광 다이오드 및 그 형성방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a high luminous efficiency and a method of forming the same.

상기 발광 다이오드(light-emitting diode: LED)는 p-n 접합 다이오드의 일종으로, 순방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자이다. 상기 발광 다이오드로부터 방출되는 빛의 파장은 사용되는 물질의 밴드 갭 에너지(bandgap energy: Eg)에 의해 결정된다. 상기 발광 다이오드 기술의 초기에는 주로 적외선과 적색광을 방출할 수 있는 것이 개발되었다. 1993년에 니치아(Nichia) 화학의 Nakamura가 청색광을 방출할 수 있는 GaN 발광 다이오드를 를 이용하여 생성할 수 있음을 발견하였다. The light-emitting diode (LED) is a kind of p-n junction diode, and is a semiconductor device using electroluminescence, which is a phenomenon in which a monochromatic light is emitted when a voltage is applied in a forward direction. The wavelength of light emitted from the light emitting diode is determined by the bandgap energy (Eg) of the material used. In the early days of the light emitting diode technology was developed that can mainly emit infrared light and red light. In 1993, Nika Chem. Nakamura discovered that GaN light-emitting diodes that can emit blue light can be produced using.

GaN 발광 다이오드는 일반적으로 사파이어 기판 상에 GaN가 에피 성장되어 형성된다. 상기 사파이어 기판의 열 팽창 계수(thermal expansion coefficient)는 상기 에피 성장된 GaN의 것과 많은 차이를 가지므로 인해, GaN 성장 공정 동안에 사피아어 기판의 휨이 발생될 수 있다. 상기 사파이어 기판의 휨에 의하여, 중앙이 볼록하게 될 수 있다. 상기 사파이어 기판의 휨이 발생됨에 따라, 히터가 구비된 서셉터와 상기 사파이어 기판 사이의 접촉이 불균일할 수 있다. 이러한 사파이어 기판 사이의 접촉의 불균일은, 상기 히터에서 전달되는 열분포의 불균일성, 즉 상기 기판의 가장자리 및 중앙에서 열분포의 차이를 야기한다. 그러므로 상기 열 전달 분포의 불균일은 상기 사파이어 기판 상에 성장된 GaN 전극층의 도판트의 분포를 불균일하게 만들고, 나아가서는 InGaN 활성층의 발광 파장 특성 분포를 크게 하는 요인으로 작용하게 된다. GaN light emitting diodes are generally formed by epitaxial growth of GaN on a sapphire substrate. Since the thermal expansion coefficient of the sapphire substrate is much different from that of the epitaxially grown GaN, warping of the sapphire substrate may occur during the GaN growth process. By bending of the sapphire substrate, the center may be convex. As the warpage of the sapphire substrate occurs, the contact between the susceptor with a heater and the sapphire substrate may be uneven. The nonuniformity of contact between these sapphire substrates causes a nonuniformity of the heat distribution transmitted from the heater, i.e., a difference in the heat distribution at the edges and the center of the substrate. Therefore, the non-uniformity of the heat transfer distribution causes non-uniform distribution of the dopant of the GaN electrode layer grown on the sapphire substrate, and thus acts as a factor for increasing the emission wavelength characteristic distribution of the InGaN active layer.

본 발명은 균일한 특성 분포를 갖는 발광 다이오드 형성 방법 및 이에 따라 형성된 발광 다이오드를 제공하기 위한 것이다.The present invention is to provide a method of forming a light emitting diode having a uniform characteristic distribution and the light emitting diode formed thereby.

본 발명의 실시예들에 따른 발광 다이오드가 개시된다. 상기 발광 다이오드는 기판; 상기 기판 상에 차례로 적층된, 제 1 하부층, 버퍼층 및 제 2 하부층을 갖는 하부 반도체층; 상기 하부 반도체층 상의 활성층; 및 상기 활성층 상의 상부 반도체층을 포함할 수 있다. 상기 버퍼층은 상기 제 1 하부층과 상기 제 2 하부층 보다 격자 상수가 작다.A light emitting diode according to embodiments of the present invention is disclosed. The light emitting diode is a substrate; A lower semiconductor layer having a first lower layer, a buffer layer, and a second lower layer sequentially stacked on the substrate; An active layer on the lower semiconductor layer; And an upper semiconductor layer on the active layer. The buffer layer has a smaller lattice constant than the first lower layer and the second lower layer.

일 실시예에서, 상기 제 1 하부층 및 상기 제 2 하부층은 GaN이고, 상기 버퍼층은 Ga 보다 공유 반지름이 작은 원자를 포함할 수 있다. In example embodiments, the first lower layer and the second lower layer may be GaN, and the buffer layer may include atoms having a smaller shared radius than Ga.

본 발명의 실시예들에 따른 발광 다이오드의 형성방법이 개시된다. 상기 방법은 기판 상에 제 1 하부층, 버퍼층 및 제 2 하부층의 순서로 하부 반도체층을 형성하고; 그리고 상기 하부 반도체층 상에 활성층 및 상부 반도체층을 순서대로 형성하는 것을 포함할 수 있다. 상기 버퍼층을 형성하는 것은 상기 제 1 하부층 및 상기 제 2 하부층 보다 격자 상수가 작게 되도록 처리하는 것을 포함할 수 있다.A method of forming a light emitting diode according to embodiments of the present invention is disclosed. The method comprises forming a lower semiconductor layer on a substrate in the order of a first lower layer, a buffer layer and a second lower layer; And forming an active layer and an upper semiconductor layer in order on the lower semiconductor layer. Forming the buffer layer may include treating the lattice constant smaller than the first lower layer and the second lower layer.

본 발명에 의하면, 하나의 웨이퍼에서 형성된 발광 다이오드들이 균일한 특성 분포를 가질 수 있다. According to the present invention, light emitting diodes formed in one wafer may have a uniform characteristic distribution.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Objects, other objects, features and advantages of the present invention will be readily understood through the following preferred embodiments associated with the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art.

본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다 양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.In the present specification, when it is mentioned that a film is on another film or substrate, it means that it may be formed directly on another film or substrate or a third film may be interposed therebetween. In addition, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical contents. In addition, in various embodiments of the present specification, terms such as first, second, and third are used to describe various regions, films, and the like, but these regions and films should not be limited by these terms. do. These terms are only used to distinguish any given region or film from other regions or films. Thus, the film quality referred to as the first film quality in one embodiment may be referred to as the second film quality in other embodiments. Each embodiment described and illustrated herein also includes its complementary embodiment.

도 1을 참조하여, 본 발명의 실시예들에 따른 발광 다이오드(100)의 형성방법이 설명된다. Referring to FIG. 1, a method of forming a light emitting diode 100 according to embodiments of the present invention will be described.

도 1을 참조하면, 기판(101) 상에 하부 반도체층(110)을 형성한다. 상기 기판(101)은 사파이어, GaN, SiC, Si, ZrB2 및 GaP 중의 한가지로 형성할 수 있다. 본 발명의 일 실시예에 따르면, 상기 기판(101)은 사파이어로 형성될 수 있다. 상기 하부 반도체층(110)은 제 1 하부층(111), 버퍼층(113) 및 제 2 하부층(115)의 순서로 형성될 수 있다. 상기 하부 반도체층(110) 상에 다층 양자 우물층(120) 및 상부 반도체층(130)이 순서대로 형성될 수 있다. 상기 다층 양자 우물층(120)은 InGaN, 상기 상부 반도체층(130)은 p형의 도전형을 갖는 반도체막(예를 들면, p-GaN층)일 수 있다. Referring to FIG. 1, a lower semiconductor layer 110 is formed on a substrate 101. The substrate 101 may be formed of one of sapphire, GaN, SiC, Si, ZrB 2 and GaP. According to an embodiment of the present invention, the substrate 101 may be formed of sapphire. The lower semiconductor layer 110 may be formed in the order of the first lower layer 111, the buffer layer 113, and the second lower layer 115. The multilayer quantum well layer 120 and the upper semiconductor layer 130 may be sequentially formed on the lower semiconductor layer 110. The multilayer quantum well layer 120 may be InGaN, and the upper semiconductor layer 130 may be a semiconductor film (eg, p-GaN layer) having a p-type conductivity.

상기 제 1 하부층(111)은 언도프드 질화갈륨층(undoped-GaN층)(이하, u-GaN층)으로 형성될 수 있고, 상기 제 2 하부층(115)은 n형의 도전형을 갖는 반도체막(예를 들면, n-GaN층)으로 형성될 수 있다. 상기 u-GaN층(111)은 상기 기판(101)을 씨드층으로 사용하는 (액상 성장법(liquid phase epitaxy, LPE), 기상 성장 법(vapor phase epitaxy, VPE), 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD) 및 분자빔 성장법(molecular beam epitaxy, MBE) 등과 같은) 에피택시얼 기술들 중의 한가지를 사용하여 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 u-GaN층(111)은 2 내지 3 마이크로 미터의 두께로 형성될 수 있다. 상기 제 2 하부층(115)은 상기 제 1 하부층(111) 및 상기 버퍼층(113)을 씨드층으로 사용하는 에피택시얼 공정을 통해 형성될 수 있으며, 본 발명의 일 실시예에 따르면, 수 마이크로 미터의 두께로 형성되는 실리콘이 도핑된 GaN막(Si-doped GaN)일 수 있다. The first lower layer 111 may be formed of an undoped gallium nitride layer (hereinafter referred to as a u-GaN layer), and the second lower layer 115 may have an n-type semiconductor layer. (For example, an n-GaN layer). The u-GaN layer 111 may be formed by using the substrate 101 as a seed layer (liquid phase epitaxy (LPE), vapor phase epitaxy (VPE), and organometallic chemical vapor deposition (metal). organic chemical vapor deposition (MOCVD) and molecular beam epitaxy (MBE) and the like can be formed using one of the epitaxial techniques. According to an embodiment of the present invention, the u-GaN layer 111 may be formed to a thickness of 2 to 3 micrometers. The second lower layer 115 may be formed through an epitaxial process using the first lower layer 111 and the buffer layer 113 as a seed layer, and according to an embodiment of the present invention, several micrometers It may be a silicon-doped GaN film (Si-doped GaN) formed to a thickness of.

상기 버퍼층(113)은 상기 제 1 하부층(111)을 씨드층으로 사용하는 에피택시얼 공정을 통해 형성될 수 있다. 상기 버퍼층(113)은 상기 제 1 하부층(111) 및 상기 제 2 하부층(115) 보다 격자 상수가 작게 되도록 형성될 수 있다. 상기 버퍼층(113)의 격자 상수가 다른 것에 비하여 작음에 따라, 도 2에서 도시된 바와 같이 상기 기판(101)의 휨 형상이 감소할 수 있다. 상기 버퍼층(113)의 격자 상수를 보다 작게하기 위하여, 상기 버퍼층(1130)이 Ga 보다 공유 반지름(covalent radius)이 작은 원자를 포함하도록 형성할 수 있다. The buffer layer 113 may be formed through an epitaxial process using the first lower layer 111 as a seed layer. The buffer layer 113 may be formed to have a smaller lattice constant than the first lower layer 111 and the second lower layer 115. As the lattice constant of the buffer layer 113 is smaller than that of the other, as shown in FIG. 2, the warpage shape of the substrate 101 may be reduced. In order to reduce the lattice constant of the buffer layer 113, the buffer layer 1130 may be formed to include atoms having a smaller covalent radius than Ga.

본 발명의 일 실시예에서, 상기 Ga 보다 공유 반지름이 작은 원자는, 예를 들면 탄소 또는 알루미늄일 수 있다. 상기 Ga의 공유 반지름은 1.26Å이고, 상기 탄소의 공유 반지름은 0.77Å이다. 상기 탄소가 포함된 GaN는 일반적인 GaN의 형성 공정 동안 탄소를 포함하는 소스 가스, 예를 들면 CCl4 또는 CBr4를 사용하는 것에 의하여 형성될 수 있다. 상기 탄소를 포함하는 소스 가스의 적용에 의하여 GaN 버퍼층에 탄소가 고농도로 도핑될 수 있다. 도 3을 참조하면, 본 발명의 일 실시예에 따라 3인치 사파이어 웨이퍼 상에 형성된 GaN 버퍼층(113)에 도핑된 탄소의 농도는 1020 cm3 이상이었다. 상기 탄소의 농도는 1018 cm3 이상이면, 전술한 사파이어 기판의 휨이 줄어들 수 있다. In one embodiment of the present invention, the atom having a smaller covalent radius than the Ga, for example, may be carbon or aluminum. The shared radius of Ga is 1.26 GHz and the shared radius of carbon is 0.77 Å. The carbon-containing GaN may be formed by using a carbon-containing source gas, for example, CCl 4 or CBr 4 , during a general GaN formation process. By applying the carbon source gas, the GaN buffer layer may be heavily doped with carbon. Referring to FIG. 3, the concentration of carbon doped in the GaN buffer layer 113 formed on the 3-inch sapphire wafer was 10 20 cm 3 or more according to an embodiment of the present invention. If the carbon concentration is 10 18 cm 3 or more, the warpage of the sapphire substrate described above may be reduced.

도 4a 및 도 4b를 참조하여, 도 3의 본 발명의 일 실시예에 따라 3인치 사파이어 웨이퍼 상에 형성된 발광 다이오드(100)의 발광(photoluminescence: PL) 특성이 설명된다. 도 4a를 참조하면, 본 발명에 따른 상기 버퍼층(113)을 적용하지 않으면 3인치 웨이퍼에서의 PL에 의한 파장의 표준편차는 3.83nm이었으나, 상기 버퍼층(113)을 적용하면 상기 표준편차는 1.96nm이었다. 즉, 상기 버퍼층(113)에 의하여 상기 하부 반도체층(110), 상기 다층 양자 우물층(120) 및 상부 반도체층(130)의 형성 공정 동안의 웨이퍼의 휨 발생이 감소되었다. 이에 따라, 상기 하부 반도체층(110), 상기 다층 양자 우물층(120) 및 상부 반도체층(130)을 위한 GaN 및 InGaN 박막 특성의 균일도가 높아짐을 나타낸다. 상기 버퍼층(113)의 미적용에서는 3인치 웨이퍼에서 얻어지는 제품 파장의 최대 최소 차이 7nm에서의 수율이 50 ~ 60%이었으나, 상기 버퍼층(113)을 적용하면 동일한 규격의 제품의 수율이 99% 이상으로 향상되었다. 4A and 4B, photoluminescence (PL) characteristics of a light emitting diode 100 formed on a 3 inch sapphire wafer according to an embodiment of the present invention of FIG. 3 will be described. Referring to FIG. 4A, if the buffer layer 113 is not applied, the standard deviation of the wavelength due to PL in the 3-inch wafer is 3.83 nm. However, when the buffer layer 113 is applied, the standard deviation is 1.96 nm. It was. That is, the warpage of the wafer during the formation of the lower semiconductor layer 110, the multilayer quantum well layer 120, and the upper semiconductor layer 130 by the buffer layer 113 is reduced. Accordingly, the uniformity of GaN and InGaN thin film characteristics for the lower semiconductor layer 110, the multilayer quantum well layer 120, and the upper semiconductor layer 130 is increased. In the non-application of the buffer layer 113, the yield at a maximum minimum difference of 7 nm of a product wavelength obtained from a 3 inch wafer was 50 to 60%. However, when the buffer layer 113 is applied, the yield of products having the same standard is improved to 99% or more. It became.

도 1은 본 발명의 실시예들에 따른 발광 다이오드 및 그의 형성방법을 설명하는 개녕도이다. 1 is a schematic view illustrating a light emitting diode and a method of forming the same according to embodiments of the present invention.

도 2는 본 발명의 휨 현상을 설명하는 개념도이다. 2 is a conceptual diagram illustrating the warpage phenomenon of the present invention.

도 3은 본 발명의 일 실시예에 따라 형성된 하부 반도체층의 깊이에 따른 탄소 농도를 측정한 그래프로서, 이차이온 질량 분석법(Secondary Ion Mass Spectrometry: SIMS)을 통하여 측정되었다. 3 is a graph measuring carbon concentration according to a depth of a lower semiconductor layer formed according to an embodiment of the present invention, which was measured by Secondary Ion Mass Spectrometry (SIMS).

도 4a는 본 발명의 일 실시예에 따른 버퍼층을 사용하지 않은 경우의 발광 파장 분석 이미지이이고, 도 4b는 본 발명의 일 실시예에 따른 버퍼층을 사용한 경우의 발광 파장 분석 이미지이다.4A is an emission wavelength analysis image when no buffer layer is used according to an embodiment of the present invention, and FIG. 4B is an emission wavelength analysis image when a buffer layer is used according to an embodiment of the present invention.

Claims (9)

기판;Board; 상기 기판 상에 차례로 적층된, 제 1 하부층, 버퍼층 및 제 2 하부층을 갖는 하부 반도체층;A lower semiconductor layer having a first lower layer, a buffer layer, and a second lower layer sequentially stacked on the substrate; 상기 하부 반도체층 상의 활성층; 및An active layer on the lower semiconductor layer; And 상기 활성층 상의 상부 반도체층을 포함하되, 상기 버퍼층은 상기 제 1 하부층과 상기 제 2 하부층 보다 격자 상수가 작은 발광 다이오드.And an upper semiconductor layer on the active layer, wherein the buffer layer has a smaller lattice constant than the first lower layer and the second lower layer. 제 1 항에 있어서, The method of claim 1, 상기 제 1 하부층 및 상기 제 2 하부층은 GaN이고, 상기 버퍼층은 Ga 보다 공유 반지름이 작은 원자를 포함하는 GaN인 발광 다이오드.Wherein the first lower layer and the second lower layer are GaN, and the buffer layer is GaN containing atoms having a smaller shared radius than Ga. 제 2 항에 있어서, The method of claim 2, 상기 Ga 보다 공유 반지름이 작은 원자는 탄소를 포함하는 발광 다이오드.An atom having a smaller share radius than the Ga comprises carbon. 제 3 항에 있어서, The method of claim 3, wherein 상기 탄소의 농도는 1018 cm3 이상인 발광 다이오드.The concentration of carbon is 10 18 cm 3 or more. 제 4 항에 있어서, The method of claim 4, wherein 상기 탄소의 농도는 1020 cm3 이상인 발광 다이오드.The concentration of the carbon is 10 20 cm 3 or more light emitting diode. 제 1 항에 있어서, The method of claim 1, 상기 제 1 하부층은 언도프드 GaN이고, 상기 제 2 하부층은 N형 불순물이 도핑된 GaN이고, 상기 활성층은 InGaN 다층 양자 우물층이고, 상기 상부 반도체층은 P형 불순물이 도핑된 GaN인 발광 다이오드.Wherein the first lower layer is undoped GaN, the second lower layer is GaN doped with N-type impurities, the active layer is an InGaN multilayer quantum well layer, and the upper semiconductor layer is GaN doped with P-type impurities. 삭제delete 기판 상에 제 1 하부층, 버퍼층 및 제 2 하부층의 순서로 하부 반도체층을 형성하고; 그리고Forming a lower semiconductor layer on the substrate in the order of the first lower layer, the buffer layer and the second lower layer; And 상기 하부 반도체층 상에 활성층 및 상부 반도체층을 순서대로 형성하는 것을 포함하고, Forming an active layer and an upper semiconductor layer in order on the lower semiconductor layer; 상기 버퍼층을 형성하는 것은 GaN에 탄소를 1018cm3 이상의 고농도로 도핑하여 상기 제 1 하부층 및 상기 제 2 하부층 보다 격자 상수가 작게 되도록 처리하는 것을 포함하고,Forming the buffer layer includes treating the GaN with a high concentration of 10 18 cm 3 or more so that the lattice constant is smaller than that of the first lower layer and the second lower layer, 상기 제 1 하부층과 상기 제 2 하부층은 GaN인 발광 다이오드 형성방법.And the first lower layer and the second lower layer are GaN. 제 8 항에 있어서,The method of claim 8, 상기 GaN에 상기 탄소를 도핑하는 것은 GaN의 형성 공정 동안, 소스 가스로 CCl4 또는 CBr4를 사용하는 것을 포함하는 발광 다이오드 형성방법.Doping the carbon into the GaN comprises using CCl 4 or CBr 4 as the source gas during the GaN formation process.
KR1020080093692A 2008-09-24 2008-09-24 Light emitting diode and method of forming the same KR100918969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080093692A KR100918969B1 (en) 2008-09-24 2008-09-24 Light emitting diode and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093692A KR100918969B1 (en) 2008-09-24 2008-09-24 Light emitting diode and method of forming the same

Publications (1)

Publication Number Publication Date
KR100918969B1 true KR100918969B1 (en) 2009-09-25

Family

ID=41356113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093692A KR100918969B1 (en) 2008-09-24 2008-09-24 Light emitting diode and method of forming the same

Country Status (1)

Country Link
KR (1) KR100918969B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126383A (en) 1997-07-03 1999-01-29 Furukawa Electric Co Ltd:The Crystal growth method of nitride semiconductor
JP2000031588A (en) 1998-07-08 2000-01-28 Toshiba Corp Semiconductor element
JP2003023220A (en) 2001-07-06 2003-01-24 Toshiba Corp Nitride semiconductor element
JP2006080378A (en) 2004-09-10 2006-03-23 Toshiba Corp Semiconductor substrate, semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126383A (en) 1997-07-03 1999-01-29 Furukawa Electric Co Ltd:The Crystal growth method of nitride semiconductor
JP2000031588A (en) 1998-07-08 2000-01-28 Toshiba Corp Semiconductor element
JP2003023220A (en) 2001-07-06 2003-01-24 Toshiba Corp Nitride semiconductor element
JP2006080378A (en) 2004-09-10 2006-03-23 Toshiba Corp Semiconductor substrate, semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate

Similar Documents

Publication Publication Date Title
KR100998540B1 (en) ?-nitride semiconductor light emitting device
US9123862B2 (en) Nitride semiconductor light-emitting device
JP6902255B2 (en) Ultraviolet light emitting element
Chiu et al. Reduction of efficiency droop in semipolar (1101) InGaN/GaN light emitting diodes grown on patterned silicon substrates
JP2010021287A (en) Group iii nitride-based semiconductor light-emitting device and epitaxial wafer
JP2016508668A (en) Method for manufacturing a monolithic white diode
Tanaka et al. A UV light-emitting diode incorporating GaN quantum dots
Yang et al. Deep-UV emission at 260 nm from MBE-grown AlGaN/AlN quantum-well structures
US7847308B2 (en) Semiconductor light emitting device
JP5568009B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20060075539A (en) Semiconductor emitting device and manufacturing method for the same
US20230299231A1 (en) Led structures and methods of manufacturing led structure
KR101274211B1 (en) Semiconductor substrate, light emitting device employing the same and method for manufacturing the light emitting device
JPH11354843A (en) Fabrication of group iii nitride quantum dot structure and use thereof
KR100918969B1 (en) Light emitting diode and method of forming the same
Zhang et al. InGaN Multiple‐Quantum‐Well Light Emitting Diodes on Si (111) Substrates
KR20120068518A (en) Semiconductor device and method of manufacturing the same and electronic device including the semiconductor device
JP2006128653A (en) Group iii-v compound semiconductor, its manufacturing method and its use
WO2022099599A1 (en) Led device, led structure and preparation method therefor
KR20090126799A (en) Light generating device including compound semiconductor and method of determining compound ratio of compound semiconductor for light generating device
TW200832758A (en) GaN semiconductor light emitting element
TW201316548A (en) Semiconductor light emitting device
CN110050330B (en) Group III nitride semiconductor
Altuntas XRD and photoluminescence measurements of GaN grown on dome shaped patterned sapphire with different NH3 flow rates
Johnson et al. New UV light emitter based on AlGaN heterostructures with graded electron and hole injectors

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee