KR100917136B1 - Received signal strength indicator for outputting complete digital signals - Google Patents

Received signal strength indicator for outputting complete digital signals Download PDF

Info

Publication number
KR100917136B1
KR100917136B1 KR1020070141100A KR20070141100A KR100917136B1 KR 100917136 B1 KR100917136 B1 KR 100917136B1 KR 1020070141100 A KR1020070141100 A KR 1020070141100A KR 20070141100 A KR20070141100 A KR 20070141100A KR 100917136 B1 KR100917136 B1 KR 100917136B1
Authority
KR
South Korea
Prior art keywords
voltage
amplifier
received signal
output
gain
Prior art date
Application number
KR1020070141100A
Other languages
Korean (ko)
Other versions
KR20090072860A (en
Inventor
최병옥
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020070141100A priority Critical patent/KR100917136B1/en
Publication of KR20090072860A publication Critical patent/KR20090072860A/en
Application granted granted Critical
Publication of KR100917136B1 publication Critical patent/KR100917136B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength

Abstract

수신 신호 강도 검출기는 다수의 증폭기들, 다수의 전압 검출기들, 다수의 비교기들, 및 다수의 선택기들을 포함한다. 상기 다수의 증폭기들 각각은 서로 다른 이득을 갖는다. 상기 다수의 전압 검출기들 각각은 상기 다수의 증폭기들 중에서 대응되는 증폭기의 출력 전압을 검출한다. 상기 다수의 비교기들 각각은 기준 전압과 상기 다수의 검출기들 중에서 대응되는 검출기로부터 검출된 전압을 비교하고 그 비교 결과에 따라 디지털 신호인 선택 신호를 각각 출력한다. 상기 다수의 선택기들 각각은 상기 다수의 증폭기들 중에서 대응되는 두 개의 증폭기들 사이에 접속된다. 상기 다수의 선택기들 각각은, 상기 다수의 비교기들 중에서 대응되는 비교기로부터 출력된 상기 선택 신호에 응답하여, 수신 신호 또는 상기 대응되는 두 개의 증폭기들 중에서 제1증폭기의 출력 신호를 상기 대응되는 두 개의 증폭기들 중에서 제2증폭기로 출력한다. 상기 제2증폭기의 이득은 상기 제1증폭기의 이득의 1/2이다. The received signal strength detector includes a plurality of amplifiers, a plurality of voltage detectors, a plurality of comparators, and a plurality of selectors. Each of the plurality of amplifiers has a different gain. Each of the plurality of voltage detectors detects an output voltage of a corresponding amplifier among the plurality of amplifiers. Each of the plurality of comparators compares a reference voltage with a voltage detected from a corresponding detector among the plurality of detectors and outputs a selection signal, which is a digital signal, according to the comparison result. Each of the plurality of selectors is connected between two corresponding ones of the plurality of amplifiers. Each of the plurality of selectors, in response to the selection signal output from a corresponding comparator among the plurality of comparators, outputs a received signal or an output signal of a first amplifier among the corresponding two amplifiers to the corresponding two signals. The amplifier outputs a second amplifier. The gain of the second amplifier is one half of the gain of the first amplifier.

RSSI(Received Signal Strength Indication), 전압 검출기, 비교기 Received Signal Strength Indication (RSSI), Voltage Detectors, Comparators

Description

완전한 디지털 신호들을 출력하기 위한 수신 신호 강도 검출기{Received signal strength indicator for outputting complete digital signals}Received signal strength indicator for outputting complete digital signals}

본 발명은 반도체 회로에 관한 것으로, 특히 완전한 디지털 신호들을 출력할 수 있는 수신 신호 강도 검출기에 관한 것이다.The present invention relates to semiconductor circuits, and more particularly to a received signal strength detector capable of outputting complete digital signals.

일반적으로, 통신 시스템은 수신된 신호의 강도를 검출하고 검출된 신호의 전압의 크기에 따라 LNA(low noise amplifier), 믹서, 및 필터의 이득 및/또는 선형 특성을 제어할 수 있다. 이때 수신된 신호의 강도를 검출하기 위하여 수신 신호 강도 검출기(또는 수신 신호 강도 검출 회로)가 사용된다.In general, a communication system can detect the strength of a received signal and control the gain and / or linear characteristics of a low noise amplifier (LNA), mixer, and filter in accordance with the magnitude of the detected signal's voltage. At this time, a received signal strength detector (or a received signal strength detection circuit) is used to detect the strength of the received signal.

수신 신호 강도 검출기는 크게 아날로그 방식과 디지털 방식으로 구현될 수 있다. 상기 아날로그 방식의 수신 신호 강도 검출기의 출력 신호는 저항과 커패시터로 구성된 저역 통과 필터를 통과한다. 이때, 저역 통과 필터의 커패시터의 큰 커패시턴스때문에 상기 수신 신호 강도 검출기의 출력 신호의 세틀링 시간 (settling time)은 길어진다. 이러한 문제를 해결하기 위하여 다수의 리미터들이 직렬로 접속된 다단 증폭부, 및 다수의 검출기들을 포함하는 디지털 방식의 수신 신호 강도 검출기가 사용된다.The received signal strength detector can be largely implemented in analog and digital methods. The output signal of the analogue received signal strength detector passes through a low pass filter consisting of a resistor and a capacitor. At this time, the settling time of the output signal of the received signal strength detector becomes long due to the large capacitance of the capacitor of the low pass filter. To solve this problem, a digital received signal strength detector including a multi-stage amplification unit in which a plurality of limiters are connected in series, and a plurality of detectors is used.

도 1은 종래의 디지털 방식의 수신 신호 강도 검출기의 블락 도를 나타낸다. 도 1을 참조하면, 주파수 변환기(미도시)로부터 출력된 입력 신호(IN)가 수신 신호 강도 검출기(10)로 입력되면, 검출기(13-1)는 수신된 입력 신호(IN)의 전압(또는 전압 레벨)을 검출하고 검출된 전압(V1)을 출력한다.1 shows a block diagram of a conventional digital received signal strength detector. Referring to FIG. 1, when an input signal IN output from a frequency converter (not shown) is input to the reception signal strength detector 10, the detector 13-1 may generate a voltage (or a voltage) of the received input signal IN. Voltage level) and output the detected voltage V1.

비교기(15-1)는 검출된 전압(V1)과 기준 전압(Vref)을 비교하고, 그 비결 결과에 따라 제1레벨(또는 로우 레벨, 데이터 "0") 또는 제2레벨(또는 하이 레벨, 데이터 "1")을 갖는 비교 신호를 출력한다.The comparator 15-1 compares the detected voltage V1 with the reference voltage Vref, and according to the secret result, the first level (or low level, data “0”) or the second level (or high level, Outputs a comparison signal with data " 1 ".

동일한 이득을 갖는 각각의 증폭기(11-1, 11-2, 및 11-3)는 자신의 입력 단자로 입력되는 신호를 증폭하고 증폭된 신호를 출력한다.Each of the amplifiers 11-1, 11-2, and 11-3 having the same gain amplifies the signal input to its input terminal and outputs the amplified signal.

각각의 검출기(13-2, 13-3, 및 13-4)는 각각의 증폭기(11-1, 11-2, 및 11-3)에 의하여 증폭된 신호의 전압(또는 전압 레벨)을 검출하고, 검출된 전압(V2, V3, 및 V4)을 각각 출력한다.Each detector 13-2, 13-3, and 13-4 detects the voltage (or voltage level) of the signal amplified by the respective amplifiers 11-1, 11-2, and 11-3. And the detected voltages V2, V3, and V4 are respectively output.

각각의 비교기(15-2, 15-3, 및 15-4)는 각각의 검출된 전압(V2, V3, 및 V4)과 기준 전압(Vref)을 비교하고, 그 비결 결과에 따라 제1레벨 또는 제2레벨을 갖는 비교 신호를 각각 출력한다.Each comparator 15-2, 15-3, and 15-4 compares the respective detected voltages V2, V3, and V4 with a reference voltage Vref, depending on the result of which the first level or Each of the comparison signals having the second level is output.

그러나, 도 1에 도시된 종래의 디지털 방식의 수신 신호 강도 검출기(10)는 완전한 디지털 신호들(또는 이진 값들)을 출력하지 못하므로, 수신 신호 강도 검출기(10)는 각각의 비교기 (15-1, 15-2, 15-3, 및 15-4)로부터 출력된 불완전한 디지털 신호들(D3', D2', D1', 및 D0')을 완전한 디지털 신호들(또는 이진 값들)로 변환하기 위하여 디코더(17)와 같은 변환기를 필요로 한다. However, since the conventional digital received signal strength detector 10 shown in FIG. 1 does not output complete digital signals (or binary values), the received signal strength detector 10 has a respective comparator 15-1. Decoder to convert the incomplete digital signals D3 ', D2', D1 ', and D0' outputted from the subfields 15-2, 15-3, and 15-4 into complete digital signals (or binary values). A converter such as 17 is required.

따라서, 상기 변환기로 인하여 수신 신호 강도 검출기(10)의 레이아웃 면적이 증가한다. 디코더(17)에 의하여 디코딩된 신호는 AGC (Automatic gain control; 19)로 출력된다. AGC(19)는 도시되지 않은 LNA, 믹서, 및 필터의 이득 및/또는 선형 특성을 제어할 수 있다Thus, the transducer increases the layout area of the received signal strength detector 10. The signal decoded by the decoder 17 is output to AGC (Automatic gain control) 19. AGC 19 may control the gain and / or linear characteristics of LNAs, mixers, and filters not shown.

따라서 본 발명은 상술한 문제점들을 해결하기 위한 것으로서 별도의 변환기를 필요로 하지 않으면서도 완전한 디지털 신호들을 출력할 수 있는 수신 신호 강도 검출기를 제공하는 것이다.Accordingly, an object of the present invention is to provide a received signal strength detector capable of outputting complete digital signals without requiring a separate converter.

상기 기술적 과제를 달성하기 위한 수신 신호 강도 검출기는 다수의 증폭기들, 다수의 전압 검출기들, 다수의 비교기들, 및 다수의 선택기들을 포함한다. A received signal strength detector for achieving the above technical problem includes a plurality of amplifiers, a plurality of voltage detectors, a plurality of comparators, and a plurality of selectors.

상기 다수의 증폭기들 각각은 서로 다른 이득을 갖는다. 상기 다수의 전압 검출기들 각각은 상기 다수의 증폭기들 중에서 대응되는 증폭기의 출력 전압을 검출한다. 상기 다수의 비교기들 각각은 기준 전압과 상기 다수의 검출기들 중에서 대응되는 검출기로부터 검출된 전압을 비교하고 그 비교 결과에 따라 디지털 신호인 선택 신호를 각각 출력한다. Each of the plurality of amplifiers has a different gain. Each of the plurality of voltage detectors detects an output voltage of a corresponding amplifier among the plurality of amplifiers. Each of the plurality of comparators compares a reference voltage with a voltage detected from a corresponding detector among the plurality of detectors and outputs a selection signal, which is a digital signal, according to the comparison result.

상기 다수의 선택기들 각각은 상기 다수의 증폭기들 중에서 대응되는 두 개의 증폭기들 사이에 접속된다. 상기 다수의 선택기들 각각은, 상기 다수의 비교기들 중에서 대응되는 비교기로부터 출력된 상기 선택 신호에 응답하여, 수신 신호 또는 상기 대응되는 두 개의 증폭기들 중에서 제1증폭기의 출력 신호를 상기 대응되는 두 개의 증폭기들 중에서 제2증폭기로 출력한다. 상기 제2증폭기의 이득은 상기 제1증폭기의 이득의 1/2이다. 상기 다수의 선택기들 각각으로부터 출력된 선택 신호는 AGC로 직접 입력된다.Each of the plurality of selectors is connected between two corresponding ones of the plurality of amplifiers. Each of the plurality of selectors, in response to the selection signal output from a corresponding comparator among the plurality of comparators, outputs a received signal or an output signal of a first amplifier among the corresponding two amplifiers to the corresponding two signals. The amplifier outputs a second amplifier. The gain of the second amplifier is one half of the gain of the first amplifier. The selection signal output from each of the plurality of selectors is input directly to the AGC.

상기 기술적 과제를 달성하기 위한 수신 신호 강도 검출기는 제1이득을 갖는 제1증폭기와, 상기 제1증폭기의 출력 전압을 검출하기 위한 제1전압 검출기와, 기준 전압과 상기 제1전압 검출기에 의하여 검출된 전압을 비교하고, 디지털 신호인 제1비교 신호를 출력하기 위한 제1비교기와, 상기 제1비교 신호에 응답하여 수신 전압 또는 상기 제1증폭기의 출력 전압을 출력하기 위한 제1선택기와, 상기 제1선택기의 출력 전압을 제2이득으로 증폭하기 위한 제2증폭기와, 상기 제2증폭기의 출력 전압을 검출하기 위한 제2전압 검출기와, 상기 기준 전압과 상기 제2전압 검출기에 의하여 검출된 전압을 비교하고 디지털 신호인 제2비교 신호를 출력하기 위한 제2비교기를 포함한다. 상기 제2이득은 상기 제1이득의 1/2이다.The reception signal strength detector for achieving the technical problem is detected by a first amplifier having a first gain, a first voltage detector for detecting an output voltage of the first amplifier, a reference voltage and the first voltage detector. A first comparator for comparing the received voltages and outputting a first comparison signal as a digital signal, a first selector for outputting a received voltage or an output voltage of the first amplifier in response to the first comparison signal, A second amplifier for amplifying the output voltage of the first selector to a second gain, a second voltage detector for detecting the output voltage of the second amplifier, a voltage detected by the reference voltage and the second voltage detector And a second comparator for comparing and outputting a second comparison signal which is a digital signal. The second gain is 1/2 of the first gain.

본 발명의 실시 예에 따른 수신 신호 강도 검출기는 디코더와 같은 별도의 변환기를 필요로 하지 않으면서도 완전한 디지털 신호들을 출력할 수 있는 효과가 있다.The received signal strength detector according to an embodiment of the present invention has the effect of outputting complete digital signals without requiring a separate converter such as a decoder.

또한, 본 발명의 실시 예에 따른 수신 신호 강도 검출기는 디코더와 같은 별도의 변환기를 필요로 하지 않으므로 적은 면적에 구현될 수 있는 효과가 있다.In addition, since the received signal strength detector according to the embodiment of the present invention does not require a separate converter such as a decoder, there is an effect that can be implemented in a small area.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명의 실시 예에 따른 수신 신호 강도 검출기의 블락 도를 나타낸다. 도 2를 참조하면, 본 발명의 실시 예에 따른 수신 신호 강도 검출기(100)는 각각이 서로 다른 이득을 갖는 다수의 증폭기들(101-1, 101-2, 101-3, 및 101-4), 다수의 선택기들(103-1, 103-2, 및 103-3), 다수의 전압 검출기들(105-1, 105-2, 105-3, 및 105-4), 및 다수의 비교기들(107-1, 107-2, 107-3, 및 107-4)을 포함한다. 수신 신호 강도 검출기(100)는 통신 시스템의 수신부의 일부에 구현될 수 있다.2 is a block diagram of a received signal strength detector according to an exemplary embodiment of the present invention. 2, the received signal strength detector 100 according to an embodiment of the present invention is a plurality of amplifiers (101-1, 101-2, 101-3, and 101-4) each having a different gain , Multiple selectors 103-1, 103-2, and 103-3, multiple voltage detectors 105-1, 105-2, 105-3, and 105-4, and multiple comparators ( 107-1, 107-2, 107-3, and 107-4). The received signal strength detector 100 may be implemented in part of the receiver of the communication system.

도 2에는 설명의 편의상 4-비트 디지털 신호들을 출력할 수 있는 디지털 방식의 수신 신호 강도 검출기가 도시되어 있으나 이는 예시적인 실시 예에 불과하다. 따라서, 본 발명의 실시 예에 따른 수신 신호 강도 검출기(100)는 n(n은 자연수)-비트 디지털 신호들을 출력할 수 있는 디지털 방식의 수신 신호 강도 검출기에 적용될 수 있음은 당연하다.2 illustrates a digital received signal strength detector capable of outputting 4-bit digital signals for convenience of description, but this is merely an exemplary embodiment. Therefore, it is natural that the received signal strength detector 100 according to the embodiment of the present invention may be applied to a digital received signal strength detector capable of outputting n (n is a natural number) -bit digital signals.

제1증폭기(101-1)는 M dB의 이득(예컨대, M은 자연수, M=40)을 갖고, 제2증 폭기(101-2)는 M/2 dB의 이득(예컨대, 20 dB)을 갖고, 제3증폭기(101-3)는 M/(22)dB의 이득(예컨대, 10dB)을 갖고, 제4증폭기(101-4)는 M/(23)dB의 이득(예컨대, 5 dB)을 갖는다고 가정한다.The first amplifier 101-1 has a gain of M dB (eg, M is a natural number, M = 40), and the second amplifier 101-2 has a gain of M / 2 dB (eg, 20 dB). The third amplifier 101-3 has a gain (eg, 10 dB) of M / (2 2 ) dB, and the fourth amplifier 101-4 has a gain (eg, 5) of M / (2 3 ) dB. Assume that it is dB).

즉, L번째 증폭기의 이득은 (L-1)번째 증폭기의 이득의 1/2이 된다. 여기서, L은 자연수이고, L>1이다.That is, the gain of the L-th amplifier is 1/2 of the gain of the (L-1) -th amplifier. Where L is a natural number and L> 1.

다수의 증폭기들(101-1, 101-2, 101-3, 및 101-4) 각각은 자신의 입력 단자를 통하여 입력된 신호를 각각의 이득만큼 증폭하고 증폭된 신호를 각각 출력한다.Each of the plurality of amplifiers 101-1, 101-2, 101-3, and 101-4 amplifies the signal input through its input terminal by a respective gain and outputs the amplified signal, respectively.

다수의 선택기들(103-1, 103-2, 및 103-3) 각각은 아날로그 MUX로 구현될 수 있고, 제1레벨을 갖는 각각의 선택 신호(SEL1, SEL2, 및 SEL3)에 응답하여 제1입력 단자(0)로 입력된 신호를 출력하고 제2레벨을 갖는 각각의 선택 신호(SEL1, SEL2, 및 SEL3)에 응답하여 제2입력 단자(1)로 입력된 신호, 즉 수신 신호(IN)를 출력한다.Each of the plurality of selectors 103-1, 103-2, and 103-3 may be implemented with an analog MUX, and may be implemented in response to respective selection signals SEL1, SEL2, and SEL3 having a first level. A signal input to the second input terminal 1 in response to each of the selection signals SEL1, SEL2, and SEL3 that output the signal input to the input terminal 0 and having the second level, that is, the reception signal IN Outputs

다수의 전압 검출기들(105-1, 105-2, 105-3, 및 105-4) 각각은 다수의 증폭기들(101-1, 101-2, 101-3, 및 101-4) 중에서 대응되는 증폭기로부터 출력된 신호의 전압(또는 전압 레벨)을 검출하고 검출된 전압(V1, V2, V3, 및 V4)을 각각 출력한다. 예컨대, 검출된 각각의 전압(V1, V2, V3, 및 V4)은 DC 일수 있다.Each of the plurality of voltage detectors 105-1, 105-2, 105-3, and 105-4 corresponds to one of the plurality of amplifiers 101-1, 101-2, 101-3, and 101-4. The voltage (or voltage level) of the signal output from the amplifier is detected and the detected voltages V1, V2, V3, and V4 are respectively output. For example, each of the detected voltages V1, V2, V3, and V4 may be DC.

다수의 비교기들(107-1, 107-2, 107-3, 및 107-4) 각각은 기준 전압(Vref)과 각각의 검출 전압(V1, V2, V3, 및 V4)을 수신하고, 이들을 비교하고, 그 비교 결과에 따라 제1레벨(또는 로우 레벨, 데이터 "0") 또는 제2레벨(또는 하이 레벨, 데이 터 "1")을 갖는 선택 신호(SEL1, SEL2, 및 SEL3)를 출력한다.Each of the plurality of comparators 107-1, 107-2, 107-3, and 107-4 receives a reference voltage Vref and respective detection voltages V1, V2, V3, and V4 and compares them. And select signals SEL1, SEL2, and SEL3 having a first level (or low level, data "0") or a second level (or high level, data "1") according to the comparison result. .

예컨대, 기준 전압(Vref)이 다수의 비교기들(107-1, 107-2, 107-3, 및 107-4) 각각의 (-)입력 단자로 입력되고, 다수의 전압 검출기들(105-1, 105-2, 105-3, 및 105-4) 각각은 입력 신호가 0 dBm보다 클 때 기준 전압(Vref)보다 높은 검출 전압(V1, V2, V3, 및 V4)을 각각 출력하고, 그 외의 경우에는 기준 전압(Vref)보다 낮은 검출 전압(V1, V2, V3, 및 V4)을 각각 출력한다고 가정하면, 다수의 전압 검출기들(105-1, 105-2, 105-3, 및 105-4) 각각으로 0 dBm보다 큰 신호가 입력되면, 다수의 비교기들(107-1, 107-2, 107-3, 및 107-4) 각각은 제2레벨을 갖는 선택 신호(SEL1, SEL2, 및 SEL3)를 출력한다. 이 경우, 다수의 선택기들(103-1, 103-2, 및 103-3) 각각은 제2레벨을 갖는 선택 신호(SEL1, SEL2, 및 SEL3)에 응답하여 제2입력 단자(1)로 입력된 신호, 즉 수신 신호(IN)를 출력한다.For example, the reference voltage Vref is input to the negative input terminal of each of the plurality of comparators 107-1, 107-2, 107-3, and 107-4, and the plurality of voltage detectors 105-1. , 105-2, 105-3, and 105-4 respectively output detection voltages V1, V2, V3, and V4 higher than the reference voltage Vref when the input signal is greater than 0 dBm. In this case, it is assumed that the detection voltages V1, V2, V3, and V4 lower than the reference voltage Vref are output, respectively, and the plurality of voltage detectors 105-1, 105-2, 105-3, and 105-4 When a signal greater than 0 dBm is input to each of the plurality of comparators 107-1, 107-2, 107-3, and 107-4, each of the select signals SEL1, SEL2, and SEL3 having a second level. ) In this case, each of the plurality of selectors 103-1, 103-2, and 103-3 is input to the second input terminal 1 in response to the selection signals SEL1, SEL2, and SEL3 having the second level. The received signal, that is, the received signal IN.

또한, 다수의 비교기들(107-1, 107-2, 107-3, 및 107-4) 각각으로부터 출력된 디지털 신호(D3(=MSB), D2, D1, 및 D0(=LSB))는 디코더와 같은 변환기를 거치지 않고 직접 AGC로 입력될 수 있다. Further, the digital signals D3 (= MSB), D2, D1, and D0 (= LSB) output from each of the plurality of comparators 107-1, 107-2, 107-3, and 107-4 are decoders. Can be entered directly into the AGC without going through a converter such as

즉, 다수의 비교기들(107-1, 107-2, 107-3, 및 107-4) 각각은 완전한 디지털 신호(D3(=MSB), D2, D1, 및 D0(=LSB))를 출력하므로, 본 발명의 실시 예에 따른 수신 신호 강도 검출기(100)는 디코더와 같은 변환기를 필요로 하지 않는다. 따라서, 도 2에 도시된 수신 신호 강도 검출기(100)의 레이아웃 면적은 도 1에 도시된 수신 신호 강도 검출기(100)의 레이아웃 면적보다 작아 질 수 있다.That is, each of the plurality of comparators 107-1, 107-2, 107-3, and 107-4 outputs a complete digital signal D3 (= MSB), D2, D1, and D0 (= LSB). The received signal strength detector 100 according to the embodiment of the present invention does not need a converter such as a decoder. Therefore, the layout area of the received signal strength detector 100 shown in FIG. 2 may be smaller than the layout area of the received signal strength detector 100 shown in FIG. 1.

예컨대, 40 dB의 이득을 갖는 제1증폭기(101-1)는 -61 dBm인 수신 신호(IN) 를 증폭하여 -21 dBm인 출력 신호를 출력한다. 제1전압 검출기(105-1)는 기준 전압(Vref)보다 작은 제1검출 전압(V1)을 출력하므로, 제1비교기(107-1)는 제1레벨을 갖는 제1선택 신호(SEL1)를 출력한다. 따라서, 제1선택기(103-1)는 제1증폭기(101-1)의 출력 신호를 출력한다. 이 경우 디지털 신호 (D3=(MSB))는 "0"이다.For example, the first amplifier 101-1 having a gain of 40 dB amplifies the received signal IN of -61 dBm and outputs an output signal of -21 dBm. Since the first voltage detector 105-1 outputs the first detection voltage V1 smaller than the reference voltage Vref, the first comparator 107-1 outputs the first selection signal SEL1 having the first level. Output Therefore, the first selector 103-1 outputs the output signal of the first amplifier 101-1. In this case, the digital signal D3 = (MSB) is "0".

20 dB의 이득을 갖는 제2증폭기(101-2)는 -21 dBm인 제1선택기(103-1)의 출력 신호를 증폭하여 -1 dBm인 출력 신호를 출력한다. 제2전압 검출기(105-2)는 기준 전압(Vref)보다 작은 제2검출 전압(V2)을 출력하므로, 제2비교기(107-2)는 제1레벨을 갖는 제2선택 신호(SEL2)를 출력한다. 따라서, 제2선택기(103-2)는 제2증폭기(101-2)의 출력 신호를 출력한다. 이 경우 디지털 신호(D2)는 "0"이다.The second amplifier 101-2 having a gain of 20 dB amplifies the output signal of the first selector 103-1, which is -21 dBm, and outputs an output signal that is -1 dBm. Since the second voltage detector 105-2 outputs a second detection voltage V2 smaller than the reference voltage Vref, the second comparator 107-2 outputs the second selection signal SEL2 having the first level. Output Therefore, the second selector 103-2 outputs the output signal of the second amplifier 101-2. In this case, the digital signal D2 is "0".

10 dB의 이득을 갖는 제3증폭기(101-3)는 -1 dB인 제2선택기(103-2)의 출력 신호를 증폭하여 9 dBm인 출력 신호를 출력한다. 제3전압 검출기(105-3)는 기준 전압(Vref)보다 높은 제3검출 전압(V3)을 출력하므로, 제3비교기(107-3)는 제2레벨을 갖는 제3선택 신호(SEL3)를 출력한다. 따라서, 제3선택기(103-3)는 -61 dBm인 수신 신호(IN)를 출력한다. 이 경우 디지털 신호(D1)는 "1"이다.The third amplifier 101-3 having a gain of 10 dB amplifies the output signal of the second selector 103-2, which is -1 dB, and outputs an output signal of 9 dBm. Since the third voltage detector 105-3 outputs the third detection voltage V3 that is higher than the reference voltage Vref, the third comparator 107-3 outputs the third selection signal SEL3 having the second level. Output Accordingly, the third selector 103-3 outputs a received signal IN of -61 dBm. In this case, the digital signal D1 is "1".

5 dB의 이득을 갖는 제4증폭기(101-4)는 -61 dB인 수신 신호(IN)를 증폭하여 -56 dBm인 출력 신호를 출력한다. 제4전압 검출기(105-4)는 기준 전압(Vref)보다 낮은 제4검출 전압(V4)을 출력하므로, 제4비교기(107-4)는 제1레벨을 갖는 디지털 신호(D0=(LSB))를 출력한다. 따라서, 수신 신호 강도 검출기(100)는 "0010"을 갖는 디지털 신호들(D3D2D1D0)을 직접 AGC로 출력할 수 있다. 예컨대, 도 2에 도시된 수신 신호 강도 검출기의 해상도는 5 dBm이다.The fourth amplifier 101-4 having a gain of 5 dB amplifies the received signal IN of -61 dB and outputs an output signal of -56 dBm. Since the fourth voltage detector 105-4 outputs the fourth detection voltage V4 lower than the reference voltage Vref, the fourth comparator 107-4 has a digital signal D0 = (LSB) having a first level. ) Accordingly, the received signal strength detector 100 may directly output the digital signals D3D2D1D0 having “0010” to the AGC. For example, the resolution of the received signal strength detector shown in FIG. 2 is 5 dBm.

또한, -36 dBm인 수신 신호(IN)에 대하여 상술한 바와 같이 수신 신호 강도 검출기(100)는 "1000"을 갖는 디지털 신호들(D3D2D1D0)을 직접 AGC로 출력할 수 있다.In addition, as described above with respect to the received signal IN having -36 dBm, the received signal strength detector 100 may directly output the digital signals D3D2D1D0 having “1000” to the AGC.

그리고, -4 dBm인 수신 신호(IN)에 대하여 상술한 바와 같이 수신 신호 강도 검출기(100)는 "1111"을 갖는 디지털 신호들(D3D2D1D0)을 직접 AGC로 출력할 수 있다.As described above with respect to the received signal IN having -4 dBm, the received signal strength detector 100 may directly output the digital signals D3D2D1D0 having “1111” to the AGC.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.The detailed description of each drawing is provided in order to provide a thorough understanding of the drawings cited in the detailed description of the invention.

도 1은 종래의 디지털 방식의 수신 신호 강도 검출기의 블락 도를 나타낸다. 1 shows a block diagram of a conventional digital received signal strength detector.

도 2는 본 발명의 실시 예에 따른 수신 신호 강도 검출기의 블락 도를 나타낸다.2 is a block diagram of a received signal strength detector according to an exemplary embodiment of the present invention.

Claims (5)

각각이 서로 다른 이득을 갖는 다수의 증폭기들;A plurality of amplifiers, each having a different gain; 각각이 상기 다수의 증폭기들 중에서 대응되는 증폭기의 출력 전압을 검출하기 위한 다수의 전압 검출기들;A plurality of voltage detectors, each for detecting an output voltage of a corresponding amplifier among the plurality of amplifiers; 각각이 기준 전압과 상기 다수의 전압 검출기들 중에서 대응되는 전압 검출기로부터 검출된 전압을 비교하고 그 비교 결과에 따라 디지털 신호인 선택 신호를 출력하기 위한 다수의 비교기들; 및A plurality of comparators for comparing a reference voltage with a voltage detected from a corresponding voltage detector among the plurality of voltage detectors and outputting a selection signal which is a digital signal according to the comparison result; And 각각이 상기 다수의 증폭기들 중에서 대응되는 두 개의 증폭기들 사이에 접속된 다수의 선택기들을 포함하며,A plurality of selectors each connected between two corresponding ones of said plurality of amplifiers, 상기 다수의 선택기들 각각은, 상기 다수의 비교기들 중에서 대응되는 비교기로부터 출력된 상기 선택 신호에 응답하여, 수신 신호 또는 상기 대응되는 두 개의 증폭기들 중에서 제1증폭기의 출력 신호를 상기 대응되는 두 개의 증폭기들 중에서 제2증폭기로 출력하는 수신 신호 강도 검출기.Each of the plurality of selectors, in response to the selection signal output from a corresponding comparator among the plurality of comparators, outputs a received signal or an output signal of a first amplifier among the corresponding two amplifiers to the corresponding two signals. A received signal strength detector for outputting to a second amplifier of the amplifiers. 제1항에 있어서, 상기 제2증폭기의 이득은 상기 제1증폭기의 이득의 1/2인 수신 신호 강도 검출기.2. The received signal strength detector of claim 1, wherein the gain of the second amplifier is one half of the gain of the first amplifier. 제1항에 있어서, 상기 다수의 선택기들 각각으로부터 출력된 선택 신호는 AGC로 직접 입력되는 수신 신호 강도 검출기.2. The received signal strength detector of claim 1, wherein a selection signal output from each of the plurality of selectors is input directly to an AGC. 제1이득을 갖는 제1증폭기;A first amplifier having a first gain; 상기 제1증폭기의 출력 전압을 검출하기 위한 제1전압 검출기;A first voltage detector for detecting an output voltage of the first amplifier; 기준 전압과 상기 제1전압 검출기에 의하여 검출된 전압을 비교하고, 디지털 신호인 제1비교 신호를 출력하기 위한 제1비교기;A first comparator for comparing a reference voltage with a voltage detected by the first voltage detector and outputting a first comparison signal which is a digital signal; 상기 제1비교 신호에 응답하여 수신 전압 또는 상기 제1증폭기의 출력 전압을 출력하기 위한 제1선택기;A first selector for outputting a received voltage or an output voltage of the first amplifier in response to the first comparison signal; 상기 제1선택기의 출력 전압을 제2이득으로 증폭하기 위한 제2증폭기;A second amplifier for amplifying the output voltage of the first selector to a second gain; 상기 제2증폭기의 출력 전압을 검출하기 위한 제2전압 검출기; 및A second voltage detector for detecting an output voltage of the second amplifier; And 상기 기준 전압과 상기 제2전압 검출기에 의하여 검출된 전압을 비교하고, 디지털 신호인 제2비교 신호를 출력하기 위한 제2비교기를 포함하는 수신 신호 강도 검출기.And a second comparator for comparing the reference voltage with the voltage detected by the second voltage detector and outputting a second comparison signal which is a digital signal. 제4항에 있어서, 상기 제2이득은 상기 제1이득의 1/2인 수신 신호 강도 검출기.5. The received signal strength detector of claim 4, wherein said second gain is one half of said first gain.
KR1020070141100A 2007-12-29 2007-12-29 Received signal strength indicator for outputting complete digital signals KR100917136B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141100A KR100917136B1 (en) 2007-12-29 2007-12-29 Received signal strength indicator for outputting complete digital signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141100A KR100917136B1 (en) 2007-12-29 2007-12-29 Received signal strength indicator for outputting complete digital signals

Publications (2)

Publication Number Publication Date
KR20090072860A KR20090072860A (en) 2009-07-02
KR100917136B1 true KR100917136B1 (en) 2009-09-11

Family

ID=41330035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141100A KR100917136B1 (en) 2007-12-29 2007-12-29 Received signal strength indicator for outputting complete digital signals

Country Status (1)

Country Link
KR (1) KR100917136B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046677A1 (en) 2004-08-26 2006-03-02 Sharp Kabushiki Kaisha Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046677A1 (en) 2004-08-26 2006-03-02 Sharp Kabushiki Kaisha Received signal strength measurement circuit, received signal strength detection circuit and wireless receiver

Also Published As

Publication number Publication date
KR20090072860A (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US7212041B2 (en) Weighted multi-input variable gain amplifier
US7868701B2 (en) Transimpedance amplifier
EP1436898B1 (en) Data signal amplifier with automatically controllable dynamic signal range
US5861831A (en) Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
US8126087B2 (en) DC offset correction circuit for canceling a DC offset in a real time and a receiving system having the same
KR20070065368A (en) Method and apparatus for analogue to digital conversion
US7353010B1 (en) Techniques for fast automatic gain control
TWI446730B (en) Receiver
JPH09312528A (en) Optical receiver circuit
CN102217192A (en) Variable gain amplifier
US20070292139A1 (en) Receiving Method and Receiving Circuit
CN110830066A (en) Multichannel bandwidth and gain adjustable signal processing system and method
US8643526B1 (en) Data acquisition system
KR100917136B1 (en) Received signal strength indicator for outputting complete digital signals
JP4546348B2 (en) Transimpedance amplifier
US7010283B2 (en) Signal waveform detection circuit
US8195116B2 (en) Receiver circuitry with variable gain amplifier
WO1998028854A1 (en) High speed wide bandwidth digital peak detector
US8242838B2 (en) Amplifier with wide gain range
FI71448B (en) AUTOMATISK FOERSTAERKNINGSREGLERINGSKRETS FOER EN TELEVISION
KR102217903B1 (en) Apparatus and Method for Signal Measuring using Signal Measuring Circuit
US20230117775A1 (en) Signal adjusting circuit and receiving end circuit using the same
US11699423B1 (en) Apparatus for noise reduction in audio signal processing
KR100660377B1 (en) A apparatus for receiving infrared ray using constant current and constant voltage
KR20180058886A (en) Amplifier With Output Range Control Function, and Multi-Stage Amplifier Using That

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee